CN111386605B - 包含场诱发切换元件的静电放电保护装置 - Google Patents

包含场诱发切换元件的静电放电保护装置 Download PDF

Info

Publication number
CN111386605B
CN111386605B CN201980005953.8A CN201980005953A CN111386605B CN 111386605 B CN111386605 B CN 111386605B CN 201980005953 A CN201980005953 A CN 201980005953A CN 111386605 B CN111386605 B CN 111386605B
Authority
CN
China
Prior art keywords
metal
electrode
layer
semiconductor device
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980005953.8A
Other languages
English (en)
Other versions
CN111386605A (zh
Inventor
D.斯图尔特
D.贝多
M.格罗比斯
C.佩蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN111386605A publication Critical patent/CN111386605A/zh
Application granted granted Critical
Publication of CN111386605B publication Critical patent/CN111386605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种浪涌保护装置含有第一电极、电连接到电接地的第二电极以及电接触所述第一电极和所述第二电极的场诱发切换组件。所述场诱发切换组件可包含相关电子材料或易失性导电桥。

Description

包含场诱发切换元件的静电放电保护装置
相关申请
本申请要求2018年6月4日申请的美国非临时专利申请第15/996,738号的优先权权益，所述申请的全部内容以引用的方式并入本文中。
技术领域
本公开大体上涉及半导体装置，且特定来说，涉及包含场诱发切换元件的静电放电保护装置和制造所述静电放电保护装置的方法。
背景技术
装置组件在指定电流和电压规范范围内的操作确保电子装置的高耐久性、长使用寿命以及最佳化性能。电子系统上的暂态浪涌电流或大电压尖峰可导致电子系统的电路燃耗和/或部分或完全故障。此类暂态可由静电放电(electrostatic discharge；ESD)、自然原因(如闪电或太阳耀斑)或电力电路中的负载切换造成。
发明内容
根据本公开的一方面，装置结构包含：半导体装置，定位于衬底上方；第一电极，定位于互连层级电介质层内或互连层级电介质层上方，所述互连层级电介质层上覆于半导体装置且电短接到半导体装置的节点；场诱发切换组件，在其上施加高于关键电场强度的电场后呈现易失性电场诱发暂时性导电路径的形成，且具有接触第一电极的第一表面；以及第二电极，定位于互连层级电介质层内或互连层级电介质层上方，接触场诱发切换组件的第二表面，且电连接到电接地。
根据本公开的一方面，浪涌保护装置包括：第一电极；第二电极，电连接到电接地；以及场诱发切换组件，电接触第一电极和第二电极，其中场诱发切换组件包括相关电子材料或易失性导电桥。
附图说明
图1A是根据本公开的一实施例的示例性静电放电装置的第一配置的竖直横截面图。
图1B是根据本公开的一实施例的示例性静电放电装置的第二配置的竖直横截面图。
图2是本公开的实施例的装置内的由相关电子材料或IV族-硫族化物化合物构成的金属-绝缘体转变材料的示意性电压-电流特征。
图3是本公开的实施例的装置内的由相关电子材料或IV族-硫族化物化合物构成的金属-绝缘体转变材料的示意性电压-电流特征，其中电流受到串联电阻器限制。
图4A是根据本公开的实施例的一实施例的示例性静电放电装置的第三配置的竖直横截面图。
图4B是根据本公开的实施例的一实施例的示例性静电放电装置的第四配置的竖直横截面图。
图5是并入有本公开的实施例的静电放电装置的第一示例性半导体结构的竖直横截面图。
图6是并入有本公开的实施例的静电放电装置的第二示例性半导体结构的竖直横截面图。
图7是并入有本公开的实施例的静电放电装置的第三示例性半导体结构的竖直横截面图。
图8是并入有本公开的实施例的静电放电装置的第四示例性半导体结构的竖直横截面图。
图9是并入有本公开的实施例的静电放电装置的第五示例性半导体结构的竖直横截面图。
图10是可并入到本公开的实施例的示例性半导体结构中的任一个中的金属互连结构的平面视图。
图11是根据本公开的实施例的一实施例的图10的示例性静电放电装置的示例性配置的透视图。
图12是并入有本公开的实施例的示例性半导体结构中的任一个的芯片封装的竖直横截面图。
具体实施方式
浪涌保护器可通过在暂态条件下提供电流放电路径来防止电子系统的过早故障。随着个人移动电子装置和传感器的发展，期望在封装层级处和在个别装置层级处有对电暂态的芯片上保护。如上文所论述，本公开的实施例是针对包含场诱发切换元件的静电放电保护装置和制造所述静电放电保护装置的方法，下文中详细地论述本公开的各种方面。
图式未按比例绘制。除非明确地描述或以其它方式清楚地指示不存在元件的重复，否则在示出元件的单个个例的情况下，可重复元件的多个个例。如“第一”、“第二”以及“第三”等序数仅用以识别类似元件，且不同序数可用于本公开的说明书和权利要求书中。如本文中所使用，定位于第二元件“上”的第一元件可定位于第二元件的表面的外侧上或第二元件的内侧上。如本文中所使用，如果第一元件的表面与第二元件的表面之间存在物理接触，那么第一元件“直接”定位于第二元件“上”。如本文中所使用，“层”是指包含具有厚度的区的材料部分。层可在整个下伏或上覆结构上方延伸，或可具有小于下伏或上覆结构的范围的范围。另外，层可以是具有比连续结构的厚度小的厚度的均质或非均质连续结构的区。举例来说，层可定位于在连续结构的顶部表面与底部表面之间或在连续结构的顶部表面和底部表面处的任何对水平平面之间。层可水平地、竖直地和/或沿着锥形表面延伸。衬底可以是层，所述层可包含其中的一或多个层，或可具有其上、其上方和/或其下方的一或多个层。
如本文中所使用，“半导性材料”是指具有1.0×10-6S/cm到1.0×102S/cm的范围内的电导率的材料。如本文中所使用，“半导体材料”是指在其中不存在电掺杂剂的情况下具有1.0×10-6S/cm到1.0×102S/cm的范围内的电导率的材料，且能够在与电掺杂剂的适合掺杂后产生具有1.0S/cm到1.0×105S/cm的范围内的电导率的掺杂材料。如本文中所使用，“电掺杂剂”是指将空穴添加到能带结构内的价带的p型掺杂剂，或将电子添加到能带结构内的导带的n型掺杂剂。如本文中所使用，“导电材料”是指具有高于1.0×102S/cm的电导率的材料。如本文中所使用，“绝缘材料”或“电介质材料”是指具有小于1.0×10-2S/cm的电导率的材料。如本文中所使用，“重掺杂半导体材料”是指以足够高的原子浓度与电掺杂剂掺杂以变为导电材料(即，以具有大于1.0×102S/cm的电导率)的半导体材料。“掺杂半导体材料”可以是重掺杂半导体材料，或可以是包含提供1.0×10-6S/cm到1.0×105S/cm的范围内的电导率的浓度下的电掺杂剂(即，p型掺杂剂和/或n型掺杂剂)的半导体材料。“本征半导体材料”是指并不掺杂有电掺杂剂的半导体材料。因此，半导体材料可以是半导性或传导性的，且可以是本征半导体材料或掺杂半导体材料。掺杂半导体材料可取决于其中的电掺杂剂的原子浓度而是半导性或传导性的。如本文中所使用，“金属材料”是指其中包含至少一种金属性元素的导电材料。因此，金属材料包含至少一种金属元素且可任选地包含一或多种非金属元素，限制条件是金属材料是传导性的。金属材料内的非金属元素的实例包含氮或硅，所述氮或硅形成导电金属氮化物，如TiN、TaN以及WN，或导电金属硅化物，如钨硅、硅化钛、硅化镍、硅化钽等。此处论述的电导率值是假定在标称装置操作条件下的那些值。
根据本公开的一方面，公开一种采用场诱发切换组件的静电放电(ESD)保护装置，所述静电放电保护装置可并入到集成半导体电路中或形成为芯片封装内的离散装置组件。本公开的实施例的ESD装置可降低由于ESD事件所致的电流和电压浪涌的影响，且因此，保护与ESD装置电连接的半导体电路。
参考图1A和图1B，根据本公开的实施例的示例性静电放电(ESD)装置的配置包含设置于第一电极与第二电极之间的场诱发切换组件120。第一电极110和第二电极130可包括任何适合的导电材料，如金属材料(例如，金属、金属合金、导电金属氮化物、导电金属硅化物等)或重掺杂半导体。场诱发切换组件120包含接触第一电极110的第一表面和接触第二电极130的第二表面。第一表面和第二表面可以是如在图1A的示例性ESD装置100的第一配置中的水平表面，或可以是如在图1B的示例性ESD装置100的第二配置中的竖直表面。替代地，第一表面和/或第二表面可包含锥形表面和/或包含至少一个水平表面和/或至少一个竖直表面的多个表面的组合。第一电极110和第二电极130可以是嵌入于包含半导体装置的半导体衬底上方的至少一个电介质材料层(未展示)内的金属互连结构的组件，或可定位于芯片封装上和/或半导体芯片上方。
根据本公开的一个实施例，场诱发切换组件120可包括呈现电场诱发金属-绝缘体转变的金属-绝缘体转变材料部分122，和/或可由金属-绝缘体转变材料部分122组成。在这种情况下，本公开的实施例的ESD装置100称为基于金属-绝缘体转变的ESD装置100。“金属-绝缘体转变材料”或“金属-绝缘转变材料”是指在如电场、温度、压力或掺杂剂的原子浓度的适合的外部条件下经历金属-绝缘体转变的材料。“金属-绝缘体转变”也称为“导体-绝缘体”转变，是从电“传导材料”到电“绝缘材料”或从电“绝缘材料”到电“传导材料”的转变。在本公开的一些实施例中，金属-绝缘体转变材料是在材料上施加大于阈值电压的电压后从电绝缘材料转变为导电材料、在材料上终止此类电压的施加后从导电材料转变回为电绝缘材料的易失性材料。此类材料包含将在下文更详细地描述的相关电子材料、双向阈值切换(Ovonic Threshold Switching；OTS)硫族化物材料以及易失性导电桥材料。
根据固体物理学的能带结构模型，费米能级(Fermi level)定位于用于绝缘体的带隙内和用于金属的导带中。因此，能带结构模型预测具有部分填充能带的材料应显示金属行为。然而，预测具有部分填充能带的一些化合物实际上显示绝缘行为。已发展许多理论来解释这一现象。笼统地说，这种绝缘行为是由于电子之间的防止个别电子的独立移动且可引起电子定位的强电子-电子相关性或库仑(Coulomb)相互作用。这可引起使电子从一个原子位点上的能级跳跃到已具有另一电子的相邻原子位点处的能级的大的库仑排斥力或能量势垒。若干过渡金属氧化物具有部分填充窄d或f轨道中的强相关电子，且这引起绝缘行为。在金属-绝缘体转变材料内，如所施加电场、温度或压力的外部参数可更改电子-电子相关性，借此引起金属-绝缘体转变。
通常，显示电子-电子相关性的材料或“相关电子材料”具有具备窄能带的不完全填充d或f电子壳层。在这种情况下，相关电子材料中的电子不能看作如平均场理论中所假定的存在于其它电子的平均运动的“海”中。每一电子对其它电子具有复杂影响，且因此，有效单电子理论(如密度泛函理论)无法充分地描述相关电子材料的行为。举例来说，氧化镍(NiO)具有部分填充3d能带，且因此，预期是根据哈特里-福克(Hartree-Fock)理论的良好导体。然而，d电子之间的强库仑排斥力(相关性效果)在不存在所施加电场的情况下使NiO成为宽带隙绝缘体。
在金属-绝缘体转变材料呈现由外部电场诱发的金属-绝缘体转变的情况下，触发金属-绝缘体转变(即，关键电场)的电场的量值取决于金属-绝缘体转变材料的带隙结构。通过选择金属-绝缘体转变材料的物质和金属-绝缘体转变材料的几何尺寸(如厚度)，可形成提供高于关键电压偏压的导电路径的ESD装置100。
在一个实施例中，呈现电场诱发金属-绝缘体转变的金属-绝缘体转变材料部分122可包含相关电子金属氧化物，所述相关电子金属氧化物是呈现电子-电子相关性的行为的金属氧化物。图2中展示相关电子金属氧化物的示例性电流-电压(IV)特征曲线。在相关电子金属氧化物中，电子利用防止电子从一个位点跳跃到另一位点的高库仑排斥力能量势垒来强有力地定位于个别原子上。举例来说，相关电子金属氧化物中的高度定位d或f轨道的存在在室温下引起绝缘(高电阻)接地状态。
绝缘状态可通过施加足够大的电场来暂时切换到导电状态。在本文中称为阈值电压(Vth)的足够大电压下，库仑排斥力能量势垒充分降低以允许电子的跳跃和电流的流动。所施加电场有效地降低用于在原子位点之间跳跃的电子的势垒，且可引起相当大的电流。
如果所施加偏压电压降到低于允许电子跳跃的下限(其在本文中称为保持电压(Vh))，那么相关电子金属氧化物恢复到绝缘状态。当去除外部电场时，相关电子金属氧化物材料恢复回到其绝缘状态。相关电子金属氧化物材料中的电场诱发相位转变可重复许多次而不对相关电子金属氧化物材料的特性有明显影响。
在一个实施例中，金属-绝缘体转变材料部分122包括过渡金属氧化物和/或由过渡金属氧化物组成。在一个实施例中，金属-绝缘体转变材料部分122包括由过渡金属硫族化物构成的相关电子材料，和/或基本上由所述相关电子材料组成。在一个实施例中，金属-绝缘体转变材料部分122包括选自二氧化铌、铬掺杂钒(III)氧化物(V2O3)、二氧化钒(VO2)以及氧化镍(NiO)的至少一种材料，和/或由所述至少一种材料组成。
在一个实施例中，呈现电场诱发金属-绝缘体转变的金属-绝缘体转变材料部分122可包含由过渡金属硫族化物构成的相关电子材料。在一个实施例中，金属-绝缘体转变材料部分122包括AM4Q8型金属-绝缘体转变材料，和/或由AM4Q8型金属-绝缘体转变材料组成，其中A选自Ga和Ge，且M选自V、Nb以及Ta，且Q选自S和Se。AM4Q8型金属-绝缘体转变材料具有腔隙(lacunar)尖晶石晶体结构，且在临界阈值电压以上(例如，阈值电场强度以上)显示电场诱发金属-绝缘体转变。
在一个实施例中，呈现电场诱发金属-绝缘体转变的金属-绝缘体转变材料部分122可包含由IV族-硫族化物构成的OTS硫族化物材料。如本文中所使用，“IV族-硫族化物”是指包含至少一个IV族元素和至少一个硫族元素的化合物。IV族元素包含碳、硅、锗、锡以及铅。“IV族-硫族化物”可未掺杂或还可包含来自如N、P、As或Sb的V族元素的掺杂剂。图3示出本公开的实施例的装置内的由IV族-硫族化物化合物构成的金属-绝缘体转变材料的示例性电流-电压特征。装置还可包含限制通过装置的电流的电流限制串联电阻器。显示易失性场诱发切换特性的IV族-硫族化物化合物可提供导通电流与关断电流之间的约1.0×105或大于1.0×105的比率。场诱发切换特性是指在其上施加高于阈值电压的电场后呈现电场诱发暂时性导电路径的形成且在终止此类电压后呈现导电路径的消散的特性。
在一个实施例中，金属-绝缘体转变材料部分122包括IV族-硫族化物OTS化合物，所述IV族-硫族化物OTS化合物包括Si和Ge中的至少一个以及Se和Te中的至少一个。在一个实施例中，金属-绝缘体转变材料部分122具有组成物LxM1-x，其中L选自Si和Ge，M选自Se和Te，且x在0.25到0.75的范围内。举例来说，金属-绝缘体转变材料部分122可包含如SixTe1-x或GexSe1-x的材料。在另一实施例中，LxM1-x材料掺杂有V族元素。
参考图4A和4B，根据本公开的实施例的示例性静电放电(ESD)装置的配置包含设置于第一电极110与第二电极130之间的易失性导电桥场诱发切换组件120。第一电极110和第二电极130中的每一个包含如金属材料或重掺杂半导体材料的导电材料。场诱发切换组件120包含接触第一电极110的第一表面和接触第二电极130的第二表面。第一表面和第二表面可以是如图4A的示例性ESD装置200的第一配置中的水平表面，或可以是如图4B的示例性ESD装置200的第二配置中的竖直表面。替代地，第一表面和/或第二表面可包含锥形表面和/或包含至少一个水平表面和/或至少一个竖直表面的多个表面的组合。第一电极110和第二电极130可以是嵌入于包含半导体装置的半导体衬底上方的至少一个电介质材料层(未展示)内的金属互连结构的组件，或可定位于芯片封装上或半导体芯片上方。
根据本公开的一个实施例，易失性导电桥场诱发切换组件120可包括易失性移动离子桥结构(222、224、226)，和/或可由易失性移动离子桥结构(222、224、226)组成，所述易失性移动离子桥结构(222、224、226)在其上施加高于关键电场强度的电场后呈现电场诱发暂时性导电路径的形成。在这种情况下，本公开的实施例的ESD装置200称为基于移动离子桥的ESD装置200。如本文中所使用，“移动离子桥结构”是指配置成在其上施加电偏压后通过到绝缘区中的离子的移动来构建穿过其的暂时性导电路径的结构。暂时性导电路径在电偏压中断后通过离子远离绝缘区扩散来消失。在一个实施例中，离子可以是在施加电场后从定位于绝缘区的一侧上的金属部分提供的金属离子，且在去除电场后朝向金属部分往回漂移。
在一个实施例中，移动离子桥结构(222、224、226)可包括以下和/或由以下组成：第一金属层222；电介质金属氧化物层224，定位于第一金属层222上；以及第二金属层226，接触电介质金属氧化物层224且与第一金属层222间隔开。第一金属层222由第一金属构成，所述第一金属在外部电偏压的施加后将移动离子提供到电介质金属氧化物层224中。电介质金属氧化物层224充当用于从第一金属层222注入的移动离子的基质。在足够所施加电压下，移动离子形成电介质金属氧化物层中的导电路径。在终止电偏压电压后，导电路径解离且由第一金属层222产生的移动离子漂移到第一金属层222或第二金属层226。第一金属层222接触第一电极110和第二电极130中的一个，且第二金属层226接触第一电极110和第二电极130中的另一个。
在一个实施例中，第一金属层222和第二金属层226包括银层和/或由银层组成，电介质金属氧化物层224包括氧化铪和/或由氧化铪组成，且第一金属层222和第二金属层226中的另一个包括以下和/或由以下组成：金属(例如，Ag、Al、W、Cu等)、金属合金(例如，金属硅化物或导电金属氮化物)或导电半导体材料(即，重掺杂半导体材料，如多晶硅，具有高于1.0×105S/cm的导电性。
上文所描述的ESD装置(100、200)的各种实施例可併入半导体芯片内部作为芯片上ESD装置，或併入到半导体芯片上作为表面安装ESD装置。所併入ESD装置(100、200)可用以防止来自静电放电、负载切换和/或闪电的损坏。第一电极110和/或第二电极130可以是或可直接接触相应导电引线的末端部分，如金属互连结构。可选择场诱发切换组件120的尺寸(如厚度)以提供目标ESD阈值电压，场诱发切换组件120在所述目标ESD阈值电压以上提供在电压的施加终止后耗散(即，消失)的导电路径。任选地，可提供额外层(如钝化层)以防止ESD装置内或ESD装置周围的金属组件与绝缘组件之间的离子扩散。另外，在ESD装置(100、200)的各种组件形成于不同层级处的情况下可任选地形成额外组件以适应高度差。ESD装置(100、200)的一个末端，即，第一电极110和第二电极130中的一个连接到待保护的集成电路的有源组件，且ESD装置(100、200)的另一末端，即，第一电极110和第二电极130中的另一个连接到电接地，所述电接地可以是例如半导体芯片的半导体衬底和/或芯片封装的接地引脚。
在一些实施例中，本公开的实施例的ESD装置(100、200)中的一或多个可并入到包含半导体装置和金属互连结构的半导体结构中，或并入到所述半导体结构上。图5到图9分别示出根据本公开的实施例的第一示例性半导体结构、第二示例性半导体结构、第三示例性半导体结构、第四示例性半导体结构以及第五示例性半导体结构。图5到图9的示例性半导体结构中的每一个可包括半导体芯片900。
每一半导体芯片900包含衬底8。衬底8包含可以是可商购硅衬底的一分割部分的衬底半导体层4。衬底8可进一步包括可通过在衬底半导体层4上方形成掺杂阱来设置的半导体材料层9。半导体材料层9的导电类型可与衬底半导体层4的导电类型相同，或可不同于衬底半导体层4的导电类型。半导体材料层9可以是单晶半导体材料层。在一个实施例中，半导体材料层9可以是单晶硅层。如果p掺杂或n掺杂半导体材料层9可具有1.0×1014/cm3到1.0×1018/cm3的范围内的掺杂剂浓度，那么也可采用更小和更大掺杂剂浓度。
浅沟槽隔离结构720可形成于半导体材料层9的上部部分中以在半导体装置当中提供电隔离。半导体装置710可包含例如场效应晶体管，所述场效应晶体管包含相应晶体管有源区742(即，源极区和漏极区)、通道区746以及栅极结构750。场效应晶体管可以CMOS配置来布置。每一栅极结构750可包含例如栅极电介质752、栅电极754、电介质栅极间隔物756以及栅极顶盖电介质758。半导体装置可包含任何半导体电路以支援待随后形成的存储器结构的操作，所述任何半导体电路通常称为驱动电路，又称为外围电路。如本文中所使用，外围电路是指可在用于存储器装置的存储器阵列结构外部实施的字线解码器电路、字线切换电路、位线解码器电路、位线感测和/或切换电路、供电/配电电路、数据缓冲器和/或锁存器或任何其它半导体电路中的任一个、每一个或全部。举例来说，半导体装置可包含用于对待随后形成的三维存储器结构的字线进行电偏压的字线切换装置。
电介质材料层形成于半导体装置上方，所述电介质材料层可包含阻挡移动离子的扩散和/或将适当应力施加到下伏结构的电介质衬里761(如氮化硅衬里)、形成于上覆于电介质衬里761的各种互连层级处的互连层级电介质层760、上覆于互连层级电介质层760的钝化电介质层(例如，氢扩散屏障)768。互连层级电介质层760充当用于金属互连结构780的基质，金属互连结构780提供半导体装置的各种节点当中的电布线和用于待随后形成的贯穿堆叠接触通孔结构的着陆垫。金属互连结构780可包含例如接触通孔结构781、第一金属线路782、第一通孔结构783、第二金属线路784、第二通孔结构785以及最顶部金属线路786。额外金属线路(未展示)和额外通孔结构(未展示)可形成于第二通孔结构785与最顶部金属线路786之间。互连层级电介质层760可包含嵌入金属互连结构780的相应子集的多个互连层级电介质层(762、764、766)。举例来说，互连层级电介质层760可包含第一互连层级电介质层762、第二互连层级电介质层764以及最顶部互连层级电介质层766。额外互连层级电介质层(未展示)可设置于第二互连层级电介质层764与最顶部互连层级电介质层766之间。钝化电介质层768可包含氮化硅层，且可阻挡氢、湿气以及杂质从半导体芯片900外部扩散到各种互连层级电介质层760和半导体装置710中。钝化电介质层768的厚度可在10nm到300nm的范围内，但也可采用更小和更大厚度。
接合垫(96、92)可形成于钝化电介质层768上方。接合垫(96、92)中的每一个可通过直接接触或通过接触相应最顶部金属线路786的顶部表面和接合垫(96、92)的底部表面的介入通孔结构(未示出)来电短接到最顶部金属线路786中的相应一个。
一般来说，半导体装置710定位于半导体衬底8上，且互连层级电介质层760形成于半导体装置710上方。第一电极110、场诱发切换组件120(其可以是上文所描述的任何场诱发切换组件120)以及第二电极130形成于互连层级电介质层760内或互连层级电介质层760上方。场诱发切换组件120在其上施加高于关键电场强度的电场后呈现电场诱发暂时性导电路径的形成。第一电极110电短接到半导体装置710的节点(例如，栅电极、源极或漏极)，场诱发切换组件120具有接触第一电极110的第一表面，且第二电极130接触场诱发切换组件120的第二表面，且电短接到半导体装置710的电接地，所述电接地可以是例如衬底半导体层4和/或半导体芯片900随后安装到其中的封装衬底的接地引脚。
参看图5，第一电极110和第二电极130可嵌入于互连层级电介质层760内，且第一表面和第二表面可包括场诱发切换组件120的相应竖直或锥形表面。第一电极110和第二电极130可以是定位于相同金属线路层级处的金属线路(782、784、786)。举例来说，第一电极110和第二电极130可包含一对第一金属线路782、一对第二金属线路784、一对最顶部金属线路786或定位于在第二金属线路784与最顶部金属线路786之间的任何介入金属线路层级(未展示)处的一对金属线路。在一个实施例中，衬底半导体层4可充当电接地。在这种情况下，具有与衬底半导体层4相同的导电类型的掺杂的重掺杂(即，导电)半导体区6可形成为到电接地的导电路径的部分。
参考图6，第一电极110和第二电极130可嵌入于互连层级电介质层760内，且第一表面可包括场诱发切换组件120的第一水平表面，且第二表面可包括场诱发切换组件120的从第一水平表面竖直地偏移的第二水平表面。举例来说，第一电极110和第二电极130中的一个可以是定位于金属线路层级处的金属线路(782、784或786)，且第一电极110和第二电极130中的另一个可以是定位于上覆或下伏通孔层级处的金属通孔结构(781、783或785)。场诱发切换组件120可具有大于金属通孔结构(781、783或785)的面积，或可通过占用其中形成金属通孔结构(781、783或785)的通孔空腔的体积而具有与金属通孔结构(781、783或785)相同的面积。在一个实施例中，场诱发切换组件120可形成为定位于与金属线路(782、784或786)相同的线沟槽内的衬里结构或形成为定位于与金属通孔结构(781、783或785)相同的通孔空腔内的衬里结构。
参考图7到图9，第一电极110和第二电极130可上覆于互连层级电介质材料层760。举例来说，阻挡氢扩散的钝化电介质层768可安置于互连层级电介质材料层760与第一电极(110)和第二电极(130)中的每一个之间。
在图7中示出的一个实施例中，第一电极110和第二电极130中的一个可包括上覆于互连层级电介质材料层760的接合垫96的一部分，且第一电极110和第二电极130中的另一个可包括金属部分94。场诱发切换组件120可接触第一电极110的水平表面，且金属部分94可上覆于或下伏于场诱发切换组件120。在这种情况下，接合垫96的部分或延伸可上覆于或下伏于其间具有场诱发切换组件120的金属部分94。在一个实施例中，金属部分94延伸穿过钝化电介质层768，且接触嵌入于互连层级电介质材料层760内的金属互连结构780(如最顶部金属线路786)，如图7中所示出。焊料球98可随后接合到接合垫(96、92)。
在图8和图9中所示出的另一实施例中，第一电极110包括上覆于互连层级电介质材料层760的第一接合垫96的一部分，且第二电极130包括上覆于互连层级电介质材料层760的第二接合垫92的一部分。在一个实施例中，第一电极110包括定位于场诱发切换组件120的底部表面的第一外围区上的第一接合垫96的一部分，且第二电极130包括定位于场诱发切换组件120的底部表面的第二外围区上的第二接合垫92的一部分，如图8中所示出。在另一实施例中，第一电极110包括形成于场诱发切换组件120的顶部表面的第一外围区上的第一接合垫96的一部分，且第二电极130包括形成于场诱发切换组件120的顶部表面的第二外围区上的第二接合垫92的一部分，如图9中所示出。
在一些实施例中，第一电极110包括第一接合垫96的一部分，第二电极130包括第二接合垫92的一部分，且场诱发切换组件120直接形成于第一接合垫110的外围区和第二接合垫130的外围区上。
图7到图9的示例性结构可通过在半导体芯片900的封装期间沉积且图案化包含场诱发切换组件120的材料的至少一种材料层而形成。至少一种材料层可包含可随后图案化以形成金属-绝缘体转变材料部分122的金属-绝缘体转变材料层，或用于形成易失性导电桥的移动离子桥结构(222、224、226)的材料层的集合。每一图案化场诱发切换组件的一侧可电短接到连接到半导体装置710的电路组件的金属线路(如金属互连结构780)的第一子集。每一图案化场诱发切换组件的另一侧可电短接到连接到电接地的金属线路的第二子集。在静电放电(ESD)事件发生在金属线路的第一子集或半导体装置710的电路组件中的任一个中的情况下，场诱发切换组件120转变为导电状态且将ESD电流分流到电接地，借此避免对半导体装置710的电子组件的损坏。在ESD电流事件终止后，场诱发切换组件120从导电状态转变回到绝缘状态。
金属互连结构780可包含电力栅格网络和电接地网络。图10示出可并入到本公开的实施例的示例性半导体结构中的任一个中的金属互连结构780的子集的平面视图。电力栅格网络(786RA、786SA、784RB、784SB)包含源极侧(例如，VSS)电力栅格网络(786RA、786SA)，所述源极侧电力栅格网络包含接近半导体芯片900的外围定位的电力供应环结构786RA和电力供应条(或“电力供应带或轨”)786SA(例如，竖直线通常称为带且水平线通常称为轨，在本文中其统称为“条”)。电力供应条786SA包含邻接于电力供应环786RA且在电力供应环786RA内形成相交栅格的相交细长金属线路的两个集合。源极侧电力栅格网络(786RA、786SA)的各种组件可以是最顶部金属线路786的子集或下伏金属线路(如第二金属线路784或定位于最顶部金属线路786与第二金属线路784之间的任何金属线路)的子集。电力栅格网络(786RA、786SA、784RB、784SB)还包含漏极侧(例如，VDD)电力栅格网络(784RB、784SB)，所述漏极侧电力栅格网络包含接近半导体芯片900的外围定位的电力供应环结构786RB和漏极侧电力供应条786SB。漏极侧电力栅格网络(784RB、784SB)的各种组件可以是定位于与源极侧电力栅格网络(786RA、786SA)的层级不同的层级处的金属互连结构780的子集。
源极侧电力栅格网络(786RA、786SA)可电短接到作为接合垫96中的至少一个的至少一个第一电力供应接合垫96A。至少一个电力供应垫延伸部(例如，中继线(trunk))95A可提供源极侧电力栅格网络(786RA、786SA)与每一电力供应接合垫96A的接合区之间的电连接。漏极侧电力栅格网络(784RB、784SB)可电短接到作为接合垫96中的至少另一个的至少一个第二电力供应接合垫96B。至少一个第二电力供应垫延伸部(例如，中继线)95B可提供漏极侧电力栅格网络(784RB、784SB)与每一第二电力供应接合垫96B的接合区之间的电连接。
一般来说，电力栅格网络(786RA、786SA、784RB、784SB)包含嵌入于互连层级电介质层760内且配置成将电功率分散在包含半导体装置710的区域的装置区域上方的金属互连结构780的网络。电功率可从至少一个相应电力供应接合垫(96A、96B)且通过电力栅格网络(786RA、786SA、784RB、784SB)分散到半导体芯片900中的各种半导体装置710。本公开的实施例的静电放电(ESD)装置可形成于电力供应垫延伸部(95A、95B)中的一个或两个上方。在这种情况下，第一电极110电短接到电力供应垫延伸部(例如，中继线)(95A、95B)中的一个处的电力栅格网络(786RA、786SA、784RB、784SB)。
参考图11，示出可形成于电力供应垫延伸部(95A、95B)上方的示例性ESD装置。场诱发切换组件120可跨越电力供应垫延伸部(95A、95B)。连接到电接地的另一接合垫92的金属部分94或延伸部分形成于场诱发切换组件120上方或下面。电力供应垫延伸部(95A、95B)充当第一电极110，且另一接合垫92的金属部分94或延伸部分充当第二电极130。
半导体芯片900可放置在如图12中所示出的芯片封装中。芯片封装可包含电介质模具或壳体920，所述电介质模具或壳体920密封或封闭包含半导体衬底、互连层级电介质层以及第一电极(110)和第二电极(130)的半导体芯片900、连接引线930以及将接合衬垫(96A、96B)中的每一个连接到连接引线930中的相应一个的接合线940。连接引线930可包含连接到母板的电接地的接地引线。本公开的实施例的每一ESD装置的第二电极130可电短接到芯片封装的接地引线。
返回参看图6和图8，可通过本公开的实施例的ESD装置的电流可受到在放电路径的路径中引入电阻器106限制。举例来说，电阻器106可形成于从本公开的实施例的ESD装置到电接地(如衬底半导体层4)的电流的路径中。电阻器106可以是本领域中已知的任何类型的电阻器。在一个实施例中，电阻器106可以是具有在半导性材料的范围内的电阻率，即，具有1.0×10-6S/cm到1.0×105S/cm的范围内的电导率的多晶硅电阻器。
在ESD电路中添加电阻器106可对一些金属-绝缘体转变材料尤其有益，所述一些金属-绝缘体转变材料可在浪涌电流密度超出用于金属-绝缘体转变材料的最大值的情况下故障。通过包含与金属-绝缘体转变材料串联的集成电阻器，可通过每一ESD装置的电流可受到限制，且ESD装置可反复使用。
为了确保系统可处置大的电流浪涌，ESD装置的多个个例可并联地电连接到处于保护下的半导体电路。ESD装置的数目取决于系统中的预期电流浪涌和ESD装置的每一个例可支援的电流量。将电阻器106添加到并联连接的ESD装置可增加设计方面的额外灵活性且可改进系统的整体稳健性。
本公开的实施例的各种ESD装置采用本征材料状态中的直接改变(如绝缘状态到导电状态之间的改变)以防止对半导体装置的静电放电损坏。本公开的实施例的ESD装置可在制造工艺中容易地并入到金属互连层级中或并入到接合垫层级中。可同时形成多个ESD装置以保护半导体芯片以防各种类型的静电放电事件。
本公开的实施例的各种ESD装置提供快速响应时间。从绝缘状态到导电状态的转变极快速，这允许ESD电路快速地反应且防止电路损坏。由于易失性材料在去除所施加场后快速恢复回到绝缘状态，本公开的实施例的ESD装置也可处置多个放电事件。另外，本公开的实施例的各种ESD装置提供稳健切换特征。本公开的实施例的场诱发切换组件显示高循环耐久性，这表明本公开的实施例的场诱发切换组件的耐久性。
虽然本公开已在具体实施例的方面上加以描述，但明显的是鉴于前述描述，许多替代方案、修改以及变化将对所属领域的技术人员显而易见。除非以其它方式明确地公开或如所属领域的一般技术人员将已知的以其它方式不可能，否则本公开的各种实施例中的每一个可单独地或与本公开的任何其它实施例组合地实施。因此，本公开意欲涵盖落入本公开和所附权利要求书的范围和精神内的所有此类替代方案、修改以及变化。

Claims (17)

1.一种半导体装置结构，其包括：
半导体装置，定位于衬底上方；
第一电极，定位于互连层级电介质层内或互连层级电介质层上方，所述互连层级电介质层上覆于所述半导体装置且电短接到所述半导体装置的节点；
场诱发切换组件，在其上施加高于关键电场强度的电场后呈现易失性电场诱发暂时性导电路径的形成，且具有接触所述第一电极的第一表面；以及
第二电极，定位于所述互连层级电介质层内或所述互连层级电介质层上方，接触所述场诱发切换组件的第二表面，且电连接到电接地；
其中：
所述半导体装置结构包括浪涌保护装置；且
所述场诱发切换组件包括金属-绝缘体转变材料部分，所述金属-绝缘体转变材料部分在所述金属-绝缘体转变材料部分上施加高于阈值电压的电压后经历从电绝缘状态到导电状态的转变，且在终止所述电压的所述施加后经历从所述导电状态到所述电绝缘状态的转变；
所述金属-绝缘体转变材料部分包括双向阈值开关硫族化物材料；并且
所述金属-绝缘体转变材料部分具有组成物LxM1-x，其中L选自Si和Ge，M选自Se和Te，且x在0.25到0.75的范围内，其中所述组成物未掺杂或掺杂有V族元素。
2.根据权利要求1所述的半导体装置结构，其中：
所述第一电极和所述第二电极上覆于所述互连层级电介质层；且
阻挡氢扩散的钝化电介质层安置于所述互连层级电介质层与所述第一电极和所述第二电极中的每一个之间。
3.根据权利要求2所述的半导体装置结构，其中：
所述第一电极和所述第二电极中的一个包括上覆于所述互连层级电介质层的接合垫的一部分；且
所述第一电极和所述第二电极中的另一个包括延伸穿过所述钝化电介质层且接触嵌入于所述互连层级电介质层内的金属互连结构的金属部分。
4.根据权利要求1所述的半导体装置结构，其中：
所述第一电极包括上覆于所述互连层级电介质层的第一接合垫的一部分；且
所述第二电极包括上覆于所述互连层级电介质层的第二接合垫的一部分。
5.根据权利要求1所述的半导体装置结构，其进一步包括电力栅格网络，所述电力栅格网络包括金属互连结构的网络，所述金属互连结构的网络嵌入于所述互连层级电介质层内且配置成将电功率分散在所述半导体装置的区域上方，其中所述第一电极电短接到所述电力栅格网络。
6.根据权利要求1所述的半导体装置结构，其中：
所述第一电极和所述第二电极嵌入于所述互连层级电介质层内；且
所述第一表面和所述第二表面包括所述场诱发切换组件的相应竖直或锥形表面。
7.根据权利要求1所述的半导体装置结构，其中：
所述第一电极和所述第二电极嵌入于所述互连层级电介质层内；
所述第一表面包括所述场诱发切换组件的第一水平表面；且
所述第二表面包括所述场诱发切换组件的从所述第一水平表面竖直地偏移的第二水平表面。
8.根据权利要求1所述的半导体装置结构，其进一步包括密封或封闭所述半导体装置、所述互连层级电介质层以及所述第一电极和所述第二电极的芯片封装，其中所述第二电极电短接到所述芯片封装的接地引线。
9.根据权利要求1所述的半导体装置结构，其中所述金属-绝缘体转变材料部分包括相关电子材料。
10.根据权利要求9所述的半导体装置结构，其中所述金属-绝缘体转变材料部分包括选自以下的材料：二氧化铌、铬掺杂钒(III)氧化物(V2O3)、二氧化钒(VO2)、氧化镍(NiO)以及AM4Q8型金属-绝缘体转变材料，其中A选自Ga和Ge，M选自V、Nb以及Ta，且Q选自S和Se。
11.根据权利要求1所述的半导体装置结构，还包括在一侧上电连接到所述第二电极且在另一侧上电连接到电接地的电阻器。
12.一种半导体装置结构，包括：
半导体装置，定位于衬底上方；
第一电极，定位于互连层级电介质层内或互连层级电介质层上方，所述互连层级电介质层上覆于所述半导体装置且电短接到所述半导体装置的节点；
场诱发切换组件，在其上施加高于关键电场强度的电场后呈现易失性电场诱发暂时性导电路径的形成，且具有接触所述第一电极的第一表面；以及
第二电极，定位于所述互连层级电介质层内或所述互连层级电介质层上方，接触所述场诱发切换组件的第二表面，且电连接到电接地；
其中所述场诱发切换组件包括含有移动离子桥结构的易失性导电桥，所述移动离子桥结构在其上施加高于所述关键电场强度的所述电场后呈现暂时性导电路径的形成；并且
其中所述移动离子桥结构包括：
第一金属层；
电介质金属氧化物层，定位于所述第一金属层上，其中所述第一金属层由第一金属构成，所述第一金属在外部电偏压的施加后将移动离子提供到所述电介质金属氧化物层中，且所述电介质金属氧化物层充当用于所述移动离子的基质；以及
第二金属层，接触所述电介质金属氧化物层且与所述第一金属层间隔开。
13.根据权利要求12所述的半导体装置结构，其中：
所述第一金属层和所述第二金属层中的一个包括银层；
所述电介质金属氧化物层包括氧化铪；且
所述第一金属层和所述第二金属层中的另一个包括金属、金属合金或重掺杂半导体材料。
14.根据权利要求12所述的半导体装置结构，其进一步包括在一侧上电连接到所述第二电极且在另一侧上电连接到电接地的电阻器。
15.一种浪涌保护装置，其包括：
第一电极；
第二电极，电连接到电接地；以及
场诱发切换组件，电接触所述第一电极和所述第二电极，其中所述场诱发切换组件包括金属-绝缘体转变材料部分包括含有移动离子桥结构的易失性导电桥，所述移动离子桥结构包括：
第一金属层；
电介质金属氧化物层，定位于所述第一金属层上，其中所述第一金属层由第一金属构成，所述第一金属在外部电偏压的施加后将移动离子提供到所述电介质金属氧化物层中，且所述电介质金属氧化物层充当用于所述移动离子的基质；以及
第二金属层，接触所述电介质金属氧化物层且与所述第一金属层间隔开。
16.根据权利要求15所述的浪涌保护装置，其中所述场诱发切换组件在所述场诱发切换组件上施加高于阈值电压的电压后经历从电绝缘状态到导电状态的转变，且所述场诱发切换组件在终止所述电压的所述施加后经历从所述导电状态到所述电绝缘状态的转变。
17.根据权利要求15所述的浪涌保护装置，其中金属-绝缘体转变材料部分包括选自以下的相关电子材料：二氧化铌、铬掺杂钒(III)氧化物(V2O3)、二氧化钒(VO2)、氧化镍(NiO)以及AM4Q8型金属-绝缘体转变材料，其中A选自Ga和Ge，M选自V、Nb以及Ta，且Q选自S和Se。
CN201980005953.8A 2018-06-04 2019-02-07 包含场诱发切换元件的静电放电保护装置 Active CN111386605B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/996,738 US10388646B1 (en) 2018-06-04 2018-06-04 Electrostatic discharge protection devices including a field-induced switching element
US15/996,738 2018-06-04
PCT/US2019/017073 WO2019236150A1 (en) 2018-06-04 2019-02-07 Electrostatic discharge protection devices including a field-induced switching element

Publications (2)

Publication Number Publication Date
CN111386605A CN111386605A (zh) 2020-07-07
CN111386605B true CN111386605B (zh) 2023-09-19

Family

ID=67620672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980005953.8A Active CN111386605B (zh) 2018-06-04 2019-02-07 包含场诱发切换元件的静电放电保护装置

Country Status (3)

Country Link
US (1) US10388646B1 (zh)
CN (1) CN111386605B (zh)
WO (1) WO2019236150A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727276B1 (en) 2019-05-24 2020-07-28 Sandisk Technologies Llc Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof
US11368016B2 (en) 2020-03-18 2022-06-21 Mavagail Technology, LLC ESD protection for integrated circuit devices
US11424292B2 (en) 2020-06-22 2022-08-23 Western Digital Technologies, Inc. Memory array containing capped aluminum access lines and method of making the same
US11824347B2 (en) * 2021-04-14 2023-11-21 Southern University Of Science And Technology Electrostatic discharge (ESD) protection circuits
EP4207282A1 (en) * 2021-12-31 2023-07-05 Nexperia B.V. A semiconductor device and a method of manufacturing a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2570580A1 (en) * 2005-12-15 2007-06-15 Raycap Corporation Overvoltage protection devices including wafer of varistor material
CN101017833A (zh) * 2006-02-10 2007-08-15 株式会社半导体能源研究所 半导体装置
CN101131986A (zh) * 2006-08-24 2008-02-27 成都芯源系统有限公司 引线框结构、半导体器件及倒装器件的制造方法
CN102169850A (zh) * 2006-04-28 2011-08-31 株式会社半导体能源研究所 半导体集成电路及其制造方法、使用该电路的半导体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0198624A1 (en) 1985-03-29 1986-10-22 Raychem Limited Overvoltage protection device
US4860155A (en) 1986-03-28 1989-08-22 Raychem Limited Overvoltage protection device
US5068634A (en) 1988-01-11 1991-11-26 Electromer Corporation Overvoltage protection device and material
US4977357A (en) 1988-01-11 1990-12-11 Shrier Karen P Overvoltage protection device and material
US5099380A (en) 1990-04-19 1992-03-24 Electromer Corporation Electrical connector with overvoltage protection feature
US5152930A (en) 1990-06-28 1992-10-06 General Electric Company Carbon chalcogenide macromolecular composition and process for preparation thereof
US5045355A (en) 1990-06-28 1991-09-03 General Electric Company Carbon chalcogenide macromolecular composition and process for preparation thereof
US5142263A (en) 1991-02-13 1992-08-25 Electromer Corporation Surface mount device with overvoltage protection feature
US5189387A (en) 1991-07-11 1993-02-23 Electromer Corporation Surface mount device with foldback switching overvoltage protection feature
US5248517A (en) 1991-11-15 1993-09-28 Electromer Corporation Paintable/coatable overvoltage protection material and devices made therefrom
CA2194865A1 (en) 1994-07-14 1996-02-01 Karen P. Shrier Single and multi-layer variable voltage protection devices and methods of making same
DE69734571T2 (de) 1996-01-22 2006-08-10 Surgx Corp., Fremont Überspannungsschutzanordnung und herstellungsverfahren
KR20020035620A (ko) 1999-09-28 2002-05-11 시메트릭스 코포레이션 배리어층을 갖는 집적회로와 그 제조방법
JP2004006433A (ja) 2002-03-15 2004-01-08 Toshiba Corp 半導体記憶装置及びその製造方法
US6835974B2 (en) * 2002-03-14 2004-12-28 Jeng-Jye Shau Three dimensional integrated circuits using sub-micron thin-film diodes
US6949806B2 (en) 2003-10-16 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure for deep sub-micron gate oxide
CN100524790C (zh) 2004-02-02 2009-08-05 三垦电气株式会社 半导体发光元件与保护元件的复合半导体装置
KR100609699B1 (ko) * 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
TWI257698B (en) 2005-07-22 2006-07-01 Winbond Electronics Corp Device for electrostatic discharge protection
US7476587B2 (en) * 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7764477B2 (en) * 2008-03-31 2010-07-27 Ovonyx, Inc. Electrostatic discharge protection circuit including ovonic threshold switches
US9053844B2 (en) 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
EP2601688B1 (en) 2010-08-07 2020-01-22 Tpk Holding Co., Ltd Device components with surface-embedded additives and related manufacturing methods
US9852966B2 (en) * 2011-09-30 2017-12-26 Mediatek Inc. Semiconductor package
CN102923676B (zh) 2012-10-25 2014-10-15 中国科学院上海微系统与信息技术研究所 一种适用于浪涌保护器件的硫系化合物薄膜材料
JP5954490B2 (ja) * 2013-03-15 2016-07-20 Tdk株式会社 静電気対策素子
US9929139B2 (en) * 2015-03-09 2018-03-27 Apple Inc. Modular electrostatic discharge (ESD) protection
KR102485799B1 (ko) * 2015-12-15 2023-01-06 삼성전자주식회사 필름형 반도체 패키지 및 이를 포함하는 디스플레이 장치
US9627490B1 (en) * 2015-12-18 2017-04-18 Wisconsin Alumni Research Foundation Epitaxial growth of high quality vanadium dioxide films with template engineering
US9735360B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US10355139B2 (en) * 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
KR102513531B1 (ko) * 2016-07-19 2023-03-24 에스케이하이닉스 주식회사 Eos 보호 회로를 구비한 반도체 집적 회로 장치
WO2019005159A1 (en) * 2017-06-30 2019-01-03 Intel Corporation METAL-INSULATION TRANSITION DEVICES FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE
KR102396119B1 (ko) * 2017-09-15 2022-05-11 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11005263B2 (en) * 2017-09-27 2021-05-11 Semiconductor Components Industries, Llc Electro-static discharge (ESD) protection clamp technology
US10224099B1 (en) * 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2570580A1 (en) * 2005-12-15 2007-06-15 Raycap Corporation Overvoltage protection devices including wafer of varistor material
CN101017833A (zh) * 2006-02-10 2007-08-15 株式会社半导体能源研究所 半导体装置
CN102169850A (zh) * 2006-04-28 2011-08-31 株式会社半导体能源研究所 半导体集成电路及其制造方法、使用该电路的半导体装置
CN101131986A (zh) * 2006-08-24 2008-02-27 成都芯源系统有限公司 引线框结构、半导体器件及倒装器件的制造方法

Also Published As

Publication number Publication date
US10388646B1 (en) 2019-08-20
WO2019236150A1 (en) 2019-12-12
CN111386605A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
CN111386605B (zh) 包含场诱发切换元件的静电放电保护装置
US9246089B2 (en) Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US7479414B2 (en) Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply
TWI511291B (zh) 半導體裝置及其製造方法
US8421128B2 (en) Semiconductor device heat dissipation structure
US20060220138A1 (en) ESD protection circuit with scalable current capacity and voltage capacity
US9040948B2 (en) Nanoscale switching device
CN102738245A (zh) 带有嵌入式伪栅电极的二极管
CN102832211B (zh) 具有pin二极管隔离的高压电阻器
CN105470250B (zh) 过电压保护设备及方法
US6898060B2 (en) Gated diode overvoltage protection
KR20110033032A (ko) 반도체 기억 장치
CN114709168A (zh) 半导体结构及其制备方法
JP2006522460A (ja) 横型ルビスター構造（ｌａｔｅｒａｌｌｕｂｉｓｔｏｒｓｔｒｕｃｔｕｒｅ）および形成方法
US8664726B2 (en) Electrostatic discharge (ESD) protection device, method of fabricating the device, and electronic apparatus including the device
US20100097735A1 (en) Method of protecting and dissipating electrostatic discharges in an integrated circuit
US9196610B1 (en) Semiconductor structure and electrostatic discharge protection circuit
US20220310587A1 (en) Semiconductor device and esd protection device comprising the same
Chen et al. On the switching behaviour of post-breakdown conduction in ultra-thin SiO2 films
KR20210152851A (ko) Esd 소자, 및 그 소자를 포함하는 esd 보호 회로
CN108538827B (zh) 集成的熔丝器件
JP5274882B2 (ja) 横方向シリコン制御整流素子及びこれを備えるｅｓｄ保護素子
KR20000023454A (ko) 입/출력 보호 장치
CN111916423A (zh) 反熔丝存储单元及其形成方法
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant