CN111384073B - 垂直板型电容器以及包括其的图像感测装置 - Google Patents
垂直板型电容器以及包括其的图像感测装置 Download PDFInfo
- Publication number
- CN111384073B CN111384073B CN201910692956.5A CN201910692956A CN111384073B CN 111384073 B CN111384073 B CN 111384073B CN 201910692956 A CN201910692956 A CN 201910692956A CN 111384073 B CN111384073 B CN 111384073B
- Authority
- CN
- China
- Prior art keywords
- impurity region
- region
- impurity
- vertical plate
- image sensing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 126
- 239000012535 impurity Substances 0.000 claims abstract description 192
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000007667 floating Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 4
- 239000010408 film Substances 0.000 description 81
- 238000005516 engineering process Methods 0.000 description 23
- 239000000463 material Substances 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/805—Coatings
- H10F39/8053—Colour filters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
- H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/807—Pixel isolation structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
垂直板型电容器以及包括其的图像感测装置。公开了一种垂直板型电容器和图像感测装置。该图像感测装置包括：包括图像像素的像素区域；以及位于像素区域的外侧的外围区域。外围区域包括：逻辑电路，其被设置为从像素区域接收像素信号并被配置为处理像素信号；以及电容器，其与逻辑电路相邻设置。电容器包括有源区域、凹陷结构和第一结。有源区域包括第一杂质区域以及形成在第一杂质区域上方的第二杂质区域。凹陷结构包括导电层和绝缘层。导电层沿着第一杂质区域和第二杂质区域层叠的方向延伸。绝缘层形成在导电层和有源区域之间。第一结形成在有源区域中并与凹陷结构间隔开预定距离。
Description
技术领域
本专利文献所公开的技术和实现方式涉及一种图像感测装置。
背景技术
图像传感器是被配置为将光学图像转换为电信号的装置。随着计算机行业和通信行业的不断发展，在例如数字相机、摄像机、个人通信系统(PCS)、游戏机、监控相机、医疗微型相机、机器人等的各种领域中对高质量和高性能图像传感器的需求快速增加。
发明内容
所公开的技术的各种实现方式涉及一种垂直板型电容器以及包括该垂直板型电容器的图像感测装置。
所公开的技术的一些实现方式涉及一种用于增加每单位区域的电容的垂直板型电容器以及包括该垂直板型电容器的图像感测装置。
根据本公开的技术的一方面，一种图像感测装置可包括：像素区域，其包括图像像素并被构造为响应于在像素区域中接收的光来生成像素信号；以及外围区域，其位于像素区域的外侧。外围区域可包括：逻辑电路，其被设置为从像素区域接收像素信号并被配置为处理像素信号，以及电容器，其与逻辑电路相邻设置。电容器可包括有源区域、凹陷结构和第一结。有源区域可包括第一杂质区域以及形成在第一杂质区域上方的第二杂质区域。凹陷结构可包括导电层和绝缘层。导电层可沿着第一杂质区域和第二杂质区域层叠的方向延伸。绝缘层可形成在导电层和有源区域之间。第一结可形成在有源区域中并与凹陷结构间隔开预定距离。
根据本公开的技术的另一方面，一种电容器可包括：有源区域，其形成在基板中；沟槽，其形成在有源区域中并在垂直方向上具有预定深度；导电层，其具有掩埋在沟槽中的部分；绝缘层，其形成在沟槽中并设置在导电层和有源区域之间；以及第一结，其形成在有源区域中并与绝缘层间隔开预定距离。导电膜的所述部分可在水平平面中延伸并且可在垂直平面中延伸。
将理解，实施方式的以上一般描述和以下详细描述二者是示例性和说明性的。
附图说明
当结合附图考虑时，本公开的以上和其它特征和优点将参照以下详细描述变得易于显而易见，附图中：
图1是示出基于所公开的技术的一个实现方式的垂直板型电容器的示例的示意性平面图。
图2是示出沿着图1所示的线A-A’截取的垂直板型电容器的示例的横截面图。
图3是示出基于所公开的技术的一个实现方式的垂直板型电容器的示例的示意性平面图。
图4是示出沿着图3所示的线B-B’截取的垂直板型电容器的示例的横截面图。
图5是示出基于所公开的技术的一个实现方式的垂直板型电容器的示例的示意性平面图。
图6、图7和图8分别是示出沿着图5所示的线C1-C1’、C2-C2’、C3-C3’截取的垂直板型电容器的示例的横截面图。
图9和图10是示出基于所公开的技术的实现方式的垂直板型电容器的示例的横截面图。
图11是示出基于所公开的技术的一个实现方式的垂直板型电容器的示例的示意性平面图。
图12是示出沿着图11所示的线D-D’截取的垂直板型电容器的示例的横截面图。
图13是示出基于所公开的技术的一个实现方式的垂直板型电容器的示例的示意性平面图。
图14是示出沿着图13所示的线E-E’截取的垂直板型电容器的示例的横截面图。
图15是示出包括基于所公开的技术的一个实现方式的垂直板型电容器的图像感测装置的示例的示图。
具体实施方式
现在将详细参照特定实施方式，其示例示出于附图中。只要可能，贯穿附图将使用相同的标号来表示相同或相似的部分。在以下描述中，并入本文中的相关已知配置或功能的详细描述在可能使主题不清楚时将被省略。
图1是示出基于所公开的技术的一个实现方式的垂直板型电容器的示例的示意性平面图。图2是示出沿着图1所示的线A-A’截取的垂直板型电容器的横截面图。
参照图1和图2，垂直板型电容器1可包括有源区域20、凹陷结构40和结52。
有源区域20可由器件隔离结构30限定。在一些实现方式中，有源区域20可由器件隔离结构30围绕。可通过在基板10中注入杂质来形成有源区域20。例如，有源区域20可包括具有互补导电性的杂质区域22和24垂直地层叠的层叠结构。有源区域20可通过器件隔离结构30与基板10的其它区域隔离。有源区域20可形成为第二方向长度(例如，Y方向)比垂直于第二方向长度(即，Y方向)的第一方向长度(例如，X方向)长的平面矩形形状。
在有源区域20中，杂质区域22可以是N型杂质区域(N-)或者包括N型杂质区域(N-)，形成在杂质区域22上方的杂质区域24可以是P型杂质区域(P-)或者包括P型杂质区域(P-)。有源区域20可形成为包括垂直地层叠的N型杂质区域(N-)和P型杂质区域(P-)。
当垂直板型电容器1被应用于图像感测装置时，杂质区域22和24可与图像感测装置的像素区域中的光电转换元件(例如，光电二极管PD)的形成同时形成。例如，杂质区域22和杂质区域24中的N型杂质(N-)和P型杂质(P-)可与像素区域的基板10中的N型杂质(N-)的注入以及像素区域的基板10中的P型杂质(P-)的注入同时注入。
基板10可包括半导体基板。半导体基板可处于单晶状态，并且可具有含硅材料。例如，基板10可包括单晶含硅材料。基板10可以是通过减薄工艺形成为薄膜的薄膜基板或者包括通过减薄工艺形成为薄膜的薄膜基板。例如，基板10可以是通过减薄工艺形成为薄膜的体硅基板。基板10可包括P型杂质。
器件隔离结构30可形成为限定形成有垂直板型电容器1的有源区域20。器件隔离结构30可将有源区域20与基板10的其它区域隔离。例如，器件隔离结构30可形成为在穿过基板10的同时围绕有源区域20。
器件隔离结构30可包括浅沟槽隔离(STI)结构30a和深沟槽隔离(DTI)结构30b中的至少一个。例如，如图2所示，可通过垂直地层叠STI结构30a和DTI结构30b来形成器件隔离结构30。在这种情况下，DTI结构30b可形成为不同的材料膜(或层)32和34水平地层叠的多层结构。例如，可通过水平地层叠不同的绝缘膜(或层)来形成DTI结构30b。尽管利用材料膜来描述实现方式，但是实现方式不限于膜，诸如层的其它结构也是可能的。
在一些实现方式中，DTI结构30b可形成为多层结构，其中形成导电膜并且绝缘膜围绕导电膜。例如，DTI结构30b可包括两个不同的材料膜32和34，使得材料膜32可由导电材料(例如，多晶硅膜)形成或者包括导电材料(例如，多晶硅膜)，并且围绕材料膜32的材料膜34可由绝缘膜形成或者包括绝缘膜。当导电膜32形成在DTI结构30b中时，可通过对导电膜32施加电位来防止在DTI结构30b与有源区域20之间的边界区域中发生噪声。
当垂直板型电容器1被应用于图像感测装置时，器件隔离结构30可具有与用于隔离像素区域中的各个单元像素的器件隔离结构相同的结构。因此，类似于垂直板型电容器1的器件隔离结构30，用于隔离像素区域中的各个单元像素的器件隔离结构可形成为包括STI结构和DTI结构的层叠结构。在这种情况下，器件隔离结构30可与像素区域中的器件隔离结构的形成同时形成。
凹陷结构40可包括凹陷导电膜42和凹陷绝缘膜44。
在一些实现方式中，凹陷导电膜42可形成为在垂直方向(例如，Z方向)上延伸。例如，凹陷导电膜42的至少一部分被设置或掩埋在有源区域20中。凹陷导电膜可在水平平面和/或垂直平面中具有各种形状。例如，在水平平面中，凹陷导电膜42可形成为在Y方向上延伸的条形状。例如，在垂直平面中，凹陷导电膜42可形成为在Z方向上延伸的板形状。尽管在图2中凹陷导电膜42的水平横截面图形成为矩形条形状，但是其它实现方式也是可能的。例如，在一些实现方式中，凹陷导电膜42的水平横截面图可具有椭圆形状。
当垂直板型电容器1被应用于图像感测装置时，凹陷导电膜42可与像素区域中的传输(Tx)晶体管的栅极(例如，传输(Tx)栅极)的形成同时形成，该传输(Tx)晶体管操作以将由各个单元像素中的光电转换元件转换的光电荷传输至浮置扩散(FD)区域。因此，像素区域中的传输(Tx)栅极可形成为具有凹陷形状。在一些实现方式中，凹陷导电膜42可由与像素区域的传输(Tx)栅极相同的材料形成或者包括与像素区域的传输(Tx)栅极相同的材料。
凹陷导电膜42可通过触点62联接到节点N1。节点N1可操作以确定凹陷导电膜42的电位，使得预定电压可通过节点N1施加到凹陷导电膜42。尽管图2示出凹陷导电膜42被掩埋在有源区域20中的特定实现方式，其它实现方式也是可能的。例如，在一些实现方式中，凹陷导电膜42的上区域可从有源区域20突出。
凹陷绝缘膜44可形成在凹陷导电膜42和有源区域20之间。在一些实现方式中，凹陷绝缘膜44与凹陷导电膜42的侧表面和底表面接触。因此，除了凹陷导电膜42的顶表面之外，凹陷绝缘膜44可围绕凹陷导电膜42。凹陷绝缘膜44的接触凹陷导电膜42的底表面的部分可形成为接触杂质区域22。凹陷绝缘膜44的与凹陷导电膜42的侧表面接触的部分可形成为接触杂质区域24。凹陷绝缘膜44可包括氧化物膜。
结52可用作杂质区域以对杂质区域24施加电压，并且可形成在杂质区域24的上部中。结52可具有与杂质区域24相同的极性，并且可包括P型杂质区域(P+)。结52的杂质密度高于杂质区域24的杂质密度。结52可通过触点64联接到节点N2。节点N2可操作以确定杂质区域24的电位，并且可通过触点64和结52将预定电压传输到杂质区域24。
垂直板型电容器1可被应用于诸如存储器装置和图像感测装置的电子装置。在一些实现方式中，垂直板型电容器1可形成在位于存储器装置的单元阵列区域外侧的冗余区域中。在一些实现方式中，垂直板型电容器1可形成在位于图像感测装置的像素区域外侧的冗余区域中。因此，可基于冗余空间的大小来调节垂直板型电容器1的X方向长度和Y方向长度。
垂直板型电容器1可作为储存电容器操作，其中基于从节点N1和N2接收的电压的大小，电荷被存储在设置在凹陷导电膜42和杂质区域24之间的绝缘膜44中。换言之，垂直板型电容器1的电容可变为形成在凹陷导电膜42的侧表面中的凹陷绝缘膜44中生成的电容之和。在垂直板型电容器1中，来自节点N2的电压可不施加到杂质区域22。因此，在绝缘膜44的设置在凹陷导电膜42和杂质区域22之间的部分中可不发生电容。垂直板型电容器的电容可高于具有平面型栅极的金属氧化物半导体(MOS)电容器的电容。
图3是示出基于所公开的技术的另一实现方式的垂直板型电容器2的示意性平面图。图4是示出沿着图3所示的线B-B’截取的垂直板型电容器2的横截面图。为了描述方便，在图3和图4中将针对与图1和图2中相同的元件使用相同的标号。
参照图3和图4，垂直板型电容器2可在凹陷结构40和结52的位置方面不同于垂直板型电容器1。
在如图3和图4所示的示例中，垂直板型电容器2形成在比垂直板型电容器1相对更小的区域中。参照图3和图4，凹陷结构40的一些侧表面可形成为接触器件隔离结构30。在这种情况下，与如图1和图2所示的有源区域20相比，有源区域20可具有减小的尺寸。
例如，垂直板型电容器2可形成为使得凹陷绝缘膜44的一个侧表面接触到器件隔离结构30，凹陷绝缘膜44的另一侧表面不接触到器件隔离结构30。凹陷绝缘膜44的接触到器件隔离结构30的侧表面比凹陷绝缘膜44的不接触到器件隔离结构30的另一侧表面更远离结52定位。在一些实现方式中，凹陷绝缘膜44的接触到器件隔离结构30的侧表面与器件隔离结构30交叠。
在垂直板型电容器2中，可仅在凹陷绝缘膜44的不与器件隔离结构30交叠的部分中发生电容。因此，尽管垂直板型电容器2可形成在比垂直板型电容器1更小的有源区域中，但是垂直板型电容器2的电容可小于垂直板型电容器1的电容。
图5是示出基于所公开的技术的另一实现方式的垂直板型电容器3的示意性平面图。图6是示出沿着图5所示的线C1-C1’截取的垂直板型电容器3的横截面图，图7是示出沿着图5所示的线C2-C2’截取的垂直板型电容器3的横截面图，图8是示出沿着图5所示的线C3-C3’截取的垂直板型电容器3的横截面图。
参照图5至图8，垂直板型电容器3还可包括垂直板型电容器1或2中不包括的结54。结54可提供空间，通过该空间对有源区域20的杂质区域22施加电压。结54可包括第一杂质区域54a和第二杂质区域54b。第一杂质区域54a可形成为从有源区域20的顶表面垂直地延伸到杂质区域22。第二杂质区域54b可形成在杂质区域54a的上部并联接到触点66。
杂质区域54a可包括N型杂质(N)，并且杂质区域54b可包括N型杂质(N+)。因此，尽管杂质区域54a和54b包括相同极性的杂质，但是杂质区域54b可具有高于杂质区域54a的杂质密度。杂质区域54b可通过至少一个触点66联接到节点N3。节点N3可操作以确定杂质区域22的电位，并且可允许预定电压通过触点66和结54施加到杂质区域22。
在垂直板型电容器3中，来自节点N2的电压可通过结52传输到杂质区域24，并且来自节点N3的电压可通过结54传输到杂质区域22。因此，不仅在绝缘膜44的设置在凹陷导电膜42和杂质区域24之间的部分中，而且在绝缘膜44的设置在凹陷导电膜42和杂质区域22之间的另一部分中可发生电容。在这种情况下，在绝缘膜44的设置在凹陷导电膜42和杂质区域24之间的部分中生成的电容的大小可不同于在绝缘膜44的设置在凹陷导电膜42和杂质区域22之间的另一部分中生成的电容。
由于垂直板型电容器3具有用于发生电容的附加部分(例如，绝缘膜44的设置在凹陷导电膜42和杂质区域22之间的部分)，所以垂直板型电容器3可具有高于图1和图2所示的垂直板型电容器1的电容。
在垂直板型电容器3中，可使用节点N3的电压恒定地维持杂质区域22的电压以具有固定值。通过这样做，垂直板型电容器3可防止由于杂质区域22的存在而引起的总电容的变化。
图9是示出基于所公开的技术的一个实现方式的垂直板型电容器4的横截面图，图10是示出基于所公开的技术的一个实现方式的垂直板型电容器5的横截面图。
参照图9和图10，垂直板型电容器4和垂直板型电容器5可形成为分别具有仅形成在杂质区域24’和杂质区域24中的凹陷结构40。
为了仅在杂质区域24’或24中形成凹陷结构40，如下面所讨论设计垂直板型电容器4或5的其它结构。
与垂直板型电容器1相比，图9所示的垂直板型电容器4可具有在垂直方向上延伸更多的杂质区域24’，而垂直板型电容器4的凹陷结构40具有与垂直板型电容器1的凹陷结构40相同的垂直方向长度。在这种情况下，可通过延伸的杂质区域24’的增加的尺寸来减小杂质区域22’的尺寸(例如，杂质区域22’的垂直方向长度)。
图10所示的垂直板型电容器5可具有与垂直板型电容器1相同尺寸的杂质区域22和24。垂直板型电容器5的凹陷结构40具有比垂直板型电容器1的凹陷结构40短的垂直方向长度。
在垂直板型电容器4和5中的每一个中，凹陷结构40可由具有相同极性的杂质围绕。该结构不同于凹陷结构40由具有不同极性的杂质围绕的垂直板型电容器1。在凹陷结构40由相同杂质围绕的情况下，在整个凹陷绝缘膜44中可发生均匀电容。因此，即使没有图5至图8所示的进行操作以将偏置电压(基准电压)传输到杂质区域22的节点N3和结54也可防止由于杂质区域22的存在而引起的总电容的变化。
图11是示出基于所公开的技术的一个实现方式的垂直板型电容器6的示意性平面图。图12是示出沿着图11所示的线D-D’截取的垂直板型电容器6的横截面图。
参照图11和图12，垂直板型电容器6可在有源区域20’的杂质结构方面不同于垂直板型电容器1。
例如，垂直板型电容器6的有源区域20’可包括杂质区域22和杂质区域26的层叠结构，使得杂质区域22和杂质区域26按照层叠结构垂直地层叠。在如图11和图12所示的实现方式中，杂质区域22和杂质区域26可具有相同极性的杂质，但是具有不同的杂质密度(N-，N)。与如图11和图12所示的实现方式不同，垂直板型电容器1包括P型杂质区域(P-)24和N型杂质区域22。在垂直板型电容器6中，具有与杂质区域22相同极性的N型杂质区域26可形成在N型杂质区域22上方。
在如图11和图12所示的实现方式中，由于垂直板型电容器6的凹陷结构40由具有相同极性(例如，N型)的杂质区域22和26围绕，所以垂直板型电容器6可具有均匀电容，其电容没有变化。
图13是示出基于所公开的技术的一个实现方式的垂直板型电容器7的示意性平面图。图14是示出沿着图13所示的线E-E’截取的垂直板型电容器7的横截面图。
参照图13和图14，垂直板型电容器7还可包括垂直板型电容器1中不包括的杂质区域56和结58。
杂质区域56的下部可联接到杂质区域22，并且杂质区域56的上部可联接到结58。因此，杂质区域56可围绕凹陷结构40的侧表面。杂质区域56可包括N型杂质区域(N)。
结58可联接到杂质区域56，使得结58可形成在杂质区域24的上部。在一些实现方式中，结58可通过触点68联接到节点N4，使得结58可通过杂质区域56联接到杂质区域22。结58可包括N型杂质区域(N+)。
垂直板型电容器7可被实现为垂直耗尽型电容器，其中形成在凹陷导电膜42的上部和下部中的杂质区域58和22可通过具有与杂质区域58和22相同极性的杂质的杂质区域56来互连。
在图13和图14所示的实现方式中，凹陷结构40的侧表面由具有与杂质区域22相同极性的杂质的杂质区域围绕，并且凹陷结构的底表面由杂质区域22围绕。因此，垂直板型电容器7中的凹陷结构40由相同极性的杂质区域22和56围绕。该结构可用于防止垂直板型电容器7中的不期望的电容变化。
在上述实施方式中，器件隔离结构30的DTI结构30b可按照如下方式形成：其绝缘膜可形成为绝缘膜水平地层叠的多层结构，或者可形成为至少一个导电膜和至少一个绝缘膜水平地层叠的多层结构。例如，用在DTI结构30b中的材料膜32可由绝缘膜或导电膜(例如，多晶硅膜)形成或者包括绝缘膜或导电膜(例如，多晶硅膜)。
如果形成在DTI结构30b中的材料膜32由导电膜形成或包括导电膜并且接收偏置电压作为输入，则可防止在DTI结构30b与有源区域20和20’中的每一个之间的边界区域中发生噪声。
图15是示出设置有基于所公开的技术的一个实现方式的多个垂直板型电容器的图像感测装置100的示图。
参照图15，图像感测装置100可包括像素区域110和外围区域120。
像素区域110可包括布置成包括行和列的二维(2D)矩阵形状的单元像素(PX)。单元像素(PX)可包括红色(R)、绿色(G)和蓝色(B)，并且可布置成拜耳图案形状。单元像素(PX)可包括至少一个滤色器、微透镜、光电转换元件(例如，光电二极管)和开关元件(例如，传输(Tx)晶体管、重置晶体管、源极跟随器晶体管和选择晶体管)。滤色器可形成为执行可见光的滤光，以使得仅具有特定颜色(例如，R、G或B)的光信号可通过滤色器。微透镜可形成为将从外部接收的入射光聚焦，并且可将聚焦的入射光透射到滤色器。光电转换元件(例如，光电二极管)可形成为响应于通过滤色器接收的入射光而存储光电荷。各个开关元件(例如，传输(Tx)晶体管、重置晶体管、源极跟随器晶体管和选择晶体管)可形成为读出存储在光电转换元件中的光电荷。
外围区域120可位于像素区域110的外侧，并且可包括被配置为处理从像素区域110读出的信号的多个逻辑电路块122。在一些实现方式中，在外围区域120中，垂直板型电容器1至7中的任一个或更多个可形成在逻辑电路块122形成之后保持未用的冗余空间中。垂直板型电容器1至7中的每一个可用作储存电容器以用于图像感测装置100的电压稳定。
可基于冗余空间的大小来确定将形成垂直板型电容器1至7中的哪一个。在一些实现方式中，具有彼此相同的结构的多个垂直板型电容器可形成在图像感测装置100的外围区域120中。在一些实现方式中，具有彼此不同的结构的垂直板型电容器可形成在图像感测装置100的外围区域120中。
图15公开了垂直板型电容器1至7中的任一个或更多个被应用于图像感测装置的示例性情况。然而，所公开的技术不限于垂直板型电容器1至7被应用于成像感测装置的实现方式，其它实现方式也是可能的。例如，垂直板型电容器1至7中的任一个也可被应用于需要储存电容器的诸如半导体装置的电子装置。例如，垂直板型电容器1至7可形成在位于存储数据的单元阵列区域外侧的外围区域的冗余空间中。
从以上描述显而易见的是，所公开的技术提供了垂直板型电容器以及包括该垂直板型电容器的图像感测装置的各种实现方式。根据所公开的技术，可增加至少一个电容器的每单位区域的电容。
尽管本专利文献包含许多细节，但是这些不应被解释为对任何发明或可要求保护的范围的限制，而是作为可为特定发明的特定实现方式所特定的特征的描述。本专利文献中在单独的实现方式的上下文中描述的特定特征也可在单个实现方式中组合实现。相反，在单个实现方式的上下文中描述的各种特征也可在多个实现方式中单独地实现或按照任何合适的子组合来实现。此外，尽管特征可在上面被描述为按照特定组合起作用并且甚至最初如此要求保护，但是来自所要求保护的组合的一个或更多个特征在一些情况下可从该组合删除，并且所要求保护的组合可涉及子组合或子组合的变型。此外，在本专利文献中描述的实现方式中的各种系统组件的分离不应被理解为在所有实现方式中均需要这种分离。
仅描述了少数实现方式和示例。可基于所描述和示出的内容进行其它实现、增强和变化。
相关申请的交叉引用
本专利文献要求2018年12月28日提交的韩国专利申请No.10-2018-0172826的优先权和权益，其整体通过引用并入本文。
Claims (28)
1.一种图像感测装置，该图像感测装置包括：
像素区域，该像素区域包括图像像素并且被构造为响应于在所述像素区域中接收的光来生成像素信号；以及
外围区域，该外围区域位于所述像素区域的外侧，
其中，所述外围区域包括：
逻辑电路，所述逻辑电路被设置为从所述像素区域接收所述像素信号并且被配置为处理所述像素信号，以及
电容器，该电容器与所述逻辑电路相邻设置，
其中，所述电容器包括：
有源区域，该有源区域包括第一杂质区域以及形成在所述第一杂质区域上方的第二杂质区域，
凹陷结构，该凹陷结构包括形成在所述有源区域中的部分，该部分包括导电层和绝缘层，所述导电层沿着所述第一杂质区域和所述第二杂质区域层叠的方向延伸，所述绝缘层形成在所述导电层和所述有源区域之间，以及
第一结，该第一结形成在所述有源区域中并且与所述凹陷结构间隔开预定距离，
其中，所述有源区域与所述逻辑电路和所述像素区域两者隔离。
2.根据权利要求1所述的图像感测装置，其中，所述导电层在水平平面中具有条形状并且在垂直平面中具有板形状。
3.根据权利要求1所述的图像感测装置，其中，所述第一杂质区域和所述第二杂质区域具有彼此不同的极性。
4.根据权利要求1所述的图像感测装置，其中，所述第一杂质区域包括N型杂质，并且形成在所述第一杂质区域上方的所述第二杂质区域包括P型杂质。
5.根据权利要求1所述的图像感测装置，其中，所述第一结包括第三杂质区域，该第三杂质区域具有与所述第二杂质区域相同的极性并且杂质密度高于所述第二杂质区域的杂质密度。
6.根据权利要求1所述的图像感测装置，其中，所述凹陷结构延伸以穿过所述第二杂质区域。
7.根据权利要求1所述的图像感测装置，该图像感测装置还包括第二结，该第二结形成为具有与所述第一杂质区域相同的极性并且被配置为延伸以穿过所述第二杂质区域，所述第二结联接到所述第一杂质区域。
8.根据权利要求7所述的图像感测装置，其中，所述第二结包括：
第四杂质区域，该第四杂质区域形成为穿过所述第二杂质区域并且联接到所述第一杂质区域，所述第四杂质区域具有与所述第一杂质区域相同的极性并且杂质密度高于所述第一杂质区域的杂质密度；以及
第五杂质区域，该第五杂质区域形成在所述第四杂质区域的上部，该第五杂质区域具有与所述第四杂质区域相同的极性并且杂质密度高于所述第四杂质区域的杂质密度。
9.根据权利要求1所述的图像感测装置，该图像感测装置还包括附加杂质区域，该附加杂质区域形成为围绕所述凹陷结构的侧表面并且具有与所述第一杂质区域相同的极性，所述附加杂质区域与所述第一杂质区域接触。
10.根据权利要求1所述的图像感测装置，其中，所述凹陷结构形成在所述第二杂质区域中而不延伸到所述第一杂质区域。
11.根据权利要求1所述的图像感测装置，其中，所述有源区域通过器件隔离结构而与所述逻辑电路和所述像素区域隔离，并且所述绝缘层的一部分与所述器件隔离结构接触。
12.根据权利要求11所述的图像感测装置，其中，所述绝缘层的与所述器件隔离结构接触的所述部分包括所述凹陷结构的侧表面，所述凹陷结构的所述侧表面比所述凹陷结构的不与所述器件隔离结构接触的另一侧表面更远离所述第一结设置。
13.根据权利要求1所述的图像感测装置，其中，所述第一杂质区域和所述第二杂质区域具有相同的极性，所述第二杂质区域的杂质密度高于所述第一杂质区域的杂质密度。
14.根据权利要求1所述的图像感测装置，其中，所述第一杂质区域和所述第二杂质区域包括N型杂质。
15.根据权利要求1所述的图像感测装置，其中，所述第一结形成在所述第二杂质区域的上部并且包括P型杂质。
16.根据权利要求1所述的图像感测装置，其中，所述有源区域通过器件隔离结构与所述逻辑电路和所述像素区域隔离，所述器件隔离结构包括彼此层叠的浅沟槽隔离STI结构和深沟槽隔离DTI结构。
17.根据权利要求16所述的图像感测装置，其中，所述深沟槽隔离DTI结构包括绝缘材料，或者所述深沟槽隔离DTI结构包括导电材料和绝缘材料。
18.根据权利要求16所述的图像感测装置，其中，所述浅沟槽隔离STI结构具有与包括在所述像素区域中的浅沟槽隔离STI结构相同的结构，并且所述深沟槽隔离DTI结构具有与包括在所述像素区域中的深沟槽隔离DTI结构相同的结构。
19.根据权利要求1所述的图像感测装置，其中，各个所述图像像素包括传输Tx晶体管，该传输Tx晶体管被配置为将由光电转换元件转换的光电荷传输到浮置扩散FD区域并且包括凹陷栅极。
20.一种垂直板型电容器，该垂直板型电容器包括：
有源区域，该有源区域形成在基板中，并且包括第一杂质区域和形成在所述第一杂质区域上方的第二杂质区域；
沟槽，该沟槽形成在所述有源区域中并且在垂直方向上具有预定深度；
导电层，该导电层具有掩埋在所述沟槽中的部分；
绝缘层，该绝缘层形成在所述沟槽中并且设置在所述导电层和所述有源区域之间；
第一结，该第一结形成在所述第二杂质区域中并且与所述绝缘层间隔开预定距离；以及
第二结，该第二结形成在所述有源区域中以延伸为穿过所述第二杂质区域，
其中，所述导电层的所述部分在水平平面中延伸并且在垂直平面中延伸。
21.根据权利要求20所述的垂直板型电容器，其中，所述导电层的所述部分在所述水平平面中按照条形状延伸，并且在所述垂直平面中按照板形状延伸。
22.根据权利要求20所述的垂直板型电容器，其中，所述第二杂质区域包括与所述第一杂质区域不同的极性。
23.根据权利要求22所述的垂直板型电容器，其中，所述第一结包括第三杂质区域，所述第三杂质区域形成在所述第二杂质区域的上部并且具有与所述第二杂质区域相同的极性，所述第三杂质区域的杂质密度高于所述第二杂质区域的杂质密度。
24.根据权利要求22所述的垂直板型电容器，其中，所述沟槽穿过所述第二杂质区域并且所述沟槽的底表面与所述第一杂质区域接触。
25.根据权利要求22所述的垂直板型电容器，
其中，所述第二结包括与所述第一杂质区域相同的极性。
26.根据权利要求20所述的垂直板型电容器，其中，所述有源区域由器件隔离结构限定，所述器件隔离结构包括彼此层叠的浅沟槽隔离STI结构和深沟槽隔离DTI结构。
27.根据权利要求26所述的垂直板型电容器，其中，所述深沟槽隔离DTI结构包括不同的绝缘材料，或者所述深沟槽隔离DTI结构包括导电材料和绝缘材料。
28.一种垂直板型电容器，该垂直板型电容器包括：
有源区域，该有源区域形成在基板中，并且包括第一杂质区域和第二杂质区域，所述第二杂质区域形成在所述第一杂质区域上方，并且具有与所述第一杂质区域不同的极性；
沟槽，该沟槽形成在所述有源区域中并且在垂直方向上具有预定深度；
导电层，该导电层具有掩埋在所述沟槽中的部分；
绝缘层，该绝缘层形成在所述沟槽中并且设置在所述导电层和所述有源区域之间；
第一结，该第一结形成在所述第二杂质区域中并且与所述绝缘层间隔开预定距离；
第二结，该第二结形成在所述有源区域中以延伸为穿过所述第二杂质区域；以及，
第三杂质区域，该第三杂质区域形成为围绕所述绝缘层的侧表面并且被配置为具有极性与所述第一杂质区域相同的杂质，
其中，所述导电层的所述部分在水平平面中延伸并且在垂直平面中延伸。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2018-0172826 | 2018-12-28 | ||
| KR1020180172826A KR102611171B1 (ko) | 2018-12-28 | 2018-12-28 | 수직 판형 캐패시터 및 이를 포함하는 이미지 센싱 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111384073A CN111384073A (zh) | 2020-07-07 |
| CN111384073B true CN111384073B (zh) | 2023-11-03 |
Family
ID=71123271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910692956.5A Active CN111384073B (zh) | 2018-12-28 | 2019-07-30 | 垂直板型电容器以及包括其的图像感测装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11233077B2 (zh) |
| KR (1) | KR102611171B1 (zh) |
| CN (1) | CN111384073B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102611170B1 (ko) * | 2018-12-28 | 2023-12-08 | 에스케이하이닉스 주식회사 | 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치 |
| US11581345B2 (en) * | 2019-12-18 | 2023-02-14 | Stmicroelectronics (Crolles 2) Sas | Image sensor comprising, a pixel equipped with a MOS capacitive element, and corresponding control method |
| JP7309647B2 (ja) * | 2020-03-24 | 2023-07-18 | 株式会社東芝 | 受光装置及び半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204524B1 (en) * | 1999-07-14 | 2001-03-20 | Micron Technology, Inc. | CMOS imager with storage capacitor |
| US8253178B1 (en) * | 2011-08-02 | 2012-08-28 | Omnivision Technologies, Inc. | CMOS image sensor with peripheral trench capacitor |
| JP2013207321A (ja) * | 2012-03-27 | 2013-10-07 | Sony Corp | 固体撮像装置、及び、電子機器 |
| US9520427B1 (en) * | 2015-09-16 | 2016-12-13 | SK Hynix Inc. | Image sensor including vertical transfer gate and method for fabricating the same |
| JP2018147975A (ja) * | 2017-03-03 | 2018-09-20 | ソニー株式会社 | 撮像素子 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011159756A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| JP5585232B2 (ja) * | 2010-06-18 | 2014-09-10 | ソニー株式会社 | 固体撮像装置、電子機器 |
| JP2015032663A (ja) * | 2013-08-01 | 2015-02-16 | 株式会社東芝 | 固体撮像装置 |
| KR102268714B1 (ko) * | 2014-06-23 | 2021-06-28 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| US10263021B2 (en) * | 2016-12-12 | 2019-04-16 | Stmicroelectronics (Research & Development) Limited | Global shutter pixels having shared isolated storage capacitors within an isolation structure surrounding the perimeter of a pixel array |
| FR3089086B1 (fr) * | 2018-11-22 | 2021-09-24 | St Microelectronics Crolles 2 Sas | Dispositif imageur intégré avec une capacité de stockage des charges améliorée |
| KR102611170B1 (ko) * | 2018-12-28 | 2023-12-08 | 에스케이하이닉스 주식회사 | 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치 |
-
2018
- 2018-12-28 KR KR1020180172826A patent/KR102611171B1/ko active Active
-
2019
- 2019-07-12 US US16/510,310 patent/US11233077B2/en active Active
- 2019-07-30 CN CN201910692956.5A patent/CN111384073B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204524B1 (en) * | 1999-07-14 | 2001-03-20 | Micron Technology, Inc. | CMOS imager with storage capacitor |
| US8253178B1 (en) * | 2011-08-02 | 2012-08-28 | Omnivision Technologies, Inc. | CMOS image sensor with peripheral trench capacitor |
| JP2013207321A (ja) * | 2012-03-27 | 2013-10-07 | Sony Corp | 固体撮像装置、及び、電子機器 |
| US9520427B1 (en) * | 2015-09-16 | 2016-12-13 | SK Hynix Inc. | Image sensor including vertical transfer gate and method for fabricating the same |
| JP2018147975A (ja) * | 2017-03-03 | 2018-09-20 | ソニー株式会社 | 撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200212088A1 (en) | 2020-07-02 |
| CN111384073A (zh) | 2020-07-07 |
| US11233077B2 (en) | 2022-01-25 |
| KR20200082335A (ko) | 2020-07-08 |
| KR102611171B1 (ko) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12094906B2 (en) | CMOS image sensors | |
| TWI675465B (zh) | 影像感測器 | |
| US20220285418A1 (en) | Image sensor and electronic apparatus including the same | |
| CN104882460B (zh) | 具有包括负电荷材料的深沟槽的图像传感器及其制造方法 | |
| US9466629B2 (en) | Image sensor and method of fabricating the same | |
| CN110911429B (zh) | 具有p型隔离结构的图像传感器 | |
| KR102591008B1 (ko) | 이미지 센서 | |
| US9577000B2 (en) | Image sensors including photoelectric conversion portions with increased area | |
| KR102575458B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US20140252420A1 (en) | Semiconductor devices including gate electrodes with multiple protrusions configured for charge transfer | |
| KR102651415B1 (ko) | 이미지 센서 및 그 동작방법 | |
| US11652117B2 (en) | Image sensing device | |
| CN111048539A (zh) | 图像传感器 | |
| CN111384073B (zh) | 垂直板型电容器以及包括其的图像感测装置 | |
| US10038028B2 (en) | Image sensor including depletion inducing layer | |
| TW202245243A (zh) | 圖像感測器及其製造方法 | |
| JP2017195215A (ja) | 撮像素子及びその製造方法 | |
| KR20170128869A (ko) | 이미지 센서 | |
| US11152408B2 (en) | Vertical pin-type capacitor and image sensing device including the same | |
| CN116325780B (zh) | 固态成像设备 | |
| US20220013565A1 (en) | 3d image sensor | |
| CN116235280B (zh) | 存在低固定模式噪声的固态成像设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |