CN111341833A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111341833A
CN111341833A CN201911228740.XA CN201911228740A CN111341833A CN 111341833 A CN111341833 A CN 111341833A CN 201911228740 A CN201911228740 A CN 201911228740A CN 111341833 A CN111341833 A CN 111341833A
Authority
CN
China
Prior art keywords
doped region
width
substrate
forming
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911228740.XA
Other languages
English (en)
Inventor
尹炅一
吴容哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xia Tai Xin Semiconductor Qing Dao Ltd
Original Assignee
Xia Tai Xin Semiconductor Qing Dao Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xia Tai Xin Semiconductor Qing Dao Ltd filed Critical Xia Tai Xin Semiconductor Qing Dao Ltd
Publication of CN111341833A publication Critical patent/CN111341833A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体结构，所述结构包括第一源极/汲极区及第二源极/汲极区形成在基板的顶表面下方，及闸极结构设置在所述第一源极/汲极区及所述第二源极/汲极区之间。所述第一源极/汲极区的总体积大于所述第二源极/汲极区的总体积。

Description

半导体结构及其形成方法
技术领域
本公开总体上涉及一种半导体结构，并且更具体地涉及一种具有不对称掺杂区的半导体结构，以减少电流失配并提高可靠性。
本申请要求于2018年12月19日提交的美国临时专利申请号62781666的优先权，其通过引用合并于此，并且成为说明书的一部分。
背景技术
DRAM器件包括存储器单元的阵列。每个所述存储器单元包括晶体管和耦合至所述晶体管的电容器。所述电容器基于所述电容性元件中所述电荷的存在或不存在来存储信息。随着DRAM器件的所述集成度的增加，每个存储单元的尺寸减小，这可能导致不期望的晶体管劣化。
发明内容
有鉴于此，有必要提供一种制造半导体结构的方法，以解决上述技术问题。
一种制造半导体结构的方法，包括：提供基板；形成闸极结构在所述基板的顶表面上；形成第一掺杂区及第二掺杂区在所述基板中，其中所述闸极结构设置在所述第一掺杂区及所述第二掺杂区之间；提供掩模在所述闸极结构及所述第二掺杂区上方；以及形成第三掺杂区在所述第一掺杂区的底部，并延伸远离所述第一掺杂区的底面。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1示出了根据本公开的一些实施例的制造半导体结构的方法的流程图；
图2A-2C示出了根据本公开的一些实施例的半导体结构的横截面示意图；
图3示出了根据本公开的一些实施例的半导体结构的横截面示意图；
图4示出了根据本公开的一些实施例的制造半导体结构的方法的流程图；
图5A-5C示出了根据本公开的一些实施例的半导体结构的横截面示意图；
图6示出了根据本公开的一些实施例的半导体结构的横截面示意图。
然而，要注意的是，随附图式仅说明本案之示范性实施态样并因此不被视为限制本案的范围，因为本案可承认其他等效实施态样。
主要元件符号说明
Figure BDA0002302976490000021
Figure BDA0002302976490000031
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
以下描述将参考附图以更全面地描述本发明。附图中所示为本公开的示例性实施例。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为限于在此阐述的示例性实施例。提供这些示例性实施例是为了使本公开透彻和完整，并且将本发明的范围充分地传达给本领域技术人员。类似的附图标记表示相同或类似的组件。
本文使用的术语仅用于描述特定示例性实施例的目的，而不意图限制本发明。如本文所使用的，除非上下文另外清楚地指出，否则单数形式“一”，“一个”和“该”旨在也包括复数形式。此外，当在本文中使用时，“包括”和/或“包含”或“包括”和/或“包括”或“具有”和/或“具有”，整数，步骤，操作，组件和/或组件，但不排除存在或添加一个或多个其它特征，区域，整数，步骤，操作，组件，组件和/或其群组。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。此外，除非文中明确定义，诸如在通用字典中定义的那些术语应该被解释为具有与其在相关技术和本公开内容中的含义一致的含义，并且将不被解释为理想化或过于正式的含义。以下内容将结合附图对示例性实施例进行描述。须注意的是，参考附图中所描绘的组件不一定按比例显示；而相同或类似的组件将被赋予相同或相似的附图标记表示或类似的技术用语。
图1示出了根据本公开的一些实施例的制造半导体结构的方法的流程图。所述形成半导体结构的方法包括提供基板(101)、在所述基板的顶表面上形成闸极结构(102)、在所述基板中形成第一掺杂区及第二掺杂区(103)、在所述闸极结构及所述第二掺杂区上方提供掩模(104)、以及在所述第一掺杂区的底部形成第三掺杂区，并延伸远离所述第一掺杂区的底面(105)。
图2A-2C示出了根据本公开的一些实施例的半导体结构的横截面示意图。在图2A中，提供基板201。在所述基板201的所述顶表面上形成闸极结构，并所述闸极结构包括氧化层202和栅电极203。所述基板201在箭头D1所示的方向上被掺杂剂轰击。所述掺杂剂可以是N型掺杂剂或P型掺杂剂。所述第一掺杂区204及所述第二掺杂区205形成在所述基板201的所述顶表面下方。在一些实施例，所述闸极结构设置在所述第一掺杂区204及所述第二掺杂区205之间。
在图2B中，掩模M1设置在所述闸极结构及所述第二掺杂区205上。第三掺杂区206形成在所述第一掺杂区204内，并进一步远离所述第一掺杂区204的底面延伸。在一些实施例中，所述第一掺杂区204的宽度与所述第三掺杂区206的宽度相同。在一些实施例中，所述第一掺杂区204的所述宽度大于所述第三掺杂区206的所述宽度。所述第三掺杂区206的所述宽度取决于所述第一掺杂区204的所述面积由所述掩模M1的所述开口暴露。所述基板201在箭头D2所示的方向上被掺杂剂轰击形成所述第三掺杂区206。所述掺杂剂可以是N型掺杂剂或P型掺杂剂。
在一些实施例中，所述方法进一步包括形成第一间隔207及第二间隔208在所述闸极结构的相应侧壁上。在图2C中，所述第一间隔207和所述第二间隔208具有相同的宽度。
在一些实施例中，半导体结构的源极区包括所述第一掺杂区204和所述第三掺杂区206。在一些实施例中，半导体结构的汲极区包括所述第二掺杂区205。
在图3中，在一些实施例中，所述方法进一步包括形成第一轻掺杂区209’及第二轻掺杂区210’在所述基板201’中。在一些实施例中，所述第一间隔207’的宽度小于所述第二间隔208’的宽度。所述第一轻掺杂区209’的宽度小于所述第二轻掺杂区210’的宽度。在一些实施例中，所述第一轻掺杂区209’的所述宽度大于所述第一掺杂区204’的宽度。所述第二轻掺杂区209’的所述宽度大于所述第二掺杂区205’的宽度。
在一些实施例中，半导体结构的源极区包括所述第一轻掺杂区209’、所述第一掺杂区204’以及所述第三掺杂区206’。在一些实施例中，半导体结构的汲极区包括所述第二轻掺杂区210’以及所述第二掺杂区205’。
图4示出了根据本公开的一些实施例的制造半导体结构的方法的流程图。所述方法包括提供基板(401)、在所述基板的顶表面上形成闸极结构(402)、在所述基板中形成第一轻掺杂区及第二轻掺杂区(403)、形成第一间隔及第二间隔在所述闸极结构的相应侧壁上(404)、以及在所述基板内形成第一掺杂区及第二掺杂区(405)。所述第一轻掺杂区的宽度少于所述第二轻掺杂区的宽度。所述闸极结构设置在所述第一掺杂区及所述第二掺杂区之间。
图5A-5C示出了根据本公开的一些实施例的半导体结构的横截面示意图。在图5A中，提供基板501。闸极结构包括氧化层502和栅电极503，并形成在所述基板501的所述顶表面上。所述基板501在箭头D3所示的方向上被掺杂剂轰击。所述掺杂剂可以是N型掺杂剂或P型掺杂剂。所述第一轻掺杂区509及所述第二轻掺杂区510形成在所述基板501的所述顶表面下方。在一些实施例中，所述闸极结构设置在所述第一轻掺杂区509及所述第二轻掺杂区510之间。
在图5B中，在所述闸极结构的相应侧壁上形成所述第一间隔507及所述第二间隔508。在一些实施例中，所述第一间隔507的宽度小于所述第二间隔508的宽度。
之后，所述基板501在箭头D4所示的方向上被掺杂剂轰击。所述掺杂剂可以是N型掺杂剂或P型掺杂剂。所述第一掺杂区504及所述第二掺杂区505形成在所述基板501的所述顶表面下方。在一些实施例中，所述闸极结构设置在所述第一掺杂区504及所述第二掺杂区505之间。
在一些实施例中，所述第二掺杂区505的高度大于所述第一轻掺杂区510的高度，如图5B所示。在一些实施例中，所述第一掺杂区504’具有与所述第一轻掺杂区509’相同的高度，如图5C所示。
在一些实施例中，半导体结构的源极区包括所述第一轻掺杂区509’和所述第一掺杂区504’。在一些实施例中，半导体结构的汲极区包括所述第二轻掺杂区510’和所述第二掺杂区505’。
在图6中，在一些实施例中，所述方法进一步包括在所述闸极结构和所述第二掺杂区505”上提供掩模，以及在所述第一掺杂区504”内形成第三掺杂区506”，所述第三掺杂区506”从所述第一掺杂区504”的底面延伸。在一些实施例中，所述第一掺杂区504”的宽度与所述第三掺杂区506”的所述宽度相同。在一些实施例中，所述第一掺杂区504”的宽度大于所述第三掺杂区506”的所述宽度。所述第三掺杂区506”的所述宽度取决于所述第一掺杂区504”的所述面积中，由所述掩模的所述开口暴露的面积。
在一些实施例中，半导体结构的源极区包括所述第一轻掺杂区509”、所述第一掺杂区504”以及所述第三掺杂区506”。在一些实施例中，半导体结构的汲极区包括所述第二轻掺杂区510”以及所述第二掺杂区505”。
在一些实施例中，所述第一源极/汲极区包括第一掺杂区及第三掺杂区，并且所述第二源极/汲极区包括第二掺杂区。在一些实施例中，所述第一掺杂区的宽度大于所述第三掺杂区的所述宽度。在一些实施例中，所述第一源极/汲极区的总体积大于所述第二源极/汲极区的总体积。
在图1-6中公开的所述示例性实施例中可以看出，在一些实施例中，所述第一源极/汲极区包括第一掺杂区和第一轻掺杂区，并且所述第二源极/汲极区包括第二掺杂区和第二轻掺杂区。在一些实施例中，所述第一轻掺杂区的宽度小于所述第二轻掺杂区的宽度。在一些实施例中，所述第一轻掺杂区的宽度大于所述第一掺杂区的宽度，并且所述第二轻掺杂区的宽度大于所述第二掺杂区的宽度。在一些实施例中，所述第一源极/汲极区的总体积大于所述第二源极/汲极区的总体积。在一些实施例中，所述第一源极/汲极区进一步包括形成在所述第一取代区中的第一掺杂区、第一轻掺杂区、以及第三掺杂区，并且所述的第一掺杂区、第一轻掺杂区、以及第三掺杂区远离所述第一掺杂区的底面延伸。在一些实施例中，所述第一源极/汲极区的总体积大于所述第二源极/汲极区的总体积。
有鉴于前述揭露内容，本公开的另一个方面提供了制造半导体结构的方法，其包括：提供基板；形成闸极结构在所述基板的顶表面上；形成第一掺杂区及第二掺杂区在所述基板中，其中所述闸极结构设置在所述第一掺杂区及所述第二掺杂区之间；提供掩模在所述闸极结构及所述第二掺杂区上方；以及形成第三掺杂区在所述第一掺杂区的底部，并延伸远离所述第一掺杂区的底面。
在一些实施例中，所述方法更包括形成第一间隔及第二间隔在所述闸极结构的相应侧壁上；以及形成第一轻掺杂区及第二轻掺杂区在所述基板中。所述第一轻掺杂区的宽度小于所述第二轻掺杂区的宽度。
在一些实施例中，所述第一轻掺杂区的所述宽度大于所述第一掺杂区的宽度；以及所述第二轻掺杂区的所述宽度大于所述第二掺杂区的宽度。
在一些实施例中，所述第一间隔的宽度小于所述第二间隔的宽度。
在一些实施例中，所述第一掺杂区的宽度大于所述第三掺杂区的所述宽度。
本公开的另一个方面提供了制造半导体结构的方法，其包括：提供基板；形成闸极结构在所述基板的顶表面上；形成第一掺杂区及第二掺杂区在所述基板中，其中所述闸极结构设置在所述第一掺杂区及所述第二掺杂区之间；形成第一间隔及第二间隔在所述闸极结构的相应侧壁上；以及形成第一轻掺杂区及第二轻掺杂区在所述基板中。所述第一轻掺杂区的宽度小于所述第二轻掺杂区的宽度。
在一些实施例中，所述第一轻掺杂区的所述宽度大于所述第一掺杂区的宽度；以及所述第二轻掺杂区的所述宽度大于所述第二掺杂区的宽度。
在一些实施例中，所述方法更包括提供掩模在所述闸极结构及所述第二掺杂区上方；以及形成第三掺杂区在所述第一掺杂区的底部，并延伸远离所述第一掺杂区的底面。
在一些实施例中，所述第一掺杂区的宽度大于所述第三掺杂区的所述宽度。
在一些实施例中，所述第一间隔的宽度小于所述第二间隔的宽度。
本公开的另一个方面提供了一种半导体结构，其包括：基板具有顶表面及相对所述顶表面的底表面；闸极结构设置在所述基板的所述顶表面上；以及第一源极/汲极区及第二源极/汲极区形成在所述基板的所述顶表面下方。所述第一源极/汲极区的宽度小于所述第二源极/汲极区的宽度。
在一些实施例中，所述第一源极/汲极区包括第一掺杂区及第三掺杂区，并且所述第二源极/汲极区包括第二掺杂区。
在一些实施例中，所述第一掺杂区的宽度大于所述第三掺杂区的所述宽度。
在一些实施例中，所述半导体结构更包括第一间隔及第二间隔设置在所述闸极结构的相应侧壁上。所述第一间隔的宽度小于所述第二间隔的宽度。
在一些实施例中，所述第一源极/汲极区包括第一掺杂区及第一轻掺杂区，以及所述第二源极/汲极区包括第二掺杂区及第二轻掺杂区。
在一些实施例中，所述第一轻掺杂区的宽度小于所述第二轻掺杂区的宽度。
在一些实施例中，所述第一轻掺杂区的宽度大于所述第一掺杂区的宽度；以及所述第二轻掺杂区的宽度大于所述第二掺杂区的宽度。
在一些实施例中，所述第一源极/汲极区更包括第三掺杂区形成在所述第一掺杂区内及远离所述第一掺杂区的底面延伸。
在一些实施例中，所述第一源极/汲极区的总体积大于所述第二源极/汲极区的总体积。
在一些实施例中，所述闸极结构包括氧化层设置在所述基板的所述顶表面；以及栅电极设置在所述氧化层。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照以上较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种制造半导体结构的方法，其特征在于，包括：
提供基板；
形成闸极结构在所述基板的顶表面上；
形成第一掺杂区及第二掺杂区在所述基板中，其中所述闸极结构设置在所述第一掺杂区及所述第二掺杂区之间；
提供掩模在所述闸极结构及所述第二掺杂区上方；以及
形成第三掺杂区在所述第一掺杂区的底部，并延伸远离所述第一掺杂区的底面。
2.根据权利要求1所述的方法，其特征在于，更包括：
形成第一间隔及第二间隔在所述闸极结构的相应侧壁上；以及
形成第一轻掺杂区及第二轻掺杂区在所述基板中；
其中所述第一轻掺杂区的宽度小于所述第二轻掺杂区的宽度。
3.根据权利要求2所述的方法，其特征在于，其中，所述第一轻掺杂区的所述宽度大于所述第一掺杂区的宽度；以及所述第二轻掺杂区的所述宽度大于所述第二掺杂区的宽度。
4.根据权利要求2所述的方法，其特征在于，其中，所述第一间隔的宽度小于所述第二间隔的宽度。
5.根据权利要求1所述的方法，其特征在于，其中，所述第一掺杂区的宽度大于所述第三掺杂区的所述宽度。
6.一种制造半导体结构的方法，其特征在于，包括：
提供基板；
形成闸极结构在所述基板的顶表面上；
形成第一掺杂区及第二掺杂区在所述基板中，其中所述闸极结构设置在所述第一掺杂区及所述第二掺杂区之间；
形成第一间隔及第二间隔在所述闸极结构的相应侧壁上；以及
形成第一轻掺杂区及第二轻掺杂区在所述基板中；
其中所述第一轻掺杂区的宽度小于所述第二轻掺杂区的宽度。
7.根据权利要求6所述的方法，其特征在于，其中，所述第一轻掺杂区的所述宽度大于所述第一掺杂区的宽度；以及所述第二轻掺杂区的所述宽度大于所述第二掺杂区的宽度。
8.根据权利要求6所述的方法，其特征在于，更包括：
提供掩模在所述闸极结构及所述第二掺杂区上方；以及
形成第三掺杂区在所述第一掺杂区的底部，并延伸远离所述第一掺杂区的底面。
9.根据权利要求8所述的方法，其特征在于，其中，所述第一掺杂区的宽度大于所述第三掺杂区的所述宽度。
10.根据权利要求6所述的方法，其特征在于，其中，所述第一间隔的宽度小于所述第二间隔的宽度。
CN201911228740.XA 2018-12-19 2019-12-04 半导体结构及其形成方法 Pending CN111341833A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862781666P 2018-12-19 2018-12-19
US62/781666 2018-12-19

Publications (1)

Publication Number Publication Date
CN111341833A true CN111341833A (zh) 2020-06-26

Family

ID=71187056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911228740.XA Pending CN111341833A (zh) 2018-12-19 2019-12-04 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20200220013A1 (zh)
CN (1) CN111341833A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364807A (en) * 1993-05-14 1994-11-15 Goldstar Electron Co., Ltd. Method for fabricating LDD transitor utilizing halo implant
US5654215A (en) * 1996-09-13 1997-08-05 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor
JPH10125913A (ja) * 1996-10-23 1998-05-15 Sony Corp 半導体装置および半導体装置の製造方法
US5759897A (en) * 1996-09-03 1998-06-02 Advanced Micro Devices, Inc. Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
US5789298A (en) * 1996-11-04 1998-08-04 Advanced Micro Devices, Inc. High performance mosfet structure having asymmetrical spacer formation and method of making the same
US5893739A (en) * 1996-10-01 1999-04-13 Advanced Micro Devices, Inc. Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer
JP2000208756A (ja) * 1999-01-14 2000-07-28 Nec Corp 半導体装置及び半導体装置の製造方法
US20100133618A1 (en) * 2008-12-02 2010-06-03 Hwang Kyong-Jin Electrostatic discharge protection device and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364807A (en) * 1993-05-14 1994-11-15 Goldstar Electron Co., Ltd. Method for fabricating LDD transitor utilizing halo implant
US5759897A (en) * 1996-09-03 1998-06-02 Advanced Micro Devices, Inc. Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
US5654215A (en) * 1996-09-13 1997-08-05 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor
US5893739A (en) * 1996-10-01 1999-04-13 Advanced Micro Devices, Inc. Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer
JPH10125913A (ja) * 1996-10-23 1998-05-15 Sony Corp 半導体装置および半導体装置の製造方法
US5789298A (en) * 1996-11-04 1998-08-04 Advanced Micro Devices, Inc. High performance mosfet structure having asymmetrical spacer formation and method of making the same
JP2000208756A (ja) * 1999-01-14 2000-07-28 Nec Corp 半導体装置及び半導体装置の製造方法
US20100133618A1 (en) * 2008-12-02 2010-06-03 Hwang Kyong-Jin Electrostatic discharge protection device and method for manufacturing the same

Also Published As

Publication number Publication date
US20200220013A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
US9418993B2 (en) Device and method for a LDMOS design for a FinFET integrated circuit
US7585710B2 (en) Methods of forming electronic devices having partially elevated source/drain structures
US10236375B2 (en) High voltage metal oxide semiconductor device and manufacturing method thereof
EP1939934A2 (en) Nonvolatile memory device and method of fabricating the same
US7045414B2 (en) Method of fabricating high voltage transistor
KR102252364B1 (ko) 반도체 메모리 장치 및 그 제조 방법
US7838927B2 (en) Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device
KR101928629B1 (ko) 2단자 수직형 1t-디램 및 그 제조 방법
US8963237B2 (en) High voltage device and manufacturing method thereof
CN111341833A (zh) 半导体结构及其形成方法
CN111223931B (zh) 沟槽mosfet及其制造方法
US10242741B1 (en) Low voltage difference operated EEPROM and operating method thereof
EP1142014B1 (en) A method of manufacturing a peripheral transistor of a non-volatile memory
CN213635990U (zh) 半导体结构
CN115274653A (zh) 一种低导通电阻双沟槽栅soi-ldmos版图结构及其形成方法
CN116207149A (zh) 半导体器件及其制作方法
US10622440B2 (en) High voltage metal oxide semiconductor device and manufacturing method thereof
US7429512B2 (en) Method for fabricating flash memory device
US9859436B2 (en) Manufacture method of TFT substrate structure and TFT substrate structure
CN111180394A (zh) 形成有电容器的半导体器件及其制造方法
US20090236636A1 (en) Closed Cell Array Structure Capable of Decreasing Area of non-well Junction Regions
CN219759595U (zh) 一种带单边ldd结构的晶体管器件
TWI395323B (zh) 半導體記憶體裝置及其製造方法
US11329161B2 (en) Field-effect transistor and method for fabricating the same
CN113972272B (zh) Mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200626

WD01 Invention patent application deemed withdrawn after publication