CN111312591A - 防止在套刻对准标记上形成残留物的方法 - Google Patents
防止在套刻对准标记上形成残留物的方法 Download PDFInfo
- Publication number
- CN111312591A CN111312591A CN202010116022.XA CN202010116022A CN111312591A CN 111312591 A CN111312591 A CN 111312591A CN 202010116022 A CN202010116022 A CN 202010116022A CN 111312591 A CN111312591 A CN 111312591A
- Authority
- CN
- China
- Prior art keywords
- layer
- alignment mark
- overlay alignment
- silicon
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 239000010410 layer Substances 0.000 claims abstract description 312
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 147
- 229920005591 polysilicon Polymers 0.000 claims abstract description 115
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 73
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 69
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 59
- 239000000126 substance Substances 0.000 claims abstract description 42
- 238000007517 polishing process Methods 0.000 claims abstract description 34
- 238000005498 polishing Methods 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 25
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 7
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 abstract 1
- 238000000227 grinding Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种防止在套刻对准标记上形成残留物的方法，包括：形成鳍体和浅沟槽场氧；形成套刻对准标记；形成栅介质层；形成多晶硅层；依次形成第一氮化硅层和第二氧化硅层；氮化硅层的厚度大于氧化硅层顶部表面的凹陷深度；进行以第一氮化硅层为研磨终点的第一次化学机械研磨工艺；进行选择性的第二次化学机械研磨工艺，使氮化硅层和氧化硅层的顶部表面相平；进行全面的第三次回刻工艺；形成硬质掩膜层，进行光刻定义和刻蚀形成伪多晶硅栅；形成第零层层间膜；进行第四次化学机械研磨工艺；进行DPR。本发明能在DPR艺中将套刻对准标记上的多晶硅层全部去除，从而能防止在套刻对准标记上形成残留物，消除后续对准问题。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种防止在套刻对准标记上形成残留物的方法。
背景技术
双重图案化(Double Patterning，DP)和四重图案化(Quadruple Patterning)技术已应用于鳍式晶体管(FINFET)工艺中的图案化工艺中。和单一图案化工艺相比，所有工艺层的套刻(Overlay)标记(mark)测量数将会提高3倍以上。这意味着在一个晶圆(wafer)的划片道上需要花费更多的面积来放置套刻标记。
基于图像的套刻对准标记(Image based overlay，IBO)是一种用于套刻值测量的主要套刻对准标记。而先进图像量测的套刻对准标记(Advanced imaging metrology，AIM))则是一种IBO。AIM通常设置在划片道区域的浅沟槽场氧(STI)顶部表面上的沟槽中，AIM的尺寸通常为35μm*35μm or 40μm*40μm。在FINFET工艺中，会采用很多AIM，这是因为：a)、需要进行多次套刻标记的测量；b)、光刻对准的需要。如图1所示，所述套刻对准标记为AIM，AIM的前层套刻对准标记和当前层套刻对准标记都由对应的线条排列而成，图1中，所述前层套刻对准标记由标记101对应的线条排列而成，所述当前层套刻对准标记由标记102对应的区域中的线条排列而成，实际工艺中，会在前一层光刻工艺中形成所述前层套刻对准标记，在当前层光刻工艺中形成所述当前层套刻对准标记，通过对所述前层套刻对准标记和所述当前层套刻对准标记之间的位置关系的测量得到套刻误差。
现有工艺通常会引起一些潜在的问题。例如：在14nm FINFET工艺中，无法在伪多晶硅去除即伪多晶硅栅(dummy poly remove，DPR)工艺中将形成于套刻标记表面上的多晶硅层完全去除，由于DPR工艺之后，需要在伪多晶硅栅去除区域中形成金属栅，后续还需要形成第零层金属层(M0)和接触孔(CT)，套刻标记上残留有多晶硅时会在金属栅与多晶硅层对齐以及M0或CT与多晶硅层对齐时带来麻烦层。根本原因是在多晶硅层的化学机械研磨工艺(CMP)后大的氧化物区域会出现一些凹陷，因此在第零层层间膜(ILD0)的CMP之后无法清晰地去除覆盖在多晶硅层表面上的硬质掩膜层(HM)残留物。
如图2A至图2F所示，是现有方法中在套刻标记顶部形成多晶硅残留的各步骤中的器件结构示意图；现有方法包括如下步骤：
步骤一、如图2A所示，在半导体衬底上形成鳍体201，在所述鳍体201之间的凹槽区域中填充浅沟槽场氧202，所述浅沟槽场氧202的顶部表面高度低于所述鳍体201的顶部表面高度；通常，在填充所述浅沟槽场氧202之后，还需要经过STI即所述浅沟槽场氧202的化学机械研磨工艺(CMP)和鳍体凹槽(Fin recess)工艺来使所述浅沟槽场氧202的顶部表面高度低于所述鳍体201的顶部表面高度。图2A中，所述鳍体201直接采用白色区域表示。
较佳为，所述半导体衬底包括硅衬底。
所述鳍体201用于形成鳍体晶体管。
所述浅沟槽场氧202采用流动式化学气相沉积(Flowable CVD，FCVD)工艺沉积形成。
步骤二、如图2A所示，在所述半导体衬底的划片道区域的所述浅沟槽场氧202的顶部表面上形成套刻对准标记(未显示)。
通常，所述套刻对准标记为基于图像的套刻对准标记，包括前层套刻对准标记和当前层套刻对准标记。较佳为，如图1所示，所述套刻对准标记为先进图像量测的套刻对准标记，所述前层套刻对准标记和所述当前层套刻对准标记都由对应的线条排列而成，图1中，所述前层套刻对准标记由标记101对应的线条排列而成，所述当前层套刻对准标记由标记102对应的区域中的线条排列而成。
所述前层套刻对准标记和所述当前层套刻对准标记形成的叠加结构的尺寸包括：35μm×35μm或者40μm×40μm。
步骤三、如图2A所示，在所述鳍体201的顶部表面形成栅介质层。
步骤四、如图2A所示，形成多晶硅层203，所述多晶硅层203覆盖在各所述鳍体201的底部表面和侧面以及所述凹槽区域的所述浅沟槽场氧202上；在所述划片道区域中，所述浅沟槽场氧202表面上的所述多晶硅层203顶部表面呈第一凹陷结构。
步骤五、如图2A所示，依次形成第一氮化硅层204和第二氧化硅层205。
现有方法中，第一氮化硅层204的厚度通常为
主要用于作为第二氧化硅层205的CMP时的终止层。可以看出，第二氧化硅层205的表面也呈凹陷结构。
通常，所述第二氧化硅层205采用TEOS化学气相沉积工艺(CVD)工艺形成，TEOSCVD为采用TEOS作为硅源的CVD。
步骤六、如图2B示，进行CMP工艺，CMP工艺对所述第二氧化硅层205的研磨速率大于对第一氮化硅层204的研磨速率并以所述第一氮化硅层204为研磨终点。
可以看出，CMP工艺完成后，所述第二氧化硅层205的表面依然具有凹陷结构。
步骤七、如图2C示，进行回刻工艺，通常，所述第三次回刻工艺对所述多晶硅层203、所述第一氮化硅层204和所述第二氧化硅层205的刻蚀速率相等，回刻工艺将所述第一氮化硅层204和所述第二氧化硅层205都去除。可以看出，回刻工艺后，所述第二氧化硅层205的表面凹陷结构会下传并使多晶硅层203的表面的第一凹陷结构无法消除。
步骤八、如图2D所示，在所述多晶硅层203表面形成硬质掩膜层206；通常，所述硬质掩膜层206的材料包括氮化硅。光刻定义出伪多晶硅栅203a的形成区域，依次对所述硬质掩膜层206和所述多晶硅层203进行刻蚀形成所述伪多晶硅栅203a，所述伪多晶硅栅203a覆盖对应的所述鳍体201的顶部表面和侧面。
步骤九、如图2D示，形成第零层层间膜207，所述第零层层间膜207形成在所述多晶硅层203的顶部以及所述伪多晶硅栅203a之间的间隔区域且将所述伪多晶硅栅203a之间的间隔区域完全填充。
通常，所述第零层层间膜207由采用FCVD工艺沉积的第三氧化层207a和采用高密度等离子体(HDP)CVD工艺沉积的第四氧化层207b叠加而成，所述第三氧化层207a填充在所述伪多晶硅栅203a之间的间隔区域的底部，所述第四氧化层207b形成在所述多晶硅层203的顶部以及所述第三氧化层207a的顶部。
步骤十、如图2E示，进行第零层层间膜207的CMP，第零层层间膜207的CMP以所述多晶硅层203为停止层，目的是为了将所述伪多晶硅栅203a之间的间隔区域外的所述第零层层间膜207和所述硬质掩膜层206都去除，但是，由于在划片道区域中的浅沟槽场氧202的宽度较大，使得对应的多晶硅层203上的第一凹陷结构不能完全去除，故第零层层间膜207的CMP完成后会在对应的多晶硅层203的第一凹陷结构中产生硬质掩膜层206的残留。
步骤十一、如图2F示，进行DPR工艺,由划片道区域中的多晶硅层203的表面残留有硬质掩膜层206，故在DPR工艺中，硬质掩膜层206底部的多晶硅层203无法被去除。这使得，多晶硅层203所覆盖的套刻标记无法显露出来。
发明内容
本发明所要解决的技术问题是提供一种防止在套刻对准标记上形成残留物的方法，能在去除伪多晶硅栅的多晶硅去除工艺即DPR中将套刻对准标记上的多晶硅层全部去除，从而能防止在套刻对准标记上形成残留物，消除金属栅和多晶硅层之间或者第零层金属层或接触孔和多晶硅层之间的对准问题。
为解决上述技术问题，本发明提供的防止在套刻对准标记上形成残留物的方法包括如下步骤：
步骤一、在半导体衬底上形成鳍体，在所述鳍体之间的凹槽区域中填充浅沟槽场氧，所述浅沟槽场氧的顶部表面高度低于所述鳍体的顶部表面高度。
步骤二、在所述半导体衬底的划片道区域的所述浅沟槽场氧的顶部表面上形成套刻对准标记。
步骤三、在所述鳍体的顶部表面形成栅介质层。
步骤四、形成多晶硅层，所述多晶硅层覆盖在各所述鳍体的底部表面和侧面以及所述凹槽区域的所述浅沟槽场氧上；在所述划片道区域中，所述浅沟槽场氧表面上的所述多晶硅层顶部表面呈第一凹陷结构。
步骤五、依次形成第一氮化硅层和第二氧化硅层；在所述第一凹陷结构处，所述第一氮化硅层的表面呈第二凹陷结构，所述第二氧化硅层的表面呈第三凹陷结构，所述第三凹陷结构的深度小于所述第一凹陷结构的深度，所述第一氮化硅层的厚度设置为大于所述第三凹陷结构的深度。
步骤六、进行选择性的第一次化学机械研磨工艺，所述第一次化学机械研磨工艺对所述第二氧化硅层的研磨速率大于对所述第一氮化硅层的研磨速率，所述第一次化学研磨工艺以所述第一氮化硅层为研磨终点，使所述第二凹陷结构外的所述第二氧化硅层都被去除，保留于所述第二凹陷结构中的所述第二氧化硅层的顶部表面形成的所述第三凹陷结构的深度减小且所述第二氧化硅层的顶部表面高于所述第一凹陷结构外的所述多晶硅层的顶部表面。
步骤七、进行选择性的第二次化学机械研磨工艺，所述第二次化学机械研磨工艺对所述第二氧化硅层的研磨速率小于对所述第一氮化硅层的研磨速率，所述第二次化学机械研磨工艺在所述第二凹陷结构外的所述第一氮化硅层去除之前将所述第一氮化硅层的顶部表面和所述第二氧化硅层的顶部表面研磨到相平，所述第三凹陷结构消除。
步骤八、进行第三次回刻工艺，所述第三次回刻工艺对所述多晶硅层、所述第一氮化硅层和所述第二氧化硅层的刻蚀速率相等，所述第三次回刻工艺将所述第一氮化硅层和所述第二氧化硅层都去除且将所述多晶硅层的顶部表面研磨到所述第一凹陷结构的底部表面之下，使所述第一凹陷结构消除并使所述多晶硅层的顶部表面平坦化。
步骤九、在所述多晶硅层表面形成硬质掩膜层，光刻定义出伪多晶硅栅的形成区域，依次对所述硬质掩膜层和所述多晶硅层进行刻蚀形成所述伪多晶硅栅，所述伪多晶硅栅覆盖对应的所述鳍体的顶部表面和侧面。
步骤十、形成第零层层间膜，所述第零层层间膜形成在所述多晶硅层的顶部以及所述伪多晶硅栅之间的间隔区域且将所述伪多晶硅栅之间的间隔区域完全填充。
步骤十一、进行第四次化学机械研磨工艺，所述第四次化学机械研磨工艺以所述多晶硅层为停止层将所述伪多晶硅栅之间的间隔区域外的所述第零层层间膜和所述硬质掩膜层都去除，在所述划片道区域中，利用所述第一凹陷结构被消除的特点消除在所述划片道区域的所述多晶硅层的表面形成所述硬质掩膜层的残留。
步骤十二、进行多晶硅去除工艺即DPR工艺将所述伪多晶硅栅和所述划片道区域的所述多晶硅层都去除，所述划片道区域的所述多晶硅层都去除后，所述套刻对准标记表面暴露。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述鳍体用于形成鳍体晶体管，所述鳍体晶体管的工艺技术节点为14nm以下。
进一步的改进是，所述浅沟槽场氧采用FCVD工艺沉积形成。
进一步的改进是，步骤二中，所述套刻对准标记为基于图像的套刻对准标记，包括前层套刻对准标记和当前层套刻对准标记。
进一步的改进是，所述套刻对准标记为先进图像量测的套刻对准标记。
进一步的改进是，所述前层套刻对准标记和所述当前层套刻对准标记都由对应的线条排列而成。
进一步的改进是，所述前层套刻对准标记和所述当前层套刻对准标记形成的叠加结构的尺寸包括：35μm×35μm或者40μm×40μm。
进一步的改进是，步骤三中所述栅介质层的材料包括氧化硅层或者高介电常数材料。
进一步的改进是，步骤五中，所述第一氮化硅层的厚度为
进一步的改进是，所述第二氧化硅层采用TEOS CVD工艺形成。
进一步的改进是，步骤六中，所述第一次化学机械研磨工艺中，所述第二氧化硅层的研磨速率和所述第一氮化硅层的研磨速率的比值为8：1。
进一步的改进是，步骤七中，所述第二次化学机械研磨工艺中，所述第一氮化硅层的研磨速率和所述第二氧化硅层的研磨速率的比值为2：1到4:1之间。
进一步的改进是，步骤九中，所述硬质掩膜层的材料包括氮化硅。
进一步的改进是，步骤十中，所述第零层层间膜由采用FCVD工艺沉积的第三氧化层和采用HDP CVD工艺沉积的第四氧化层叠加而成，所述第三氧化层填充在所述伪多晶硅栅之间的间隔区域的底部，所述第四氧化层形成在所述多晶硅层的顶部以及所述第三氧化层的顶部。
进一步的改进是，步骤九形成所述伪多晶硅栅之后以及步骤十形成所述第零层层间膜之前，还包括在所述伪多晶硅栅两侧的所述鳍体中形成源区和漏区的步骤。
进一步的改进是，步骤十二完成之后，还包括在所述伪多晶硅栅去除区域中形成金属栅的步骤。
本发明针对表面形成有套刻对准标记的划片道区域的浅沟槽场氧的宽度较宽从而容易在较宽的浅沟槽场氧顶部形成多晶硅层的凹陷即第一凹陷结构的特点，对多晶硅层表面上形成的第一氮化硅层的厚度做了加厚处理，第一氮化硅层不仅作为第一氮化硅层表面的第二氧化硅层的第一次化学机械研磨的终止层，还能通过加厚第一氮化硅层使第一次化学机械研磨完成后第一凹陷结构顶部的残留的第二氧化硅层的顶部表面高于第一凹陷结构外的所述多晶硅层的顶部表面，这样进行第一氮化硅层的研磨速率大于第二氧化硅层的研磨速率的第二次化学机械研磨工艺能使第一氮化硅层和第二氧化硅层的顶部表面相平且都位于多晶硅层的顶部表面上方，这样经过后续多晶硅层、第一氮化硅层和第二氧化硅层的刻蚀速率相等第三次回刻工艺能在去除第一氮化硅层和第二氧化硅层的同时使第一凹陷结构消除并使多晶硅层的顶部表面平坦化，从而能防止在多晶硅层顶部形成碗形缺陷，防止在后续的第零层层间膜的第四次化学机械研磨工艺后再多晶硅层的顶部形成硬质掩膜层的残留，从而能在后续伪多晶硅栅的多晶硅去除工艺中将套刻对准标记上的多晶硅层全部去除，从而能防止在套刻对准标记上形成残留物，消除金属栅和多晶硅层之间或者第零层金属层或接触孔和多晶硅层之间的对准问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有AIM套刻标记版图；
图2A-图2F是现有方法中在套刻标记顶部形成多晶硅残留的各步骤中的器件结构示意图；
图3是本发明实施例防止在套刻对准标记上形成残留物的方法的流程图；
图4A-图4G本发明实施例防止在套刻对准标记上形成残留物的方法各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例防止在套刻对准标记上形成残留物的方法的流程图；如图4A至图4G所示，本发明实施例防止在套刻对准标记上形成残留物的方法各步骤中的器件结构示意图；本发明实施例防止在套刻对准标记上形成残留物的方法包括如下步骤：
步骤一、如图4A所示，在半导体衬底上形成鳍体1，在所述鳍体1之间的凹槽区域中填充浅沟槽场氧2，所述浅沟槽场氧2的顶部表面高度低于所述鳍体1的顶部表面高度。图4A中，所述鳍体1直接采用白色区域表示。
较佳为，所述半导体衬底包括硅衬底。
所述鳍体1用于形成鳍体晶体管，所述鳍体晶体管的工艺技术节点为14nm以下。
所述浅沟槽场氧2采用FCVD工艺沉积形成。
步骤二、如图4A所示，在所述半导体衬底的划片道区域的所述浅沟槽场氧2的顶部表面上形成套刻对准标记(未显示)。
本发明实施例中，所述套刻对准标记为基于图像的套刻对准标记，包括前层套刻对准标记和当前层套刻对准标记。较佳为，如图1所示，所述套刻对准标记为先进图像量测的套刻对准标记，所述前层套刻对准标记和所述当前层套刻对准标记都由对应的线条排列而成，图1中，所述前层套刻对准标记由标记101对应的线条排列而成，所述当前层套刻对准标记由标记102对应的区域中的线条排列而成。
所述前层套刻对准标记和所述当前层套刻对准标记形成的叠加结构的尺寸包括：35μm×35μm或者40μm×40μm。
步骤三、如图4A所示，在所述鳍体1的顶部表面形成栅介质层。
本发明实施例中，所述栅介质层的材料包括氧化硅层或者高介电常数材料。
步骤四、如图4A所示，形成多晶硅层3，所述多晶硅层3覆盖在各所述鳍体1的底部表面和侧面以及所述凹槽区域的所述浅沟槽场氧2上；在所述划片道区域中，所述浅沟槽场氧2表面上的所述多晶硅层3顶部表面呈第一凹陷结构。
步骤五、如图4A所示，依次形成第一氮化硅层4和第二氧化硅层5；在所述第一凹陷结构处，所述第一氮化硅层4的表面呈第二凹陷结构，所述第二氧化硅层5的表面呈第三凹陷结构，所述第三凹陷结构的深度小于所述第一凹陷结构的深度，所述第一氮化硅层4的厚度设置为大于所述第三凹陷结构的深度。
所述第一氮化硅层4的厚度为
所述第二氧化硅层5采用TEOS CVD工艺形成。
步骤六、如图4B示，进行选择性的第一次化学机械研磨工艺，所述第一次化学机械研磨工艺对所述第二氧化硅层5的研磨速率大于对所述第一氮化硅层4的研磨速率，所述第一次化学研磨工艺以所述第一氮化硅层4为研磨终点，使所述第二凹陷结构外的所述第二氧化硅层5都被去除，保留于所述第二凹陷结构中的所述第二氧化硅层5的顶部表面形成的所述第三凹陷结构的深度减小且所述第二氧化硅层5的顶部表面高于所述第一凹陷结构外的所述多晶硅层3的顶部表面。
较佳为，所述第一次化学机械研磨工艺中，所述第二氧化硅层5的研磨速率和所述第一氮化硅层4的研磨速率的比值为8：1。
步骤七、如图4C示，进行选择性的第二次化学机械研磨工艺，所述第二次化学机械研磨工艺对所述第二氧化硅层5的研磨速率小于对所述第一氮化硅层4的研磨速率，所述第二次化学机械研磨工艺在所述第二凹陷结构外的所述第一氮化硅层4去除之前将所述第一氮化硅层4的顶部表面和所述第二氧化硅层5的顶部表面研磨到相平，所述第三凹陷结构消除。
较佳为，所述第二次化学机械研磨工艺中，所述第一氮化硅层4的研磨速率和所述第二氧化硅层5的研磨速率的比值为2：1到4:1之间。
步骤八、如图4D示，进行第三次回刻工艺，所述第三次回刻工艺对所述多晶硅层3、所述第一氮化硅层4和所述第二氧化硅层5的刻蚀速率相等，所述第三次回刻工艺将所述第一氮化硅层4和所述第二氧化硅层5都去除且将所述多晶硅层3的顶部表面研磨到所述第一凹陷结构的底部表面之下，使所述第一凹陷结构消除并使所述多晶硅层3的顶部表面平坦化。
步骤九、如图4E示，在所述多晶硅层3表面形成硬质掩膜层6；较佳为，所述硬质掩膜层6的材料包括氮化硅。光刻定义出伪多晶硅栅3a的形成区域，依次对所述硬质掩膜层6和所述多晶硅层3进行刻蚀形成所述伪多晶硅栅3a，所述伪多晶硅栅3a覆盖对应的所述鳍体1的顶部表面和侧面。
步骤十、如图4E示，形成第零层层间膜7，所述第零层层间膜7形成在所述多晶硅层3的顶部以及所述伪多晶硅栅3a之间的间隔区域且将所述伪多晶硅栅3a之间的间隔区域完全填充。
本发明实施例方法中，所述第零层层间膜7由采用FCVD工艺沉积的第三氧化层7a和采用HDP CVD工艺沉积的第四氧化层7b叠加而成，所述第三氧化层7a填充在所述伪多晶硅栅3a之间的间隔区域的底部，所述第四氧化层7b形成在所述多晶硅层3的顶部以及所述第三氧化层7a的顶部。
步骤十一、如图4F示，进行第四次化学机械研磨工艺，所述第四次化学机械研磨工艺以所述多晶硅层3为停止层将所述伪多晶硅栅3a之间的间隔区域外的所述第零层层间膜7和所述硬质掩膜层6都去除，在所述划片道区域中，利用所述第一凹陷结构被消除的特点消除在所述划片道区域的所述多晶硅层3的表面形成所述硬质掩膜层6的残留。
步骤十二、如图4G示，进行多晶硅去除工艺将所述伪多晶硅栅3a和所述划片道区域的所述多晶硅层3都去除，所述划片道区域的所述多晶硅层3都去除后，所述套刻对准标记表面暴露。
本发明实施例方法中，步骤九形成所述伪多晶硅栅3a之后以及步骤十形成所述第零层层间膜7之前，还包括在所述伪多晶硅栅3a两侧的所述鳍体1中形成源区和漏区的步骤。
步骤十二完成之后，还包括在所述伪多晶硅栅3a去除区域中形成金属栅的步骤。
本发明实施例针对表面形成有套刻对准标记的划片道区域的浅沟槽场氧2的宽度较宽从而容易在较宽的浅沟槽场氧2顶部形成多晶硅层3的凹陷即第一凹陷结构的特点，对多晶硅层3表面上形成的第一氮化硅层4的厚度做了加厚处理，第一氮化硅层4不仅作为第一氮化硅层4表面的第二氧化硅层5的第一次化学机械研磨的终止层，还能通过加厚第一氮化硅层4使第一次化学机械研磨完成后第一凹陷结构顶部的残留的第二氧化硅层5的顶部表面高于第一凹陷结构外的所述多晶硅层3的顶部表面，这样进行第一氮化硅层4的研磨速率大于第二氧化硅层5的研磨速率的第二次化学机械研磨工艺能使第一氮化硅层4和第二氧化硅层5的顶部表面相平且都位于多晶硅层3的顶部表面上方，这样经过后续多晶硅层3、第一氮化硅层4和第二氧化硅层5的刻蚀速率相等第三次回刻工艺能在去除第一氮化硅层4和第二氧化硅层5的同时使第一凹陷结构消除并使多晶硅层3的顶部表面平坦化，从而能防止在多晶硅层3顶部形成碗形缺陷，防止在后续的第零层层间膜7的第四次化学机械研磨工艺后再多晶硅层3的顶部形成硬质掩膜层6的残留，从而能在后续伪多晶硅栅3a的多晶硅去除工艺中将套刻对准标记上的多晶硅层3全部去除，从而能防止在套刻对准标记上形成残留物，消除金属栅和多晶硅层3之间或者第零层金属层或接触孔和多晶硅层3之间的对准问题。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (17)
1.一种防止在套刻对准标记上形成残留物的方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上形成鳍体，在所述鳍体之间的凹槽区域中填充浅沟槽场氧，所述浅沟槽场氧的顶部表面高度低于所述鳍体的顶部表面高度；
步骤二、在所述半导体衬底的划片道区域的所述浅沟槽场氧的顶部表面上形成套刻对准标记；
步骤三、在所述鳍体的顶部表面形成栅介质层；
步骤四、形成多晶硅层，所述多晶硅层覆盖在各所述鳍体的底部表面和侧面以及所述凹槽区域的所述浅沟槽场氧上；在所述划片道区域中，所述浅沟槽场氧表面上的所述多晶硅层顶部表面呈第一凹陷结构；
步骤五、依次形成第一氮化硅层和第二氧化硅层；在所述第一凹陷结构处，所述第一氮化硅层的表面呈第二凹陷结构，所述第二氧化硅层的表面呈第三凹陷结构，所述第三凹陷结构的深度小于所述第一凹陷结构的深度，所述第一氮化硅层的厚度设置为大于所述第三凹陷结构的深度；
步骤六、进行选择性的第一次化学机械研磨工艺，所述第一次化学机械研磨工艺对所述第二氧化硅层的研磨速率大于对所述第一氮化硅层的研磨速率，所述第一次化学研磨工艺以所述第一氮化硅层为研磨终点，使所述第二凹陷结构外的所述第二氧化硅层都被去除，保留于所述第二凹陷结构中的所述第二氧化硅层的顶部表面形成的所述第三凹陷结构的深度减小且所述第二氧化硅层的顶部表面高于所述第一凹陷结构外的所述多晶硅层的顶部表面；
步骤七、进行选择性的第二次化学机械研磨工艺，所述第二次化学机械研磨工艺对所述第二氧化硅层的研磨速率小于对所述第一氮化硅层的研磨速率，所述第二次化学机械研磨工艺在所述第二凹陷结构外的所述第一氮化硅层去除之前将所述第一氮化硅层的顶部表面和所述第二氧化硅层的顶部表面研磨到相平，所述第三凹陷结构消除；
步骤八、进行第三次回刻工艺，所述第三次回刻工艺对所述多晶硅层、所述第一氮化硅层和所述第二氧化硅层的刻蚀速率相等，所述第三次回刻工艺将所述第一氮化硅层和所述第二氧化硅层都去除且将所述多晶硅层的顶部表面研磨到所述第一凹陷结构的底部表面之下，使所述第一凹陷结构消除并使所述多晶硅层的顶部表面平坦化；
步骤九、在所述多晶硅层表面形成硬质掩膜层，光刻定义出伪多晶硅栅的形成区域，依次对所述硬质掩膜层和所述多晶硅层进行刻蚀形成所述伪多晶硅栅，所述伪多晶硅栅覆盖对应的所述鳍体的顶部表面和侧面；
步骤十、形成第零层层间膜，所述第零层层间膜形成在所述多晶硅层的顶部以及所述伪多晶硅栅之间的间隔区域且将所述伪多晶硅栅之间的间隔区域完全填充；
步骤十一、进行第四次化学机械研磨工艺，所述第四次化学机械研磨工艺以所述多晶硅层为停止层将所述伪多晶硅栅之间的间隔区域外的所述第零层层间膜和所述硬质掩膜层都去除，在所述划片道区域中，利用所述第一凹陷结构被消除的特点消除在所述划片道区域的所述多晶硅层的表面形成所述硬质掩膜层的残留；
步骤十二、进行多晶硅去除工艺将所述伪多晶硅栅和所述划片道区域的所述多晶硅层都去除，所述划片道区域的所述多晶硅层都去除后，所述套刻对准标记表面暴露。
2.如权利要求1所述的防止在套刻对准标记上形成残留物的方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求2所述的防止在套刻对准标记上形成残留物的方法，其特征在于：所述鳍体用于形成鳍体晶体管，所述鳍体晶体管的工艺技术节点为14nm以下。
4.如权利要求1所述的防止在套刻对准标记上形成残留物的方法，其特征在于：所述浅沟槽场氧采用FCVD工艺沉积形成。
5.如权利要求1所述的防止在套刻对准标记上形成残留物的方法，其特征在于：步骤二中，所述套刻对准标记为基于图像的套刻对准标记，包括前层套刻对准标记和当前层套刻对准标记。
6.如权利要求5所述的防止在套刻对准标记上形成残留物的方法，其特征在于：所述套刻对准标记为先进图像量测的套刻对准标记。
7.如权利要求6所述的防止在套刻对准标记上形成残留物的方法，其特征在于：所述前层套刻对准标记和所述当前层套刻对准标记都由对应的线条排列而成。
8.如权利要求7所述的防止在套刻对准标记上形成残留物的方法，其特征在于：所述前层套刻对准标记和所述当前层套刻对准标记形成的叠加结构的尺寸包括：35μm×35μm或者40μm×40μm。
9.如权利要求1所述的防止在套刻对准标记上形成残留物的方法，其特征在于：步骤三中所述栅介质层的材料包括氧化硅层或者高介电常数材料。
10.如权利要求1所述的防止在套刻对准标记上形成残留物的方法，其特征在于：步骤五中，所述第一氮化硅层的厚度为
11.如权利要求10所述的防止在套刻对准标记上形成残留物的方法，其特征在于：所述第二氧化硅层采用TEOS CVD工艺形成。
12.如权利要求11所述的防止在套刻对准标记上形成残留物的方法，其特征在于：步骤六中，所述第一次化学机械研磨工艺中，所述第二氧化硅层的研磨速率和所述第一氮化硅层的研磨速率的比值为8：1。
13.如权利要求12所述的防止在套刻对准标记上形成残留物的方法，其特征在于：步骤七中，所述第二次化学机械研磨工艺中，所述第一氮化硅层的研磨速率和所述第二氧化硅层的研磨速率的比值为2：1到4:1之间。
14.如权利要求1所述的防止在套刻对准标记上形成残留物的方法，其特征在于：步骤九中，所述硬质掩膜层的材料包括氮化硅。
15.如权利要求14所述的防止在套刻对准标记上形成残留物的方法，其特征在于：步骤十中，所述第零层层间膜由采用FCVD工艺沉积的第三氧化层和采用HDP CVD工艺沉积的第四氧化层叠加而成，所述第三氧化层填充在所述伪多晶硅栅之间的间隔区域的底部，所述第四氧化层形成在所述多晶硅层的顶部以及所述第三氧化层的顶部。
16.如权利要求1所述的防止在套刻对准标记上形成残留物的方法，其特征在于：步骤九形成所述伪多晶硅栅之后以及步骤十形成所述第零层层间膜之前，还包括在所述伪多晶硅栅两侧的所述鳍体中形成源区和漏区的步骤。
17.如权利要求1所述的防止在套刻对准标记上形成残留物的方法，其特征在于：步骤十二完成之后，还包括在所述伪多晶硅栅去除区域中形成金属栅的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010116022.XA CN111312591B (zh) | 2020-02-25 | 2020-02-25 | 防止在套刻对准标记上形成残留物的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010116022.XA CN111312591B (zh) | 2020-02-25 | 2020-02-25 | 防止在套刻对准标记上形成残留物的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111312591A true CN111312591A (zh) | 2020-06-19 |
| CN111312591B CN111312591B (zh) | 2023-06-09 |
Family
ID=71147728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010116022.XA Active CN111312591B (zh) | 2020-02-25 | 2020-02-25 | 防止在套刻对准标记上形成残留物的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111312591B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517178A (zh) * | 2021-07-08 | 2021-10-19 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113990758A (zh) * | 2021-11-26 | 2022-01-28 | 上海集成电路装备材料产业创新中心有限公司 | 鳍形态改善方法 |
| CN114388428A (zh) * | 2022-01-12 | 2022-04-22 | 澳芯集成电路技术(广东)有限公司 | 一种介电层平坦度优化的方法及装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786260A (en) * | 1996-12-16 | 1998-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing |
| US6194287B1 (en) * | 1999-04-02 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation (STI) method with reproducible alignment registration |
| US20120083082A1 (en) * | 2010-09-30 | 2012-04-05 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
| CN103681622A (zh) * | 2012-09-04 | 2014-03-26 | 台湾积体电路制造股份有限公司 | 增强的finfet工艺覆盖标记 |
| US20190312043A1 (en) * | 2018-04-09 | 2019-10-10 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| CN110752152A (zh) * | 2019-10-17 | 2020-02-04 | 上海华力集成电路制造有限公司 | 鳍式晶体管的多晶硅栅截断的工艺方法 |
-
2020
- 2020-02-25 CN CN202010116022.XA patent/CN111312591B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786260A (en) * | 1996-12-16 | 1998-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing |
| US6194287B1 (en) * | 1999-04-02 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation (STI) method with reproducible alignment registration |
| US20120083082A1 (en) * | 2010-09-30 | 2012-04-05 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
| CN103681622A (zh) * | 2012-09-04 | 2014-03-26 | 台湾积体电路制造股份有限公司 | 增强的finfet工艺覆盖标记 |
| US20190312043A1 (en) * | 2018-04-09 | 2019-10-10 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| CN110752152A (zh) * | 2019-10-17 | 2020-02-04 | 上海华力集成电路制造有限公司 | 鳍式晶体管的多晶硅栅截断的工艺方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517178A (zh) * | 2021-07-08 | 2021-10-19 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113517178B (zh) * | 2021-07-08 | 2023-06-27 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113990758A (zh) * | 2021-11-26 | 2022-01-28 | 上海集成电路装备材料产业创新中心有限公司 | 鳍形态改善方法 |
| CN113990758B (zh) * | 2021-11-26 | 2024-04-16 | 上海集成电路装备材料产业创新中心有限公司 | 鳍形态改善方法 |
| CN114388428A (zh) * | 2022-01-12 | 2022-04-22 | 澳芯集成电路技术(广东)有限公司 | 一种介电层平坦度优化的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111312591B (zh) | 2023-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102628726B1 (ko) | 반도체 디바이스의 패터닝 방법 및 그 결과의 구조물 | |
| JP4307664B2 (ja) | 半導体装置 | |
| US7312158B2 (en) | Method of forming pattern | |
| CN103545193B (zh) | 用双重间隔物图案化技术形成半导体器件精细图案的方法 | |
| US6949801B2 (en) | Dual trench isolation using single critical lithographic patterning | |
| CN111312591B (zh) | 防止在套刻对准标记上形成残留物的方法 | |
| US7307002B2 (en) | Non-critical complementary masking method for poly-1 definition in flash memory device fabrication | |
| US20230290727A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| KR20110001189A (ko) | 반도체 소자의 형성 방법 | |
| JP4556293B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US20060148275A1 (en) | Method of forming an alignment mark and manufacturing a semiconductor device using the same | |
| KR100568452B1 (ko) | 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자. | |
| JP3645142B2 (ja) | 半導体ウエハの処理方法ならびに半導体装置の製造方法 | |
| US6979651B1 (en) | Method for forming alignment features and back-side contacts with fewer lithography and etch steps | |
| JP3971144B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN113948462B (zh) | 半导体结构及其形成方法 | |
| TW202434050A (zh) | 動態隨機存取記憶體及其製造方法 | |
| CN114171451A (zh) | 半导体结构及其形成方法 | |
| KR100702837B1 (ko) | 반도체소자 제조방법 | |
| KR101046755B1 (ko) | 반도체 소자의 랜딩 플러그 제조 방법 | |
| US20050112858A1 (en) | Contact hole forming method | |
| KR930010082B1 (ko) | 고집적 소자용 콘택제조방법 | |
| KR20030003008A (ko) | 반도체소자의 형성방법 | |
| KR19990055753A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |