CN111312324B - 存储器系统和存储器系统的操作方法 - Google Patents

存储器系统和存储器系统的操作方法 Download PDF

Info

Publication number
CN111312324B
CN111312324B CN201911225753.1A CN201911225753A CN111312324B CN 111312324 B CN111312324 B CN 111312324B CN 201911225753 A CN201911225753 A CN 201911225753A CN 111312324 B CN111312324 B CN 111312324B
Authority
CN
China
Prior art keywords
check
memory cell
memory
data
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911225753.1A
Other languages
English (en)
Other versions
CN111312324A (zh
Inventor
慎钒揆
文贵妍
朴成奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111312324A publication Critical patent/CN111312324A/zh
Application granted granted Critical
Publication of CN111312324B publication Critical patent/CN111312324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4062—Parity or ECC in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器系统包括：存储器设备，包括存储器单元；以及控制器，其对存储器设备执行写入操作、读取操作和检查操作。在检查操作期间，控制器控制存储器设备以通过使用检查电平从存储器单元中的目标存储器单元读取检查数据，将检查数据与存储在目标存储器单元中的原始数据进行比较，以及基于比较结果确定目标存储器单元或检查数据的可靠性。

Description

存储器系统和存储器系统的操作方法
相关申请的交叉引用
要求于2018年12月11日在韩国知识产权局提交的韩国专利申请第10-2018-0159269号的优先权，其全部内容通过引用结合于此。
技术领域
本文描述的本发明构思涉及一种半导体设备，并且更具体地涉及执行用于放大错误以检查磨损程度的检查读取操作的存储器系统、以及存储器系统的操作方法。
背景技术
存储器系统可以包括各种半导体存储器设备。例如，半导体存储器设备可以包括在断电时丢失数据的易失性存储器设备，例如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。半导体存储器设备还可以包括在断电时保留数据的非易失性存储器设备，例如像闪存、相变存储器、铁电存储器、磁存储器或电阻存储器。
由于重复对半导体存储器设备的访问，所以半导体存储器设备和/或存储在半导体存储器设备中的数据可能劣化。随着劣化进行，存储在半导体存储器设备中的数据的完整性的可靠性降低。在传统的半导体存储器设备中，可以通过监视存储在半导体存储器设备中的数据的错误增加的趋势来监视劣化程度。
一些半导体存储器设备可能具有非常低的错误水平。对于这种具有非常低的错误水平的半导体存储器设备，可以采用纠错方案来校正非常少量的错误。然而，对于这种具有非常低的错误水平的半导体存储器设备，基于错误数量增加的趋势来监视半导体存储器设备或数据的劣化程度可能具有非常低的分辨率和非常低的准确度。
发明内容
本发明构思的实施例提供了以高分辨率和高准确度监视半导体存储器设备或存储在半导体存储器设备中的数据的磨损程度的存储器系统、以及存储器系统的操作方法。
本发明构思的实施例提供了一种存储器系统，该存储器系统包括：包括存储器单元的存储器设备；以及控制器，其对存储器设备执行写入操作、读取操作和检查操作。在检查操作期间，控制器控制存储器设备以通过使用检查电平从存储器单元中的目标存储器单元读取检查数据，将检查数据与存储在目标存储器单元中的原始数据进行比较以提供比较结果，以及基于比较结果确定目标存储器单元或检查数据的可靠性。
本发明构思的实施例还提供了一种存储器系统，该存储器系统包括：包括存储器单元和监视存储器单元的存储器设备；以及控制器，其对存储器设备执行写入操作、读取操作和检查操作。在检查操作期间，控制器控制存储器设备以通过使用检查电平从监视存储器单元读取检查数据，将检查数据与存储在监视存储器单元中的原始数据进行比较以提供比较结果，以及基于比较结果确定存储器单元或存储在存储器单元中的数据的可靠性。
本发明构思的实施例还提供了一种存储器系统的操作方法。该存储器系统包括具有存储器单元的存储器设备和控制存储器设备的控制器。该操作方法包括：在存储器设备处对存储器单元中的目标存储器单元执行检查操作；在控制器处基于检查操作的结果确定目标存储器单元的可靠性；以及当目标存储器单元的可靠性被确定为低时，在存储器设备处对包括目标存储器单元的存储器设备的选择的区域中的选择的存储器单元执行检查操作。检查操作包括：在存储器设备处通过使用检查电平从目标存储器单元或选择的存储器单元读取检查数据，以及在控制器处将检查数据与存储在目标存储器单元或选择的存储器单元中的原始数据进行比较。检查电平与在存储器设备的普通读取操作中使用的普通读取电平不同。
本发明构思的实施例还提供了一种存储器系统，该存储器系统包括：包括存储器单元的存储器设备；以及控制器。控制器使用在存储器单元的状态之间设置的读取阈值电平从目标存储器单元读取第一数据，对第一数据执行纠错解码以提供第二数据，使用与读取阈值电平不同的检查读取电平从目标存储器单元读取第三数据，从第三数据移除纠错奇偶校验(error correction parity)以提供第四数据，将第二数据与第四数据进行比较以提供比较结果，以及基于比较结果确定目标存储器单元的可靠性。
附图说明
鉴于以下参考附图的示例性实施例的详细描述，本发明构思的上述和其他目的和特征将变得清楚。
图1示出了根据本发明构思的实施例的存储器系统的框图。
图2示出了根据本发明构思的实施例的存储器系统的操作方法的流程图。
图3示出了通过写入操作写入数据的存储器单元的状态的示例。
图4示出了图3的第一存储器单元和第二存储器单元或其中存储的数据劣化的示例。
图5示出了根据本发明构思的实施例的与在存储器系统中的检查读取操作期间使用的检查电平对应的检查电平电阻值的示例。
图6示出了根据本发明构思的实施例的添加与存储器系统中的检查读取操作中使用的检查电平对应的附加检查电平电阻值的示例。
图7示出了对存储器系统中的目标存储器单元执行写入操作的示例。
图8示出了对存储器系统中的目标存储器单元执行读取操作的示例。
图9示出了对存储器系统中的目标存储器单元执行检查操作的示例。
图10示出了根据本发明构思的实施例的存储器系统执行检查操作的示例的流程图。
图11示出了根据本发明构思的实施例的存储器系统确定存储器设备的可靠性的示例的流程图。
图12示出了根据本发明构思的其他实施例的存储器系统的框图。
图13示出了根据本发明构思的实施例的存储器系统的操作方法的流程图。
图14示出了监视存储器单元和与监视存储器单元配对的普通存储器单元的示例。
具体实施方式
在下文中，详细且清楚地描述了本发明构思的实施例，以致于达到本领域普通技术人员可以容易地实现本发明构思的程度。
如在本发明构思的领域中的传统，可以在进行描述的一个或多个功能的块的方面来描述和说明实施例。这些块(这里可称为单元或模块等)在物理上由模拟和/或数字电路(例如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等)实现，并且可以可选地由固件和/或软件驱动。例如，电路可以体现在一个或多个半导体芯片中，或者体现在诸如印刷电路板等的基板支撑件上。构成块的电路可以由专用硬件实现，或者由处理器(例如，一个或多个编程的微处理器和相关电路)实现，或者由用于执行块的一些功能的专用硬件和用于执行块的其他功能的处理器的组合实现。在不脱离本发明构思的范围的情况下，实施例的每个块可以在物理上分成两个或更多个交互和分立的块。同样地，在不脱离本发明构思的范围的情况下，实施例的块可以在物理上组合成更复杂的块。
图1示出了根据本发明构思的实施例的存储器系统100的框图。参考图1，存储器系统100包括存储器设备110和控制器120。存储器设备110可以包括在断电时丢失数据的易失性存储器设备，例如像静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
存储器设备110还可以包括在断电时保留数据的非易失性存储器设备，例如像闪存、相变存储器、铁电存储器、磁存储器、电阻存储器等。存储器设备110可以用作包括存储器系统100的主机系统内的主存储设备或辅助存储设备。
存储器设备110可以从控制器120接收命令CMD和地址ADDR。存储器设备110可以与控制器120交换控制信号CTRL和数据“DATA”。存储器设备110可以基于命令CMD和控制信号CTRL访问地址ADDR指示的存储器单元。存储器设备110可以将数据“DATA”提供给控制器120以作为读取操作(即，访问操作)的结果，或可以针对写入操作(即，访问操作)从控制器120接收数据“DATA”。
存储器设备110包括存储器单元块111和外围块112。存储器单元块111可以包括存储器单元(例如，易失性存储器单元或非易失性存储器单元)。存储器单元可以按行和列布置。可以以各种尺寸的单元访问按行和列布置的存储器单元。对存储器单元的访问操作可以包括例如写入操作和读取操作。
外围块112被配置为访问存储器单元块111。外围块112包括读取与写入电平生成块113、写入块114和读取块115。读取与写入电平生成块113可以生成在对存储器单元块111的选择的区域中的选择的存储器单元执行读取操作(或作为读取操作的修改的检查操作)时所需的读取电平(或检查电平)。
例如，读取电平(或检查电平)可以包括在执行读取操作(或检查操作)时要施加到选择的存储器单元(例如，地址ADDR指示的存储器单元)的电压电平或电流电平(例如，电流量)。例如，可以在读取操作(或检查操作)期间将读取电平施加于选择的存储器单元的一行(或多行)。
此外，读取与写入电平生成块113可以生成在对存储器单元块111的选择的区域中的选择的存储器单元执行写入操作时所需的写入电平。例如，写入电平可以包括在执行写入操作时要施加到选择的存储器单元的电压电平或电流电平(例如，电流量)。例如，可以在写入操作期间将写入电平施加于选择的存储器单元的一行(或多行)。
写入块114可以通过将电压或电流施加(或偏置)到选择的存储器单元的列来对选择的存储器单元执行写入操作。例如，写入块114可以基于从控制器120发送的命令CMD(例如，写入命令)和控制信号CTRL将从控制器120发送的数据“DATA”写入地址ADDR指示的选择的存储器单元中。
读取块115可以通过感测选择的存储器单元的列的电压或电流来对选择的存储器单元执行读取操作。例如，读取块115可以基于从控制器120发送的命令CMD(例如，读取命令)和控制信号CTRL从地址ADDR指示的选择的存储器单元读取数据“DATA”，并且可以将读取的数据发送到控制器120。
控制器120可以允许存储器设备110执行写入操作或读取操作。控制器120可以将命令CMD和地址ADDR发送到存储器设备110。控制器120可以与存储器设备110交换控制信号CTRL和数据“DATA”。控制器120可以允许存储器设备110执行写入操作、读取操作或检查操作。
控制器120包括编码块121、解码块122和可靠性检查块123。编码块121可以对在写入操作期间控制器120要发送到存储器设备110的数据执行纠错编码。编码块121可以通过执行纠错编码来将奇偶校验添加到原始数据。奇偶校验可以包括一个或多个位，并且可以提供纠错功能。由编码块121编码的数据“DATA”可以被发送到存储器设备110。
解码块122可以对在读取操作期间控制器120从存储器设备110接收的数据“DATA”执行纠错解码。通过使用数据“DATA”的奇偶校验执行纠错解码，解码块122可以校正接收的数据“DATA”中的错误并且可以恢复原始数据。
可靠性检查块123可以控制存储器设备110和控制器120，使得存储器设备110执行检查操作。例如，可靠性检查块123可以允许控制器120生成针对检查操作的命令CMD、地址ADDR和控制信号CTRL。
在检查操作期间，存储器设备110的读取与写入电平生成块113可以生成与普通读取电平不同的检查电平。读取块115可以通过使用检查电平从由地址ADDR选择的存储器单元读取检查数据。例如，使用检查电平的读取操作可以是放大(或增加)错误数量的读取操作。
存储器设备110可以将检查数据作为数据“DATA”发送到控制器120。可靠性检查块123可以通过使用在检查操作期间从存储器设备110接收的检查数据来监视存储器设备110的劣化程度。因为检查数据包括放大的错误，所以可靠性检查块123可以以放大的分辨率监视劣化程度。
图2示出了根据本发明构思的实施例的存储器系统100的操作方法的流程图。参考图1和图2，在操作S110中，控制器120基于普通读取电平从存储器设备110的目标存储器单元读取第一数据。因为操作S110基于普通读取电平，所以操作S110可以对应于读取操作。作为第一数据读取的数据“DATA”可以包括原始数据和奇偶校验，并且原始数据和奇偶校验的一个或多个位可能由于错误而被损坏(例如，反转)。
在操作S120中，控制器120的解码块122对第一数据执行纠错解码以生成第二数据。例如，因为通过纠错解码来校正错误，所以第二数据可以对应于原始数据。
在操作S130中，控制器120基于检查读取电平从存储器设备110的目标存储器单元读取第三数据。因为操作S130基于检查读取电平，所以操作S130可以对应于检查操作。作为第三数据读取的数据“DATA”可以包括原始数据和奇偶校验，并且原始数据和奇偶校验的一个或多个位可能由于错误而被损坏(例如，反转)。第三数据可以表征为检查数据。
例如，因为基于与普通读取电平不同的检查读取电平来读取第三数据，所以第三数据的损坏的位的数量，即，错误位的数量可以大于第一数据的错误的数量。在操作S140中，控制器120的可靠性检查块123从第三数据移除奇偶校验以生成第四数据。例如，可靠性检查块123可以通过(无论是否存在错误)移除第三数据中的在与奇偶校验对应的位置处的位来生成第四数据。第四数据可以表征为第二检查数据，并且除没有奇偶校验之外对应于第三数据。
第四数据可以包括原始数据，并且原始数据的一个或多个位可能由于错误而被损坏(或反转)。也就是说，第四数据可以包括通过检查电平生成的错误。
在操作S150中，控制器120的可靠性检查块123将在操作S120中生成的第二数据与在操作S140中生成的第四数据进行比较。第二数据可以包括不包含错误的原始数据。第四数据可以包括包含通过检查电平生成的错误的原始数据。通过比较第二数据和第四数据，可靠性检查块123可以计算由于检查电平和读取电平之间的差而发生的错误的数量。
在操作S160中，控制器120的可靠性检查块123确定可靠性。例如，可靠性检查块123可以基于操作S150中的比较的结果来确定目标存储器单元或存储在目标存储器单元中的数据的可靠性。
图3示出了通过写入操作写入数据的存储器单元的状态的示例。取决于写入数据的存储器单元的种类，图3可以根据各种参数示出存储器单元的状态。例如，图3可以示出存储器单元的各种参数的状态，诸如存储器单元的晶体管的阈值电压和电阻值、以及在存储器单元的电容器中充电的电压。
为了简要描述，如图3的水平轴所示，假设以电阻值“R”的形式示出存储器单元的状态。在图3中，竖直轴表示存储器单元的数量。即，图3示出了根据电阻值“R”的存储器单元的分布。
参考图1和图3，在通过写入操作写入包括原始数据和奇偶校验的数据“DATA”时，存储器单元可以被分类为具有第一状态S1的第一存储器单元MC1和具有第二状态S2的第二存储器单元MC2。第一状态S1可以是低电阻状态，并且第二状态S2可以是高电阻状态。
在写入操作期间，将特定存储器单元从第一状态S1切换到第二状态S2的操作可以是置位操作(set operation)。在写入操作期间，将特定存储器单元从第二状态S2切换到第一状态S1的操作可以是复位操作(reset operation)。
在读取操作期间，可以使用普通电平电阻值ROL，其置于第一状态S1的第一存储器单元MC1的电阻值范围和第二状态S2的第二存储器单元MC2的电阻值范围之间。例如，可以将对应于普通电平电阻值ROL的普通读取电平(例如，电压或电流量)提供给选择的目标存储器单元的行。也就是说，普通读取电平可以被表征为可用于确定存储器单元是处于第一状态S1还是第二状态S2的存储器单元的编程的状态之间设置的读取阈值电平。
读取块115可以基于选择的目标存储器单元的列的电流量或电压来确定选择的目标存储器单元的电阻值是大于普通电平电阻值ROL还是小于普通电平电阻值ROL。当特定列的选择的目标存储器单元的电阻值小于普通电平电阻值ROL时，选择的目标存储器单元被确定为处于第一状态S1。当特定列的选择的目标存储器单元的电阻值大于普通电平电阻值ROL时，选择的目标存储器单元被确定为处于第二状态S2。
图4示出了图3的第一存储器单元MC1和第二存储器单元MC2或其中存储的数据劣化的示例。参考图1、图3和图4，随着图3的第一存储器单元MC1和第二存储器单元MC2或其中存储的数据劣化，第一存储器单元MC1和第二存储器单元MC2的电阻值范围可能偏离初始范围。
例如，被写入以具有第一状态S1的第一存储器单元MC1的电阻值的范围可以增加。第一存储器单元MC1中的一些的电阻值可能变得大于普通电平电阻值ROL，因此，具有大于普通电平电阻值ROL的电阻值的第一存储器单元MC1可能被异常地确定为第二存储器单元MC2。
被写入以具有第二状态S2的第二存储器单元MC2的电阻值的范围可以减小。第二存储器单元MC2中的一些的电阻值可能变得小于普通电平电阻值ROL，因此，具有小于普通电平电阻值ROL的电阻值的第二存储器单元MC2可能被异常地确定为第一存储器单元MC1。
异常确定的存储器单元可能在读取操作期间引起错误位。随着第一存储器单元MC1和第二存储器单元MC2或存储在第一存储器单元MC1和第二存储器单元MC2中的数据变得更差(换句话说，随着存储器单元和/或数据继续劣化)，错误位的数量可能增加。
在一个实施例中，诸如相变存储器或动态随机存取存储器的一些存储器设备的特征在于错误水平低。在相同的环境中，与任何其他不同类型的存储器设备相比，诸如相变存储器或动态随机存取存储器的低错误水平的存储器设备引起(即，生成或导致)更少的错误位。因此，与任何其他不同类型的存储器设备相比，低错误水平的存储器设备包括可校正更少的错误位的编码块121和解码块122。
通常，可以基于错误的数量来监视第一存储器单元MC1和第二存储器单元MC2、或存储在第一存储器单元MC1和第二存储器单元MC2中的数据的劣化程度。例如，随着错误的数量增加，可以确定第一存储器单元MC1和第二存储器单元MC2、或存储在第一存储器单元MC1和第二存储器单元MC2中的数据的劣化程度增加。
包括在低错误水平的存储器设备中的编码块121和解码块122校正少量错误位。因此，与任何其他不同类型的存储器设备相比，能够监视错误的数量增加的程度的范围(即，错误位的数量的范围)是窄的。也就是说，低错误水平的存储器设备可以被理解为具有用于监测劣化程度的低分辨率。
例如，解码块122可校正的错误位的数量可以是“4”。当在第一时间间隔期间重复执行读取操作时，从存储器设备110读取的数据“DATA”的错误位的数量可以是“3”。在第一时间间隔之后的第二时间间隔中，错误位的数量可以增加多达2位。
当错误位的数量增加多达2位时，存储器设备110的错误位可能超出解码块122可校正的范围。因此，在低错误水平的存储器设备中对监视错误位的数量存在限制。因此，由于错误位的数量改变，难以确定劣化程度。
图5示出了根据本发明构思的实施例的与在存储器系统100中的检查读取操作期间使用的检查电平对应的检查电平电阻值的示例。参考图1、图4和图5，可以选择第一检查电平电阻值RCL1和第二检查电平电阻值RCL2。
例如，第一检查电平电阻值RCL1可以小于普通电平电阻值ROL。当选择第一检查电平电阻值RCL1时，读取与写入电平生成块113可以生成与第一检查电平电阻值RCL1对应的第一检查电平。因为第一检查电平电阻值RCL1小于普通电平电阻值ROL，所以用作第一检查电平的电压可以小于普通读取电平的电压，并且用作第一检查电平的电流量可以大于普通读取电平的电流量。
例如，第二检查电平电阻值RCL2可以大于普通电平电阻值ROL。当选择第二检查电平电阻值RCL2时，读取与写入电平生成块113可以生成与第二检查电平电阻值RCL2对应的第二检查电平。因为第二检查电平电阻值RCL2大于普通电平电阻值ROL，所以用作第二检查电平的电压可以大于普通读取电平的电压，并且用作第二检查电平的电流量可以小于普通读取电平的电流量。
如图5所示，在使用第一检查电平电阻值RCL1时，与使用普通电平电阻值ROL的情况相比，异常确定为处于第二状态S2的第一存储器单元MC1中的存储器单元的数量增加。同样地，在使用第二检查电平电阻值RCL2时，与使用普通电平电阻值ROL的情况相比，异常确定为处于第一状态S1的第二存储器单元MC2中的存储器单元的数量增加。
通过使用第一检查电平电阻值RCL1和第二检查电平电阻值RCL2，即，通过使用读取与写入电平生成块113的第一检查电平和第二检查电平，与使用普通读取电平的情况相比，从第一存储器单元MC1和第二存储器单元MC2读取的数据的错误的数量增加(或放大)。
由于在第一存储器单元MC1和第二存储器单元MC2的分布形状相同的状态下使用不同的参考电平来确定第一存储器单元MC1和第二存储器单元MC2，所以检测到指示第一存储器单元MC1和第二存储器单元MC2的分布形状的特性(例如，劣化程度)且对应于放大的计数的错误。
具体地，如参考图2的操作S150所述，即使在检查读取操作期间发生其数量超出解码块122的可校正范围的错误，也可以通过与先前获得的原始数据(例如，在图2的操作S110和操作S120中获得的)进行比较来准确地确定错误的数量。因此，在不对分辨率进行限制的情况下，可以通过使用如上所述的第一和第二检查电平来确定存储器设备110或存储在存储器设备110中的数据的劣化程度。
例如，当在使用第一检查电平和第二检查电平的检查读取操作中检测到其数量大于第一阈值的错误时，可靠性检查块123可以确定目标存储器单元或存储在目标存储器单元中的数据的可靠性低(或劣化程度高)。
控制器120可以通过执行读取存储在目标存储器单元中的数据并将读取的数据存储在任何其他存储器单元中的收回(reclaim)操作、或通过执行读取存储在目标存储器单元中的数据并将读取的数据重写到目标存储器单元中的刷新操作，来恢复可靠性。
例如，当目标存储器单元被物理磨损并且因此确定目标存储器单元的可靠性低时，控制器120可以将目标存储器单元设置为坏存储器单元并且可以将对应于目标存储器单元的存储区域设置为坏区域。控制器120可以禁止访问坏区域或坏存储器单元。
图6示出了根据本发明构思的实施例的添加与存储器系统100中的检查读取操作中使用的检查电平对应的附加检查电平电阻值的示例。参考图1、图5和图6，除了第一检查电平电阻值RCL1和第二检查电平电阻值RCL2之外，还可以另外选择第三检查电平电阻值RCL3和第四检查电平电阻值RCL4。
例如，第三检查电平电阻值RCL3可以小于第一检查电平电阻值RCL1。当选择第三检查电平电阻值RCL3时，读取与写入电平生成块113可以生成与第三检查电平电阻值RCL3对应的第三检查电平。因为第三检查电平电阻值RCL3小于第一检查电平电阻值RCL1，所以用作第三检查电平的电压可以小于第一检查电平的电压，并且用作第三检查电平的电流量可以大于第一检查电平的电流量。
例如，第四检查电平电阻值RCL4可以大于第二检查电平电阻值RCL2。当选择第四检查电平电阻值RCL4时，读取与写入电平生成块113可以生成与第四检查电平电阻值RCL4对应的第四检查电平。因为第四检查电平电阻值RCL4大于第二检查电平电阻值RCL2，所以用作第四检查电平的电压可以大于第二检查电平的电压，并且用作第四检查电平的电流量可以小于第二检查电平的电流量。
在一个实施例中，控制器120可以指引或指示存储器设备110以普通读取电平对目标存储器单元执行读取操作。之后，控制器120可以指引存储器设备110以第一检查电平和第二检查电平对同一目标存储器单元执行检查操作。之后，控制器120可以指引存储器设备110以第三检查电平和第四检查电平对同一目标存储器单元执行检查操作。
控制器120还可以检测通过使用每个检查电平检测到的错误的数量以及通过使用不同的检查电平检测到的错误的数量的变化。例如，控制器120的可靠性检查块123可以将对应于第一检查电平的第一错误的数量和对应于第三检查电平的第三错误的数量进行比较。
可靠性检查块123可以基于第一错误的数量与第三错误的数量之间的差来确定目标存储器单元或数据的可靠性(或劣化程度)。例如，当计算的差大于第二阈值时，控制器120可以确定目标存储器单元或数据的可靠性低(或劣化程度高)。
同样地，控制器120的可靠性检查块123可以将对应于第二检查电平的第二错误的数量和对应于第四检查电平的第四错误的数量进行比较。可靠性检查块123可以基于第二错误的数量与第四错误的数量之间的差来确定目标存储器单元或数据的可靠性(或劣化程度)。例如，当计算的差大于第三阈值时，控制器120可以确定目标存储器单元或数据的可靠性低(或劣化程度高)。
在图6中示出一个示例，控制器120从普通电平电阻值ROL朝向低电阻值执行两次检查操作，并且从普通电平电阻值ROL朝向高电阻值执行两次检查操作。然而，对相同目标存储器单元执行的检查操作的次数不限于以上描述。也就是说，可以对相同目标存储器单元执行更多次数的检查操作。而且，当执行检查操作时，在低电阻方向上执行的检查操作的次数和在高电阻方向上执行的检查操作的数量可能不对称。
图7示出了对存储器系统100中的目标存储器单元执行写入操作的示例。参考图1和图7，控制器120可以通过命令CMD和控制信号CTRL请求对存储器设备110的写入操作。控制器120可以通过地址ADDR指定将对其执行写入操作的目标存储器单元。
在操作S210中，控制器120的编码块121对要写入存储器设备110中的原始数据执行纠错编码，并生成奇偶校验。控制器120将包括原始数据和奇偶校验的数据“DATA”发送到存储器设备110。
存储器设备110的外围块112的读取与写入电平生成块113生成写入电平，并将写入电平提供给存储器单元块111的目标存储器单元。在操作S220中，存储器设备110的外围块112的写入块114将包括原始数据和奇偶校验的数据“DATA”写入存储器单元块111的目标存储器单元中。
图8示出了对存储器系统100中的目标存储器单元执行读取操作的示例。参考图1和图8，控制器120可以通过命令CMD和控制信号CTRL请求存储器设备110的读取操作。控制器120可以通过地址ADDR指定将对其执行读取操作的目标存储器单元。
在操作S230中，存储器设备110的外围块112的读取与写入电平生成块113生成普通读取电平，并将普通读取电平提供给存储器单元块111的目标存储器单元。在操作S240中，读取块115从存储器单元块111的目标存储器单元读取数据。
在操作S250中，读取块115将读取操作的结果作为数据“DATA”发送到控制器120。从存储器设备110发送到控制器120的数据“DATA”可以包括原始数据和奇偶校验，并且原始数据和奇偶校验的一部分可能是错误位。
在操作S260中，控制器120的解码块122对数据“DATA”执行纠错解码以校正错误位。纠错后的数据可以存储在控制器120内部或外部的缓冲器中，并且可以由可靠性检查块123引用以监视可靠性(或劣化程度)，如参考图2中的操作S160所述。
图9示出了对存储器系统100中的目标存储器单元执行检查操作的示例。参考图1和图9，控制器120可以通过命令CMD和控制信号CTRL请求对存储器设备110的检查操作。控制器120可以通过地址ADDR指定将对其执行检查操作的目标存储器单元。
在操作S270中，存储器设备110的外围块112的读取与写入电平生成块113生成检查电平并将检查电平提供给存储器单元块111的目标存储器单元。在操作S280中，读取块115从存储器单元块111的目标存储器单元读取数据。
在操作S290中，读取块115将读取操作的结果作为数据“DATA”发送到控制器120。从存储器设备110发送到控制器120的数据“DATA”可以包括原始数据和奇偶校验。并且原始数据和奇偶校验的一部分可能是错误位。这种读取操作的结果可以表征为检查数据。
在不经过解码块122的情况下执行检查操作。也就是说，表征为检查数据的读取操作的结果被传递到可靠性检查块123而没有纠错解码。可靠性检查块123可以从在检查操作中接收的数据“DATA”中移除奇偶校验。移除奇偶校验后的数据可以包括原始数据，并且原始数据可能包括错误位。
如参考图2的操作S150和操作S160所述，可靠性检查块123将在图8的读取操作期间获得的原始数据和在图9的检查操作期间获得的包含错误的原始数据进行比较。可靠性检查块123可以基于比较的结果确定在检查操作中发生的错误的数量，并且可以确定目标存储器单元或存储在目标存储器单元中的数据的可靠性(或劣化程度)。
图10示出了根据本发明构思的实施例的存储器系统100执行检查操作的示例的流程图。参考图1和图10，在操作S310中，存储器系统100或控制器120对从存储器设备110的存储器单元块111的存储器单元中选择的存储器单元执行写入或读取操作。
在操作S320中，控制器120确定是否满足检查条件。当不满足检查条件时(操作S320中的否)，不执行检查操作，并且处理结束。当满足检查条件时(操作S320中的是)，在操作S330中，控制器120针对检查操作选择目标存储器单元。在操作S340中，控制器120对目标存储器单元执行检查操作。之后，处理结束。
在一个实施例中，检查条件可以是时段的到达。也就是说，控制器120可以周期性地执行检查操作。该时段可以包括时间段、基于读取操作的次数的时段、或基于对存储器设备110的访问次数的时段。作为另一示例，检查条件可以是特定时间。也就是说，控制器120可以在诸如预留时间或午夜的特定时间执行检查操作。
作为另一示例，检查条件可以是随机间隔。控制器120可以对下述项进行计数：关于存储器设备110的读取操作的次数、写入操作的次数、或读取操作和写入操作的累积(即，总计或总共)访问计数。当计数达到阈值时，控制器120可以执行检查操作。在执行检查操作之后，控制器120可以将计数初始化。而且，控制器120可以生成随机数，并且可以选择生成的随机数作为新的阈值。
在一个实施例中，目标存储器单元可以是在读取操作期间选择的存储器单元。例如，如参考图8所述，在对选择的存储器单元执行读取操作之后，可以满足检查条件。控制器120可以对相同存储器单元执行检查操作，而不执行单独的读取操作。
作为另一示例，目标存储器单元可以是与在读取操作中选择的存储器单元邻近的存储器单元。例如，如参考图8所述，在对选择的存储器单元执行读取操作之后，可以满足检查条件。控制器120可以通过如参考图8所述那样对与选择的存储器单元邻近的相邻存储器单元执行读取操作来获得无错误的原始数据。之后，控制器120可以以参考图9所述的方式对相同的相邻存储器单元执行检查操作。
作为另一示例，可以从存储器单元块111的存储器单元中随机选择针对检查操作的目标存储器单元。对于另一示例，当满足检查条件时，控制器120可以执行下述擦洗(scrub)操作：其选择存储器单元块111的所有存储器单元作为目标存储器单元，并对选择的存储器单元执行检查操作。也就是说，目标存储器单元可以是包括选择的存储器单元的区域中的存储器单元。
在一个实施例中，如参考图5和图6所述，控制器120可以通过使用两个或更多个检查电平对相同目标存储器单元执行两次或更多次检查操作。
图11示出了根据本发明构思的实施例的存储器系统100确定存储器设备110的可靠性(或劣化程度)的示例的流程图。参考图1和图11，在操作S410中，控制器120对目标存储器单元执行检查操作。例如，如参考图5和图6所述，控制器120可以通过使用两个或更多个检查电平对目标存储器单元执行两次或更多次检查操作。
在S420中，控制器120确定目标存储器单元的数据是否具有低可靠性。当目标存储器单元的数据不具有低可靠性时(操作S420中的否)，处理结束。当目标存储器单元的数据具有低可靠性时(操作S420中的是)，执行操作S430。
在操作S430中，控制器120对包括目标存储器单元的目标区域的存储器单元执行检查操作。也就是说，控制器120可以确定包括目标存储器单元的更多存储器单元的数据的可靠性。换句话说，检查操作被扩展到包括包含目标存储器单元的更大数量的存储器单元的目标区域。也就是说，目标区域包括目标存储器单元和除目标存储器单元之外的附加存储器单元。
在操作S440中，控制器120确定目标区域的存储器单元的数据是否具有低可靠性。当目标区域的存储器单元的所有数据具有低可靠性时(操作S440中的是)，可以将目标区域确定为包括已经劣化且变得更糟以及已经磨损的存储器单元。在操作S450中，控制器120执行下述收回操作：其将目标区域的数据移到任何其他存储器单元并将目标区域设置为坏区域。
当目标区域的存储器单元的部分数据(例如，给定比率或更高的数据)不具有低可靠性时(操作S440中的否)，可以确定目标区域的存储器单元没有劣化并且没有磨损，并且目标区域的存储器单元的数据没有变得更糟。在操作S460中，控制器120刷新目标存储器单元的数据(或具有低可靠性的目标区域的数据)。
图12示出了根据本发明构思的其他实施例的存储器系统200的框图。参考图12，存储器系统200包括存储器设备210和控制器220。
存储器设备210包括存储器单元块211和外围块212。外围块212包括读取与写入电平生成块213、写入块214和读取块215。外围块212的配置和操作与图1的外围块112的配置和操作相同。因此，在下文中将省略与外围块212相关联的附加描述以避免冗余。
与图1的存储器单元块111相比，存储器单元块211包括监视存储器单元216。监视存储器单元216可以从存储器单元块211的存储器单元中被选择，并且可以被分配用于检查操作。
控制器120包括编码块221、解码块222、可靠性检查块223和存储器224。编码块221、解码块222和可靠性检查块223的配置和操作分别与图1的编码块121、解码块122和可靠性检查块123的配置和操作相同。因此，在下文中将省略编码块221、解码块222和可靠性检查块223的附加描述以避免冗余。
控制器220可以在存储器224中存储写入监视存储器单元216中的模式数据。例如，存储器224可以包括非易失性存储装置，并且模式数据可以在制造存储器系统200时被存储在存储器224中。也就是说，模式数据可以表征为预定的模式数据，该预定的模式数据在制造存储器系统200时被指定以及在存储器系统200的寿命期间可用于比较目的。
作为另一示例，模式数据可以存储在存储器单元块211的存储器单元当中的其可靠性安全(secure)的安全存储器单元中。当向存储器系统200供电时，读取块215可以从安全存储器单元读取模式数据。控制器220可以将从存储器设备210发送的模式数据存储在存储器224中。
也就是说，写入监视存储器单元216中的数据可以存储在存储器224中，因此，控制器220可以预先知道初始写入监视存储器单元216中的数据(即，模式数据)。
另外，控制器220可以在存储器224中存储监视存储器单元216的地址以及与监视存储器单元216配对的存储器单元(例如，普通存储器单元)的地址。如上所述，可以在制造存储器系统200时或者当向存储器系统200供电时将地址存储在存储器224中。
图13示出了根据本发明构思的实施例的存储器系统200的操作方法的流程图。参考图13，在操作S510中，控制器120基于外部主机设备(未示出)的请求或内部调度对存储器设备210的存储器单元执行读取操作。例如，针对读取操作的存储器单元可以与监视存储器单元216配对。可以参考存储器224确定存储器单元是否与监视存储器单元216配对。
在对与监视存储器单元216配对的存储器单元执行读取操作之后，在操作S520中，控制器220同样对监视存储器单元216执行读取操作。当对监视存储器单元216执行读取操作时，由于操作S510中的读取操作而在普通存储器单元中发生的劣化(或磨损)可能同样在监视存储器单元中发生。
在操作S530中，控制器120基于外部主机设备的请求或内部调度对存储器设备210的存储器单元执行写入操作。例如，针对写入操作的存储器单元可以与监视存储器单元216配对。可以参考存储器224确定存储器单元是否与监视存储器单元216配对。
在对与监视存储器单元配对的存储器单元执行写入操作之后，在操作S540中，控制器220对监视存储器单元216执行重写操作。重写操作包括将监视存储器单元216的数据写入至初始状态，并将存储在存储器224中的模式数据写入监视存储器单元216中。
当对监视存储器单元216执行重写操作时，由于操作S530中的写入操作而在普通存储器单元中发生的劣化(或磨损)可能同样在监视存储器单元216中发生，或者可能相对大地(relatively greatly)在监视存储器单元216中发生。
基于操作S510至操作S540，监视存储器单元216的劣化程度(或磨损程度)可以跟踪普通存储器单元的劣化程度(或磨损程度)。当对监视存储器单元216执行检查操作时，可以预测普通存储器单元的劣化程度(或磨损程度)。因此，在操作S550中，在执行检查操作时，可以选择监视存储器单元216作为目标存储器单元。
在选择监视存储器单元216作为目标存储器单元的情况下，关于监视存储器单元216可以省略参考图8描述的普通读取操作。可以从存储在存储器224中的模式数据中获得存储在监视存储器单元中的原始数据。
可以通过对监视存储器单元216执行检查操作、从作为检查操作的结果获得的数据中移除奇偶校验、以及对移除奇偶校验后的数据和存储在存储器224中的模式数据进行比较，来计算通过检查操作生成的错误的数量。可以基于错误的数量来确定存储器单元块211的存储器单元或数据的可靠性(或劣化程度)。
在一个实施例中，当首次对与监视存储器单元216配对的普通存储器单元执行写入操作时，控制器220可以首次将模式数据写入监视存储器单元216中。
图14示出了监视存储器单元和与监视存储器单元配对的普通存储器单元的示例。参考图12和14，存储器单元块211的存储器单元MC可以按行和列布置。可以将特定行的存储器单元指定为第一监视存储器单元和第二监视存储器单元。例如，控制器220可以通过将第一和第二监视存储器单元的地址存储在存储器224中来指定第一和第二监视存储器单元。
可以将特定行的存储器单元指定为与第一和第二监视存储器单元配对的第一和第二存储器单元。例如，控制器220可以通过将第一和第二存储器单元的地址存储在存储器224中来指定第一和第二存储器单元。
监视存储器单元可以遍布存储器单元MC被分布和安置(distributed anddisposed across the memory cells MC)，以使得易于跟踪普通存储器单元的劣化(或磨损)。监视存储器单元与普通存储器单元的对的数量可以是两个或更多个。
在一个实施例中，当满足特定条件时，控制器220可以再次指定要与监视存储器单元配对的普通存储器单元。例如，当存储器系统200被初始化时或响应于用于请求重新配对的命令，控制器220可以再次指定要与监视存储器单元配对的普通存储器单元。
在一个实施例中，当满足特定条件时，控制器220可以再次指定监视存储器单元。例如，当存储器系统200被初始化时或响应于用于请求重新分配的命令，控制器220可以再次指定监视存储器单元。
如上所述，根据本发明构思的实施例的存储系统100或200可以通过使用检查电平执行检查操作来放大读取错误。通过放大读取错误，存储器系统100或200可以以更高的分辨率确定存储器单元或存储在存储器单元中的数据的可靠性(或劣化程度)。
可以对要通过写入操作或读取操作访问的选择的存储器单元或对与选择的存储器单元相关联的存储器单元执行检查操作。作为另一示例，可以对为检查操作指定的监视存储器单元执行检查操作。
已经使用术语“第一”、“第二”、“第三”等描述了存储器系统100和200的组件。然而，术语“第一”、“第二”、“第三”等可以仅用于将组件彼此区分开，并且不应限制本发明概念。例如，术语“第一”、“第二”、“第三”等不涉及任何形式的顺序或数字含义。
通过使用块来描述根据本发明构思的实施例的组件。这些块可以用各种硬件设备实现，例如像集成电路、专用IC(ASIC)、现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。这些块可以是例如在硬件设备中驱动的固件、诸如应用的软件、或硬件设备与软件的组合。而且，这些块可以包括利用集成电路中的半导体元件实现的电路或知识产权(IP)。
根据本发明构思的实施例，半导体存储器系统可以对半导体存储器设备执行检查读取操作以放大错误的数量。通过放大和监视错误的数量，提供了以高分辨率和高准确度监视半导体存储器设备或存储在半导体存储器设备中的数据的劣化的存储器系统、以及存储器系统的操作方法。
尽管已经参考本发明构思的示例性实施例描述了本发明构思，但是对于本领域普通技术人员而言应清楚，在不脱离如所附权利要求中阐述的本发明构思的精神和范围的情况下，可以对其进行各种改变和修改。

Claims (19)

1.一种存储器系统，包括：
包括存储器单元的存储器设备；以及
控制器，被配置为对存储器设备执行写入操作、读取操作和检查操作，
其中，在检查操作期间，控制器还被配置为：
控制存储器设备以通过使用检查电平从存储器单元中的目标存储器单元获取检查数据，其中检查电平与用于执行读取操作的每个预期的读取电平不同，
将检查数据与存储在目标存储器单元中的原始数据进行比较以提供比较结果，以及
基于比较结果确定目标存储器单元或检查数据的可靠性。
2.根据权利要求1所述的存储器系统，其中，目标存储器单元存储原始数据和纠错奇偶校验，以及
控制器被配置为从检查数据中移除与纠错奇偶校验对应的部分以生成第二检查数据，并将第二检查数据与原始数据进行比较。
3.根据权利要求2所述的存储器系统，其中，控制器被配置为不对检查数据执行纠错解码。
4.根据权利要求1所述的存储器系统，其中，在检查操作期间，控制器还被配置为：
控制存储器设备以通过使用普通读取电平从目标存储器单元读取第一数据；以及
对第一数据执行纠错解码以获得原始数据。
5.根据权利要求1所述的存储器系统，其中，控制器被配置为周期性地从存储器单元中选择目标存储器单元，然后对目标存储器单元执行检查操作。
6.根据权利要求1所述的存储器系统，其中，控制器被配置为在特定时间从存储器单元中选择目标存储器单元，然后对目标存储器单元执行检查操作。
7.根据权利要求1所述的存储器系统，其中，控制器被配置为以随机间隔从存储器单元中选择目标存储器单元，然后对目标存储器单元执行检查操作。
8.根据权利要求1所述的存储器系统，其中，在对从存储器单元中选择的所选存储器单元执行写入操作和读取操作中的任一者之后，控制器被配置为将选择的存储器单元指定为针对检查操作的目标存储器单元。
9.根据权利要求1所述的存储器系统，其中，在对从存储器单元中选择的所选存储器单元执行写入操作和读取操作中的任一者之后，控制器被配置为将与选择的存储器单元邻近的存储器单元指定为针对检查操作的目标存储器单元。
10.根据权利要求1所述的存储器系统，其中，在对从存储器单元中选择的所选存储器单元执行写入操作和读取操作中的任一者之后，控制器被配置为将包括选择的存储器单元的特定区域中的存储器单元指定为针对检查操作的目标存储器单元。
11.根据权利要求1所述的存储器系统，其中，控制器被配置为针对检查操作随机指定存储器单元中的目标存储器单元。
12.根据权利要求1所述的存储器系统，其中，检查电平包括第一检查电平和第二检查电平，并且检查数据包括第一检查数据和第二检查数据，以及
控制器被配置为通过使用第一检查电平以及通过使用第二检查电平从目标存储器单元获取第一检查数据和第二检查数据，其中第一检查电平低于在对目标存储器单元执行读取操作时使用的普通读取电平，以及第二检查电平高于普通读取电平。
13.根据权利要求12所述的存储器系统，其中，当第一检查数据与原始数据之间的第一差以及第二检查数据与原始数据之间的第二差之一大于阈值时，控制器被配置为确定目标存储器单元或存储在目标存储器单元中的检查数据的可靠性低。
14.根据权利要求1所述的存储器系统，其中，检查电平包括第一检查电平和第二检查电平，并且检查数据包括第一检查数据和第二检查数据，以及
其中，控制器被配置为通过使用第一检查电平以及通过使用第二检查电平从目标存储器单元读取第一检查数据和第二检查数据，其中第一检查电平低于在对目标存储器单元执行读取操作时使用的普通读取电平，以及第二检查电平低于第一检查电平。
15.一种存储器系统，包括：
包括存储器单元和监视存储器单元的存储器设备；以及
控制器，被配置为对存储器设备执行写入操作、读取操作和检查操作，
其中，在检查操作期间，控制器还被配置为：
控制存储器设备以通过使用检查电平从监视存储器单元获取检查数据，其中检查电平与用于执行读取操作的每个预期的读取电平不同，
将检查数据与存储在监视存储器单元中的原始数据进行比较以提供比较结果，以及
基于比较结果确定存储器单元或存储在存储器单元中的检查数据的可靠性。
16.根据权利要求15所述的存储器系统，其中，控制器还被配置为：
将从存储器单元中选择的所选存储器单元与监视存储器单元配对；以及
对选择的存储器单元执行读取操作。
17.根据权利要求16所述的存储器系统，其中，控制器还被配置为在对选择的存储器单元执行写入操作之后对监视存储器单元执行重写操作。
18.根据权利要求15所述的存储器系统，其中，控制器还被配置为将预定的模式数据写入监视存储器单元中。
19.一种存储器系统的操作方法，该存储器系统包括具有存储器单元的存储器设备和控制存储器设备的控制器，所述方法包括：
在存储器设备处对存储器单元中的目标存储器单元执行读取操作或写入操作；
在控制器处基于读取操作或写入操作的结果确定目标存储器单元的可靠性；以及
当目标存储器单元的可靠性被确定为低时，在存储器设备处对目标存储器单元执行检查操作，其中，检查操作包括：
在存储器设备处通过施加检查电平到目标存储器单元来获取检查数据，其中检查电平与用于执行读取操作的每个预期的读取电平不同，以及
在控制器处将检查数据与存储在目标存储器单元中的原始数据进行比较。
CN201911225753.1A 2018-12-11 2019-12-04 存储器系统和存储器系统的操作方法 Active CN111312324B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180159269A KR20200071916A (ko) 2018-12-11 2018-12-11 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2018-0159269 2018-12-11

Publications (2)

Publication Number Publication Date
CN111312324A CN111312324A (zh) 2020-06-19
CN111312324B true CN111312324B (zh) 2024-04-02

Family

ID=70858797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911225753.1A Active CN111312324B (zh) 2018-12-11 2019-12-04 存储器系统和存储器系统的操作方法

Country Status (4)

Country Link
US (1) US11188415B2 (zh)
KR (1) KR20200071916A (zh)
CN (1) CN111312324B (zh)
DE (1) DE102019123522A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112015342B (zh) * 2020-08-27 2023-08-18 优刻得科技股份有限公司 一种io调度系统和调度方法以及相应的电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107767919A (zh) * 2016-08-17 2018-03-06 三星电子株式会社 半导体存储器设备、包括其的存储器系统及操作其的方法
CN108335715A (zh) * 2017-01-18 2018-07-27 爱思开海力士有限公司 非易失性存储器件及其操作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866511B2 (ja) 2000-12-22 2007-01-10 東芝マイクロエレクトロニクス株式会社 不揮発性メモリ
JP4421925B2 (ja) * 2004-03-30 2010-02-24 三星電子株式会社 不揮発性半導体記憶装置
US20070283095A1 (en) * 2006-06-06 2007-12-06 Alcor Micro, Corp. Method to access storage device through universal serial bus
KR101437123B1 (ko) 2008-04-01 2014-09-02 삼성전자 주식회사 메모리 시스템 및 그것의 마모도 관리 방법
KR100998944B1 (ko) 2008-12-26 2010-12-09 주식회사 하이닉스반도체 피램의 라이트 드라이버 회로
JP5544712B2 (ja) * 2008-12-26 2014-07-09 富士通株式会社 メモリの寿命検出装置及び方法
KR20110107190A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 저항성 메모리의 마모 셀 관리 방법 및 장치
US9141536B2 (en) 2011-11-04 2015-09-22 Intel Corporation Nonvolatile memory wear management
US9362003B2 (en) * 2012-03-09 2016-06-07 Sandisk Technologies Inc. System and method to decode data subject to a disturb condition
TWI498911B (zh) 2012-12-04 2015-09-01 Phison Electronics Corp 記憶體管理方法、記憶體控制器與記憶體儲存裝置
KR102142590B1 (ko) * 2014-06-16 2020-08-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
DE102014115885B4 (de) 2014-10-31 2018-03-08 Infineon Technologies Ag Funktionstüchtigkeitszustand von nicht-flüchtigem Speicher
US9612958B1 (en) 2015-06-18 2017-04-04 Crossbar, Inc. Wear leveling and improved efficiency for a non-volatile memory device
KR20170060263A (ko) * 2015-11-24 2017-06-01 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102633091B1 (ko) * 2016-09-19 2024-02-06 삼성전자주식회사 메모리 셀의 에러 확인 기능을 갖는 메모리 장치 및 이를 포함하는 메모리 모듈
KR20180086816A (ko) * 2017-01-23 2018-08-01 에스케이하이닉스 주식회사 사전-검사된 에러율에 따른 적응형 에러정정을 수행하는 메모리장치 및 전자장치와, 메모리장치의 동작방법
KR20190018323A (ko) * 2017-08-14 2019-02-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107767919A (zh) * 2016-08-17 2018-03-06 三星电子株式会社 半导体存储器设备、包括其的存储器系统及操作其的方法
CN108335715A (zh) * 2017-01-18 2018-07-27 爱思开海力士有限公司 非易失性存储器件及其操作方法

Also Published As

Publication number Publication date
US11188415B2 (en) 2021-11-30
CN111312324A (zh) 2020-06-19
DE102019123522A1 (de) 2020-06-18
US20200183777A1 (en) 2020-06-11
KR20200071916A (ko) 2020-06-22

Similar Documents

Publication Publication Date Title
TWI579844B (zh) 記憶體器件之更新與資料清理方法以及其裝置
US10657014B2 (en) Methods for monitoring and managing memory devices
US7778070B2 (en) Memory with dynamic redundancy configuration
CN1329830C (zh) 在非易失性存储器中存储数据的方法
KR100714487B1 (ko) 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법
KR20190137281A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US20050083726A1 (en) Soft errors handling EEPROM devices
US8238169B2 (en) Method and apparatus for restoring data in a non-volatile memory
US8737125B2 (en) Aggregating data latches for program level determination
US20160026533A1 (en) Apparatus including refresh controller controlling refresh operation responsive to data error
KR102258905B1 (ko) 반도체 장치 및 그 동작 방법
EP3098816B1 (en) Data integrity check within a data processing system
TW201611018A (zh) 非揮發性記憶體裝置進行耗損管理之方法
KR20220094489A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
WO2015013153A2 (en) Self-identifying memory errors
US11682468B2 (en) Method and system for replacement of memory cells
US10545810B2 (en) Method and apparatus for monitoring non-volatile memory read errors using background media scan
TW202230358A (zh) 半導體記憶體元件以及操作半導體記憶體元件之方法
CN115620798A (zh) 用于强制错误检查和清除读出的设备、系统和方法
CN116959547A (zh) 用于每行错误擦除信息寄存器的设备、系统和方法
KR20190087180A (ko) 데이터 에러를 검출 및 보정하는 메모리 장치, 및 그의 동작방법
CN111312324B (zh) 存储器系统和存储器系统的操作方法
KR102468710B1 (ko) 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
JP6306548B2 (ja) メモリー管理回路、記憶装置、メモリー管理方法、及びメモリー管理プログラム
CN116959538A (zh) 用于每行错误擦除信息的设备、系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant