CN111308818A - 像素阵列基板 - Google Patents

Abstract

本发明提供一种像素阵列基板，包括第一触控信号线、多个像素结构、第一数据线、第二数据线、第一连接图案、第二连接图案及触控电极。第一触控信号线具有第一部、第二部和桥接部。多个像素结构包括第一像素结构及第二像素结构。第一像素结构及第二像素结构分别位于第一触控信号线的第一侧及第二侧。第一数据线及第二数据线分别位于第一触控信号线的第二侧及第一侧。第一连接图案电性连接至第一数据线和第一像素结构。第二连接图案电性连接至第二数据线和第二像素结构。第一触控信号线的桥接部跨越第一连接图案和第二连接图案。

Description

像素阵列基板

技术领域

本发明是涉及一种像素阵列基板，尤其涉及包括触控电极的一种像素阵列基板。

背景技术

在现今的信息社会下，人们对电子产品的依赖性与日俱增。为了达到更便利、体积更轻巧化以及更人性化的目的，许多信息产品已由传统的键盘或鼠标等输入装置，转变为使用触控面板作为输入装置，其中兼具触控与显示功能的触控显示面板更是现今流行的产品之一。为使触控显示面板薄型化，可将触控电极整合于触控显示面板的像素阵列基板。然而，如何使像素阵列基板兼具优良的电性及触控功能实为一大课题。

发明内容

本发明提供一种像素阵列基板，电性佳且具有触控功能。

本发明的像素阵列基板，包括基底、第一触控信号线、多个像素结构、第一数据线、第二数据线、第一连接图案、第二连接图案及触控电极。第一触控信号线设置于基底上，且具有相对的第一侧和第二侧。第一触控信号线具有第一部、第二部和桥接部。多个像素结构的每一个包括有源元件、延伸图案以及像素电极。有源元件具有第一端、第二端及控制端。延伸图案电性连接至有源元件的第二端。像素电极电性连接至延伸图案。多个像素结构包括第一像素结构及第二像素结构。第一像素结构位于第一触控信号线的第一侧，且第二像素结构位于第一触控信号线的第二侧。第一数据线位于第一触控信号线的第二侧，且第二数据线位于第一触控信号线的第一侧。第一连接图案电性连接至第一数据线和第一像素结构的有源元件的第一端。第二连接图案电性连接至第二数据线和第二像素结构的有源元件的第一端。第一触控信号线的桥接部跨越第一连接图案和第二连接图案，以电性连接第一触控信号线的第一部与第一触控信号线的第二部。

本发明的有益效果在于，本发明提供的像素阵列基板，电性佳且具有触控功能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为本发明一实施例的像素阵列基板的俯视示意图。

图2示出图1的像素阵列基板的一个像素结构。

图3为本发明一实施例的像素阵列基板的剖面示意图。

图4为本发明一实施例的像素阵列基板的局部的放大示意图。

图5为本发明一实施例的像素阵列基板的剖面示意图。

图6为本发明一实施例的像素阵列基板的剖面示意图。

图7为本发明另一实施例的像素阵列基板的俯视示意图。

图8示出图7的像素阵列基板的一个像素结构。

图9为本发明一实施例的像素阵列基板的剖面示意图。

图10为本发明一实施例的像素阵列基板的剖面示意图。

附图标记说明如下：

10、10A：像素阵列基板

110：基底

122：延伸图案

124-1：第一连接图案

124-2：第二连接图案

124-3：第三连接图案

124-4：第四连接图案

130：像素电极

130a、152a：狭缝

140：绝缘层

141、142、143、144：接触窗

150：触控电极

152：共用电极

154：桥接图案

DL：数据线

DL1：第一数据线

DL2：第二数据线

DL3：第三数据线

GI：栅绝缘层

PX：像素结构

PX1：第一像素结构

PX2：第二像素结构

PX3：第三像素结构

PX4：第四像素结构

PX5：第五像素结构

PX6：第六像素结构

PX7：第七像素结构

PX8：第八像素结构

R：局部

SL：扫描线

SL1：第一扫描线

SL2：第二扫描线

SL3：第三扫描线

SL4：第四扫描线

T：有源元件

Ta：第一端

Tb：第二端

Tc：控制端

Td：半导体图案

TL：触控信号线

TL1：第一触控信号线

TL1a、TL2a：第一部

TL1b、TL2b：第二部

TL1c：桥接部

TL2：第二触控信号线

TL2c：弯曲部

x：第一方向

y：第二方向

Ι-Ι’、П-П’、III-III’、IV-IV’、V-V’、VI-VI’、VII-VII’：剖线

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可为二元件间存在其它元件。

本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

图1为本发明一实施例的像素阵列基板10的俯视示意图。

图2示出图1的像素阵列基板10的一个像素结构PX。

图3为本发明一实施例的像素阵列基板10的剖面示意图。图3对应图2的剖线Ι-Ι’。

图4为本发明一实施例的像素阵列基板10的局部的放大示意图。图4对应图1的局部R。

图5为本发明一实施例的像素阵列基板10的剖面示意图。图5对应图4的剖线П-П’。

图6为本发明一实施例的像素阵列基板10的剖面示意图。图6对应图1的剖线III-III’及剖线IV-IV’。

图1、图2及图4省略图5及图6的绝缘层140的接触窗141、142、143。

请参照图1及图2，像素阵列基板10包括基底110以及设置于基底110上的多个像素结构PX。基底110用以承载像素阵列基板10的元件。举例而言，在本实施例中，基底110的材质可以是玻璃、石英、有机聚合物、或是不透光/反射材料(例如：晶片、陶瓷或其它可适用的材料)或是其它可适用的材料。

请参照图2及图3，每一像素结构PX包括有源元件T、延伸图案122及像素电极130。具体而言，在本实施例中，有源元件T可包括薄膜晶体管，薄膜晶体管具有控制端Tc、栅绝缘层GI、半导体图案Td、第一端Ta及第二端Tb，其中栅绝缘层GI设置于控制端Tc与半导体图案Td之间，且第一端Ta及第二端Tb分别电性连接至半导体图案Td的不同两区。在本实施例中，控制端Tc可选择性地设置于半导体图案Td的下方，而所述薄膜晶体管可以是底部栅极型薄膜晶体管(bottom gate TFT)。然而，本发明不限于此，根据其它实施例，所述薄膜晶体管也可以是顶部栅极型薄膜晶体管(top gate TFT)或其它型式的薄膜晶体管。

延伸图案122电性连接至有源元件T。具体而言，在本实施例中，延伸图案122电性连接至有源元件T的第二端Tb且由第二端Tb延伸至半导体图案Td外。举例而言，在本实施例中，延伸图案122与有源元件T的第二端Tb可形成于同一导电层，而延伸图案122与有源元件T的第二端Tb可直接连接，但本发明不以此为限。

像素电极130电性连接至延伸图案122。举例而言，在本实施例中，部分的像素电极130可直接设置在延伸图案122上，以使像素电极130能通过延伸图案122电性连接至有源元件T的第二端Tb，但本发明不以此为限。

在本实施例中，每一像素结构PX还可包括共用电极152。同一像素结构PX的共用电极152与像素电极130彼此重叠，且同一像素结构PX的共用电极152与像素电极130之间设有绝缘层140。举例而言，在本实施例中，绝缘层140设置于像素电极130上，共用电极152设置于绝缘层140上，且共用电极152具有多个狭缝152a。换言之，在本实施例中，像素结构PX可以是共用电极在上(top-common)的结构(亦即，像素电极130形成于第一透明导电层，且共用电极152形成于第二透明导电层)。然而，本发明不限于此，根据其它实施例，像素结构PX也可以是像素电极在上(top-pixel electrode)的结构，以下将于后续段落配合其它图示说明之。

请参照图1及图2，像素阵列基板10还包括多条数据线DL及多条扫描线SL。每一像素结构PX的有源元件T的第一端Ta电性连接至对应的一条数据线DL，且每一像素结构PX的有源元件T的控制端Tc电性连接至对应的一条扫描线SL。在本实施例中，多条数据线DL在第一方向x上排列，多条扫描线SL在第二方向y上排列，其中第一方向x与第二方向y交错。举例而言，在本实施例中，第一方向x与第二方向y可垂直，但本发明不以此为限。

在本实施例中，像素阵列基板10的多个像素结构PX的多个共用电极152可形成多个触控电极150。每一触控电极150可包括相邻的多个像素结构PX的多个共用电极152以及至少一桥接图案154，其中同一触控电极150的多个共用电极152可利用至少一桥接图案154彼此电性连接。在本实施例中，共用电极152与至少一桥接图案154可形成于同一导电层，但本发明不以此为限。

请参照图1及图6，像素阵列基板10还包括多条触控信号线TL。每一触控信号线TL与对应的一个触控电极150电性连接。举例而言，在本实施例中，每一触控电极150可通过绝缘层140的至少一接触窗141与至少一条触控信号线TL电性连接，但本发明不以此为限。

请参照图1，多条触控信号线TL包括第一触控信号线TL1。第一触控信号线TL1设置于基底110上，且具有相对的第一侧(例如：右侧)和第二侧(例如：左侧)。多个像素结构PX包括第一像素结构PX1及第二像素结构PX2。第一像素结构PX1位于第一触控信号线TL1的第一侧(例如：右侧)，且第二像素结构PX2位于第一触控信号线TL1的第二侧(例如：左侧)。

请参照图1及图2，多条扫描线SL包括第一扫描线SL1及第二扫描线SL2。第一扫描线SL1电性连接至第一像素结构PX1的有源元件T的控制端Tc。第二扫描线SL2电性连接至第二像素结构PX2的有源元件T的控制端Tc。第一扫描线SL1及第二扫描线SL2具有相对的第一侧(例如：上侧)及第二侧(例如：下侧)。第一像素结构PX1位于第一触控信号线TL1的第一侧(例如：右侧)及第一扫描线SL1和第二扫描线SL2的第一侧(例如：上侧)，且第二像素结构PX2位于第一触控信号线TL1的第二侧(例如：左侧)及第一扫描线SL1和第二扫描线SL2的第二侧(例如：下侧)。在本实施例中，多条扫描线SL及多个有源元件T的控制端Tc可形成于同一导电层(例如：第一金属层)，但本发明不以此为限。

多条数据线DL包括第一数据线DL1及第二数据线DL2，其中第一数据线DL1位于第一触控信号线TL1的第二侧(例如：左侧)，且第二数据线DL2位于第一触控信号线TL1的第一侧(例如：右侧)。第一像素结构PX1的有源元件T的第一端Ta电性连接至第一数据线DL1。第二像素结构PX2的有源元件T的第一端Ta电性连接至第二数据线DL2。在本实施例中，于同一驱动时序下，即同一图框(frame)时间内，第一数据线DL1的极性与第二数据线DL2的极性相反。

多个像素结构PX还包括第三像素结构PX3及第四像素结构PX4。第三像素结构PX3位于第一触控信号线TL1的第二侧(例如：左侧)及第一扫描线SL1和第二扫描线SL2的第一侧(例如：上侧)。第三像素结构PX3的有源元件T的第一端Ta电性连接至第一数据线DL1。第三像素结构PX3的有源元件T的控制端Tc电性连接至位于第一扫描线SL1和第二扫描线SL2的第一侧(例如：上侧)的第三扫描线SL3。第四像素结构PX4位于第一触控信号线TL1的第一侧(例如：右侧)及第一扫描线SL1和第二扫描线SL2的第二侧(例如：下侧)。第四像素结构PX4的有源元件T的第一端Ta电性连接至第二数据线DL2。第四像素结构PX4的有源元件T的控制端Tc电性连接至位于第一扫描线SL1和第二扫描线SL2的第二侧(例如：下侧)的第四扫描线SL4。

像素阵列基板10还包括第一连接图案124-1及第二连接图案124-2。第一连接图案124-1电性连接至第一数据线DL1和第一像素结构PX1的有源元件T的第一端Ta。在本实施例中，第一连接图案124-1由第一像素结构PX1的有源元件T的第一端Ta向位于第一触控信号线TL1的第二侧(例如：左侧)的第一数据线DL1延伸，而第一像素结构PX1的延伸图案122由第一像素结构PX1的有源元件T的第二端Tb向位于第一触控信号线TL1的第一侧(例如：右侧)的第二数据线DL2延伸。简言之，在本实施例中，第一像素结构PX1的延伸图案122与第一连接图案124-1朝相反的两方向延伸。

第二连接图案124-2电性连接至第二数据线DL2和第二像素结构PX2的有源元件T的第一端Ta。第二连接图案124-2由第二像素结构PX2的有源元件T的第一端Ta向位于第一触控信号线TL1的第一侧(例如：右侧)的第二数据线DL2延伸，且第二像素结构PX2的延伸图案122由第二像素结构PX2的有源元件T的第二端Tb向位于第一触控信号线TL1的第二侧(例如：左侧)的第一数据线DL1延伸。简言之，在本实施例中，第二像素结构PX2的延伸图案122与第二连接图案124-2朝相反的两方向延伸。

在本实施例中，第一连接图案124-1、第二连接图案124-2、多条数据线DL、多个有源元件T的多个第一端Ta和多个第二端Tb可形成于同一导电层(例如：第二金属层)，但本发明不以此为限。

请参照图1、图4及图5，第一触控信号线TL1具有第一部TL1a、第二部TL1b和桥接部TL1c。在本实施例中，桥接部TL1c与第一部TL1a分别形成于不同的导电层，且桥接部TL1c与第二部TL1b分别形成于不同的导电层。举例而言，在本实施例中，第一触控信号线TL1的第一部TL1a及第二部TL1b可与数据线DL形成于同一导电层(例如：第二金属层)，而第一触控信号线TL1的桥接部TL1c与触控电极150可形成于同一导电层(例如：第二透明导电层)，但本发明不以此为限。

请参照图1及图2，在本实施例中，第一触控信号线TL1的第一部TL1a于基底110上的垂直投影位于第一像素结构PX1的像素电极130于基底110上的垂直投影与第三像素结构PX3的像素电极130于基底110上的垂直投影之间。第一触控信号线TL1的第二部TL1b于基底110上的垂直投影位于第二像素结构PX2的像素电极130于基底110上的垂直投影与第四像素结构PX4的像素电极130于基底110上的垂直投影之间。

请参照图1，第一触控信号线TL1的桥接部TL1c跨越第一连接图案124-1和第二连接图案124-2，以电性连接第一触控信号线TL1的第一部TL1a与第一触控信号线TL1的第二部TL1b。请参照图1、图4及图5，举例而言，在本实施例中，第一触控信号线TL1的桥接部TL1c的两端可分别通过绝缘层140的多个接触窗142、143分别与第一触控信号线TL1的第一部TL1a及第一触控信号线TL1的第二部TL1b电性连接，但本发明不以此为限。

请参照图1，在本实施例中，第一触控信号线TL1的桥接部TL1c于基底110的垂直投影的至少一部分位于第一扫描线SL1于基底110的垂直投影与第二扫描线SL2于基底110的垂直投影之间。在本实施例中，第一触控信号线TL1的桥接部TL1c大致上可呈L形。然而，但本发明不以此为限，根据其它实施例，第一触控信号线TL1的桥接部TL1c也可呈其他形状。

请参照图1及图2，多条触控信号线TL还包括第二触控信号线TL2。第二触控信号线TL2设置于基底110上，且具有相对的第一侧(例如：右侧)和第二侧(例如：左侧)。多个像素结构PX包括第五像素结构PX5。第五像素结构PX5位于第二触控信号线TL2的第一侧(例如：右侧)及第一扫描线SL1和第二扫描线SL2的第二侧(例如：下侧)。像素阵列基板10还包括第三数据线DL3。第三数据线DL3位于第二触控信号线TL2的第一侧(例如：右侧)。第五像素结构PX5的有源元件T的第一端Ta电性连接至第三数据线DL3。第五像素结构PX5的有源元件T的控制端Tc电性连接至第二扫描线SL2。

在本实施例中，第一数据线DL1、第一触控信号线TL1、第二数据线DL2、第二触控信号线TL2及第三数据线DL3可在第一方向x上依序排列。此外，在本实施例中，于同一驱动时序下，即同一图框(frame)时间内，第三数据线DL3的极性与第二数据线DL2的极性相反，且第三数据线DL3的极性与第一数据线DL1的极性相同。

多个像素结构PX还包括第六像素结构PX6。第六像素结构PX6及第二数据线DL2位于第二触控信号线TL2的第二侧(例如：左侧)及第一扫描线SL1和第二扫描线SL2的第一侧(例如：上侧)。第六像素结构PX6的有源元件T的第一端Ta电性连接至第二数据线DL2。第六像素结构PX6的有源元件T的控制端Tc电性连接至第一扫描线SL1。

像素阵列基板10还包括第三连接图案124-3。第三连接图案124-3电性连接至第三数据线DL3和第五像素结构PX5的有源元件T的第一端Ta。在本实施例中，第三连接图案124-3由第五像素结构PX5的有源元件T的第一端Ta向位于第二触控信号线TL2的第一侧(例如：右侧)的第三数据线DL3延伸，而第五像素结构PX5的延伸图案122由第五像素结构PX5的有源元件T的第二端Tb向位于第二触控信号线TL2的第一侧(例如：右侧)的第三数据线DL3延伸。简言之，第三连接图案124-3与第五像素结构PX5的延伸图案122大致上朝同一方向延伸。

像素阵列基板10还包括第四连接图案124-4。第四连接图案124-4电性连接至第二数据线DL2和第六像素结构PX6的有源元件T的第一端Ta。在本实施例中，第四连接图案124-4由第六像素结构PX6的有源元件T的第一端Ta向位于第二触控信号线TL2的第二侧(例如：左侧)的第二数据线DL2延伸，而第六像素结构PX6的延伸图案122由第六像素结构PX6的有源元件T的第二端Tb向位于第二触控信号线TL2的第二侧(例如：左侧)的第二数据线DL2延伸。简言之，第四连接图案124-4与第六像素结构PX6的延伸图案122大致上朝同一方向延伸。

多个像素结构PX还包括第七像素结构PX7及第八像素结构PX8。第七像素结构PX7位于第二触控信号线TL2的第二侧(例如：左侧)及第一扫描线SL1和第二扫描线SL2的第二侧(例如：下侧)。第七像素结构PX7的有源元件T的第一端Ta电性连接至第三数据线DL3。第七像素结构PX7的有源元件T的控制端Tc电性连接至第四扫描线SL4。第八像素结构PX8位于第二触控信号线TL2的第一侧(例如：右侧)及第一扫描线SL1和第二扫描线SL2的第一侧(例如：上侧)。第八像素结构PX8的有源元件T的第一端Ta电性连接至第二数据线DL2。第八像素结构PX8的有源元件T的控制端Tc电性连接至第三扫描线SL3。

第二触控信号线TL2具有第一部TL2a、第二部TL2b及弯曲部TL2c。在本实施例中，第二触控信号线TL2的第一部TL2a于基底110上的垂直投影位于第六像素结构PX6的像素电极130于基底110上的垂直投影与第八像素结构PX8的像素电极130于基底110上的垂直投影之间；第二触控信号线TL2的第二部TL2b于基底110上的垂直投影位于第五像素结构PX5的像素电极130于基底110上的垂直投影与第七像素结构PX7的像素电极130于基底110上的垂直投影之间；第二触控信号线TL2的弯曲部TL2c位于第三连接图案124-3与第四连接图案124-4之间。

在本实施例中，第二触控信号线TL2的第一部TL2a、第二触控信号线TL2的第二部TL2b、第二触控信号线TL2的弯曲部TL2c可形成于同一膜层(例如：第二金属层)，而弯曲部TL2c的两端可分别且直接地与第一部TL2a及第二部TL2b连接。另外，在本实施例中，第二触控信号线TL2的弯曲部TL2c大致上可呈S形。然而，本发明不限于此，根据其它实施例，第二触控信号线TL2的弯曲部TL2c也可呈其它形状。

值得一提的是，通过上述设置及电性连接方式，本实施例的像素阵列基板10的功耗低，且能并减少像素电极130与数据线DL间的电容耦合效应所造成的影响。更重要的是，通过触控信号线TL的设置，像素阵列基板10除了能保有前述的功耗低、减少像素电极130与数据线DL间的电容耦合效应的影响的优点外，像素阵列基板10还具有触控功能。

此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重述。

图7为本发明另一实施例的像素阵列基板10A的俯视示意图。

图8示出图7的像素阵列基板10A的一个像素结构PX。

图9为本发明一实施例的像素阵列基板10A的剖面示意图。图9对应图8的剖线V-V’。

图10为本发明一实施例的像素阵列基板10A的剖面示意图。图10对应图7的剖线VI-VI’及剖线VII-VII’。

图7及图8省略图9的接触窗144的绘示。

请参照图7至图10，本实施例的像素阵列基板10A与前述的像素阵列基板10类似，两者的差异在于，像素阵列基板10A的像素电极130及共用电极152的位置与像素阵列基板10的像素电极130及共用电极152的位置不同。具体而言，在本实施例中，绝缘层140设置于共用电极152上，像素电极130设置于绝缘层140上，像素电极130通过绝缘层140的接触窗144电性连接至延伸图案122，且像素电极130具有多个狭缝130a。换言之，在本实施例中，像素结构PX是像素电极在上(top-pixel electrode)的结构(亦即，共用电极152形成于第一透明导电层，且像素电极130形成于第二透明导电层)。此外，在本实施例中，第一触控信号线TL1的桥接部TL1c是与像素电极130形成于同一膜层(例如：第二透明导电层)。

本实施例的像素阵列基板10A具有与前述的像素阵列基板10类似的功效及优点，于此便不再重述。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (12)

1.一种像素阵列基板，包括：

一基底；

一第一触控信号线，设置于该基底上，且具有相对的一第一侧和一第二侧，其中该第一触控信号线具有一第一部、一第二部和一桥接部；

多个像素结构，其中该多个像素结构的每一个包括：

一有源元件，具有一第一端、一第二端及一控制端；

一延伸图案，电性连接至该有源元件的该第二端；以及

一像素电极，电性连接至该延伸图案，其中该多个像素结构包括一第一像素结构及一第二像素结构，该第一像素结构位于该第一触控信号线的该第一侧，且该第二像素结构位于该第一触控信号线的该第二侧；

一第一数据线及一第二数据线，其中该第一数据线位于该第一触控信号线的该第二侧，且该第二数据线位于该第一触控信号线的该第一侧；

一第一连接图案，电性连接至该第一数据线和该第一像素结构之该有源元件的该第一端；

一第二连接图案，电性连接至第二数据线和该第二像素结构的该有源元件的该第一端，其中该第一触控信号线的该桥接部跨越该第一连接图案和该第二连接图案，以电性连接该第一触控信号线的该第一部与该第一触控信号线的该第二部；以及

一触控电极，至少重叠于该第一像素结构的该像素电极，且电性连接至该第一触控信号线。

2.如权利要求1所述的像素阵列基板，还包括：

一第一扫描线，电性连接至该第一像素结构的该有源元件的该控制端；

一第二扫描线，电性连接至该第二像素结构的该有源元件的该控制端，其中该第一扫描线及该第二扫描线具有相对的一第一侧及一第二侧，该第一像素结构还位于该第一扫描线及该第二扫描线的该第一侧，且该第二像素结构还位于该第一扫描线及该第二扫描线的该第二侧；

该多个像素结构还包括一第三像素结构及一第四像素结构，其中该第三像素结构位于该第一触控信号线的该第二侧和该第一扫描线及该第二扫描线的该第一侧，该第三像素结构的该有源元件的该第一端电性连接至该第一数据线，该第四像素结构位于该第一触控信号线的该第一侧和该第一扫描线及该第二扫描线的该第二侧，且该第四像素结构的该有源元件的该第一端电性连接至该第二数据线；

该第一数据线的极性与该第二数据线的极性相反。

3.如权利要求1所述的像素阵列基板，还包括：

一第一扫描线，电性连接至该第一像素结构的该有源元件的该控制端；

一第二扫描线，电性连接至该第二像素结构的该有源元件的该控制端，其中该第一扫描线及该第二扫描线具有相对的一第一侧及一第二侧，该第一像素结构还位于该第一扫描线及该第二扫描线的该第一侧，且该第二像素结构还位于该第一扫描线及该第二扫描线的该第二侧；

该多个像素结构还包括一第三像素结构及一第四像素结构，其中该第三像素结构位于该第一触控信号线的该第二侧和该第一扫描线及该第二扫描线的该第一侧，该第三像素结构的该有源元件的该第一端电性连接至该第一数据线，该第四像素结构位于该第一触控信号线的该第一侧和该第一扫描线及该第二扫描线的该第二侧，且该第四像素结构的该有源元件的该第一端电性连接至该第二数据线；

该第一触控信号线的该第一部于该基底上的一垂直投影位于该第一像素结构的该像素电极于该基底上的一垂直投影与该第三像素结构的该像素电极于该基底上的一垂直投影之间；

该第一触控信号线的该第二部于该基底上的一垂直投影位于该第二像素结构的该像素电极于该基底上的一垂直投影与该第四像素结构的该像素电极于该基底上的一垂直投影之间。

4.如权利要求1所述的像素阵列基板，还包括：

一第一扫描线，电性连接至该第一像素结构的该有源元件的该控制端；

一第二扫描线，电性连接至该第二像素结构的该有源元件的该控制端，其中该第一扫描线及该第二扫描线具有相对的一第一侧及一第二侧，该第一像素结构还位于该第一扫描线及该第二扫描线的该第一侧，且该第二像素结构还位于该第一扫描线及该第二扫描线的该第二侧；

该第一触控信号线的该桥接部于该基底的一垂直投影的至少一部分位于该第一扫描线于该基底的一垂直投影与该第二扫描线于该基底的一垂直投影之间。

5.如权利要求1所述的像素阵列基板，其中该第一连接图案由该第一像素结构的该有源元件的该第一端向位于该第一触控信号线的该第二侧的该第一数据线延伸，且该第一像素结构的该延伸图案由该第一像素结构的该有源元件的该第二端向位于该第一触控信号线的该第一侧的该第二数据线延伸。

6.如权利要求5所述的像素阵列基板，其中该第二连接图案由该第二像素结构的该有源元件的该第一端向位于该第一触控信号线的该第一侧的该第二数据线延伸，且该第二像素结构的该延伸图案由该第二像素结构的该有源元件的该第二端向位于该第一触控信号线的该第二侧的该第一数据线延伸。

7.如权利要求1所述的像素阵列基板，还包括：

一第二触控信号线，设置于该基底上，且具有相对的一第一侧和一第二侧，其中该多个像素结构包括一第五像素结构及一第六像素结构，该第五像素结构位于该第二触控信号线的该第一侧，该第六像素结构及该第二数据线位于该第二触控信号线的该第二侧，且该第六像素结构的该有源元件的该第一端电性连接至该第二数据线；

一第三数据线，位于该第二触控信号线的该第一侧，其中该第五像素结构的该有源元件的该第一端电性连接至该第三数据线；

一第三连接图案，电性连接至该第三数据线和该第五像素结构的该有源元件的该第一端；以及

一第四连接图案，电性连接至第二数据线和该第六像素结构的该有源元件的该第一端；

其中，该第二触控信号线具有一弯曲部，且该第二触控信号线的该弯曲部位于该第三连接图案与该第四连接图案之间。

8.如权利要求7所述的像素阵列基板，还包括：

一第一扫描线，电性连接至该第一像素结构的该有源元件的该控制端及该第六像素结构的该有源元件的该控制端；

一第二扫描线，电性连接至该第二像素结构的该有源元件的该控制端及该第五像素结构的该有源元件的该控制端，其中该第一扫描线及该第二扫描线具有相对的一第一侧及一第二侧，该第一像素结构及该第六像素结构还位于该第一扫描线及该第二扫描线的该第一侧，该第二像素结构及该第五像素结构还位于该第一扫描线及该第二扫描线的该第二侧；

该多个像素结构还包括一第七像素结构及一第八像素结构，其中该第七像素结构位于该第二触控信号线的该第二侧和该第一扫描线及该第二扫描线的该第二侧，该第七像素结构的该有源元件的该第一端电性连接至该第三数据线，该第八像素结构位于该第二触控信号线的该第一侧和该第一扫描线及该第二扫描线的该第一侧，且该第八像素结构的该有源元件的该第一端电性连接至该第二数据线；

该第一数据线的极性与该第三数据线的极性相同。

9.如权利要求7所述的像素阵列基板，其中该第三连接图案由该第五像素结构的该有源元件的该第一端向位于该第二触控信号线的该第一侧的该第三数据线延伸，且该第五像素结构的该延伸图案由该第五像素结构的该有源元件的该第二端向位于该第二触控信号线的该第一侧的该第三数据线延伸。

10.如权利要求9所述的像素阵列基板，其中该第四连接图案由该第六像素结构的该有源元件的该第一端向位于该第二触控信号线的该第二侧的该第二数据线延伸，且该第六像素结构的该延伸图案由该第六像素结构的该有源元件的该第二端向位于该第二触控信号线的该第二侧的该第二数据线延伸。

11.如权利要求1所述的像素阵列基板，还包括：

一绝缘层，其中该绝缘层设置于该多个像素结构的该多个像素电极上，该触控电极设置于该绝缘层上，且该第一触控信号线的该桥接部与该触控电极形成于同一膜层。

12.如权利要求1所述的像素阵列基板，还包括：

一绝缘层，其中该绝缘层设置于该触控电极上，该多个像素结构的该多个像素电极设置于该绝缘层上，且该第一触控信号线的该桥接部与该多个像素电极形成于同一膜层。

Images