CN1113019A - 显示控制装置 - Google Patents

Abstract

CPU把相应于液晶显示部分的显示字符码写入 显示RAM中，从而使任何需要的字符从字符发生 器ROM中读出并被显示，提供有涡卷显示行指定 寄存器，用来指定要被涡卷的显示行，以及涡卷点量 寄存器，用来按象素指定涡卷量。涡卷寄存器对线段 移位寄存器提供字符数据，该字符数据相对于指定的 显示行上的字符数据被延迟指定的点数，并且使显示 行被显示。

Description

本发明涉及显示控制技术，更具体地说，涉及用于诸如液晶驱动控制、荧光管驱动控制中的涡卷技术，能有效地应用于液晶控制器件，通过利用例如字符发生器ROM（只读存储器）以点阵形式显示字符。

利用字符发生器作为显示控制形式的液晶显示器件包括：用来存储字符码的显示RAM（以后称为“DDRAM”），用来存储字符型式例如字根的字符发生器RAM或ROM（以后称为“CGRAM或CGROM”），用来通过调整DDRAM到液晶显示屏被驱动的位置从而读DDRAM的显示地址计数器，以及用来驱动液晶显示屏的液晶驱动电路。在这种情况下，中央处理单元（以后称作“CPU”），把对应于在液晶显示屏上要被显示的字符的字符码写入DDRAM。显示地址计数器根据液晶显示屏被驱动的位置依次读DDRAM，并从CGRAM或CGROM中读出字符型式，这样读出的字符码作为地址部分。然后把依次读出的字符型式作为液晶显示亮/不亮数据送入液晶显示驱动电路的移位寄存器中，并且在有一行数据被存储的时刻，所有驱动电路同时输出亮/不亮电压电平，以便驱动液晶显示屏。上述的控制操作需要逐行地重复和字符行数一样多的次数，以便显示，因为每个字符在垂直方向上由若干行组成。

当使用字符码的液晶显示器件被用来在显示屏上向左或向右连续地涡卷若干字符时，有两种方法被认为是容易的。一种方法是通过依次增加或减少读取DDRAM的显示地址计数器的读起始地址，从而使DDRAM的读取位置一个字符一个字符地向左或向右移动来涡卷显示字符。而另一种方法是通过使CPU在DRAM内逐字符地向左或向右位移字符码从而重写代码来涡卷字符。本发明人检验了这些方法，并发现了下述问题。在前一种方法的情况下，在显示屏上的若干显示行被同时涡卷，尽管加在CPU上的负载是轻的。在后一种方法的上，相应于特定涡卷显示行的DDRAM中的所有字符码在每当涡卷位置从一个字符移到另一个字符时都需要重写，尽管特定显示行可被选择性地涡卷，并且这使得加到CPU上的负载加重。而且在前后两种方法中，涡卷只能按字符进行，并且如果试图连续地涡卷几个字符，显示字符将不能水平地平滑地在显示屏上移动，因而使得涡卷显示成为离散的和不自然的。

在另一方面，有一种位变换型液晶显示控制装置作为另一种显示控制形式。这种类型的显示控制装置能够可见地提供平滑的涡卷。更特殊的是，使用一种装有具有象素中亮/不亮显示数据的位变换存储器（以后称为“BPRAM”）的液晶显示控制装置，并且CPU本身产生字符型式，并直接把字符型式写入BPRAM中，通过向左或向右逐象素地移动相应于特定显示行的数据来重写存储在BPRAM中的数据。然而，即使在这种情况下，本发明人也注意到产生如下问题。与使用字符码的液晶显示控制装置相比，这种液晶显示控制装置的问题在于需要大容量的BPRAM，并且也不可避免地使CPU频繁地重写BPRAM中的数据，因而使得加到CPU的负载极重。而且，为了进行平滑地涡卷，除非CPU具有高的处理能力，否则这种液晶显示控制装置便是不实用的。作为描述参照字符发生器和位变换系统的显示控制技术的参考文件的一个例子，有1985年12月25日由Ohm公司出版的“Microcomputer Handbook，P-171”。

具有象点阵型内装字符发生器的常规的液晶显示控制装置用来提供平滑地涡卷和实现不仅对特定显示行而且对在特定显示行上的特定显示数字的选择性的平滑涡卷几乎是不可能的。在装有BPRAM的液晶显示控制装置的情况下，CPU用来完全地控制字符型式。因而，实际上可以借助于软件来完成涡卷任何所需显示行。不过，每当一象素被移动时要求CPU重写相应于涡卷显示行的BPRAM的全部内容，因而使加到CPU的负载相当大。

而且，本发明人发现，当液晶显示控制装置在例如微机或数据处理器之类的CPU的控制下被操作时，由于显示RAM中的读/写数据和控制数据传输的接口程序是不通用的，且CPU往往要承受较重负载这样一些情况，使能用来控制这类液晶显示控制装置的任何CPU的选择变窄了。本发明人还已经发现，只要上述与平滑涡卷相关的问题得到解决，就能改善以任何显示行、显示位和点来进行平滑涡卷所需的控制数据传输的效率。

本发明的目的在于，提供一种以字符发生器形式的显示控制下能够进行平滑涡卷的显示控制装置。

本发明的另一个目的在于，提供一种不仅对任何所需的显示行而且对任何所需的显示位能够进行平滑涡卷的显示控制装置。

本发明的另一个目的还在于，提供一种能够通过减少加于CPU的负载实现平滑涡卷的显示控制装置。

本发明还有一个目的在于，提供一种从CPU接口的观点看来，使可用于平滑涡卷的CPU的选择范围变宽的显示装置。

本发明的一个目的还在于，提供一种显示装置，它能够和简单地使用串行时钟的例如数据处理器或微机接口，并且实际上对可用作主控器的CPU不作限制。

本发明的这些以及其它目的在结合附图进行的详细的说明中将看得更清楚。

下面给出在本专利申请中披露的体现本发明的有代表性的液晶显示控制装置的简要说明。

用来控制显示装置的显示控制装置，所述显示装置用来显示在若干显示元件上的具有一组象素的图形，所述显示元件排列成具有预定位数的点阵形式的扫描和信号电极网络，所述显示控制装置包括：

用来以分时方式驱动扫描电极的第一驱动电路，

用来在扫描电极的每一驱动转换间隔内在保持象素数据行的同时，驱动信号电极的第二驱动电路，

能够存储超过预定位数的代码数据的显示RAM，

用来输出与从显示RAM中顺序读出的代码数据相对应的显示图形上的象素数据的图形数据存储器，

象素数据行提供电路，用来接收从图形数据存储器顺序输出的象素数据行，并根据象素数据向第二驱动电路把提供象素数据行的定时移动一预定量，以及

涡卷量控制电路，用来可变地控制移动象素数据行提供电路的输出定时的量。

为了涡卷不同的显示行，提供一涡卷显示行控制电路，用来可变地控制其输出定时要被象素数据行提供电路移动的象素数据行的显示行。

为了以移位电路的形式提供象素数据行提供电路，所述素数据行提供电路具有移位电路，用来串行地保持从图形数据存储器顺序地按象素输出的象素数据行，以及选择电路，用来在移位电路的每一存储步骤选择输入与输出分支之一，从而使被选择的分支输出。为了确保象素数据行的移位量设定以及其定时改变具有较大的自由度并使涡卷方式可任意地指定，对于涡卷量控制电路，可以使用一个第一存储电路，它可以重写地存储涡卷量，用来指定数据行提供电路的输出定时的移位量。此外，对于涡卷显示行控制电路，为了用这种设置指定任意的涡卷行，提供一第二存储电路，用来可重写地存储涡卷行，还提供一行检查电路，用来检查当前显示行是否与由第二存储电路指定的涡卷行相符，以及一个门电路，用来当行检查电路检查上述的相符时允许把保持在第一存储电路内的涡卷量提供给选择电路。

此外，这种配置可以提供一第三存储电路，用来可重写地存储涡卷行上的要被涡卷的涡卷位，还提供一个位检查电路，用来检查当前显示位是否与由第三存储电路指定的涡卷位一致，以及一个门电路，用来当所述行与位检查电路检查上述的一致时允许把第一存储电路中的涡卷量提供给所述选择电路。

为了自动地且按顺序地更新涡卷速度和涡卷量，对于涡卷量控制电路可以提供一个用来产生一调整涡卷操作的涡卷周期信号的电路，即涡卷频率的时间间隔。还可以提供一涡卷计数器，用来更新在和涡卷周期信号同步增减的指定数据行提供电路输出定时的移位量时使用的涡卷量。为了实现自动控制操作，可以再提供一第四存储电路，用来可重写地存储第一控制数据，用来对产生涡卷周期信号的电路指定涡卷周期信号的周期，还存储第二控制数据，用来对涡卷计数器指定计数方向，以及第三控制数据，用来表示整个涡卷量，还提供一个涡卷结束检查电路，用来重置涡卷计数器，从而检查涡卷计数器的输出是否已经保持为在第四存储电路中存储的第三控制数据。

当CPU例如外部数据处理器或微机在第一、第二、或第三存储电路中设置数据时，提供一关于这种电路的接口。该接口电路具有：与存储电路的输入相连的内部总线;一个串行时钟输入端;一个串行数据输入端;一个连接于串行数据输入端并具有一组锁存电路的串行数据存储电路;一个并行数据锁存电路，其并行输入端连接于串行存储电路中包含着预定级数的各个锁存电路的输出节点，其并行输出端与内部总线相连;一个同步位串检查电路，它具有一个与该并行数据锁存电路的输入端相连的输入端以及一个与这组锁存电路中的另一锁存电路的输出相连的输入端，并且当其输入为一预定的逻辑值时输出第一信号;一个存取控制数据的锁存电路，用来借助第一信号读取存储在其输出不与逻辑电路相连的锁存电路中的数据，以及一转换控制计数器，它的计数操作被第一个号复位，并且被用来控制并行数据锁存电路的锁存定时。

当接口电路支持数据输出时，接口电路具有一串行数据输出端，以及一并/串转换电路，它的输入与内部总线并联，其输出与串行数据输出端相连，串行输出用串行时钟信号同步。转换控制计数器还产生一控制信号，用来根据计数控制并/串转换电路的输出开始定时。

利用上述的装置，涡卷量控制电路根据例如象素数据控制移位象素数据行提供定时的程度，借此使从象素数据行提供电路送到第二驱动电路的用来驱动信号电极的象素数据行和顺序地由图形数据存储器产生的象素数据行相等。这样，几帧的每一显示周期内增加或减少移位量的指定被送给涡卷量控制电路，借此实现沿预定显示行的显示位的方向象素的平滑涡卷。当涡卷控制电路由类似涡卷点数寄存器的第一存储电路构成时，例如，CPU周期地重写第一存储电路的涡卷量，因此使预定显示行被平滑地涡卷。涡卷点的移位量或其变化速度的重写不一定需要根据一个象素单位而是根据数量小于沿一简单图形的位的方向的点数的几个象素。

当涡卷显示行控制电路被使用时，由其指定的关于一个或几个显示行的平滑涡卷被实现了。

移位量的指定值可以是固定的，每一其它象素以及打算涡卷的行也可以固定。在有第一、第二存储电路的条件下，打算涡卷显示的行和涡卷量可以指定为可编程的，根据设定值并且通过逐渐增加或减少移位量，涡卷可以向每一方向一边一边地自由地进行。在有第三存储电路的情况下，可以只涡卷在打算涡卷的显示行上的任何所需显示位。

在字符产生系统中平滑涡卷的情况下，不需要重写存储字符码的显示RAM中的数据，因而由此看来，加于CPU上的负载可以减少，并且也可以使软件简化。因为不需要象在位变换存储器情况下大容量存储器的顺序地重写，加于CPU的负载和位变换系统中的显示控制相比减轻了，因而可以实现平滑地涡卷。

在有涡卷量控制电路用来自动更新涡卷速度和涡卷量的情况下，CPU不需要顺序地执行对一个或多于一个象素每一涡卷中改变涡卷量的处理，例如重写第一存储电路的值的处理。而且，没有使重写时间间隔相等的时间控制，即涡卷操作所需的时间间隔。出于这一理由，加于连接于平滑涡卷的CPU上的负载大大减轻了。由于涡卷量控制电路具有重置涡卷计数器的附加功能，一旦设定所需的控制数据，CPU就要完成所有所需涡卷量下的平滑涡卷控制。

按字节控制数据传输，例如通过对由串行时钟信号同步的同步位串的检查来同步地重置转换控制计数器，其作用是在响应下一同步位串的检查时把传输程序重置到正常条件，即使数据位的移位出现在CPU和显示控制装置之间。

串行数据输出端的存在允许同步位串和接着发生的存取控制数据在接收串行输入端的输出时被监视，即使在CPU的读操作期间。借此可以用三种接口信号实现写/读转换，包括串行时钟信号，串行输入信号和串行输出信号。

图1是本发明的液晶显示控制装置第一实施例的方块图。

图2是说明一个曲型的涡卷控制电路的详图。

图3是一典型时序图，表示产生显示行信号、涡卷显示行指定信号和图2的涡卷控制电路中的信号的时序。

图4（A）、4（B）、4C（C）是说明选择地只涡卷指定的显示行的典型操作图。

图5（A）、5（B）、5（C）、5（D）是说明选择地只涡卷指定的显示行的典型操作图，当涡卷点数量的设定值改变时。

图6是说明当逐象素地平滑涡卷时CPU的控制流程图。

图7（A）、7（B）、7（C）、7（D）是说明当数据在CPU和液晶显示控制装置之间串行地传输时写过程的图。

图8（A）、8（B）、8（C）、8（D）、（8E）、8（F）是说明当数据在CPU和液晶显示控制装置之间串行地传输时读过程的图。

图9（A）、9（B）、9（C）是说明当串行读操作变为串行写操作时的操作过程图。

图10是液晶显示控制装置中的CPU接口的电路详图。

图11是本发明的液晶显示控制装置的第二实施例的方块图。

图12是详细说明典型的涡卷控制电路的图。

图13是一时序图，表明产生显示行信号、涡卷显示行指定信号、涡卷显示位指定信号以及图12中涡卷控制电路中的信号的典型时序。

图14（A）、14（B）是说明选择地涡卷指定显示行和位的第一半操作的图。

图15（A）、15（B）是说明图14（A）、14（B）之后的第二半操作的图。

图16是使用本发明的液晶显示控制装置的第三实施例的系统配置方块图。

图17是说明图16的实施例的涡卷配置的详细方块图。

图18（A）、18（B）是比较图1和图6的实施例中加于CPU负载的流程图。

图1是使用本发明的液晶显示控制装置的系统的方块图。本系统具有（并不限于）液晶显示控制装置2，作为数据处理器或微机的CPU（中央处理单元），用来控制液晶显示装置2和液晶显示屏（也叫做LCD屏）3的操作。液晶显示控制装置2具有显示RAM（随机存储器）4，用来存储要在液晶显示屏上实际的字符的字符码，以及字符发生器ROM（只读存器）5，用来由指定的字符码以点阵形式产生字根图形。

液晶显示屏3由点阵构成（并不限于此），在作为扫描电极的公共电极（未示出）和作为信号电极（未示出）的线段电极的每个交叉处形成1点液晶显示元素，两种电极分别沿X和Y方向交叉排列。当公共电极被按顺序驱动时，通过给予线段电极的显示信号来确定相应于要被驱动的公共电极的显示元素是否发亮。按照本发明的实施例，液晶显示屏3具有一显示区域（并不限于此），可以用最大12位4行进行字符显示，并且每一显示字符的点数（显示元素的数量）被设定为长×宽＝5×8点。根据上述设置的液晶显示屏3具有32个公共电极和60个线段电极。

借助于把要被显示的字符的字符码写入显示RAM4，CPU1允许在任何给定位置显示任何给定字符。显示RAM4有一存储区域，能够存储超过最大显示位数的字符码，这些字符码可以按照下述的涡卷方向在液晶显示屏3上显示;例如，它能存储等于20位4行的字符码。

当显示RAM4被写入时，字符码就被写入由CPU地址计数器6指定的地址中。对于CPU地址计数器6，可使CPU1预置所希望的任何初始地址值，CPU1每指示显示RAM4写入一次之后，地址计数器6就同步地增加，结果就在其中形成了所需的地址。从CPU地址计数器6输出的地址信号通过选择电路9供给显示RAM4。此时作为写入数据的显示字符码由CPU1通过CPU接口7给出。液晶显示控制装置2和CPU1之间的数据传输通过CPU接口7进行。

在显示操作期间显示RAM4中的读出地址由显示地址计数器8产生。换句话说，显示地址计数器8完成顺序减操作，例如，与显示操作同步，并输出结果值。这一输出值通过选择电路9供给显示RAM4，并把显示字符码（以后可以称为“字符码”）从显示RAM4中读出。显示字符码具有8位（并不限于此）。

为了重写或读出数据（CPU存取），在显示RAM4中存取数据以及为了对液晶显示读出数据而在显示RAM4中存取数据（显示存取）由CPU1按分时方式交替地获得（不限于此），选择电路9的选择方式相应地这样来控制，使得它交替地且同步地转换。一时序发生器电路26，后面将对其说明，承担上述这种转换。

在显示操作期间从显示RAM4读取的字符码成为关于字符发生器ROM5的存取地址信号的一部分，其余的存取地址信号从行地址计数器30输出。

上述字符发生器ROM5存储包括字母数字字符、字母表、片假名、平假名、汉字和符号的字根图形数据。字符码被指定给这些字符。被字符码规定的一个字符的每个字根有5点（按本发明的这一实施例为5位），字符发生器ROM5可通过总共8个读操作读取。换句话说，字符发生器ROM5使字符码从显示RAM中读出相应于地址的高阶8信位，并允许行地址计数器30的输出被读取，从而读出低阶3位。形成地址的高阶8位的字符码被作为用来规定字符的信号，而行地址计数器30的3位输出被作为用来规定被字符码逐行地指定的字符字根的垂直8行的信号。

从字符发生器ROM5读出的字根图形数据（象这种字根图形的读取也叫作产生字根图形）在并/串转换电路10中被转换成串行数据，并通过后面将要说明的涡卷移位寄存器11被顺序地供给线段移位寄存器12（按本发明的实施例等于60位）。在一个时间点上等于一行（一个扫描行或在液晶显示屏3上的一公共电极）的数据被一起存储在线段移位寄存器12中，线段锁存电路13锁存住进入线段液晶驱动器14中的有关的数据。线段液晶驱动器14形成线段驱动信号SEG1-SEG60，用来根据线段锁存电路13的输出数据控制每个显示元素的选择（亮）或非选择（不亮），所述显示元素即液晶显示屏上的每个象素，并且驱动液晶显示屏3的线段电极。每行上的公共电极按分时方式被公共驱动信号COM1-COM32顺序地驱动，公共驱动信号由公共移位寄存器19和公共液晶驱动器18产生。例如，公共驱动信号按COM1至COM21的顺序形成。

用来接收CR振荡电路25的输出的时序发生器电路26产生液晶显示控制装置的内部时序。这样产生的时序信号被用来产生显示地址计数器8以及行地址计数器30的增加定时，公共移位寄存器19的移位定时，涡卷移位寄存器11和线段移位寄存器12的移位定时，以及线段锁存电路13的锁存定时。涡卷移位寄存器11和线段移位寄存器12的移位定时由点时钟信号确定。相对于上述各种定时，公共电极被按顺序驱动，并且线段电极的驱动定时由例如使公共液晶驱动器18和线段液晶驱动器14的操作定时与显示地址计数器8和行地址计数器30的操作同步来确定，使得从字符发生器ROM5按顺序读出的数据可以在它们被显示的各个位置显示。

在图1中，标号24代表一组指令寄存器，包括液晶显示控制寄存器23，涡卷显示行指定寄存器15，涡卷点数寄存器16等，这些都由CPU1通过CPU接口7设置。当在液晶显示屏3上横向地完成涡卷操作时，CPU1通过CPU接口7把涡卷信息写入涡卷显示行指定寄存器15，用来指定要被涡卷的显示行，并写入涡卷点量寄存器16，用来指定逐象素的涡卷量。在这种情况下，在显示RAM4中的字符码数据不需要重写。在涡卷显示行指定寄存器15以及涡卷点量寄器16中存储的数据被送入涡卷控制电路17，它控制涡卷移位寄存器11。

图2是用于涡卷的详细电路图。当由5×8点构成的字符字根的4行被垂直地显示时，公共液晶驱动器18总共具有32个驱动电路，每个驱动电路显示多达8行字符。公共液晶驱动器18向液晶显示屏3的三个公共电极提供公共驱动信号COM1-COM32，还向从第一到第四字符行中相当32行的公共电极以分时方式提供选择电压电平。公共液晶驱动器18按顺序输出选择电压的次序由公共移位寄存器19控制。

公共移位寄存器19有32个串行存储级，并且每当一行被驱动时，例如，具有预定逻辑值（例如1）的位数据就逐级地移位。在该位数据被移到最后一级后，时序发生器电路26就继续地把位数据再次供给初始级，使得重复这种周期性操作。因为公共移位寄存器19按顺序选择第一至第四字符行，就可据此辩别显示字符行中的哪一行被选定。因此，公共移位寄存器19按顺序输出显示行信号φ₁-φ₄，如图3所示进行显示。例如第一行显示信号φ₁可以理解为是由从移位寄存器19的初级到第8级的各个存储级的输出由“或”运算得到的信号。涡卷控制电路17具有行一致检查电路20，用来把从公共移位寄存器19输出的4位显示行信号φ₁-φ₄和涡卷显示行指定寄存器15逐行设定的4位值进行比较，并且检查逻辑值为1的情况。当比较结果一致时，从行一致检查电路20输出的涡卷行一致信号φ₅在图3所示的周期内被设置为高电平。例如，涡卷显示行指定寄存器15的4位作为第一至第四显示字符行的指定位并且在涡卷显示行指定寄存器15中设置的四位中的每一位都以逻辑值1作为涡卷指示。行一致检查电路20把指定寄存器15的位和相应行的显示信号相“与”，并且通过把4位“与”信号进行“或”运算得到一个涡卷行一致信号φ₅。

涡卷点量寄存器16存储6位的数据（并不限于此），每一位被输入给门电路31。当涡卷行一致信号φ₅为高电平时，门电路31使涡卷点量寄存器16的输出为一涡卷点量指定信号SEL，并把此信号传递给涡卷移位寄存器11。当涡卷行一致信号φ₅为低电平时，门电路31就把具有例如逻辑值为0的所有6位的信号SEL供给涡卷移位寄存器11。门电路31例如包括6个两个输入端的与门，用来逐位地接收涡卷点量寄存器16的输出，并用来共同接收涡卷行一致信号φ₅。因此，存储在涡卷点量寄存器16中的涡卷点量指定数据作为涡卷点量指定信号SEL供给涡卷移位寄存器11，只有当在屏3上的显示行与由寄存器15指定的涡卷行一致时才如此。

涡卷量移位寄存器11包括串联连接的多级锁存电路和多路复用器21。每个锁存电路22存储一个点的位数据并按顺序地把从并/串转换电路10输出的串行数据传递给下一级，传是与并/串转换电路10的输出，即点时钟信号同步地进行的。收到并/串转换电路10和每个锁存电路22的输出后，多路复用器21就根据门电路31的6位输出的译码结果选择这些输出之一，并把所选择的这一输出供给线段移位寄存器12。当门电路31的输出在此时为所有位都为逻辑0时，即当不进行涡卷时，多路复用器21就选择并/串转换电路10的输出。当涡卷点量寄存器16的涡卷点量从门电路31输出时，下一级的锁存电路的输出就被多路复用器21选择，并被传递给线段移位寄存器，结果使由涡卷点量寄存器16指定的涡卷量增加，即门电路31的输出值增加。

当在行一致检查电路20中的比较结果一致时，从电路20输出的涡卷行一致信号φ₅只对于相应的期间被设置为高电平，并且多路复用器21按涡卷点量寄存器16所设置的涡卷象素数目的范围选择涡卷移位寄存器11的移位结果，并把字符图形提供给线段寄存器12。当在某种情况下在显示期间有5个象素被涡卷时，例如，多路复用器21就选择涡卷移位寄存器11中5级的锁存电路22中移位的字符图形数据，并把此数据供给线段位移寄存器12。

如前所述，显示RAM4具有存储区域，其中可以存储相当于最大20位4行的字符码。对显示RAM4中存储的数据的读取通过减少显示地址计数器8进行，例如，从第20位存储区域依次直到第一位。虽然线段移位寄存器12是60位结构，可对应于作为液晶显示屏3的最大显示位数的12位，但一个显示行的图形数据从线段移位寄存器12传移到线段锁存电路13的定时被如此设置，使得每当线段移位寄存器12完成相应于显示RAM4的最大存储位数的100次移位操作时，传递图形数据。位移操作象在锁存电路22的锁存操作情况下那样和点时钟信号同步地完成。当相当于一个显示行的图形数据从涡卷移位寄存器11输出成为由预定点数延时时，则能实现向图2的左方移动这一点数的显示。如果涡卷点量寄存器16的值在预定时间间隔，例如大于一帧的显示期间按顺序增加（即如果下级锁存电路的输出被按顺序选择），就可实现向图2左边逐位地涡卷。相反，如果涡卷点量寄存器16的初始值按顺序减少，则可实现向右的涡卷。

当由涡卷显示行指定寄存器15指定的行与被显示的行不一致的时，则不进行涡卷，并进行正常显示，此时涡卷行一致信号保持为低电平。换句话说，字符图形数据不通过涡卷移位寄存器11中的锁存电路，而是并/串转换电路10的输出直接从多路复用器21提供给线段移位寄存器12。

涡卷显示行指定寄存器15可以设置在显示行内，并且当4行被显示时，例如，则有一独立的4位数据。因为每一显示行的涡卷是单独指定的，所以几个行可被同时涡卷。而且，可通过改变涡卷点量寄存器16中的设定值来指定任何所需涡卷的象素数，因而通过按顺序增加或减少设定值，实现从一边到另一边的涡卷。涡卷速度也可通过调节增加或减少设定值的时间间隔来改变。通过把涡卷显示行指定寄存器15和涡卷点量寄存器16结合起来，可以有选择地而且平滑地进行任意所需显示行的从一边到一边的涡卷。

图4（A）-4（C）表示涡卷独立地在显示内进行的情况。涡卷显示行指定寄存器15的4位分别相应于液晶显示屏3上的显示行。如图4（A）所示，即使涡卷点量由涡卷点量寄存器16指定，当涡卷显示行指定寄存器15的内容全部为“0”时，也不进行涡卷。而当涡卷显示行指定寄存器15的第二位为“1”时，如图4（B）所示，根据涡卷点量寄存器16的设定值，只有相应于这一位的显示行可以被涡卷。当两位被置为“1”时，如图4（C）所示，分别相当于这两位的显示行可以被同时涡卷。从图4（A）-4（C）可明显看出，这样指定的显示行处于这种状态，即它与涡卷点量成正比地向左方移动。

图5（A）-5（D）表示当涡卷量改变时显示的例子，其中涡卷由涡卷点量寄存器16指定的象素单位是可能的。借助于周期地按顺序增加涡卷点量寄存器16的设定值，指定的要被涡卷的显示行可以在液晶显示屏3上从一边到一边地被平滑涡卷。在图5（A）-5（D）中，只有第二行（abcdefgh）被指定为被涡卷，而其它行不被指定。换句话说，只有图5（B），5（C），5（D）中的第二行相对于图5（A）被涡卷。

图6是表明由CPU1进行的软件控制程序流程图，用来对一特定的显示行连续地平滑地逐象素地涡卷8个象素。涡卷点量寄存器16被清除，以便把涡卷点量在涡卷开始之前减为“0”。进而，在涡卷显示行指定寄存器15中设定要被涡卷的显示行。通过在涡卷点量寄存器16中设置一个象素来起动涡卷，并且通过改变涡卷点量寄存器16中的涡卷点量设定值，使得逐渐增加数量，可以进行逐象素地向左平滑地涡卷。此外，通过改变涡卷点量寄存器16中的涡卷点量设定值，使其数量逐渐减少，也可以实现向右的连续且平滑的涡卷。考虑到液晶的反应速度，为了进行平滑地涡卷，在涡卷点量寄存器16被增加或减少的定时内需要插入间隔时间（等待步SW）。在此时间间隔内，使液晶显示控制装置2重复显示同一帧。通过调节间隔时间可使CPU1改变平滑涡卷的执行时间。

CPU1和液晶显示控制装置2之间的数据的传输和接收通过液晶显示控制装置2中的CPU接口7进行。液晶显示控制装置2配备有三个接口信号，用于串行数据输入端（以后简称为“SID”）供CPU1写入数据，串行数据输出端（以后简称为“SOD”）供CPU1读出数据，以及串行转换时钟输入端（以后简称为“SCLK”），用来指示取回或读出液晶显示控制装置2中的输入数据。

图7（A）-7（D）表示利用接口信号的写的过程，图8（A）-8（F）则表示读的过程。被输入（SID）的数据或被输出（SOD）的数据和串行转换时钟（SCLK）同步地接口。首先，当转换开始时CPU1从SID端输入一起始字节。当连续输入5位“1”时，CPU接口7就理解为起始字节被起动了。5位连续为“1”的数据行被定义为同步位串。当CPU接口7辩认出同步位串时，它就把同步位串后面的位认作为是一R/W位并把下一位作为RS位，并存储输入位的状态。偶然地，需要“0”进入起始字节的最后一位。如果当后面的低阶数据D0-D3全部为4位“1”时最后位为“1”，这些数据就可被识别为同步位串。因此，需要避免这些数据被这样识别。R/W位是CPU1用来指令液晶显示控制装置2进行读/写操作的位，“0”和“1”分别代表读和写操作。此外，上述的RS位是用来选择寄存器的位，意思是当它为“0”时选择CPU地址计数器6或一组指令寄存器24，当其为“1”时则选择显示RAM4。指令寄存器组24包括上述的涡卷显示行指定寄存器15、涡卷点量寄存器16和液晶显示控制寄存器23。

R/W和RS位与操作方式之间的关系可总结如下。当R/W位＝0且RS位＝0时，进入把设定值写入CPU地址计数器6和指令寄存器组24的操作方式。当R/W位＝0且RS位＝1时，进入向显示RAM4写入数据的操作方式。当R/W位＝1且RS位＝0时，进入从CPU地址计数器6读出数值的操作方式。当R/W位＝1且RS位＝1时，进入从显示RAM4读出数据的操作方式。

当在起始字节内用R/W位指定写时，则用跟随起始字节的两个字节（16位）写入一行8位的数据行。换句话说，8位数据行被分成两个高阶和低阶4位数据行。借助起始字节的下一字节（低阶字节），输入低阶4位数据行和连续为“0”的4位并且借助于下一字节（高位字节）输入高4位数据行以及连续为“0”的4位。因而，除去同步位串之外，在SID上永远不会连续地出现5位或更多位的“1”。

当用R/W位在起始字节中指定读操作时，便用一个字节（8位）从SOD端读出一个8位数据行，该字节跟随起始字节之后。甚至在该数据行被从SOD端读出的同时，来自SID的5位同步字串仍被监测着。图9（A）-9（B）表明把读时序变为写时序的过程。例如，在第一字节内，第一起始字节的R/W位被设为“1”而RS位被设为“0”时，CPU地址计数器6的内容就在第二字节内读出。在用于读的第二字节内，R/W位被设为“0”，同时RS位被设为“1”，并且在第三第四字节内把数据写入显示RAM4中。这样，三个接口信号SCLK、SID和SOD被用来使从写操作转换为读操作，并且反之亦然。当需要从液晶显示控制装置2读数据时，SCLK和SID端可用作接口。

由于采用了这种接口程序，可以简单地以与时钟信号同步操作的方式实现数据传输。换句话说，不需要专门的使用时钟或有特定波形的定时信号的数据传输规约。因此，按照本发明用来控制液晶显示装置2的CPU1便只需具有普通的串行接口或端口，这便便得可以利用任何一般的CPU，这样便增加了CPU的通用性。

图10是说明CPU接口7的内部情况的方块图。由SID提供的数据按顺序由级连连接的锁存电路（1）51-（8）58在SCLK的前沿取出。起始同步检查电路59总是监测着由锁存电路4（54）-（8）58取出的数据的输出，并且当输出全部成为“1”时，便确认进入同步位串。在同步位串被检测的时刻，起始同步检查电路59就把锁存电路2（52）和3（53）的输出数据认为是RS和R/W位，并分别在RS锁存电路61和R/W锁存电路60中把这些输出锁住。

传递位计数器62产生锁存定时，在此时刻低阶数据锁存电路63和高阶数据锁存电路64分别取出收到的数据行中的有效的低阶和高阶4位数据行。传递位计数器62按顺序对此数据由SCLK计数。RS锁存电路61，R/W锁存电路60，低阶数据锁存电路63和高阶数据锁存电路64的输出被供给液晶显示控制装置2的各自的方块中，作为RS信号、R/W信号、DB0-DB7信号。

传递位计数器62借助于由起始同步检查电路59检查的同步位串被强制复位并起动。当在供电时传递条件未设定时，或当被CPU1和CPU接口7处理过的数据行中的位因为在传递操作期间在串行传递时钟输入端（SCLK）中引入的噪声而彼此脱离时，可通过同步位串利用传递位计数器62把传递程序重置为正常条件。

借助于把从并/串转换电路65的串行输出数据送到CPU1，在由串行传递时钟输入端SCLK提供的时钟信号的下降沿从SOD端读取串行数据。由液晶显示控制装置2的每个方块提供的数据，通过并/串转换电路65中的DB0-DB7加载。这一加载定时由传递位计数器62逐字节地提供。在这种情况下，CPU1在SCLK的上升沿取回从SOD端输出的串行数据。

在起始字节中的R/W位以及RS位不需要改变的情况下，可以连续地传递几个字节数据。当在显示RAM4中的几个字节被集中地且连续地重写时，在显示RAM4中的数据可不用起始字节而被连续地重写，如果在起始字节中的R/W位被设为“0”而RS位开始时被设为“1”的话。因为用来供给显示RAM4中重写地址的CPU地址计数器6在每写一个字节时是自动地增加的，因而CPU1不需要按顺序重置CPU地址计数器6。

当R/W位＝0，RS位＝0时，CPU地址计数器6或指定令寄存器组24按如上所述被选择并且对其写入数据。在这种情况下，CPU地址计数器6和指令寄存器组24内的一个寄存器可用下述方式选择。

跟随上述起始字节的两个字节中的数据的特定位被用作选择数据。用于选择CPU地址计数器6和指令寄存器组24内的一个寄存器的选择信号通过使用用于选择的译码器对特定位译码形成。除去特定位的两个字节的数据（其余位）被用作设定数据，因为在指令寄存器组24中的寄存器内要被设定的这种数据的位数可能不大于8位。出于这一理由，除去特定位的两个字节的数据（其余位）可以被用作设定位。

当R/W＝0且RS＝1时，由于CPU地址计数器6生成了RAM地址，则这两个字节的数据用来进行写操作。

当R/W＝1时，CPU地址计数器6中的数据或RAM中的数据按照RS的值被读出。

本发明的上述实施例具有下述效果;

（1）由于具有涡卷显示行指定寄存器5和涡卷点量寄存器16用来选择地进行在显示行内从一边到一边的涡卷，以及行一致检查电路20用来检查是否一个正被显示行是要被涡卷的行，以及涡卷移位寄存器11用来把被显示的字符图形按象素移位，因此可以使只有所要求的显示行可以被选择地按象素从一边到一边地涡卷。

（2）因而可以平滑地且有效地涡卷特定的显示行。和逐个按字符图形进行涡卷相比，显示质量被大为改善。

（3）此外，在用来存储字符码的显示RAM4中的数据当涡卷进行时不需重写，这使得软件处理简化，因而减轻了CPU1的负载。

（4）当不同性质的信息在有限的显示区域内被逐行地显示时，例如在微型电话的小设备情况下，只有所需的显示行可以连续地被涡卷，从而使其内容被显示。这种在小的显示设备中的显示信息的性能或要被显示的信息量可根据在各种未来的信息设施中尤其使用微型或移动的通信终端的需要而容易地扩充;例如，在天气预报以及关于交通阻塞的信息被依次在一特定的显示行上被显示的情况下。

（5）借助于控制字节中的数据传输，使得和与串行传递时针同步的同步位串的检查相同步地重置传递位计数器62，传递程序可以响应下一同步位串的检查被重置，尽管相对于CPU1发生了数据位的移位。

（6）甚至在由CPU1通过输出端SOD实行读操作的同时，同步位串以及其后的R/W位根据收到的输入端SID的输出进行监视，借助于使用三个接口信号SCLK、SID和SOD可以实现写/读转换。

（7）接口程序的采用使相应于几种操作方式的与SCLK同步的可能的数据传输成为简单的时钟信号。换句话说，不需要使用利用时钟或特殊波形的定时信号的专门的数据传输规约。因此，按照本发明这一实施例，用来控制液晶显示控制装置2的CPU1要求具有普通的串行接口或端口。结果，可以在相当宽的范围内广泛地利用任何的CPU作为本液晶显示控制装置的主控器。

图11表示使用液晶显示控制装置104的系统的结构，作为本发明的第二实施例。与图1所示的功能相同的方块给予相同的标号，并且此处将省略其详细说明。参看图1所述的实施例，在指令寄存器24内增加了涡卷显示位指定寄存器111。通过CPU接口7在这种涡卷显示位指定寄存器111中设定一个值。换句话说，关于要被涡卷的显示位的位置数据被写入涡卷显示位指定寄存器111中。在由涡卷显示行指定寄存器15指定的显示行中，实行由涡卷点量寄存器16指定的象素相对于由涡卷显示位指定寄存器111指定的显示位的涡卷控制。由指令寄存器组24、涡卷控制电路115和涡卷移位寄存器11控制涡卷。

图12是说明进行涡卷的详细电路图。第二实施例针对的是这种情况，例如，由6×8点构成的字符字根图形的垂直4行和水平8位被显示（并不限于此）。公共液晶驱动器18总共具有32个驱动电路，当显示4位时，每次被显示的字符行达到8行。而且，因为以6点间隔显示8位，线段液晶驱动器14具有48个驱动电路。

在图12中，象在图2的实施例中的行一致检查电路20把被驱动的行和在涡卷显示行指定寄存器15中设定的4位数据进行比较，当比较结果一致时，在图13所示的期间把涡卷行一致信号φ₅设置为高电平。位一致检查电路113把进行显示操作的显示位计数器112和在涡卷显示位指定寄存器111中设定的8位数据进行比较，当比较的结果为一致时，在图13所示的期间内把涡卷行一致信号φ₆设置成高电平。显示位计数器112按字符逐行地减小。在涡卷的行显示期间，门电路31输出由涡卷点量寄存器16指定的6位的涡卷点量。门电路114只在涡卷的行显示期间内输出6位的涡卷点量并把它提供给涡卷移位寄存器11。在涡卷行一致信号φ₅或涡卷位一致信号φ₆保持为低电平时，门电路31或门电路114通过屏蔽使全部6位涡卷点量指定信号SEL为逻辑值0，并把此信号供给涡卷移位寄存器11。因此，存储在涡卷点量寄存器16中的涡卷点量指定数据只有在屏3上显示的行和由寄存器15指定的涡卷行一致而不与由寄存器111指定的涡卷行一致时才供给涡卷移位寄存器11。

图13为产生上述时序的一个例子。当第一至第四行被分时地驱动时，φ₁至φ₄分别被设为高电平。而φ₅只在由涡卷显示行指定寄存器15指定要被涡卷的显示行被驱动的期间内被设为高电平。而且，φ₆只有在由涡卷显位指定寄存器111指定的要被涡卷的显示位被驱动时才设为高电平。在涡卷期间内，涡卷点量指定信号SEL输出存储在涡卷点量寄存器16中的涡卷量并在任何其它期间内被设置为0。

图14（A）、14（B）和图15（A）、15（B）表示一个显示位的涡卷部分的例子。在屏3上的第二行的涡卷由涡卷显示行指定寄存器15指定，并且第二到第8位的涡卷由涡卷显示位指定寄存器111指定。如图14（A）、14（B）和15（A）、15（B）所示，涡卷点量依次增加，从而使屏3上的第二行的第二至第8位的7个字符被涡卷并按照由涡卷点量寄存器16指定的涡卷量显示。

虽然涡卷显示行指定寄存器15可以按显示行被设定，涡卷不须由按显示位设定涡卷显示位指定寄存器111来限制。例如，1位结构的涡卷显示位寄存器被构成，使得可以涡卷许多位，而不只是屏3的最左端的一位被指定。在这种情况下，当各位为1时，在屏3上不小于第二位的位被涡卷并被显示，并且最左端的一位被永久显示而不被涡卷。当有关的位是“0”时，所有的显示位都可被涡卷和显示。

图16所示为使用作为本发明第三实施例的液晶显示控制装置102的系统结构，和图1功能相同的方块用相同的标号表示，并且将省略其细节描述。液晶显示屏103用最多12位1行显示5×8点的字根（不限于此），并且有8个公共电极和60个线段电极。如同图1的实施例中，CPU1向显示RAM4内写入要在液晶显示屏103上显示的字符的字符码。这样写入的字符码按顺序从显示RAM4中输出，按照增加显示地址计数器8的操作从第20位到第一位进行。被输出的字符码连同行地址计数器30的输出一起形成字符发生器ROM5的地址数据，借此从字符发生器ROM5按5位输出字根数据。5位字根数据由并/串转换电路60转换成串行数据，通过涡卷移位寄存器11和线段移位寄存器12送给线段液晶驱动器14。

为了实现按照本发明的本实施例的平滑的涡卷，代替图1中的涡卷控制电路17和指令寄存器组24，提供一涡卷寄存器70，用来存储涡卷控制数据，涡卷周期发生电路80，用来产生按点（象素）涡卷的涡卷周期，涡卷计数器90，用来计数涡卷量，涡卷结束检查电路91，用来检查涡卷结束。当进行平滑涡卷时CPU1只需为涡卷寄存器70选择初始设定值，因此可以减轻加于CPU1上的负荷。CPU1通过CPU接口7完成涡卷寄存器70的初始设定。

图17是本发明的这一实施例中的进行涡卷的方案的详细方块图。涡卷周期产生电路80产生涡卷周期信号81，用来提供涡卷操作的时间间隔，即涡卷速度。在本发明的这一实施例中，涡卷周期信号81是一时钟信号，它有一预定的周期，这是通过使多路复用器83选择具有不同周期的计数电路或时钟脉冲发生器82的输出而完成的。涡卷周期信号81的周期可以相对于液晶的反应速度来确定，并且可被选择的一组周期的范围一般来说从几十毫秒到几百毫秒。上述的选择通过把存储在涡卷寄存器70中的涡卷速度数据（第一数据）提供给多路复用器83完成。

涡卷计数器90在其时钟输入端IN接收涡卷周期信号81，对上升瞬变进行计数，并从其输出端OUT把该计数值作为涡卷点量供给涡卷移位寄存器11。在图1所示的情况下，涡卷移位寄存器11随涡卷点量的增加选择下一级锁存电路22的输出，并把这输出供给线段移位寄存器12。在涡卷计数器90中，ID代表计数方向给定端，即给定增加或减少的指令。按照本发明的这一实施例，涡卷计数器90中的计数方向由存储在涡卷寄存器70中的涡卷方向数据（第二数据）72指定。

当所有计数位作为计数从涡卷计数器90被输出时，涡卷计数器90的输出值每当涡卷周期信号81变化一次就加1或减1。因此，涡卷周期信号81的每个周期涡卷一个点。当涡卷周期信号81的每个周期涡卷两个点时，只需要在涡卷计数器90输出的最小有效位上加一为“0”的空位，然后把所得结果供给多路复用器21。

Reset是涡卷计数器90的复位端。在涡卷计数器90的复位状态下，其输出不仅被初始化，使得所有位都为“0”。复位状态还使涡卷点量减到“0”。在本发明的这一实施例中，总的涡卷量数据（第三数据）被存储在涡卷寄存器70中并被供给涡卷结束检查电路91。涡卷结束检查电路91检查涡卷计数器90的输出与总涡卷量数据73的一致性，并复位涡卷计数器90，从而结束一系列的涡卷操作。

下面给出第三实施例的说明，在这一功能的描述中，涡卷周期信号81的每个周期要涡卷一个点。当显示行被涡卷时，CPU1工作，从而在涡卷寄存器70中设定涡卷数据，包括总涡卷量数据（点数）73，涡卷方向数据72以及涡卷速度数据71。涡卷寄存器70进行增加或减少操作，从而在所选的涡卷周期信号81的每个周期使涡卷量逐点地推进，并把产生的计数值供给涡卷移位寄存器11。涡卷移位寄存器11每当计数值增加一次就选择下级的锁存电路的输出，并且每当计数值减少一次就选择前级的锁存电路的输出。在控制传递时滞量（滞后量）时，涡卷移位寄存器11使显示行逐点地进行涡卷。当涡卷计数器90的输出与总涡卷量一致时，涡卷计数器90在平滑涡卷结束的时刻被复位。利用这种方案，应当理解向右的涡卷可以用来使向左的涡卷显示再移向向右的涡卷。在这种情况下，CPU1只需再设置指令，以便使向左涡卷的过程中使涡卷移位寄存器71的内容向右涡卷。

例如，当向左涡卷20点被沿水平方向进行时，CPU1只要对涡卷寄存器70写入涡卷数据，包括总涡卷量数据73，涡卷方向数据72和涡卷速度数据71，如图18（A）所示。根据写入涡卷寄存器70的数据以及涡卷周期发生电路80的计数周期，涡卷计数器90按顺序把涡卷量从“0”点增加到第20点，而通过涡卷移位寄存器11自动处理使涡卷从“0”点直到第20点。当涡卷结束检查电路91检查到涡计数器90已经计数到20点时，就使涡卷计数器90停止增加操作。直到增加的操作停止，CPU1不需进行任何显示控制而仅仅保持等待（显示等待）。另一方面，在参照图1描述的实施例的情况下，CPU1必须向液晶显示控制装置发出显示涡卷指令，从而使每涡卷一个点时重写涡卷点量寄存器16并执行该指令（见图18（B））。因而，CPU1必须重复执行这种指令总共20次，还必须控制间隔时间使指令发出或执行的时间间隔均匀，以便实现平滑的涡卷显示。

用本发明这一实施例中的液晶显示控制装置102，当涡卷指令一旦发出之后，涡卷操作就不依赖于CPU1而自动地可控，并可以省去涡卷执行时间控制。因此，伴随着平滑涡卷施加到CPU1上的负载比图1所示的实施例可大大减轻。虽然，在图1所示的实施例中，可采用的涡卷方式比本实施例中具有较大的自由度，因为前面的寄存器16中可以设置任何的涡卷点量。

本发明人已经参照实施例给出了本发明的详细描述。不过，本发明并不限于这些实施例，不脱离本发明的范围和构思还可以用各种方式作出的修改就不赘述了。

虽然说明了有代表性的情况，例如在图17的实施例中，涡卷单一的显示行，但本发明可用于从几个显示行之中选择所需的行进行涡卷的情况。例如，图17中的涡卷计数器90的输出通过图2的实施例中的门电路31供给多路复用器21，从而用图2的行一致检查电路同样地控制门电路。在这种情况下，只需要向涡卷寄存器71提供一区域，提供用来存储被提供到行一致检查电路20的涡卷显示行数据。

在本发明的上述实施例中，显示地址计数器8被减少并且象素数据行从线段移位寄存器12的左边与其同步地输入。此外，当涡卷量逐渐增加时，涡卷向左进行，而涡卷量逐渐减少时，涡卷则向右进行。

与此相反，也可以设置成显示地址计数器8被减少并且象素数据执行从线段移位寄存器12的右边与其同步地输入，这样当涡卷量逐渐增加时，向右进行涡卷，而当涡卷量逐渐减少时，向左进行涡卷。

而且，涡卷显示行可被固定，或者否则可省略涡卷显示行控制装置。

形成字根的象素数量，液晶显示屏的显示尺寸，显示RAM的存储容量等可以适当地改变，而不受上述实施例的限制。虽然在上述实施例中使用了涡卷移位寄存器11，以便根据象素数据来移动把象素数据行提供给驱动电路的时刻，也可以采用一个示例性的方案，把锁存电路的并行输出以若干级的间隔提供给多路复用器21。

此外，本发明可用于在显示设备的特定窗口内进行显示。

每个液晶显示控制装置2（图1）、104（图11）以及102（图16）在一个半导体基片上制成，虽然并不限于此，可利用已知的半导体技术。关于显示RAM（DDRAM）与/或字符发生器ROM（CGROM），可制在任何其它的半导体基片上，并不受本发明上述实施例的限制。在这方面，可以实现试图增加显示量与/或显示类型的种类。

在图1的实施例中，提供了一种液晶显示控制装置（液晶显示控制LSI），它在一个半导体基片上制成，具有用来接收串行时钟SCLK的外部时钟端，用来用来接收串行数据SID的外部数据端，以及用来输出串行数据SOD的外部数据端。此外，用来输出线段信号SEG1-SEG60的外部端以及用来输出公共信号COM1-COM32的外部端也被提供了。然而，这些外部端可同时用于其它信号。

虽然以液晶显示技术为背景给出了由本发明人所作发明的申请的说明，然而本发明并不限于以前提出的实施例，而是可用于驱动控制荧光管显示，等离子显示以及其它任何类似的显示设备。

通过本发明的有代表性的实施例可达到的效果如下：

由于采用了涡卷量控制装置，用来根据象素数据将提供给用于驱动信号电极的象素数据行的定时改变一个预定的量，可以由逐渐增加或减少被涡卷的量实现象素的平滑涡卷。

由于采用了涡卷显示行控制装置，可以平滑地涡卷任何所需的显示行。

由于采用了涡卷显示位控制装置，可以平滑地涡卷任何所需的显示位。

借助于能够指定移位量，象在存储装置中的涡卷点量以及涡卷显示行，指定任意涡卷方式的自由度被大大地改善了。

当进行平滑涡卷时，存储在用来存储字符码的显示RAM中的数据不需重写，借此减轻加于CPU的负载，因而减化了软件处理。而且，加于CPU的负载比位变换式显示控制更加减少，因为不需要一系列的重写大容量存储器，例如，位变换存储器，因而可实现平滑的涡卷。

此外，由于采用涡卷量控制装置，用来自动地且按顺序地更新涡卷速率和涡卷点量，使得加于CPU的负载被大大减轻了。

由于采用了接口装置，通过和用串行时钟信号同步的同步位行同步地复位传递控制计数器，并且在接收串行输入端的输入时，即使在从串行数据输出端的读操作期间，也监视同步位串及紧接其后的读取控制数据，使得和CPU，例如数据处理器或微机，可以用时钟信号简单地实现接口，借此使得CPU例如数据处理器或微机的接口可用串行时钟信号简单地实现。因此，可以实现不限于利用CPU作为控制的显示控制装置。

Claims (17)

1、一种显示控制装置，用来控制在若干显示元素上显示具有多个象素的图形的显示装置，显示元素以具有预定位数的点阵形式安置在扫描和信号电极的交叉处，该显示控制装置包括：

一个第一驱动电路，用来分时地驱动扫描电极；

一个第二驱动电路，用来驱动信号电极，同时在扫描电极的每一驱动转换间隔保持象素数据行，

一个能够存储代码数据的显示RAM，

一个图形数据存储器，用来根据相应于从显示RAM按顺序读出的代码数据的显示图形输出象素数据，

一个象素数据行提供电路，用来接收从图形数据存储器中顺序输出的象素数据行，并根据象素数据把向第二驱动电路提供象素数据行的定时改变一预定量，以及

涡卷量控制装置，用来可变地控制象素数据行提供电路的输出定时改变量。

2、如权利要求1所述的显示控制装置，还包括：涡卷显示行控制电路，用来可变地控制其输出定时要由象素数据行提供电路改变的象素数据行的显示行。

3、如权利要求1所述的显示控制装置，还包括：涡卷显示位控制装置，用来可变地控制其输出定时要由象素数据行提供电路改变的象素数据行的位的位置。

4、如权利要求1所述的显示控制装置，其中象素数据行提供电路具有一个移位电路，用来串行地保持顺序从图形数据存储器按象素顺序地输出的象素数据行，以及一个选择电路，用来在移位电路的每一存储级选择输入和输出节点之一，使所选的节点成为其输出。

5、如权利要求4所述的显示控制装置，其中涡卷量控制装置包括第一存储装置，用来可重写地存储涡卷量，涡卷量用来在数据行提供电路中指定输出定时改变量。

6、如权利要求5所述的显示控制装置，其中涡卷量控制装置包括第二存储装置，用来可重写地存储要被涡卷的涡卷行，一个行检查电路，用来检查当前显示行是否和由第二存储装置指定的涡卷行相一致，以及一个门电路，用来当行检查电路检查到上述的一致时，使保持在第一存储装置内的涡卷量供给所述选择电路。

7、如权利要求3所述的显示控制装置，其中涡卷行控制装置包括第三存储装置，用来可重写地存储涡卷行上要被涡卷的涡卷位，以信一个位检查电路，用来检查当前显示位是否和由第三存储装置指定的涡卷位相一致。

8、如权利要求1所述的显示控制装置，其中涡卷量控制装置包括一个用来产生涡卷周期信号从而调节涡卷速度的电路，以及一个涡卷计数器，用来和涡卷周期信号波动同步地更新用于指定数据行提供电路的输出定时改变量的涡卷量。

9、如权利要求8所述的显示控制装置，其中涡卷量控制装置包括第四存储装置，用于可重写地存储：第一控制数据，用来对所述电路指定涡卷周期信号的周期，从而产生涡卷周期信号，第二控制数据，用来对涡卷计数器指定计数方向，以及第二控制数据，用来指示全部涡卷量;以及涡卷结束检查电路，用来复位涡卷计数器，以便检查涡卷计数器的输出已经达第四存储装置中存储的第三控制数据。

10、如权利要求5所述的显示控制装置，进一步包括：接口装置，用来使第一存储装置和外部相接口，所述接口装置包括：

一个与第一存储装置的输入相连的内部总线，

一个串行时钟输入端，

一个串行数据输入端，

一个串行存储电路，它连接于所述串行数据输入端，并具有几个锁存电路，

一个并行数据锁存电路，其并行输入端与包含在串行存储电路中的预定级的各个锁存电路的输出节点相连，其并行输出端与内部总线相连，

一个同步位串检查电路，具有一个与并行数据锁存电路输入端相连的输入端，和一个与多个锁存电路中其它锁存电路输出的输出端相连的输入端，并且当其输入为预定的逻辑值时，输出一个第一信号，

一个读取控制数据锁存电路，用来通过所述第一信号取出在其输出不与所述逻辑电路相连的锁存电路中存储的数据，以及

一个传递控制计数器，其计数操作由第一信号复位，并用来控制并行数据锁存电路的锁存定时。

11、如权利要求10所述的显示控制装置，其中接口电路包括：

一个串行数据输出端，以及

一个并/串转换电路，其输入与内部总线并联，其输出连接于串行数据输出端，串行输出与时钟信号同步，并且其中

传递控制计数器还根据其计数产生一个用来控制并/串转换电路的输出起始定时的控制信号。

12、一种显示控制电路，用来使显示装置显示与从中央处理单元接收到的数据相应的图形，包括：

一个存储器，用来保持来自中央处理单元的数据，

一个地址电路，用来指定存储器的地址，

第一转换装置，用来把从中央处理单元接收到的串行数据转换成并行数据，以及

写装置，用来把第一转换装置接收到的数据写入由地址电路指定的存储器的地址中。

13、如权利要求12所述的显示控制装置，其中第一转换装置包括用来把串行数据和外部时钟信号同步地转换成并行数据的装置。

14、如权利要求13所述的显示控制装置，还包括：第二转换装置，用来把保持在存储器中的并行数据和时钟信号同步地转换成串行数据。

15、如权利要求14所述的显示控制装置，其中第一转换装置，第二转换装置，地址电路，存储器以及写装置被制造在一个半导体基片上。

16、如权利要求15所述的显示控制装置，还包括：用来输出串行数据的第一外部端子，用来接收串行数据的第二外部端子，以及用来接收时钟信号的第三外部端子。

17、如权利要求16所述的显示控制装置，还包括：用来对所述存储器读取的读取装置，以及图形形成装置，用来把由读取装置从存储器中读出的数据转换成在显示装置上要被显示的图形。

Images