CN111294047A - 一种高速高线性度的输入缓冲器 - Google Patents

Abstract

一种高速高线性度的输入缓冲器，属于模拟集成电路技术领域。本发明包括主源跟随器和辅助源跟随器，主源跟随器包括输入管和尾电流源，输入管的栅极连接输入缓冲器的输入信号，其源极作为输入缓冲器的输出端并连接尾电流源；输入管的漏极也连接输入缓冲器的输入信号，使本发明提出的输入缓冲器的输入管漏电位被输入信号直接驱动，保证输入管的源漏电压基本保持不变，能够忽略输入管源漏电阻的影响，提高了输出信号的线性度；同时使用辅助源跟随器为主源跟随器提供电流，减小了输入缓冲器对外部信号源驱动能力的要求。

Description

一种高速高线性度的输入缓冲器

技术领域

本发明属于模拟集成电路技术领域，涉及到高速高精度ADC中的输入缓冲器设计。

背景技术

近年来，随着数字信号处理技术的迅猛发展，数字信号处理技术广泛的应用于各个领域，因此对作为模拟和数字系统之间桥梁的模数转换器(Analog-to-DigitalConverter,ADC)的性能也提出了越来越高的要求。系统要求模数转换器具有极高的采样率的同时，也要求模数转换器输出高线性度的数据。

高精度模数转换器用大的采样电容才能获得足够高的有效位数，要在这样的采样电容两端加上一定幅度的高频电压信号，需要从信号源抽取很大的电流，绝大多数情况下外部信号源不能提供足够大的电流以维持采样电容上的电压信号，所以超高速高精度的模数转换器的输入信号是由输入缓冲器提供的。输入信号的线性度限制着流水线型模数转换器整体输出线性度的上限，因此设计一个性能优秀的输入缓冲器对模数转换器来说极为重要。

传统的输入缓冲器一般采用源跟随器结构，由两部分构成，输入管和尾电流源。如图1所示是传统的输入缓冲器的原理图，如图2所示是传统结构输入缓冲器的具体结构图，传统结构的输入缓冲器为源跟随器结构。图2中最上层NMOS管为输入管，下边两个NMOS管为共源共栅结构的尾电流源。输入管栅极接输入信号Vin，再在输入管的源极以近似1倍的放大倍数输出在栅极得到的信号。

传统的输入缓冲器，当尾电流源的输出阻抗无穷大、源跟随器的负载阻抗无穷大且可以忽略输入管的沟道长度调制效应和体效应时，输入信号和输出信号可以实现完全一致。但是尾电流源不可能是理想电流源，负载阻抗也不可能达到无穷大而且输入管的二级效应很难消除，这均造成了输入信号与输出信号的不一致，从而引入了非线性。若源跟随器的负载是大电容，且源跟随器由于输入缓冲器要给模数转换器提供大电流，输入缓冲器需要由大尺寸的器件构成，但同时会引入较大的寄生电容，传统结构的输入缓冲器很难输出高速高线性度的信号。

发明内容

传统输入缓冲器在向大电容负载提供高频大摆幅的电压信号时，需要从输入缓冲器流出或流入很大一部分电流来给输出端负载充放电，导致输入缓冲器的静态工作点发生偏移，流出或流入的电流大小又与输入缓冲器的输出信号有关，从而向输入缓冲器的输出信号引入了非线性。针对上述传统输入缓冲器的非线性问题，本发明改进了传统结构的输入缓冲器电路，提出了一种高速高线性度的输入缓冲器，通过减小输入缓冲器驱动负载时流出或流入的电流，使输入缓冲器向负载提供的电流远小于它自身的总电流，保证了输入缓冲器的输出信号具有很高的线性度，经理论与实验证明本发明提出的结构能有效提高输入缓冲器输出信号的线性度。

本发明的技术方案为：

一种高速高线性度的输入缓冲器，包括主源跟随器，所述主源跟随器包括输入管和尾电流源，输入管的栅极连接所述输入缓冲器的输入信号，其源极作为所述输入缓冲器的输出端并连接所述尾电流源；

所述输入管的漏极连接所述输入缓冲器的输入信号；

所述输入缓冲器包括辅助源跟随器，所述辅助源跟随器用于为所述主源跟随器提供电流。

具体的，所述输入管为第一NMOS管，第一NMOS管的栅极和漏极连接所述输入缓冲器的输入信号，其源极连接所述输入缓冲器的输出端和所述尾电流源。

具体的，所述辅助源跟随器包括第二NMOS管，第二NMOS管的栅极连接第一输入信号，其源极连接第一NMOS管的漏极，其漏极连接电源电压；所述第一输入信号与所述输入缓冲器的输入信号相比有不同的共模电位和相同的交流小信号。

具体的，所述辅助源跟随器包括第一电阻和第一电容用于提供所述第一输入信号，第一电容的一端连接所述输入缓冲器的输入信号，另一端连接第二NMOS管的栅极并通过第一电阻后连接电源电压。

具体的，所述辅助源跟随器还包括第二电阻，第二电阻并联在第一电容两端。

具体的，所述尾电流源包括第三NMOS管和第四NMOS管，第三NMOS管的栅极连接第一偏置电压，其漏极连接第一NMOS管的源极，其源极连接第四NMOS管的漏极；第四NMOS管的栅极连接第二偏置电压，其源极接地。

具体的，所述输入管为第一PMOS管，第一NMOS管的栅极和漏极连接所述输入缓冲器的输入信号，其源极连接所述输入缓冲器的输出端和所述尾电流源。

具体的，所述辅助源跟随器包括第二PMOS管，第二PMOS管的栅极连接第一输入信号，其源极连接第一PMOS管的漏极，其漏极接地；所述第一输入信号与所述输入缓冲器的输入信号相比有不同的共模电位和相同的交流小信号。

具体的，所述辅助源跟随器包括第三电阻、第四电阻和第二电容用于提供所述第一输入信号，第二电容的一端连接所述输入缓冲器的输入信号，另一端连接第二PMOS管的栅极并通过第三电阻后接地；第四电阻并联在第二电容两端。

具体的，所述尾电流源包括第三PMOS管和第四PMOS管，第三PMOS管的栅极连接第一偏置电压，其漏极连接第一PMOS管的源极，其源极连接第四PMOS管的漏极；第四PMOS管的栅极连接第二偏置电压，其源极连接电源电压。

本发明的有益效果为：本发明将主源跟随器输入管的漏极和栅极同时接输入信号，消除了主源跟随器输入管的沟道长度调制效应，消除输入管源漏电阻的影响，能够有效提高输出信号的线性度；同时在主源跟随器的输入管上叠层了辅助源跟随器，帮助信号源驱动主源跟随器输入管的栅极电位，为主源跟随器提供电流，减小了输入缓冲器对外部信号源驱动能力的要求。

附图说明

图1是传统的输入缓冲器采用NMOS管为输入管的源跟随器结构的原理示意图。

图2是传统的输入缓冲器采用NMOS管为输入管的源跟随器结构的具体电路结构图。

图3是传统的输入缓冲器的驱动采样电路结构示意图。

图4是对图3中的输入缓冲器采用诺顿等效的小信号等效电路图。

图5是本发明提出的一种高速高线性度的输入缓冲器采用NMOS输入管时的一种电路结构图。

图6是对本发明提出的一种高速高线性度的输入缓冲器采用诺顿等效的小信号等效电路图。

图7是本发明提出的一种高速高线性度的输入缓冲器与传统结构的输入缓冲器输出的信号SFDR随频率变化的对比示意图。

图8是本发明提出的一种高速高线性度的输入缓冲器采用PMOS输入管时的一种电路结构图。

图9是本发明提出的一种高速高线性度的输入缓冲器采用NMOS输入管时的另一种电路结构图。

图10是本发明提出的一种高速高线性度的输入缓冲器采用PMOS输入管时的另一种电路结构图。

具体实施方式

下面结合附图和具体实施例详细描述本发明的技术方案。

传统结构的输入缓冲器在工作时会向输入管的源漏小信号电阻、尾电流源输入电阻、要被驱动的阻抗和输出节点的寄生电容这四部分流出或流入电流，若要减小这些电流，可以从增大或消除这四部分的阻抗入手。基于此，为了提高输入缓冲器的线性度，本发明改进了传统的输入缓冲器电路，通过将主源跟随器输入管的漏极和栅极同时接输入信号，消除主源跟随器输入管的沟道长度调制效应，同时在主源跟随器的输入管上叠层了辅助源跟随器，帮助信号源驱动主源跟随器输入管的栅极电位，为主源跟随器提供电流。

如图5所示，是主源跟随器采用NMOS管作为输入管的一种实现形式，本发明提出的输入缓冲器包括主源跟随器和辅助源跟随器，主源跟随器包括输入管和尾电流源，本实施例中以第一NMOS管作为输入管，第一NMOS管的栅极连接输入缓冲器的输入信号Vin，其源极作为输入缓冲器的输出端并连接尾电流源；本发明将输入管即第一NMOS管的漏极也连接输入缓冲器的输入信号Vin；通过将输入管的漏极与输入信号V_in直接相连使输入管的源漏电压保持稳定，这样就能忽略输入管源漏电阻的影响。本实施例中尾电流源同样可以采用两个NMOS管实现共源共栅结构的尾电流源，包括第三NMOS管和第四NMOS管，第三NMOS管的栅极连接第一偏置电压V_B1，其漏极连接第一NMOS管的源极，其源极连接第四NMOS管的漏极；第四NMOS管的栅极连接第二偏置电压V_B2，其源极接地。

同时本发明提出的结构相比于传统结构又在输入管上叠加了一层辅助源跟随器结构，辅助源跟随器用于为主源跟随器提供绝大部分的电流，这样就能够消除输入管的漏极与V_in直接相连增加的对外部信号源驱动能力的要求。如图5和图9所示，本实施例中辅助源跟随器包括第二NMOS管，第二NMOS管的栅极连接第一输入信号，其源极连接第一NMOS管的漏极，其漏极连接电源电压；其中第一输入信号是与输入缓冲器的输入信号有不同的共模电位和相同的交流小信号的信号。本实施例中提出用RC网络实现根据输入信号V_in产生第一输入信号的一种方式，如图5所示，辅助源跟随器包括第一电阻和第一电容用于提供第一输入信号，第一电容的一端所述输入缓冲器的输入信号V_in，另一端连接第二NMOS管的栅极提供第一输入信号并通过第一电阻后连接电源电压。

另外图9对图5中给出的实现第一输入信号的方式的一种改进，增加了第二电阻，第二电阻并联在第一电容两端，用两个电阻的RC结构，使得辅助源跟随器的共模电位设置更灵活。

本发明提出的输入缓冲器还可以由PMOS管实现，如图8所示是主源跟随器采用PMOS管作为输入管的一种实现形式，输入管为第一PMOS管，第一NMOS管的栅极和漏极连接输入缓冲器的输入信号V_in，其源极连接输入缓冲器的输出端和尾电流源。尾电流源包括第三PMOS管和第四PMOS管，第三PMOS管的栅极连接第一偏置电压V_B1，其漏极连接第一PMOS管的源极，其源极连接第四PMOS管的漏极；第四PMOS管的栅极连接第二偏置电压V_B2，其源极连接电源电压。

辅助源跟随器同样用PMOS管实现，包括第二PMOS管，第二PMOS管的栅极连接第一输入信号，其源极连接第一PMOS管的漏极，其漏极接地。与NMOS管实现输入缓冲级类似，本实施例中同样可以使用RC网络产生第一输入信号，如图8所示，辅助源跟随器包括第三电阻和第二电容用于提供第一输入信号，第二电容的一端连接输入缓冲器的输入信号V_in，另一端连接第二PMOS管的栅极并通过第三电阻后接地。如图10所示给出了图8的一种改进方案，还包括第四电阻并联在第二电容两端，采用两个电阻实现RC结构，使得辅助源跟随器的共模电位设置更灵活。

下面通过对传统结构的输入缓冲器和本发明提出的输入缓冲器进行比较分析，进一步阐述本发明的工作原理和技术效果。

首先分析一下传统的输入缓冲器电路输出非线性产生的原因，在此基础上再提出本发明的新结构，然后解释这种新结构有效降低输入缓冲器的输出非线性的原因。

传统的输入缓冲器如图2所示，传统的输入缓冲器为源跟随器结构。最上层的NMOS为输入管，它的栅极接输入信号然后在它的源极以近似1倍的放大倍数输出在栅极得到的信号。它的尾电流源用两个NMOS管构成的共源共栅结构来实现，采用共源共栅结构以增大尾电流源的输出阻抗。三个NMOS管均可以采用深N阱工艺使衬底与源极相连，这样能消除体效应在源跟随器输出引入的非线性。

在模数转换器中，输入缓冲器输出的信号需要先被采样成电平信号，再在模数转换器中进行进一步的处理。也就是说，采样到的电平信号才是模数转换器真正处理的信号，所以要分析输入缓冲器的性能，要连同后面的采样电路一同分析。输入缓冲器驱动采样电路的示意图如图3所示，对输入缓冲器采用诺顿等效再画出小信号等效模型，如图4所示。

v_in为输入的小信号，g_m为输入管的跨导，r_ds为输入管的源漏电阻，r_tail为尾电流源的输出阻抗，C_p为输入管源级的寄生电容，r_switch为开关导通电阻，C_L为负载电容，v_out为输入管源级小信号电位变化。

因此

令

则

由于

趋近于一个常数时，输入缓冲器非线性就较低。在固定频率下，Z为一个常数。

当Z远大于

的情况，则g_m的变化对

影响不大。

当Z和g_m差距不大时，v_in的变化会使g_m发生变化，g_m的变化会使

发生显著的变化，从而给v_out带来显著的非线性。

想办法提高Z的数值，并保持Z远大于

可以抑制g_m随v_in变化对v_out线性度的影响，才能够使输入缓冲器的线性度更高。

下面分析如何减小g_m随v_in变化。

v_in的变化使输入管过驱动电压V_ov产生的变化量为

即

根据公式，

设ΔV_ov造成的g_m的变化为Δg_m。

此为g_m随v_in变化的大小表达式。

其中g_m为输入管跨导，μ_n为电子迁移率，C_OX为输入管单位面积栅电容，W为输入管栅宽，L为输入管栅长，V_ov为输入管过驱动电压，λ为沟道长度调制系数，V_ds为输入管漏源电压。

由上面的公式可知要想Δg_m小，在v_in最大幅度固定的情况下，可以增大g_mZ。这和Z远大于

的要求是一致的。

由

可知输入缓冲器输出的信号的线性度受输入管的源漏电阻r_ds、输入管源级的寄生电容的阻抗

尾电流源输出阻抗r_tail和输入缓冲器负载阻抗

影响。从另一个角度来说输入管的源漏电阻、输入管源级的寄生电容的阻抗、尾电流源输出阻抗和输入缓冲器负载阻抗这几项会分走源跟随器的小信号电流g_mv_in，使其不能完全流入

从而使v_out≠v_in。若能使输入管的源漏电阻、输入管源级的寄生电容的阻抗、尾电流源输出阻抗和输入缓冲器负载阻抗这四项的并联阻抗远大于

则仍能保证大部分小信号电流g_mv_in流入

使v_out的非线性保持在很低的程度。

Z的大小与频率有关，频率越高，Z就越小。所以在高频的情况下，该结构的输入缓冲器输出信号的线性度会降低，所以传统结构的输入缓冲器很难输出高频线性度好的信号。

本发明提出的输入缓冲器结构，以如图5结构采用的NMOS管作为输入管为例进行说明(PMOS管构成本发明的输入缓冲器的工作原理与NMOS结构同理，因此在此不再赘述)，本发明在传统结构的输入缓冲器的输入管上又叠加了一个辅助源跟随器，这个辅助源跟随器的输入管的栅极通过一个RC网络与输入信号V_in相连产生第一输入电压(当然直接外部给的第一输入电压或用其他方式产生第一输入电压都可以)。此外，该源极跟随器输入管的漏极与栅极均连接到输入信号V_in，通过这种方式使该输入缓冲器的输入管的漏电位被输入信号直接驱动，从而输入管的源漏电压V_ds能够基本保持不变，这样就能忽略输入管源漏电阻r_ds的影响。辅助源跟随器能够提供该输入缓冲器所需要的大部分电流，从而又减小了对外部信号源驱动能力的要求。

对图5结构的输入缓冲器采用诺顿等效再画出小信号等效模型，如图6所示。

这时

跟传统结构的输入缓冲器的Z相比少了r_ds项，由于r_ds相比于Z中其他项数值较小，所以本发明提出的输入缓冲器结构能又有效提高Z的大小。再根据以上分析可知，本发明提出的新型输入缓冲器结构能够有效提高输出信号的线性度。

从另一个角度来说，使用辅助源跟随器结构的输入缓冲器消除了输入管源漏电阻的影响，消除了小信号电流g_mv_in本应分给r_ds的部分，从而使更多电流流入

从而使v_out能够与v_in更加保持一致。

在先进工艺下，优选设置MOS的沟道长度比较短，此外源极跟随器为了减小输出节点的寄生电容，通常也选择较短的沟道长度，所以输入管的r_ds很小。这是由于输出信号频率很高的情况下，源跟随器需要减小输出节点的寄生电容，因此可以选择较小的沟道长度，但是这种做法相比于长沟道的做法，会降低输出低频信号时信号的线性度；对于输出高频信号，信号质量的提升也比较有限。而本发明将较小沟道长度的器件和消除r_ds影响的结构相结合，既减小了输出节点的寄生电容，也减小了r_ds的影响。

传统的输入缓冲器有很大一部分电流流入到r_ds中，采用本发明的结构能够消除流入r_ds中的电流，所以能降低对输入缓冲器整体电流的要求，从而能缩减输入缓冲器中每个管子的尺寸，减小寄生，进一步提高输入缓冲器的线性度。虽然传统结构也可以用小尺寸的管子，但是不能避免小的r_ds对线性度的影响。

本实施例中所采用的辅助源跟随器的输入管的栅极通过一个RC网络与输入信号V_in相连，此RC网络在辅助源跟随器的输入管的栅极形成高通电路，所以在输出高频信号情况下，本发明采用的结构相比于传统的输入缓冲器的线性度提升更明显，很好地解决了传统结构的输入缓冲器难以输出高频线性度好的信号的问题。

为了在实际中证明本发明相比于传统输入缓冲器的提升，本实施例分别搭建了这两种输入缓冲器结构，这两个输入缓冲器在相同的电源电压下，使用了相同的尾电流源，并具有相同的负载，只在输入管上做出了改变，之后测试它们输出信号的无杂散动态范围(Spurious-freeDynamicRange，SFDR)，SFDR用来表征信号线性度的一个参数，数值越高，线性度越好。本发明所述的输入缓冲器与传统结构的输入缓冲器输出不同频率的信号SFDR如图7所示。由图7可以看出，输出信号在1.5GHz范围内，本发明输出信号的SFDR要比传统结构的输出信号的SFDR高10dB左右。

综上，本发明提出的新型结构的输入缓冲器包括主源跟随器和在主源跟随器的输入管上叠层的辅助源跟随器，将主源跟随器输入管的漏极和栅极同时接输入信号，消除了主源跟随器输入管的沟道长度调制效应；辅助源跟随器的输入端通过一个RC高通电路与输入信号相连产生第一输入信号叠层在主源跟随器的输入管上面；辅助源跟随器的作用是帮助信号源驱动主源跟随器的输入管的栅极电位。本发明可以在不增加外部信号源负载的条件下，使主源跟随器的输入管的漏源电压保持稳定，从而提高了输入缓冲器的线性度。经过仿真对比可以看出，本发明的线性度明显优于传统结构的输入缓冲器，在高速高精度ADC设计中具有很广泛的实用价值。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (10)

1.一种高速高线性度的输入缓冲器，包括主源跟随器，所述主源跟随器包括输入管和尾电流源，输入管的栅极连接所述输入缓冲器的输入信号，其源极作为所述输入缓冲器的输出端并连接所述尾电流源；

其特征在于，所述输入管的漏极连接所述输入缓冲器的输入信号；

所述输入缓冲器包括辅助源跟随器，所述辅助源跟随器用于为所述主源跟随器提供电流。

2.根据权利要求1所述的高速高线性度的输入缓冲器，其特征在于，所述输入管为第一NMOS管，第一NMOS管的栅极和漏极连接所述输入缓冲器的输入信号，其源极连接所述输入缓冲器的输出端和所述尾电流源。

3.根据权利要求2所述的高速高线性度的输入缓冲器，其特征在于，所述辅助源跟随器包括第二NMOS管，第二NMOS管的栅极连接第一输入信号，其源极连接第一NMOS管的漏极，其漏极连接电源电压；所述第一输入信号与所述输入缓冲器的输入信号相比有不同的共模电位和相同的交流小信号。

4.根据权利要求3所述的高速高线性度的输入缓冲器，其特征在于，所述辅助源跟随器包括第一电阻和第一电容用于提供所述第一输入信号，第一电容的一端连接所述输入缓冲器的输入信号，另一端连接第二NMOS管的栅极并通过第一电阻后连接电源电压。

5.根据权利要求4所述的高速高线性度的输入缓冲器，其特征在于，所述辅助源跟随器还包括第二电阻，第二电阻并联在第一电容两端。

6.根据权利要求2至5任一项所述的高速高线性度的输入缓冲器，其特征在于，所述尾电流源包括第三NMOS管和第四NMOS管，第三NMOS管的栅极连接第一偏置电压，其漏极连接第一NMOS管的源极，其源极连接第四NMOS管的漏极；第四NMOS管的栅极连接第二偏置电压，其源极接地。

7.根据权利要求1所述的高速高线性度的输入缓冲器，其特征在于，所述输入管为第一PMOS管，第一NMOS管的栅极和漏极连接所述输入缓冲器的输入信号，其源极连接所述输入缓冲器的输出端和所述尾电流源。

8.根据权利要求7所述的高速高线性度的输入缓冲器，其特征在于，所述辅助源跟随器包括第二PMOS管，第二PMOS管的栅极连接第一输入信号，其源极连接第一PMOS管的漏极，其漏极接地；所述第一输入信号与所述输入缓冲器的输入信号相比有不同的共模电位和相同的交流小信号。

9.根据权利要求8所述的高速高线性度的输入缓冲器，其特征在于，所述辅助源跟随器包括第三电阻、第四电阻和第二电容用于提供所述第一输入信号，第二电容的一端连接所述输入缓冲器的输入信号，另一端连接第二PMOS管的栅极并通过第三电阻后接地；第四电阻并联在第二电容两端。

10.根据权利要求7至9任一项所述的高速高线性度的输入缓冲器，其特征在于，所述尾电流源包括第三PMOS管和第四PMOS管，第三PMOS管的栅极连接第一偏置电压，其漏极连接第一PMOS管的源极，其源极连接第四PMOS管的漏极；第四PMOS管的栅极连接第二偏置电压，其源极连接电源电压。

Images