CN111276475A - 一种三维异构集成综合射频前端微系统 - Google Patents

Abstract

本发明涉及一种三维异构集成综合射频前端微系统，该微系统采用多层硅转接板堆叠结构，多个功率可重构收发芯片内嵌于一层或多层硅转接板；电源管理芯片内嵌于一层设有功率可重构收发芯片的硅转接板；超宽带混频器芯片和射频开关矩阵芯片均内嵌于同一层硅转接板；各个可调滤波器芯片通过一体化加工设于两层硅转接板之间，形成夹层结构，夹层结构设于超宽带混频器芯片所在层外侧，或设于超宽带混频器芯片所在层与电源管理芯片所在层之间；每个功率可重构收发芯片均通过一个可调滤波器芯片连接射频开关矩阵芯片；射频开关矩阵芯片连接超宽带混频器芯片；电源管理芯片用于提供控制信号和电源供电。本发明可解决现有技术微系统集成度低的问题。

Description

一种三维异构集成综合射频前端微系统

技术领域

本发明涉及集成电路技术领域，尤其涉及一种三维异构集成综合射频前端微系统。

背景技术

未来先进电子系统须具有多功能、自适应和小型化等特点，目前国内外正在大力探索多功能一体化电子系统的技术实现途径，在已具备的数字通道软件定义技术基础上，进一步要求构建多功能一体化的综合射频前端微系统，实现射频前端通道的宽频带、可重构、微型化等特征。

综合射频前端本质上是由多个可重构的射频前端通道组成，传统解决方案由数十个单一功能的分立电子元器件构成，包括射频开关、功率放大器、低噪声放大器、滤波器、混频器等，导致整个射频前端通道体积大，难以集成。在L~C波段相控阵应用中，天线阵元间距较大，常采用二维多芯片组件封装（MCM）集成工艺，尺寸要求不高，但相控阵向高频Ku、Ka波段延伸时，通道间距仅有几毫米，同时为了实现相控阵天线的低剖面，对射频前端的横向和纵向尺寸要求愈加苛刻，传统二维集成工艺已无法满足需求，须通过高集成度芯片和先进集成工艺两个层面解决综合射频前端通道小型化问题。

随着硅基微机电（MEMS）和射频硅通孔（RF TSV）工艺技术的发展，三维异构集成（3D heterogeneous integration）微系统技术成为下一代高集成射频系统技术发展的重要方向。三维异构集成是将功能电路分解到硅基衬底或三五族衬底上，通过硅通孔（TSV）来实现高密度集成。该技术通过实现化合物芯片（GaAs/GaN为代表）与硅基芯片的异构集成及纵向三维堆叠，在有效利用化合物半导体器件大功率、高速、高击穿电压等优势的同时，继续发挥硅基电路的高速低功耗、芯片制造成本相对较低等优势，实现器件及模块性能的最大化，提高射频系统集成度。

目前，现有技术通常采用功能分立的电子元器件实现综合射频前端功能，器件尺寸大，难以实现多路多频段射频通道的系统集成，工作频率一般在3-10倍频程范围内，系统工作频率范围小；且在采用电子元器件集成度和综合射频前端组成架构限制下，难以实现通用化射频前端的工作频率、带宽和输出功率特性的可重构设计，系统射频前端可重构灵活性差；同时，采用传统二维多芯片组件封装集成工艺方式实现系统集成，电子元器件集成度低，导致系统水平尺寸占用大，无法满足综合相控阵亚波长阵元排布需求。

发明内容

本发明的目的是针对上述至少一部分缺陷，提供一种高密度的、三维异构集成的综合射频前端微系统，以实现综合射频前端的小型化、一体化。

为了实现上述目的，本发明提供了一种三维异构集成综合射频前端微系统，该微系统采用多层硅转接板堆叠结构，包括电源管理芯片、超宽带混频器芯片、射频开关矩阵芯片、多个可调滤波器芯片以及多个功率可重构收发芯片；

其中，多个所述功率可重构收发芯片内嵌于一层或多层硅转接板；所述电源管理芯片内嵌于一层设有所述功率可重构收发芯片的硅转接板；所述超宽带混频器芯片和所述射频开关矩阵芯片均内嵌于同一层硅转接板；各个可调滤波器芯片通过一体化加工设于两层硅转接板之间，形成夹层结构，所述夹层结构设于所述超宽带混频器芯片和所述射频开关矩阵芯片所在层外侧，或设于所述超宽带混频器芯片和所述射频开关矩阵芯片所在层与所述电源管理芯片所在层之间；

所述功率可重构收发芯片集成发射通道和接收通道，其发射通道包含一路高功率放大器和一路线性功率放大器以实现功率切换，接收通道包含前置滤波器和低噪声放大器；每个所述功率可重构收发芯片均通过一个所述可调滤波器芯片连接所述射频开关矩阵芯片；所述射频开关矩阵芯片连接所述超宽带混频器芯片；所述电源管理芯片用于提供控制信号和电源供电。

优选地，各层硅转接板均采用电阻率在1000 Ohm·cm以上的高阻硅为基板。

优选地，硅转接板通过设于其表面的绝缘层和重布线层实现同层信号的水平互连，通过穿透基板的射频硅通孔实现异层信号的垂直互连。

优选地，内嵌于同一层硅转接板的各所述功率可重构收发芯片采用水平错位排布，且其底部的基板设有接地散热硅通孔以实现接地和散热。

优选地，各层硅转接板四周通过设置金属围坝实现气密。

优选地，单层硅转接板的厚度为100-300μm，相邻两层硅转接板的基板之间间隔缝隙为10-20μm。

优选地，采用七层硅转接板堆叠结构，包括两个所述电源管理芯片、两个所述超宽带混频器芯片、两个所述射频开关矩阵芯片、四个所述可调滤波器芯片以及四个所述功率可重构收发芯片。

优选地，四个所述功率可重构收发芯片内嵌于第一、二层硅转接板；两个所述电源管理芯片内嵌于第二层硅转接板；两个所述超宽带混频器芯片和两个所述射频开关矩阵芯片均内嵌于第五层硅转接板；四个所述可调滤波器芯片与第三、四、六、七层硅转接板一体化加工，两个所述可调滤波器芯片设于第三、四层硅转接板之间，两个可调滤波器芯片设于第六、七层硅转接板之间。

优选地，四个所述功率可重构收发芯片的工作频率分别为300MHz-3GHz、2GHz-6GHz、5GHz-12GHz、10GHz-18GHz。

本发明的上述技术方案具有如下优点：本发明提出了一种三维异构集成综合射频前端微系统，该综合射频前端微系统基于可重构射频前端架构，通过多层硅转接板堆叠的方式进行三维异构集成，既能够实现超宽带工作频率范围的分段覆盖，实现微系统射频前端工作频率、带宽和输出功率特性可基于不同应用需要的灵活重构，又能够实现微系统在最高工作频率对应半波长尺度内的高密度三维集成。

附图说明

图1是本发明实施例中一种三维异构集成综合射频前端微系统结构截面图；

图2是本发明实施例中一种三维异构集成综合射频前端微系统组成框图。

图中：1：第一层硅转接板；2：第二层硅转接板；3：第三层硅转接板；4：第四层硅转接板；5：第五层硅转接板；6：第六层硅转接板；7：第七层硅转接板；8：第一功率可重构收发芯片；9：第二功率可重构收发芯片；10：可调滤波器芯片；11：射频开关矩阵芯片；12：超宽带混频器芯片；13：电源管理芯片；14：绝缘层；15：重布线层；16：射频硅通孔；17：接地散热硅通孔；18：金属围坝。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1和图2所示，本发明实施例提供的一种三维异构集成综合射频前端微系统，该综合射频前端微系统采用多层硅转接板堆叠结构，包括至少一个电源管理芯片13、至少一个超宽带混频器芯片12、至少一个射频开关矩阵芯片11、多个可调滤波器芯片10以及多个功率可重构收发芯片。

其中，如图1所示，多个功率可重构收发芯片分别内嵌于一层或多层硅转接板，每层硅转接板设置芯片数量不限，优选多个功率可重构收发芯片在多层硅转接板均分设置，以提高同一层硅转接板的水平空间利用率。

电源管理芯片13内嵌于一层设有一个或多个功率可重构收发芯片的硅转接板。

超宽带混频器芯片12和射频开关矩阵芯片11均内嵌于同一层硅转接板，如图1所示，设有超宽带混频器芯片12和射频开关矩阵芯片11的硅转接板优选位于设有电源管理芯片13的硅转接板的上方。

各个可调滤波器芯片10通过一体化加工直接长在硅转接板上，设于两层硅转接板之间，形成夹层结构。如图1所示，一个夹层结构包括两层没有内嵌其他芯片的硅转接板以及设于该两层硅转接板之间的若干个可调滤波器芯片10，设置可调滤波器芯片10的具体数量根据其面积进行调整。可调滤波器芯片与硅转接板的一体化加工为现有技术，在此不再赘述。

夹层结构设于超宽带混频器芯片12和射频开关矩阵芯片11所在层硅转接板的外侧，或设于超宽带混频器芯片12和射频开关矩阵芯片11所在层硅转接板与电源管理芯片13所在层硅转接板之间。优选多个夹层结构均分设置在超宽带混频器芯片12和射频开关矩阵芯片11所在层硅转接板的两侧，如图1所示，具有两个夹层结构时，一个夹层结构设置在超宽带混频器芯片12和射频开关矩阵芯片11所在层上方，一个设置在超宽带混频器芯片12和射频开关矩阵芯片11所在层下方，方便进行各芯片的垂直连接。

如图2所示，功率可重构收发芯片集成发射通道和接收通道两个通道，发射通道包含一路高功率放大器（HPA）和一路线性功率放大器（LPA），高功率放大器与线性功率放大器通过输入、输出可重构匹配网络连接，发射通道通过可重构匹配网络进行功率切换。接收通道包含前置滤波器和低噪声放大器（LNA），且发射通道与接收通道之间设有射频开关，发射通道与接收通道通过射频开关进行切换。各功率可重构收发芯片的工作频率、带宽和输出功率特性可根据需要具体设置。

如图1和图2所示，每个功率可重构收发芯片均通过一个可调滤波器芯片10连接射频开关矩阵芯片11，即可调滤波器芯片10置于功率可重构收发芯片与射频开关矩阵芯片11之间，用于进行滤波。射频开关矩阵芯片11连接超宽带混频器芯片12，即，射频开关矩阵芯片11置于可调滤波器芯片10与超宽带混频器芯片12之间，用于实现可调滤波器芯片10与超宽带混频器芯片12的互连路径切换。根据实际需要可调整射频开关矩阵芯片11、超宽带混频器芯片12和可调滤波器芯片10的数量，以及具体路径连接关系。

电源管理芯片13连接其他各个芯片，即电源管理芯片13连接超宽带混频器芯片12、射频开关矩阵芯片11、可调滤波器芯片10以及功率可重构收发芯片，用于为各个芯片提供控制信号和电源供电。其他各个芯片接收电源管理芯片13的控制信号，并响应控制信号执行相应的工作。

本发明基于高集成度的芯片实现综合射频前端微系统功能，多个功率可重构收发芯片可对应不同工作频率，具有工作频率覆盖广、可重构，且高度集成的优势。其中，电源管理芯片13、超宽带混频器芯片12、射频开关矩阵芯片11、可调滤波器芯片10以及功率可重构收发芯片可采用现有技术，在此不再赘述。

优选地，各层硅转接板均采用电阻率在1000 Ohm·cm以上的高阻硅为基板。采用高阻硅基板，可防止传统硅基板中的带电杂质粒子造成的漏电和高频损耗，以确保该微系统可在较高的频段内低损耗的正常工作。进一步地，硅转接板通过设于其表面的绝缘层14和重布线层15实现同层各芯片间信号的水平互连，通过穿透基板的射频硅通孔16实现异层各芯片间信号的垂直互连。如图1所示，各设有功率可重构收发芯片的硅转接板优选位于底部，绝缘层14可通过沉积工艺设于硅转接板上侧，重布线层15可通过电镀工艺设于绝缘层14上侧。

考虑到内嵌在硅转接板的功率可重构收发芯片功率密度较大，优选地，内嵌于同一层硅转接板的各功率可重构收发芯片采用水平错位排布，且芯片底部的基板区域设有接地散热硅通孔17以实现接地和散热。进一步地，超宽带混频器芯片底部的基板区域也设有接地散热硅通孔17。为避免灰尘等杂物进入硅转接板之间，影响电路工作，如图1所示，各层硅转接板四周优选通过设置金属围坝18实现气密。

考虑到该微系统的集成尺寸，单层硅转接板的厚度范围优选为100-300μm，相邻两层硅转接板的基板之间间隔缝隙范围优选为10-20μm，堆叠时，相邻两硅转接板的表层金属相互键合在一起，基板之间间隔缝隙约为2倍表层金属厚度。进一步地，多层硅转接板堆叠结构的垂直尺寸不超过2.0mm，水平尺寸不超过最高工作频率频段的半波长，以实现微系统的小型化。

在一个优选的实施方式中，如图1所示，该三维异构集成综合射频前端微系统采用七层硅转接板堆叠结构，包括两个电源管理芯片13、两个超宽带混频器芯片12、两个射频开关矩阵芯片11、四个可调滤波器芯片10以及四个功率可重构收发芯片，其组成框图如图2所示。

优选地，如图1所示，四个功率可重构收发芯片内嵌于第一、二层硅转接板，为便于区分，功率可重构收发芯片分为第一功率可重构收发芯片8与第二功率可重构收发芯片9，第一功率可重构收发芯片8设于最底层的第一层硅转接板1，第二功率可重构收发芯片9设于次底层的第二层硅转接板2。四个功率可重构收发芯片优选分为两个第一功率可重构收发芯片8与两个第二功率可重构收发芯片9，或三个第一功率可重构收发芯片8与一个第二功率可重构收发芯片9。两个电源管理芯片13内嵌于第二层硅转接板2，与第二功率可重构收发芯片9设于同一层。

两个超宽带混频器芯片12和两个射频开关矩阵芯片11均内嵌于第五层硅转接板5。四个可调滤波器芯片10与第三、四、六、七层硅转接板一体化加工，两个可调滤波器芯片10通过一体化加工设于第三层硅转接板3、第四层硅转接板4之间，两个可调滤波器芯片10通过一体化加工设于第六层硅转接板6、第七层硅转接板7之间。如图1所示，七层硅转接板堆叠结构通过纵向的射频硅通孔16实现不同层各芯片的垂直连接。第一功率可重构收发芯片8与第二功率可重构收发芯片9，以及射频开关矩阵芯片11、超宽带混频器芯片12底部的基板区域优选设有接地散热硅通孔17。

进一步地，四个功率可重构收发芯片的工作频率分别为300MHz-3GHz、2GHz-6GHz、5GHz-12GHz、10GHz-18GHz，实现300MHz-18GHz范围内微系统射频前端的工作频率和带宽选择。两个超宽带混频器芯片可实现2GHz-18GHz范围内射频信号与3GHz以下中频信号的变频处理。

优选地，该微系统垂直尺寸控制在1.5mm尺度内，水平尺寸控制在最高工作频率18GHz的半波长8mm尺度内。

本发明采用高集成度芯片，基于三维异构集成工艺，实现多芯片的硅转接板内嵌和多层硅转接板的垂直堆叠，可实现300MHz-18GHz的60倍频程工作频率范围覆盖，以满足综合相控阵亚波长阵元排布需要。本发明可提供天线到基带间射频前端通道的宽频带、可重构、微型化的高集成、一体化解决方案，是实现下一代综合相控阵等先进电子系统的关键基础技术。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种三维异构集成综合射频前端微系统，其特征在于：

采用多层硅转接板堆叠结构，包括电源管理芯片、超宽带混频器芯片、射频开关矩阵芯片、多个可调滤波器芯片以及多个功率可重构收发芯片；

其中，多个所述功率可重构收发芯片内嵌于一层或多层硅转接板；所述电源管理芯片内嵌于一层设有所述功率可重构收发芯片的硅转接板；所述超宽带混频器芯片和所述射频开关矩阵芯片均内嵌于同一层硅转接板；各个可调滤波器芯片通过一体化加工设于两层硅转接板之间，形成夹层结构，所述夹层结构设于所述超宽带混频器芯片和所述射频开关矩阵芯片所在层外侧，或设于所述超宽带混频器芯片和所述射频开关矩阵芯片所在层与所述电源管理芯片所在层之间；

所述功率可重构收发芯片集成发射通道和接收通道，其发射通道包含一路高功率放大器和一路线性功率放大器以实现功率切换，接收通道包含前置滤波器和低噪声放大器；每个所述功率可重构收发芯片均通过一个所述可调滤波器芯片连接所述射频开关矩阵芯片；所述射频开关矩阵芯片连接所述超宽带混频器芯片；所述电源管理芯片用于提供控制信号和电源供电。

2.根据权利要求1所述的三维异构集成综合射频前端微系统，其特征在于：

各层硅转接板均采用电阻率在1000 Ohm·cm以上的高阻硅为基板。

3.根据权利要求2所述的三维异构集成综合射频前端微系统，其特征在于：

硅转接板通过设于其表面的绝缘层和重布线层实现同层信号的水平互连，通过穿透基板的射频硅通孔实现异层信号的垂直互连。

4.根据权利要求1所述的三维异构集成综合射频前端微系统，其特征在于：

内嵌于同一层硅转接板的各所述功率可重构收发芯片采用水平错位排布，且其底部的基板设有接地散热硅通孔以实现接地和散热。

5.根据权利要求4所述的三维异构集成综合射频前端微系统，其特征在于：

各层硅转接板四周通过设置金属围坝实现气密。

6.根据权利要求1所述的三维异构集成综合射频前端微系统，其特征在于：

单层硅转接板的厚度为100-300μm，相邻两层硅转接板的基板之间间隔缝隙为10-20μm。

7.根据权利要求1所述的三维异构集成综合射频前端微系统，其特征在于：

采用七层硅转接板堆叠结构，包括两个所述电源管理芯片、两个所述超宽带混频器芯片、两个所述射频开关矩阵芯片、四个所述可调滤波器芯片以及四个所述功率可重构收发芯片。

8.根据权利要求7所述的三维异构集成综合射频前端微系统，其特征在于：

四个所述功率可重构收发芯片内嵌于第一、二层硅转接板；两个所述电源管理芯片内嵌于第二层硅转接板；两个所述超宽带混频器芯片和两个所述射频开关矩阵芯片均内嵌于第五层硅转接板；四个所述可调滤波器芯片与第三、四、六、七层硅转接板一体化加工，两个所述可调滤波器芯片设于第三、四层硅转接板之间，两个可调滤波器芯片设于第六、七层硅转接板之间。

9.根据权利要求7所述的三维异构集成综合射频前端微系统，其特征在于：

四个所述功率可重构收发芯片的工作频率分别为300MHz-3GHz、2GHz-6GHz、5GHz-12GHz、10GHz-18GHz。

Images