CN103930989A - 射频层叠封装电路 - Google Patents

射频层叠封装电路 Download PDF

Info

Publication number
CN103930989A
CN103930989A CN201280056157.5A CN201280056157A CN103930989A CN 103930989 A CN103930989 A CN 103930989A CN 201280056157 A CN201280056157 A CN 201280056157A CN 103930989 A CN103930989 A CN 103930989A
Authority
CN
China
Prior art keywords
radio frequency
encapsulation
circuit
frequency component
encapsulated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280056157.5A
Other languages
English (en)
Other versions
CN103930989B (zh
Inventor
A·哈德吉克里斯托斯
G·S·萨霍塔
S·C·西卡雷利
D·J·维尔丁
R·D·莱恩
C·赫伦斯坦恩
M·P·沙哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103930989A publication Critical patent/CN103930989A/zh
Application granted granted Critical
Publication of CN103930989B publication Critical patent/CN103930989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/5317—Laminated device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

描述了一种射频层叠封装(PoP)电路。该射频层叠封装(PoP)电路包括第一射频封装(306)。第一射频封装包括射频组件(310，312，314，316)。该射频层叠封装(PoP)电路还包括第二射频封装(308)。第二射频封装包括射频组件(322，324)。第一射频封装和第二射频封装为垂直配置。第一射频封装上的射频组件被设计成减小接地电感效应。

Description

射频层叠封装电路
相关申请和优先权要求
本申请与2011年11月15日提交的、题为“RADIO FREQUENCYPACKAGE ON PACKAGE(POP)(射频层叠封装(POP))”的美国临时专利申请S/N.61/560,157相关并要求其优先权，该申请通过引用纳入于此。
技术领域
本公开一般涉及用于通信系统的无线设备。更具体地，本公开涉及用于生成射频层叠封装(PoP)电路的系统和方法。
背景
电子设备(蜂窝电话、无线调制解调器、计算机、数字音乐播放器、全球定位系统单元、个人数字助理、游戏设备等)已成为日常生活的一部分。小型计算设备如今被放置在从汽车到住房用锁等各种事物中。在过去的几年里电子设备的复杂度有了急剧的上升。例如，许多电子设备具有一个或多个帮助控制该设备的处理器、以及支持该处理器及该设备的其他部件的数个数字电路。
随着电子和无线设备变得更高级，电路系统可用的空间量减小。在无线设备内的单个电路上组合或合并各组件的尝试可导致该电路上的较大占用面积，并且可能包括关于功能性的附加考量。可通过允许复杂电路系统安装在较小空间内的电子设备改进来实现益处。
概述
描述了一种射频层叠封装(PoP)电路。该射频层叠封装(PoP)电路包括第一射频封装。第一射频封装包括射频组件。该射频层叠封装(PoP)电路还包括第二射频封装。第二射频封装包括射频组件。第一射频封装和第二射频封装为垂直配置。第一射频封装上的射频组件被设计成减小接地电感效应。
第一射频封装可包括无源或有源射频组件。第一射频封装上的每一个射频组件可以是无源或有源射频组件。第二射频封装可包括无源或有源射频组件。第二射频封装上的每一个射频组件可以是无源或有源组件。射频层叠封装电路可实现在无线设备的前端电路中。
第一射频封装和第二射频封装上的射频组件可根据射频层叠封装电路的期望厚度来设计。该期望厚度可以等于或小于1毫米(mm)。可对第一射频封装和第二射频封装之一的一个或多个射频组件执行背面研磨。可根据射频层叠封装(PoP)电路的期望厚度来执行背面研磨。
第一射频封装或第二射频封装可包括一个或多个滤波器。第一射频封装或第二射频封装可包括一个或多个功率放大器。至少一个滤波器可以是表面声波(SAW)滤波器或体声波(BAW)滤波器。第一射频封装可包括一个或多个滤波器、双工器、低噪声放大器、和开关。第二射频封装可包括一个或多个天线开关和功率放大器。
第一射频封装和第二射频封装可使用多个互连来耦合。这多个互连可包括焊球。这多个互连可包括通孔。第一射频封装上的一个或多个射频组件可经由多个互连电耦合至第二射频封装上的至少一个射频组件。
还描述了一种生成射频层叠封装(PoP)电路的方法。该方法包括获得第一射频封装。第一射频封装包括射频组件。该方法还包括获得第二射频封装。第二射频封装包括射频组件。第一射频封装上的射频组件被设计成减小接地电感效应。该方法还包括以垂直配置将第一射频封装连接至第二射频封装。
还描述了一种用于生成射频层叠封装(PoP)电路的设备。该设备包括用于获得第一射频封装的装置。第一射频封装包括射频组件。该设备还包括用于获得第二射频封装的装置。第二射频封装包括射频组件。第一射频封装上的射频组件被设计成减小接地电感效应。该设备还包括用于以垂直配置将第一射频封装连接至第二射频封装的装置。
还描述了一种用于生成射频层叠封装(PoP)电路的计算机程序产品。该计算机程序产品包括其上具有指令的非瞬态计算机可读介质。该指令包括用于使装置获得第一射频封装的代码。第一射频封装包括射频组件。该指令还包括用于使该装置获得第二射频封装的代码。第二射频封装包括射频组件。第一射频封装上的射频组件被设计成减小接地电感效应。该指令还包括用于使该装置以垂直配置将第一射频封装连接至第二射频封装的代码。
附图简述
图1是解说在无线设备上实现的射频层叠封装(PoP)电路的框图；
图2是解说射频层叠封装(PoP)电路的框图；
图3是射频层叠封装(PoP)电路的侧视图；
图4是用于生成射频层叠封装(PoP)电路的方法的流程图；
图5是解说射频层叠封装(PoP)电路的一种配置的框图；
图6是解说射频层叠封装(PoP)电路的另一种配置的框图；
图7是射频层叠封装(PoP)电路的另一种配置的侧视图；
图8是解说射频层叠封装(PoP)电路的又一种配置的框图；
图9是射频层叠封装(PoP)电路的又一种配置的侧视图；以及
图10解说可被包括在电子设备/无线设备内的某些组件。
详细描述
图1是解说在无线设备102上实现的射频层叠封装(PoP)电路104的框图。层叠封装(PoP)电路是使用垂直配置来封装的多个分立的电路。例如，层叠封装(PoP)电路可包括安装在彼此顶上的两个或更多个封装，其具有用于在这些封装之间路由信号的接口或互连。构成层叠封装(PoP)电路的封装可包括来自不同源的多个分立电路。以此方式，可使用来自不同制造商的不同电路来组装层叠封装(PoP)电路。射频层叠封装(PoP)电路104可包括使用垂直配置封装在一起的一个或多个具有射频组件的射频封装106、108。
射频层叠封装(PoP)电路104可实现在无线设备102上。射频层叠封装(PoP)电路104包括第一射频封装106和第二射频封装108。第一射频封装106和第二射频封装108可包括由无线设备102使用的射频组件。第一射频封装106和第二射频封装108可以是垂直取向的，从而第一射频封装106物理地位于第二射频封装108的顶上。替换地，第二射频封装108可以在第一射频封装106的顶上。
无线设备102可以是无线通信设备或基站。无线通信设备还可被称为终端、接入终端、用户装备(UE)、订户单元、站等，并且可包括其功能性的一些或全部。无线通信设备可以是蜂窝电话、个人数字助理(PDA)、无线设备、无线调制解调器、手持式设备、膝上型计算机、PC卡、紧凑型闪存、外置或内置调制解调器、有线电话等。无线通信设备可以是移动或驻定的。无线通信设备在任何给定时刻可在下行链路和/或上行链路上与零个、一个或多个基站通信。下行链路(或即前向链路)是指从基站至无线通信设备的通信链路，而上行链路(或即反向链路)是指从无线通信设备至基站的通信链路。上行链路和下行链路可指代通信链路或用于该通信链路的载波。
无线设备可在包括其他无线设备(诸如基站)的无线通信系统中操作。基站是与一个或多个无线通信设备通信的站。基站还可被称为接入点、广播发射机、B节点、演进B节点等，并且可包括其功能性的一些或全部。每个基站提供对特定地理区域的通信覆盖。基站可提供对一个或多个无线通信设备的通信覆盖。术语“蜂窝小区”可指基站和/或其覆盖区，这取决于使用该术语的上下文。
无线通信系统(例如，多址系统)中的通信可通过在无线链路上的传输来实现。此类通信链路可经由单输入单输出(SISO)、或多输入多输出(MIMO)系统来建立。多输入多输出(MIMO)系统包括分别装备有用于数据传输的多个(NT个)发射天线和多个(NR个)接收天线的(诸)发射机和(诸)接收机。SISO系统是多输入多输出(MIMO)系统的特定实例。如果利用由这多个发射和接收天线所创建的附加维度，则该多输入多输出(MIMO)系统就可以提供改善的性能(例如，更高的吞吐量、更大的容量、或改善的可靠性)。无线通信系统的进一步示例可包括Wi-Fi或蓝牙技术。
无线通信系统可利用单输入多输出(SIMO)和多输入多输出(MIMO)两者。无线通信系统可以是能够通过共享可用系统资源(例如，带宽和发射功率)来支持与多个无线通信设备通信的多址系统。此类多址系统的示例包括码分多址(CDMA)系统、宽带码分多址(W-CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统、单载波频分多址(SC-FDMA)系统、第三代合作伙伴项目(3GPP)长期演进(LTE)系统、以及空分多址(SDMA)系统。
射频层叠封装(PoP)电路104可被实现为无线设备102的前端电路系统的一部分。前端电路系统可指代天线与无线设备102上的第一中频(IF)级(例如，下变频级)之间的所有电路系统。前端电路系统可被实现在印刷电路板(PCB)、射频集成电路(RFIC)上、实现在基板(诸如硅)上、或者其上可实现前端电路系统的另一介质上。如本文中所使用的，射频组件可指代用作无线设备102的前端电路系统的一部分的电路系统和其他组件。在射频层叠封装(PoP)电路104上实现射频组件时，可考虑各种考量，诸如隔离和插入损耗性能。
射频层叠封装(PoP)电路104上的第一射频封装106可包括各种射频组件。例如，第一射频封装106可包括一个或多个滤波器110。不同类型的滤波器110可包括带通滤波器、低通滤波器、高通滤波器、可调谐滤波器、表面声波(SAW)滤波器和体声波(BAW)滤波器。带通滤波器、低通滤波器、高通滤波器和可调谐滤波器可使用微机电系统(MEMS)、硅、或其他材料来实现。在一些配置中，滤波器110(例如表面声波(SAW)滤波器或体声波(BAW)滤波器)可使用压电材料来实现。第一射频封装106可实现不同种类的滤波器的组合。
第一射频封装106还可包括一个或多个低噪声放大器(LNA)114和/或开关116(例如射频开关)。不同类型的低噪声放大器(LNA)114可包括分布式增益低噪声放大器(LNA)、可调谐低噪声放大器(LNA)、低增益低噪声放大器(LNA)和高增益低噪声放大器(LNA)。每一个低噪声放大器(LNA)114可被用于放大信号(例如，经滤波信号)。每一个低噪声放大器(LNA)114可被耦合至射频层叠封装(PoP)电路104上的一个或多个射频组件。进一步地，一个或多个开关116可被实现在第一射频封装106上以提供射频层叠封装(PoP)电路104上的各射频组件之间的切换能力。开关116可提供多滤波器接收输出。在一些配置中，第一射频封装106可使用低噪声放大器(LNA)114、开关116或在其位置什么都不使用。
第一射频封装106还可包括一个或多个双工器112。双工器112可使用微机电系统(MEMS)、表面声波(SAW)技术、体声波(BAW)技术等来实现。双工器112可允许射频层叠封装(PoP)电路104上的各射频组件之间的双向通信。一个或多个双工器112可以耦合至一个或多个天线以抑制噪声、抑制不期望的干扰信号并以其他方式对穿过射频层叠封装(PoP)电路104的信号进行双工。
第一射频封装106还可包括表面安装技术(SMT)组件182a，包括电阻器184a、电容器186a和电感器188a。表面安装技术(SMT)组件182a可被用于最优化射频层叠封装(PoP)电路104上的滤波器110、低噪声放大器(LNA)114和其他射频组件。表面安装技术(SMT)组件182a还可用于与射频层叠封装(PoP)电路104的任何内部或外部组件一起操作或对接。在一些配置中，表面安装技术(SMT)组件182可在薄膜工艺中制作。
射频层叠封装(PoP)电路104上的第二射频封装108也可包括各种射频组件。第二射频封装108上的射频组件可以类似于以上关于第一射频封装106描述的那些组件。此外，结合第二射频封装108描述的每一个射频组件可以实现在第一射频封装106上。因此，本文所描述的每一个射频组件可以在第一射频封装106和第二射频封装108之间可互换。
第二射频封装108还可包括一个或多个天线开关122。在无线设备102包括多个天线的场合，第二射频封装108可包括用于每一个天线的一个或多个对应天线开关122。这些天线开关122可被用于在不同模式之间切换，这些模式诸如接收、发射、映射、跟踪、或以其他方式改善无线设备102的性能。一个或多个天线开关122也可被用于在不同天线的使用之间切换和/或将一个或多个天线耦合至射频层叠封装(PoP)电路104内的各种射频组件之时。
第二射频封装108还可包括一个或多个功率放大器124。每一个功率放大器124可被用于放大穿过射频层叠封装(PoP)电路104的一个或多个频带的信号。功率放大器124的示例可包括高增益功率放大器、分布式增益功率放大器、低增益功率放大器、或者用于放大穿过射频层叠封装(PoP)电路104的信号并从无线设备102的天线发射信号的其他类型的功率放大器124。每一个功率放大器124可结合无线设备102的前端电路系统使用。
第二射频封装108还可包括表面安装技术(SMT)组件182b，包括电阻器184b、电容器186b、和电感器188b。表面安装技术(SMT)组件182b可被用于最优化射频层叠封装(PoP)电路104上的滤波器110、低噪声放大器(LNA)114和其他射频组件。表面安装技术(SMT)组件182b还可用于与射频层叠封装(PoP)电路104的任何内部或外部组件一起操作或对接。
可注意，各种配置的无源和有源射频组件以及其他组件可被实现在第一射频封装106和第二射频封装108中的每一者上。此外，并非所有射频组件都必须被包括在射频层叠封装(PoP)电路104的每种配置中。在一个示例中，第一射频封装106可包括一个或多个开关116，并且第二射频封装108可包括一个或多个双工器112，而射频封装106、108均不包括功率放大器124。可使用其他射频组件配置。下面更详细地描述一些附加配置。
各种材料可被用作用于第一射频封装106和第二射频封装108的基底。例如，第一射频封装和第二射频封装中的每一者可包括基板120a-b。每一个射频组件可通过蚀刻、焊接或其他工艺实现在基板120a-b上以用于将这些射频组件实现在第一射频封装106和第二射频封装108上。射频组件还可使用其他类型的材料(即，对基底使用其他材料)来实现，包括印刷电路板(PCB)、射频集成电路(RFIC)、硅晶片、陶瓷基板、扩展晶片级封装技术或者其上可实现前端电路系统的其他材料。如以上所讨论的，一些配置也可包括在第一射频封装106和/或第二射频封装108中实现的微机电系统(MEMS)组件。
第一射频封装106和第二射频封装108上的每一个射频组件可被容纳在个体外壳内。外壳也可被称为封装、芯片或系统。外壳通常可保护和/或屏蔽被焊接和/或放置于较大电路中的电子组件。一个或多个射频组件可被包封在具有外部引脚的外壳内，该外部引脚用于将容纳在该外壳内的一个或多个射频组件耦合至射频层叠封装(PoP)电路104上的其他射频组件。在一些配置中，用于容纳射频组件的每一个外壳可包括多个导电引脚，该导电引脚用于将每一个射频组件的输入和输出经由基板、管芯、印刷电路板(PCB)、射频集成电路(RFIC)或其他表面上的电路径耦合至其他射频组件。
此外，多个射频组件可被包括在单个外壳内。例如，第一射频封装106上的一些或所有滤波器可被容纳在单个外壳内。在一些配置中，不同类型的射频组件可被容纳在同一外壳内。例如，第一射频封装106上的一个或多个开关116和低噪声放大器(LNA)114可被容纳在单个外壳内。此外，虽然外壳可包封各种射频组件，但许多无源结构(诸如电感器、变压器、电容器、电阻器或其他电磁结构)可以直接实现在基板120a-b中的一者或两者之中或之上。
第一射频封装106和第二射频封装108中的每一者可包括一个或多个互连118a-b。互连118a-b可被用于将第一射频封装106附连至第二射频封装108。互连118a-b还可被用于提供第一射频封装106和第二射频封装108上的各射频组件之间的电连接。可被使用的互连118a-b的示例包括焊球、通孔以及可连接第一射频封装106和第二射频封装108的其他材料。进一步地，任何数目的互连118a-b可被用于连接各射频封装或用于提供不同射频封装106、108上的各射频组件之间的电连接。
第一射频封装106可包括多个无源射频组件和/或有源射频组件。在一些配置中，第一射频封装106上的所有射频组件是无源射频组件，诸如滤波器110、开关116、双工器112或能够无需依赖于能源(诸如直流(DC)电源)进行操作的其他组件。在一些配置中，第二射频封装108上的所有射频组件是有源射频组件，诸如功率放大器124、晶体管或依赖于能源(诸如直流(DC)电源)的其他组件。在射频层叠封装(PoP)电路104的一个示例中，通过将第一射频封装106上的有源射频组件与第二射频封装108上的无源射频组件分开，射频层叠封装(PoP)电路104可以仅被要求向第二射频封装108(而不向第一射频封装106)供电。
在另一种配置中，第二射频封装108可主要包括有源射频组件(例如功率放大器)和表面安装技术(SMT)组件182b，而第一射频封装106包括无源和有源射频组件的组合。例如，第一射频封装106可包括一个或多个低噪声放大器(LNA)114连同滤波器110、双工器112和开关116。低噪声放大器(LNA)114可被用于将第一射频封装106上的不同复用器(MUX)系连在一起。
第一射频封装106和第二射频封装108可被定制以补偿附加因素，诸如，隔离、接地电感或可使穿过射频层叠封装(PoP)电路104的信号的质量降级的其他因素。例如，第一射频封装106上的射频组件可被设计或定制成减小接地电感效应。
例如，接地电感可使射频组件(诸如表面声波(SAW)滤波器、体声波(BAW)滤波器和具有高品质(Q)因数的其他滤波器)的性能降级。例如，表面声波(SAW)滤波器和体声波(BAW)滤波器在经历由于第一射频封装106和第二射频封装108的垂直堆叠效应造成的附加接地电感时可经历带外隔离降级。接地电感还可增加有源组件(诸如功率放大器)的功耗。接地电感效应在顶部射频封装上可大于底部射频封装。减小接地电感效应可通过设计一个或多个滤波器110(例如表面声波(SAW)和体声波(BAW)滤波器)以容许附加接地电感来获得。例如，滤波器110(诸如表面声波(SAW)滤波器或体声波(BAW)滤波器)在被放置于顶部射频封装(例如第一射频封装106)中时比被放置于底部射频封装(例如第二射频封装108)中时可经历增加的接地电感。可在假定存在第一射频封装106的接地寄生(诸如接地电感)的情况下设计滤波器110以便于实现滤波器110的期望频率响应。进一步地，第一射频封装106上的其他射频组件可被修改以便于补偿第一射频封装106的附加接地电感。对接地电感的此预期可减小或消除第一射频封装106上的滤波器110和其他射频组件的带外隔离降级。
在一些配置中，某些类型的功率放大器124可被放置在顶部射频封装(例如第一射频封装106)上例如，差分功率放大器可被定制以容许顶部射频封装的附加接地电感。因此，某些功率放大器124(诸如差分功率放大器)可被放置在具有滤波器110和其他射频组件的顶部射频封装上。
底部射频封装(例如第二射频封装108)可包括各种无源和有源射频组件。例如，除了功率放大器124和其他射频组件以外，第二射频封装108还可包括一个或多个滤波器110。在一些配置中，这些滤波器110可被放置在第二射频封装108上而无需补偿附加接地电感，这与第一射频封装106上的滤波器110和其他组件(其需要补偿附加接地电感)形成对比。
射频层叠封装(PoP)电路104可被设计成具有某一厚度。例如，射频层叠封装(PoP)电路104可被设计成具有约1毫米(mm)或更小的厚度。第一射频封装106和/或第二射频封装108上的射频组件可以被背面研磨以便于满足射频层叠封装(PoP)电路104的某些高度要求。
某些射频组件还可在射频封装106、108之间分开以便于达到射频层叠封装(PoP)电路104的期望厚度。例如，第一射频封装106可包括具有第一厚度的一个或多个滤波器110和表面安装技术(SMT)组件182，而第二射频封装108可包括具有第二厚度的一个或多个功率放大器和其他射频组件。
还可使用不同类型的材料来实现不同射频封装106、108。例如，第一射频封装106上的射频组件可使用某一厚度(例如100微米(μm))的管芯来实现，而第二射频封装108上的射频组件可使用具有不同于该管芯的厚度的不同材料来实现。射频封装106、108中的任一者可被放置在射频层叠封装(PoP)电路104的底部封装或顶部封装上。第一射频封装106和第二射频封装108中的每一者可被设计成实现射频层叠封装(PoP)电路104的期望厚度。
将射频组件分开到第一射频封装106和第二射频封装108中的另一个益处可以是用于制造目的，诸如从第一制造商获得第一射频封装106并从第二制造商获得第二射频封装108。使用来自多个制造商的组件可允许更多样的能被实现在无线设备102内的射频组件。在第一射频封装106上使用不同射频组件允许选择或创建不同风格的一个或多个第一射频封装106以解决不同客户和市场要求，同时第二射频封装108保持不变。因此，在第二射频封装108的顶上堆叠不同风格的第一射频封装106可允许在无线设备102的设计中在射频层叠封装(PoP)电路104内有单个第二射频封装108的情况下解决不同市场需求。进一步地，在射频层叠封装(PoP)电路104中堆叠第一射频封装106和第二射频封装108可导致无线设备102上更紧密的前端电路。在其他配置中，可按垂直配置来堆叠附加射频封装(除第一射频封装106和第二射频封装108以外)。附加射频封装可包括不同于第一射频封装106和第二射频封装108的射频组件。
在无线设备102内的射频层叠封装(PoP)电路104中实现射频组件可包括用于最优化这些射频组件的性能的附加考量。例如，在顶部封装是第一射频封装106的场合，置于第一射频封装106上的双工器112在与非层叠封装(PoP)电路上的双工器112相比时可经历增加的接地(GND)寄生。类似效应可关于低噪声放大器(LNA)114、开关116、功率放大器124和其他射频组件发生。因此，在补偿在射频层叠封装(PoP)电路104上实现射频组件的各种效应中，射频组件可被修改/最优化以用于这些射频组件之间的最优电和/或热耦合。进一步地，一些射频组件(诸如表面声波(SAW)滤波器和体声波(BAW)滤波器)在射频层叠封装(PoP)电路104中实现时可能需要遵循堆叠封装的总体高度要求。高度要求可取决于特定无线设备102或特定类型的无线设备102而变化。无线设备102的大小(例如，电话的厚度)可降低或提高对每个封装上的射频组件的高度要求。
图2是解说射频层叠封装(PoP)电路204的框图。图2的射频层叠封装(PoP)电路204是以上结合图1描述的射频层叠封装(PoP)电路104的一种配置。射频层叠封装(PoP)电路204可被实现为无线设备102的前端电路系统的一部分。射频层叠封装(PoP)电路204可包括第一射频封装206和第二射频封装208。第一射频封装106和第二射频封装108可以是垂直取向的，从而第一射频封装106物理地位于第二射频封装108的顶上。替换地，第二射频封装108可以在第一射频封装106的顶上。
第一射频封装206可包括各种射频组件，包括一个或多个滤波器210、双工器212、低噪声放大器(LNA)214和开关216。第一射频封装206还可包括表面安装技术(SMT)组件282a，包括电阻器284a、电容器286a和电感器288a。每一个射频组件可被实现在基板220a或其他材料上。第二射频封装208也可包括各种射频组件，包括一个或多个天线开关222和功率放大器224。第二射频封装208还可包括表面安装技术(SMT)组件282b，包括电阻器284b、电容器286b和电感器288b。类似于第一射频封装206，第二射频封装208上的射频组件可实现在基板220b或其他合适的基底材料上。在一些配置中，第一射频封装206包括无源射频组件，而第二射频封装208包括有源射频组件。类似于以上结合图1描述的射频组件，图2中解说的任何射频组件可被包括在第一射频封装206和/或第二射频封装208上。
第一射频封装206可经由一个或多个互连218耦合至第二射频封装208。互连218可以在第一射频封装206和第二射频封装208的任一表面或两个表面上。互连218可被用于将第一射频封装206附连至第二射频封装208。互连218还可被用于提供第一射频封装206上的射频组件与第二射频封装208上的射频组件之间的电连接。可被使用的互连218的类型的示例包括焊球、通孔以及可连接第一射频封装206和第二射频封装208的其他材料。任何数目的互连218可被用于连接射频封装206、208或用于提供不同射频封装206、208上的各射频组件之间的电连接。
在一种配置中，互连218可包括焊球。这些焊球可位于与第一射频封装206和第二射频封装208中的每一者相对应的印刷电路板(PCB)之间。第一射频封装206和第二射频封装208中的每一者可包括具有经由金属互连层附连至射频封装206、208的表面安装焊球的阻焊层。这些焊球中的每一个可被连接至射频层叠封装(PoP)电路204的不同节点，从而提供可由不同射频组件接入的不同参考电压。
在第一射频封装206和第二射频封装208包括硅基板或其他半导体介质的场合，互连218可使用硅通孔将第一射频封装206连接至第二射频封装208。硅通孔的示例包括锡桥通孔和插针通孔。所使用的通孔还可在第一射频封装206和第二射频封装208两者上使用全通孔技术来实现。进一步地，硅通孔(或其他类型的通孔)可在实现堆叠管芯的射频层叠封装(PoP)电路204中实现。堆叠管芯的一个益处可包括架构和划分能力。堆叠管芯可导致更高的封装密度，从而允许薄管芯堆叠在彼此顶上，从而移除对焊线的需求。以此方式，互连218可以小到2-6微米，从而允许更紧密的封装设计和更小尺寸的射频层叠封装(PoP)电路。此外，更小的互连218可产生更短的电路径，从而导致改善的性能。
此外，在一个或多个互连218在射频封装206、208内部的场合下在射频层叠封装(PoP)电路104上实现射频组件还可减小各射频组件之间的布线区。在第一射频封装206和第二射频封装208中的每一者内实现互连218可允许更精细的布线。此外，为了使印刷电路板(PCB)(例如电话PCB)上的电迹线损耗最小化，许多互连218可被布线为50欧姆阻抗线。这些迹线可以比其他互连218消耗更大的板面积并且将迹线合并到封装中以节省每一个射频封装206、208上的面积。由于封装内部的迹线很短并且在形状和电行为方面可良好地控制，因此被合并的射频迹线可以不需要被布线为每个射频封装206、208内的50欧姆线(例如，迹线的电行为可在封装内部被补偿/匹配)，与电话板布线相比时具有减小的迹线损耗。
图3是射频层叠封装(PoP)电路304的侧视图.射频层叠封装(PoP)电路304可以是以上结合图1和图2描述的射频层叠封装(PoP)电路104、204的一种配置。射频层叠封装(PoP)电路304可被实现为无线设备102的前端电路系统的一部分。射频层叠封装(PoP)电路304可包括第一射频封装306和第二射频封装308。第一射频封装306和第二射频封装308可以按垂直配置来堆叠。
第一射频封装306可包括各种射频组件，包括一个或多个滤波器310、双工器312、低噪声放大器(LNA)314和开关316。每一个射频组件可被实现在基板320a上。每一个射频组件可使用一个或多个芯片到基板互连382附连至基板320a。第二射频封装308也可包括各种射频组件，包括一个或多个天线开关322和功率放大器324。类似于第一射频封装306，第二射频封装308上的射频组件可使用一个或多个芯片到基板互连382实现在基板320b上。
可使用许多不同类型的芯片到基板互连382(类似于许多类型的互连318)。可使用的芯片到基板互连382的示例包括焊球、通孔和其他用于将射频组件连接至基板320的材料。在一些配置中，芯片到基板互连382比用于连接射频封装306、308的互连318小。
第一射频封装306和第二射频封装308上的一个或多个射频组件可被包封在个体外壳内。用于容纳一个或多个射频组件的外壳可包括多个导电引脚，这多个导电引脚用于将每一个射频组件的输入和输出耦合至射频层叠封装(PoP)电路304内的其他射频组件。在一些配置中，每个外壳上的导电引脚可使用芯片到基板互连382耦合至基板320。可以为每个射频组件使用分开的外壳。替换地，不同类型的射频组件可被容纳在同一外壳内。作为一个示例，一个或多个低噪声放大器(LNA)314和开关316可被容纳在单个外壳内。此外，结合第一射频封装306和第二射频封装308描述的每一个射频组件可以实现在第一或第二射频封装306、308中任一者上。因此，本文所描述的每一个射频组件可以在第一射频封装306和第二射频封装308之间可互换。
在一种配置中，第一射频封装306和第二射频封装308可以是垂直配置，其中第一射频封装306位于第二射频封装308的顶上。第一射频封装306可经由一个或多个互连318a连接至第二射频封装308。第一射频封装306的一个或多个滤波器310、双工器312、低噪声放大器(LNA)314和开关316可位于基板320a的顶表面上方。一个或多个互连318a可位于第一射频封装306的基板320a的底表面上。第一射频封装306的基板320a的底表面可以面对第二射频封装308的基板320b的顶表面。第二射频封装308的一个或多个天线开关322和功率放大器324可被放置在基板320b的顶表面上。第二射频封装308还可在面对第一射频封装306的基板320b的顶表面上包括一个或多个互连318b。
射频层叠封装(PoP)电路304的垂直配置可通过将第一射频封装306堆叠在第二射频封装308的顶上来实现。当以垂直配置堆叠这些封装时，第一射频封装306的底表面上的互连318a可被配置成使得它们接触第二射频封装308的顶表面上的互连318b。其他配置可包括以垂直配置堆叠的附加射频封装。
图4是用于生成射频层叠封装(PoP)电路104的方法400的流程图。方法400可由工程师、技术员或计算机来执行。在一种配置中，方法400可由制造机器来执行。
可获得(402)第一射频封装106。第一射频封装106可包括无源射频组件。在一些配置中，第一射频封装106上的所有射频组件都是无源射频组件。还可获得(404)第二射频封装108。第二射频封装108可包括有源射频组件。在一些配置中，第二射频封装108上的所有射频组件都是有源射频组件。进一步地，第一射频封装106和第二射频封装108可各自包括有源和无源射频组件的组合。
第一射频封装106和第二射频封装108可以按垂直配置来连接(406)。第一射频封装106的底表面可经由一个或多个互连118连接至第二射频封装108的顶表面。各种射频组件可被连接到第一射频封装106和第二射频封装108中每一者的顶表面。第一射频封装106的底表面上的互连118可连接至第二射频封装108的顶表面上的互连118。射频层叠封装(PoP)电路104还可包括以垂直配置堆叠在一起的附加封装。
在一些配置中，可在第一步骤组装第一射频封装206的基板320a、第二射频封装208的基板320b和第二射频封装208上的射频组件。可在第二步骤组装第一射频封装106的射频组件。
图5是解说射频层叠封装(PoP)电路504的一种配置的框图。图5的射频层叠封装(PoP)电路504可以是以上结合图1、图2和图3描述的射频层叠封装(PoP)电路104、204、304的一种配置。射频层叠封装(PoP)电路504可被实现为无线设备102的前端电路系统的一部分。射频层叠封装(PoP)电路504可包括第一射频封装506和第二射频封装508。第一射频封装506和第二射频封装508可以按垂直配置来实现。
第一射频封装506可包括各种射频组件。第一射频封装506可包括第一低噪声放大器(LNA)526a和第二低噪声放大器(LNA)526b。第一射频封装506还可包括双工器B1528a、双工器B2528b、双工器B4528c、双工器B5528d和双工器B8528e。第一射频封装506还可包括第一开关530a和第二开关530b。第一射频封装506可进一步包括接收机(Rx)全球移动系统(GSM)数字蜂窝系统(DCS)频带滤波器532。第一射频封装506的每一个射频组件可实现在基板520a上。射频组件还可使用取代基板520a的其他类型的材料来实现，包括印刷电路板(PCB)、射频集成电路(RFIC)、硅晶片或者其上可实现射频组件或前端电路系统的另一种介质。
第二射频封装508可包括各种射频组件。例如，第二射频封装508可包括天线开关534。第二射频封装508可包括3G/4G功率放大器B1536a、3G/4G功率放大器B2536b、3G/4G功率放大器B4536c、3G/4G功率放大器B5536d和3G/4G功率放大器B8536e。第二射频封装508还可包括全球移动系统(GSM)通信功率放大器538。此外，除全球移动系统(GSM)、3G和4G系统以外，可使用其他类型的系统。可被支持的系统的示例可包括频分双工(FDD)、时分双工(TDD)、半双工全分双工(FDD)和半双工时分双工(TDD)系统。进一步地，第二射频封装508上的每一个射频组件可实现在基板520b上。射频组件还可沉积在取代基板520b的其他类型的材料上，包括印刷电路板(PCB)、射频集成电路(RFIC)、硅晶片、或者其上可实现射频组件或前端电路系统的另一种介质。
第一射频封装506和第二射频封装508可经由射频封装506、508的表面之间的一个或多个互连518来连接。互连518还可被用于提供第一射频封装506上的射频组件与第二射频封装508上的射频组件之间的电连接。可被使用的互连518的类型的示例包括焊球、通孔和可连接第一射频封装506和第二射频封装508的其他材料。进一步地，任何数目的互连518可被用于连接射频封装506、508或用于提供不同射频封装506、508上的各射频组件之间的电连接。
图6是解说射频层叠封装(PoP)电路604的另一种配置的框图。图6的射频层叠封装(PoP)电路604可以是以上结合图1、图2和图3描述的射频层叠封装(PoP)电路104、204、304的一种配置。射频层叠封装(PoP)电路604可被实现为无线设备102的前端电路系统的一部分。射频层叠封装(PoP)电路604可包括第一射频封装606和第二射频封装608。第一射频封装606和第二射频封装608可以按垂直配置来实现。
第一射频封装606可包括各种射频组件。在一种配置中，第一射频封装606可包括多个表面声波(SAW)滤波器640a-e、642a-c。例如，第一射频封装606可包括B1表面声波(SAW)滤波器640a、B2表面声波(SAW)滤波器640b、B4表面声波(SAW)滤波器640c、B5表面声波(SAW)滤波器640d、B8表面声波(SAW)滤波器640e、第一长期演进(LTE)表面声波(SAW)滤波器642a、第二长期演进(LTE)表面声波(SAW)滤波器642b、和第三长期演进(LTE)表面声波(SAW)滤波器642c。表面声波(SAW)滤波器640、642中的每一个可实现在射频集成电路(RFIC)644a上。表面声波(SAW)滤波器640、642还可使用其他类型的材料来实现，包括印刷电路板(PCB)、硅晶片、各种基板或其上可实现射频组件或前端电路系统的另一介质。
第二射频封装608可包括各种射频组件。在一种配置中，第二射频封装608可包括第一开关652a、第二开关652b和第三开关652c。第二射频封装608还可包括中频带(MB)低噪声放大器(LNA)648a、低频带(LB)低噪声放大器(LNA)648b和高频带(HB)低噪声放大器(LNA)648c。第二射频封装608还可包括数字接收机天线单刀多掷(SPxT)开关650。每一个射频组件可实现在射频集成电路(RFIC)644b上。射频组件还可实现在其他类型的材料上，包括印刷电路板(PCB)、硅晶片、各种基板或其上可实现射频组件或前端电路系统的另一介质。
第一射频封装606和第二射频封装608可使用一个或多个通孔646彼此连接。通孔646还可被用于提供第一射频封装606上的射频组件与第二射频封装608上的射频组件之间的电连接。其他类型的互连118可被用于连接第一射频封装606和第二射频封装608。进一步地，可在射频层叠封装(PoP)电路604中使用任何数目的通孔646。
图7是射频层叠封装(PoP)电路704的另一种配置的侧视图。图7的射频层叠封装(PoP)电路704可以是图6的射频层叠封装(PoP)电路604的一种配置。射频层叠封装(PoP)电路704可被实现为无线设备102的前端电路系统的一部分。射频层叠封装(PoP)电路704可包括第一射频封装706和第二射频封装708。第一射频封装706和第二射频封装708可以按垂直配置来堆叠。
第一射频封装706可包括各种射频组件，包括多个表面声波(SAW)滤波器740a-c。在一种配置中，第一射频封装706上的所有射频组件都是表面声波(SAW)滤波器740a-c。在其他配置中，可使用一种或多种其他类型的滤波器，诸如带通滤波器、可调谐滤波器和/或体声波(BAW)滤波器。表面声波(SAW)滤波器740a-c中的每一个可位于射频集成电路(RFIC)744a上。表面声波(SAW)滤波器中的每一个和其他射频组件可使用一个或多个芯片到基板互连782连接至射频集成电路(RFIC)744a。此外，一个或多个表面声波(SAW)滤波器740可被包封在个体外壳内。外壳可包括耦合至表面声波(SAW)滤波器740中的每一个的导电引脚。外壳可被实现在射频集成电路(RFIC)744a上。
第二射频封装708可包括各种射频组件，包括一个或多个天线开关750、低噪声放大器(LNA)748和附加开关752。类似于第一射频封装706，第二射频封装708中的每一个射频组件可位于射频集成电路(RFIC)744b上。第二射频封装708上的每一个射频组件可使用一个或多个芯片到基板互连782连接至射频集成电路(RFIC)744b。此外，一个或多个射频组件可被包封在个体外壳内。外壳可包括耦合至被包封在每个外壳内的射频组件的导电引脚。外壳可被实现在射频集成电路(RFIC)744b上。每一个外壳可包封一个或多个射频组件。
第一射频封装706和第二射频封装708可使用一个或多个通孔746a-b彼此连接。通孔746的示例可包括锡桥通孔和插针通孔。在一种配置中，通孔746a-b可以是硅通孔。第一射频封装706的射频集成电路(RFIC)744a和第二射频封装708的射频集成电路(RFIC)744b可各自实现具有通孔746a-b的堆叠管芯，通孔746a-b用于将第一射频封装706的射频组件连接至第二射频封装708的射频组件。
图8是解说射频层叠封装(PoP)电路804的又一种配置的框图。图8的射频层叠封装(PoP)电路804可以是以上结合图1、图2和图3描述的射频层叠封装(PoP)电路104、204、304的一种配置。射频层叠封装(PoP)电路804可被实现为无线设备102的前端电路系统的一部分。射频层叠封装(PoP)电路804可包括第一射频封装806和第二射频封装808。第一射频封装806和第二射频封装808可以按垂直配置来实现。
第一射频封装806可包括各种射频组件。例如，第一射频封装806可包括多个表面声波(SAW)滤波器854、856、858。例如，第一射频封装806可包括B38表面声波(SAW)滤波器854、B40表面声波(SAW)滤波器856和扩展全球平台(XGP)表面声波(SAW)滤波器858。扩展全球平台(XGP)可指代日本频带，其为频段B41的子集。表面声波(SAW)滤波器854、856、858中的每一个可实现在印刷电路板860a上。射频组件还可使用其他类型的材料来实现，包括射频集成电路(RFIC)、硅晶片、各种基板、或者其上可实现射频组件或前端电路系统的另一种介质。
第二射频封装808可包括各种射频组件。例如，第二射频封装808可包括模式开关864。第二射频封装808还可包括多个功率放大器866、868、870。例如，第二射频封装808可包括功率放大器B38866、功率放大器B40868和功率放大器扩展全球平台(XGP)870。第二射频封装808还可包括高频带(HB)低噪声放大器(LNA)872和开关874。每一个射频组件可实现在印刷电路板(PCB)860b上。射频组件还可实现在其他类型的材料上，包括射频集成电路(RFIC)、硅晶片、各种基板、或者其上可实现射频组件或前端电路系统的另一种介质。
第一射频封装806和第二射频封装808可使用印刷电路板(PCB)860a-b的表面上的一个或多个焊球862彼此连接。在一种配置中，第一射频封装806和第二射频封装808中的每一者可包括具有表面安装焊球862的阻焊层，表面安装焊球862经由金属互连层附连至射频封装806、808。每一个焊球862可被连接至射频层叠封装(PoP)电路804的不同节点。焊球862还可被用于提供第一射频封装806和第二射频封装808上的射频组件之间的电连接。可在射频层叠封装(PoP)电路804中使用任何数目的焊球862。进一步地，其他类型的互连118可被用于连接第一射频封装806和第二射频封装808。
图9是射频层叠封装(PoP)电路904的又一种配置的侧视图。图9的射频层叠封装(PoP)电路904是图8的射频层叠封装(PoP)电路804的一种配置。射频层叠封装(PoP)电路904可被实现为无线设备102的前端电路系统的一部分。射频层叠封装(PoP)电路904可包括第一射频封装906和第二射频封装908。第一射频封装906和第二射频封装908可以按垂直配置堆叠。
第一射频封装906可包括各种射频组件，包括多个表面声波(SAW)滤波器954、956、958。在一种配置中，第一射频封装906包括B38表面声波(SAW)滤波器954、B40表面声波(SAW)滤波器956和扩展全球平台(XGP)表面声波(SAW)滤波器958。表面声波(SAW)滤波器954、956、958中的每一个可实现在印刷电路板960a上。表面声波(SAW)滤波器954、956、958中的每一个还可使用一个或多个芯片到基板互连982连接至印刷电路板(PCB)960a。此外，一个或多个表面声波(SAW)滤波器954、956、958可被包封在个体外壳内。外壳可包括耦合至表面声波(SAW)滤波器954、956、958中的每一个的导电引脚。外壳可被实现在印刷电路板(PCB)960a上。每一个外壳可包封一个或多个表面声波(SAW)滤波器954、956、958。
第二射频封装908可包括各种频率组件，包括一个或多个开关976、功率放大器978和低噪声放大器(LNA)980。类似于第一射频封装906，每一个射频组件可被沉积在印刷电路板(PCB)960b上。每一个射频组件还可使用一个或多个芯片到基板互连982连接至印刷电路板960b。此外，一个或多个射频组件可被包封在个体外壳内。外壳可包括耦合至每个外壳内的射频组件的导电引脚。外壳可被实现在印刷电路板(PCB)960b上。每一个外壳可包封一个或多个射频组件。
第一射频封装906和第二射频封装908可藉由一个或多个焊球962a-b来连接。在一种配置中，第一射频封装906和第二射频封装908中的每一者可包括具有表面安装焊球962a-b的阻焊层，表面安装焊球962a-b经由金属互连层附连至射频封装906、908。每一个焊球962a-b可被连接至射频层叠封装(PoP)电路904的不同节点。焊球962a-b还可被用于提供第一射频封装906和第二射频封装908上的射频组件之间的电连接。进一步地，其他类型的互连118可被用于连接第一射频封装906和第二射频封装908。
图10解说可被包括在电子设备/无线设备1002内的某些组件。电子设备/无线设备1002可以是接入终端、移动站、用户装备(UE)等。电子设备/无线设备1002包括处理器1003。处理器1003可以是通用单芯片或多芯片微处理器(例如，ARM)、专用微处理器(例如，数字信号处理器(DSP))、微控制器、可编程门阵列等。处理器1003可被称为中央处理单元(CPU)。尽管在图10的电子设备/无线设备1002中仅示出了单个处理器1003，但在替换配置中，可以使用处理器的组合(例如，ARM和DSP)。
电子设备/无线设备1002还包括存储器1005。存储器1005可以是能够存储电子信息的任何电子组件。存储器1005可被实施为随机存取存储器(RAM)、只读存储器(ROM)、磁盘存储介质、光学存储介质、RAM中的闪存设备、随处理器包括的板载存储器、可擦式可编程只读存储器(EPROM)、电可擦式PROM(EEPROM)、寄存器等等，包括其组合。
数据1007a和指令1009a可被存储在存储器1005中。指令1009a可由处理器1003执行以实现本文中所公开的方法。执行指令1009a可涉及使用存储在存储器1005中的数据1007a。当处理器1003执行指令1009时，指令1009b的各个部分可被加载到处理器1003上，并且数据1007b的各个片段可被加载到处理器1003上。
电子设备/无线设备1002还可包括发射机1011和接收机1013，以允许经由天线1017向和从电子设备/无线设备1002传送和接收信号。发射机1011和接收机1013可被合称为收发机1015。电子设备/无线设备1002还可包括(未示出)多个发射机、多个天线、多个接收机和/或多个收发机。
电子设备/无线设备1002可包括数字信号处理器(DSP)1021。电子设备/无线设备1002还可包括通信接口1023。通信接口1023可允许用户与电子设备/无线设备1002交互。
电子设备/无线设备1002的各个组件可通过一条或多条总线耦合在一起，总线可包括电源总线、控制信号总线、状态信号总线、数据总线等。为清楚起见，各种总线在图10中被图解为总线系统1019。
术语“确定”广泛涵盖各种各样的动作，并且因此“确定”可包括演算、计算、处理、推导、调研、查找(例如，在表、数据库或其他数据结构中查找)、探明、和类似动作。另外，“确定”还可包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)、和类似动作。另外，“确定”可包括解析、选择、选取、建立、和类似动作等等。
除非明确另行指出，否则短语“基于”并非意味着“仅基于”。换言之，短语“基于”描述“仅基于”和“至少基于”两者。
术语“处理器”应被宽泛地解读为涵盖通用处理器、中央处理单元(CPU)、微处理器、数字信号处理器(DSP)、控制器、微控制器、状态机等等。在某些情况下，“处理器”可以是指专用集成电路(ASIC)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)等。术语“处理器”可以是指处理设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或更多个微处理器、或任何其他这类配置。
术语“存储器”应被宽泛地解读为涵盖能够存储电子信息的任何电子组件。术语存储器可以是指各种类型的处理器可读介质，诸如随机存取存储器(RAM)、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式PROM(EEPROM)、闪存、磁或光学数据存储、寄存器等等。如果处理器能从和/或向存储器读写信息则称该存储器与该处理器处于电子通信中。整合到处理器的存储器与该处理器处于电子通信中。
术语“指令”和“代码”应被宽泛地解读为包括任何类型的(诸)计算机可读语句。例如，术语“指令”和“代码”可以是指一个或更多个程序、例程、子例程、函数、规程等。“指令”和“代码”可包括单条计算机可读语句或许多条计算机可读语句。
本文中所描述的功能可以在正由硬件执行的软件或固件中实现。各功能可以作为一条或多条指令存储在计算机可读介质上。术语“计算机可读介质”或“计算机程序产品”是指能被计算机或处理器访问的任何有形存储介质。作为示例而非限定，计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘储存、磁盘储存或其他磁储存设备、或任何其他能够用于携带或存储指令或数据结构形式的期望程序代码且能由计算机访问的介质。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据，而碟用激光来光学地再现数据。应当注意，计算机可读介质可以是有形且非暂态的。术语“计算机程序产品”是指计算设备或处理器结合可由该计算设备或处理器执行、处理或计算的代码或指令(例如，“程序”)。如本文中所使用的，术语“代码”可以是指可由计算设备或处理器执行的软件、指令、代码或数据。
软件或指令还可以在传输介质上传送。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波等无线技术从web站点、服务器或其它远程源传送而来的，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波等无线技术就被包括在传输介质的定义里。
本文所公开的方法包括用于达成所描述的方法的一个或多个步骤或动作。这些方法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非所描述的方法的正确操作要求步骤或动作的特定次序，否则便可改动具体步骤和/或动作的次序和/或使用而不会脱离权利要求的范围。
进一步地，还应领会，用于执行本文中所描述的(诸如图4所解说那样的)方法和技术的模块和/或其他恰适装置可以由设备下载和/或以其他方式获得。例如，可以将设备耦合至服务器以便于转送用于执行本文中所描述的方法的装置。替换地，本文中所描述的各种方法可经由存储装置(例如，随机存取存储器(RAM)、只读存储器(ROM)、诸如压缩碟(CD)或软盘等物理存储介质等等)来提供，以使得一旦将该存储装置耦合至或提供给设备，该设备就可获得各种方法。此外，能利用适于向设备提供本文中所描述的方法和技术的任何其他合适的技术。
应该理解的是，权利要求并不被限定于以上所解说的精确配置和组件。可在本文中所描述的系统、方法和装置的布局、操作及细节上作出各种改动、更换和变型而不会脱离权利要求的范围。

Claims (53)

1.一种射频层叠封装电路，包括：
包括射频组件的第一射频封装；以及
包括射频组件的第二射频封装，其中所述第一射频封装和所述第二射频封装为垂直配置，并且其中所述第一射频封装上的射频组件被设计成减小接地电感效应。
2.如权利要求1所述的射频层叠封装电路，其特征在于，所述第一射频封装包括无源射频组件。
3.如权利要求1所述的射频层叠封装电路，其特征在于，所述第二射频封装包括有源射频组件。
4.如权利要求1所述的射频层叠封装电路，其特征在于，所述第一射频封装上的每一个射频组件是无源射频组件。
5.如权利要求1所述的射频层叠封装电路，其特征在于，所述第二射频封装上的每一个射频组件是有源射频组件。
6.如权利要求1所述的射频层叠封装电路，其特征在于，所述第一射频封装包括有源射频组件。
7.如权利要求1所述的射频层叠封装电路，其特征在于，所述第二射频封装包括无源射频组件。
8.如权利要求1所述的射频层叠封装电路，其特征在于，所述第一射频封装上的每一个射频组件是有源射频组件。
9.如权利要求1所述的射频层叠封装电路，其特征在于，所述第二射频封装上的每一个射频组件是无源射频组件。
10.如权利要求1所述的射频层叠封装电路，其特征在于，所述射频层叠封装电路实现在无线设备的前端电路中。
11.如权利要求1所述的射频层叠封装电路，其特征在于，所述第一射频封装和所述第二射频封装上的射频组件根据所述射频层叠封装电路的期望厚度来设计。
12.如权利要求11所述的射频层叠封装电路，其特征在于，所述期望厚度等于或小于1毫米。
13.如权利要求11所述的射频层叠封装电路，其特征在于，根据所述射频层叠封装电路的期望厚度对所述第一射频封装和所述第二射频封装之一的一个或多个射频组件执行背面研磨。
14.如权利要求1所述的射频层叠封装电路，其特征在于，所述第一射频封装包括一个或多个滤波器，并且其中所述第二射频封装包括一个或多个功率放大器。
15.如权利要求14所述的射频层叠封装电路，其特征在于，所述滤波器中的至少一个是表面声波滤波器。
16.如权利要求14所述的射频层叠封装电路，其特征在于，所述滤波器中的至少一个是体声波滤波器。
17.如权利要求1所述的射频层叠封装电路，其特征在于，所述第一射频封装包括一个或多个功率放大器，并且其中所述第二射频封装包括一个或多个滤波器。
18.如权利要求17所述的射频层叠封装电路，其特征在于，所述滤波器中的至少一个是表面声波滤波器。
19.如权利要求17所述的射频层叠封装电路，其特征在于，所述滤波器中的至少一个是体声波滤波器。
20.如权利要求1所述的射频层叠封装电路，其特征在于，所述第一射频封装和所述第二射频封装使用多个互连来耦合。
21.如权利要求20所述的射频层叠封装电路，其特征在于，所述多个互连包括焊球。
22.如权利要求20所述的射频层叠封装电路，其特征在于，所述多个互连包括通孔。
23.如权利要求20所述的射频层叠封装电路，其特征在于，所述第一射频封装上的至少一个射频组件经由所述多个互连电耦合至所述第二射频封装上的至少一个射频组件。
24.如权利要求1所述的射频层叠封装电路，其特征在于，所述第一射频封装包括一个或多个滤波器、双工器、低噪声放大器和开关。
25.如权利要求24所述的射频层叠封装电路，其特征在于，所述第二射频封装包括一个或多个天线开关和功率放大器。
26.一种生成射频层叠封装电路的方法，包括：
获得包括射频组件的第一射频封装；
获得包括射频组件的第二射频封装，其中所述第一射频封装上的射频组件被设计成减小接地电感效应；以及
以垂直配置将所述第一射频封装连接至所述第二射频封装。
27.如权利要求26所述的方法，其特征在于，所述第一射频封装包括无源射频组件。
28.如权利要求26所述的方法，其特征在于，所述第二射频封装包括有源射频组件。
29.如权利要求26所述的方法，其特征在于，所述第一射频封装上的每一个射频组件是无源射频组件。
30.如权利要求26所述的方法，其特征在于，所述第二射频封装上的每一个射频组件是有源射频组件。
31.如权利要求26所述的方法，其特征在于，所述第一射频封装包括有源射频组件。
32.如权利要求26所述的方法，其特征在于，所述第二射频封装包括无源射频组件。
33.如权利要求26所述的方法，其特征在于，所述第一射频封装上的每一个射频组件是有源射频组件。
34.如权利要求26所述的方法，其特征在于，所述第二射频封装上的每一个射频组件是无源射频组件。
35.如权利要求26所述的方法，其特征在于，进一步包括在无线设备的前端电路中实现所述射频层叠封装电路。
36.如权利要求26所述的方法，其特征在于，所述第一射频封装和所述第二射频封装上的射频组件被设计成满足所述射频层叠封装电路的期望厚度。
37.如权利要求29所述的方法，其特征在于，设计所述第一射频封装和所述第二射频封装上的射频组件包括：根据所述射频层叠封装电路的期望厚度对所述第一射频封装和所述第二射频封装之一上的一个或多个射频组件进行背面研磨。
38.如权利要求26所述的方法，其特征在于，所述第一射频封装包括一个或多个滤波器，并且其中所述第二射频封装包括一个或多个功率放大器。
39.如权利要求26所述的方法，其特征在于，所述第一射频封装包括一个或多个功率放大器，并且其中所述第二射频封装包括一个或多个滤波器。
40.如权利要求26所述的方法，其特征在于，所述第一射频封装使用多个互连来连接至所述第二射频封装。
41.如权利要求40所述的方法，其特征在于，所述多个互连包括焊球。
42.如权利要求40所述的方法，其特征在于，所述多个互连包括通孔。
43.如权利要求40所述的方法，其特征在于，所述第一射频封装上的至少一个射频组件经由所述多个互连电耦合至所述第二射频封装上的至少一个射频组件。
44.如权利要求26所述的方法，其特征在于，所述第一射频封装包括一个或多个滤波器、双工器、低噪声放大器和开关。
45.如权利要求44所述的方法，其特征在于，所述第二射频封装包括一个或多个天线开关和功率放大器。
46.一种用于生成射频层叠封装电路的设备，包括：
用于获得包括射频组件的第一射频封装的装置；
用于获得包括射频组件的第二射频封装的装置，其中所述第一射频封装上的射频组件被设计成减小接地电感效应；以及
用于以垂直配置将所述第一射频封装连接至所述第二射频封装的装置。
47.如权利要求46所述的设备，其特征在于，所述第一射频封装包括无源射频组件。
48.如权利要求46所述的设备，其特征在于，所述第二射频封装包括有源射频组件。
49.如权利要求46所述的设备，其特征在于，进一步包括用于在无线设备的前端电路中实现所述射频层叠封装电路的装置。
50.一种用于生成射频层叠封装电路的计算机程序产品，所述计算机程序产品包括其上具有指令的非瞬态计算机可读介质，所述指令包括：
用于使装置获得包括射频组件的第一射频封装的代码；
用于使所述装置获得包括射频组件的第二射频封装的代码，其中所述第一射频封装上的射频组件被设计成减小接地电感效应；以及
用于使所述装置以垂直配置将所述第一射频封装连接至所述第二射频封装的代码。
51.如权利要求50所述的计算机程序产品，其特征在于，所述第一射频封装包括无源射频组件。
52.如权利要求50所述的计算机程序产品，其特征在于，所述第二射频封装包括有源射频组件。
53.如权利要求50所述的计算机程序产品，其特征在于，所述指令进一步包括用于使所述装置在无线设备的前端电路中实现所述射频层叠封装电路的代码。
CN201280056157.5A 2011-11-15 2012-11-15 射频层叠封装电路 Active CN103930989B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161560157P 2011-11-15 2011-11-15
US61/560,157 2011-11-15
US13/677,054 US9131634B2 (en) 2011-11-15 2012-11-14 Radio frequency package on package circuit
US13/677,054 2012-11-14
PCT/US2012/065363 WO2013074846A1 (en) 2011-11-15 2012-11-15 Radio frequency package on package circuit

Publications (2)

Publication Number Publication Date
CN103930989A true CN103930989A (zh) 2014-07-16
CN103930989B CN103930989B (zh) 2017-07-21

Family

ID=48281100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280056157.5A Active CN103930989B (zh) 2011-11-15 2012-11-15 射频层叠封装电路

Country Status (7)

Country Link
US (1) US9131634B2 (zh)
EP (1) EP2780941A1 (zh)
JP (1) JP6109842B2 (zh)
KR (1) KR101613274B1 (zh)
CN (1) CN103930989B (zh)
IN (1) IN2014CN02599A (zh)
WO (1) WO2013074846A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514094A (zh) * 2016-01-29 2016-04-20 宜确半导体（苏州）有限公司 一种射频天线开关芯片
CN108807350A (zh) * 2018-08-10 2018-11-13 付伟 放大器芯片电极外设的多腔室封装结构及其制作方法
CN109087909A (zh) * 2018-08-10 2018-12-25 付伟 具有金属柱的多腔室封装结构及其制作方法
CN111033890A (zh) * 2017-08-24 2020-04-17 高通股份有限公司 封装上天线布置
CN111276475A (zh) * 2020-05-07 2020-06-12 杭州臻镭微波技术有限公司 一种三维异构集成综合射频前端微系统
CN112865835A (zh) * 2021-01-05 2021-05-28 上海闻泰信息技术有限公司 一种射频前端模组的封装结构及移动终端
CN115037357A (zh) * 2022-06-08 2022-09-09 西安交通大学 一种瓦片式下变频器、相控阵天线系统及卫星通信系统

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252147B2 (en) * 2013-08-05 2016-02-02 Qualcomm Incorporated Methods and apparatuses for forming multiple radio frequency (RF) components associated with different RF bands on a chip
WO2016117196A1 (ja) * 2015-01-21 2016-07-28 株式会社村田製作所 電力増幅モジュール
WO2016189951A1 (ja) * 2015-05-26 2016-12-01 株式会社村田製作所 フィルタ装置
WO2017033564A1 (ja) 2015-08-27 2017-03-02 株式会社村田製作所 高周波モジュール
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
WO2019065668A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 高周波モジュールおよび通信装置
WO2019075450A1 (en) * 2017-10-15 2019-04-18 Skyworks Solutions, Inc. STACK ASSEMBLY WITH ELECTRO-ACOUSTIC DEVICE
KR102578395B1 (ko) * 2019-04-25 2023-09-14 엘지전자 주식회사 커넥터를 구비하는 전자 기기
JP2022007366A (ja) * 2020-06-26 2022-01-13 株式会社村田製作所 高周波モジュールおよび通信装置
US11152707B1 (en) * 2020-07-02 2021-10-19 International Business Machines Corporation Fast radio frequency package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111226A1 (en) * 2006-11-15 2008-05-15 White George E Integration using package stacking with multi-layer organic substrates
US20090160430A1 (en) * 2007-12-20 2009-06-25 Anritsu Company HAND-HELD MICROWAVE SPECTRUM ANALYZER WITH OPERATION RANGE FROM 9 KHz TO OVER 20 GHz
CN102184906A (zh) * 2011-03-31 2011-09-14 锐迪科创微电子（北京）有限公司 带有绝缘体填充的阱结构的封装基板及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172271A (ja) 1983-03-19 1984-09-28 Fujitsu Ltd 半導体装置
US6150724A (en) 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
JP2000223656A (ja) * 1999-02-03 2000-08-11 Rohm Co Ltd 無線通信装置用半導体装置およびこれを用いた無線通信装置
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
US7239020B2 (en) 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US7772708B2 (en) 2006-08-31 2010-08-10 Intel Corporation Stacking integrated circuit dies
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置
US20090321876A1 (en) * 2008-06-30 2009-12-31 Telesphor Kamgaing System with radio frequency integrated circuits
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
JP5352437B2 (ja) 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111226A1 (en) * 2006-11-15 2008-05-15 White George E Integration using package stacking with multi-layer organic substrates
US20090160430A1 (en) * 2007-12-20 2009-06-25 Anritsu Company HAND-HELD MICROWAVE SPECTRUM ANALYZER WITH OPERATION RANGE FROM 9 KHz TO OVER 20 GHz
CN102184906A (zh) * 2011-03-31 2011-09-14 锐迪科创微电子（北京）有限公司 带有绝缘体填充的阱结构的封装基板及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514094A (zh) * 2016-01-29 2016-04-20 宜确半导体（苏州）有限公司 一种射频天线开关芯片
CN111033890A (zh) * 2017-08-24 2020-04-17 高通股份有限公司 封装上天线布置
CN108807350A (zh) * 2018-08-10 2018-11-13 付伟 放大器芯片电极外设的多腔室封装结构及其制作方法
CN109087909A (zh) * 2018-08-10 2018-12-25 付伟 具有金属柱的多腔室封装结构及其制作方法
CN111276475A (zh) * 2020-05-07 2020-06-12 杭州臻镭微波技术有限公司 一种三维异构集成综合射频前端微系统
CN112865835A (zh) * 2021-01-05 2021-05-28 上海闻泰信息技术有限公司 一种射频前端模组的封装结构及移动终端
CN115037357A (zh) * 2022-06-08 2022-09-09 西安交通大学 一种瓦片式下变频器、相控阵天线系统及卫星通信系统
CN115037357B (zh) * 2022-06-08 2023-03-14 西安交通大学 一种瓦片式下变频器、相控阵天线系统及卫星通信系统

Also Published As

Publication number Publication date
KR101613274B1 (ko) 2016-04-18
JP2014533911A (ja) 2014-12-15
US9131634B2 (en) 2015-09-08
EP2780941A1 (en) 2014-09-24
IN2014CN02599A (zh) 2015-08-07
US20130122833A1 (en) 2013-05-16
KR20140094616A (ko) 2014-07-30
WO2013074846A1 (en) 2013-05-23
CN103930989B (zh) 2017-07-21
JP6109842B2 (ja) 2017-04-05

Similar Documents

Publication Publication Date Title
CN103930989A (zh) 射频层叠封装电路
US11682649B2 (en) Radio frequency modules
CN108701682B (zh) 天线开关和共用器的单片集成
US11552393B2 (en) Shielded radio frequency component with integrated antenna and related methods
US7515879B2 (en) Radio frequency circuit module
KR101587331B1 (ko) 패키지 구조물 및 패키지 구조물을 형성하는 방법
KR100739057B1 (ko) 고주파회로 모듈 및 무선통신기기
US10103135B2 (en) Backside ground plane for integrated circuit
WO2002017502A1 (fr) Dispositif radio emetteur/recepteur
US9484608B2 (en) Switch module
JP2021170701A (ja) 高周波モジュール及び通信装置
CN110767606B (zh) 一种具有复合功能的电子元器件及其制造方法
JP2008529329A (ja) ２モジュール集積アンテナおよび無線
CN217693862U (zh) 射频电路板、射频模组以及终端设备
WO2023140924A2 (en) Double-sided redistribution layer (rdl) substrate for passive and device integration
JP2006203470A (ja) 高周波モジュール及び無線通信機器
JP2021170702A (ja) 高周波モジュール及び通信装置
US11431361B2 (en) Radio-frequency module and communication apparatus
US20220337217A1 (en) Cap substrate for acoustic wave device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant