CN115801026B - 一种三维异构集成软件定义微系统架构 - Google Patents

一种三维异构集成软件定义微系统架构 Download PDF

Info

Publication number
CN115801026B
CN115801026B CN202211506517.9A CN202211506517A CN115801026B CN 115801026 B CN115801026 B CN 115801026B CN 202211506517 A CN202211506517 A CN 202211506517A CN 115801026 B CN115801026 B CN 115801026B
Authority
CN
China
Prior art keywords
module
processing
radio frequency
micro
software defined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211506517.9A
Other languages
English (en)
Other versions
CN115801026A (zh
Inventor
曹璐
陈小前
王建
范广腾
马雅楠
黄昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Defense Technology Innovation Institute PLA Academy of Military Science
Original Assignee
National Defense Technology Innovation Institute PLA Academy of Military Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Defense Technology Innovation Institute PLA Academy of Military Science filed Critical National Defense Technology Innovation Institute PLA Academy of Military Science
Priority to CN202211506517.9A priority Critical patent/CN115801026B/zh
Publication of CN115801026A publication Critical patent/CN115801026A/zh
Application granted granted Critical
Publication of CN115801026B publication Critical patent/CN115801026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Transceivers (AREA)

Abstract

本发明公开了一种三维异构集成软件定义微系统,包括:多通道射频处理微模组,其包括多个单通道射频处理子模块,其包括相互连接且工作参数及模式能够调整的射频收发单元和AD/DA芯片,射频收发单元用于进行射频信号的收发处理,AD/DA芯片用于进行数据交互、收发数据处理;可重构基带处理微模组,其包括相互连接的可重构信号处理子模块和导航感知一体化SOC芯片,SOC芯片用于进行系统资源调度管控、通信导航数据处理和频谱感知、以及生成控制参数,且SOC芯片能够进行工作参数及模式的调整,可重构信号处理子模块与AD/DA芯片连接,能够进行工作参数及模式的调整,用于进行数据交互、数据处理和信号处理。本发明能够适配不同应用环境下的各类信号收发与处理需求。

Description

一种三维异构集成软件定义微系统架构
技术领域
本发明涉及信号与信息处理技术领域,尤其涉及一种三维异构集成软件定义微系统及其控制方法和重构方法。
背景技术
随着以移动通信、卫星导航、微波遥感为代表的无线电领域不断发展与业务日益多样,传统无线电设备由于射频频点、信号带宽和基带处理方式固化,存在灵活性差、体制单一且不具备功能扩展能力的突出问题,当前已不能满足信号体制和应用模式多样的无线电信号收发需求。因此,以集成电路的技术进步为基础,依托射频收发器件与AD/DA芯片的参数可调能力、基带处理芯片集成晶体管数量和运行速度的提升,软件定义无线电(也称为软件无线电)为无线电收发设备研制提供了新的解决思路。软件无线电的设计理念是基于一套通用硬件平台,通过射频参数配置与基带处理软件加载,实现功能定义、更新(重构)和升级,具有高度的灵活性。
现有的软件无线电设备采用了“射频通道综合,基带处理综合”的思路,实现不同功能对底层硬件资源的高效复用。射频通道综合指射频收发通道不针对特定无线电收发功能进行固化设计,而是选取宽频段放大器、可调谐本振、可配置滤波器与AD/DA采样器件,通过对射频器件进行参数调整,满足不同的无线电收发任务。基带处理综合指各类无线电基带信号处理软件需要运行时,均可按需加载于FPGA、DSP、CPU等处理芯片上,而不必给每一类基带处理软件排他性地安排独立的处理芯片。在硬件形态上,现有的软件无线电设备主要采用单板卡架构或基于VPX的多板卡架构。单板卡架构是将射频器件与AD/DA芯片、基带处理器芯片排布在同一块PCB板上,主要应用于手持终端或轻量型收发设备。基于VPX的多板卡架构是设计独立的射频收发板卡与基带处理板卡,利用VPX总线将多块射频收发板卡与多块基带处理板卡进行信号互联,来实现多通道并行收发与多体制并发处理,主要用于电台、微基站等领域。
然而,现有的采用单板卡架构的软件无线电设备,受限于PCB板走线线宽和互联密度的约束、以及加屏蔽腔体的需要,单块软件无线电板卡的面积基本在200cm2以上,导致设备体积较大。而现有的采用基于VPX的多板卡架构的软件无线电设备,需要设计复杂的互联总线背板和VPX机箱结构,整机重量通常超过2.5kg,较大限制了软件无线电设备在可穿戴系统或微小型无人机上的应用。并且,现有的软件无线电设备全部采用FPGA、DSP等通用处理芯片进行信号处理,虽然能够保证设备具有较好的灵活性、可编程可重构能力,但通用处理芯片的功耗较大,导致系统功耗过高,不利于系统散热。此外,现有的软件无线电设备主要依托上层软件,被动地进行模式配置和功能重构,在硬件层面上缺乏对功能自主切换的设计考虑,其在工作时都需要预置模式或参数,当应用环境出现变化时难以及时动态作出模式调整。
发明内容
为解决上述现有技术中存在的部分或全部技术问题,本发明提供一种三维异构集成软件定义微系统及其控制方法和重构方法。
本发明的技术方案如下:
第一方面,提供了一种三维异构集成软件定义微系统,包括:
多通道射频处理微模组,包括多个单通道射频处理子模块,所述单通道射频处理子模块包括相互连接的射频收发单元和AD/DA芯片,所述AD/DA芯片与可重构基带处理微模组连接,所述射频收发单元和所述AD/DA芯片的工作参数及模式能够调整,所述射频收发单元用于进行射频信号的收发处理,所述AD/DA芯片用于与所述可重构基带处理微模组进行数据交互、以及进行收发数据处理;
所述可重构基带处理微模组,包括相互连接的可重构信号处理子模块和导航感知一体化SOC芯片,所述导航感知一体化SOC芯片能够与所述可重构信号处理子模块进行数据交互,用于进行系统资源调度管控、通信导航数据处理和频谱感知、以及用于根据系统内部和外部参数配置生成所述单通道射频处理子模块对应的控制参数和所述可重构基带处理微模组对应的控制参数,并将控制参数发送至所述可重构信号处理子模块,且所述导航感知一体化SOC芯片能够根据生成的控制参数进行工作参数及模式的调整,所述可重构信号处理子模块与所述AD/DA芯片连接,所述可重构信号处理子模块能够根据接收的控制参数进行工作参数及模式的调整,用于进行数据交互、数据处理和信号处理、以及用于将所述导航感知一体化SOC芯片生成的相应控制参数发送至所述单通道射频处理子模块以使所述单通道射频处理子模块根据控制参数进行工作参数及模式的调整。
在一些可能的实现方式中,所述可重构信号处理子模块包括:
数据分发控制器,分别与软件定义信号处理器、所述导航感知一体化SOC芯片和所述AD/DA芯片连接,用于与所述软件定义信号处理器、所述导航感知一体化SOC芯片和所述AD/DA芯片进行数据交互、以及用于接收所述导航感知一体化SOC芯片发送的控制参数,并将对应的控制参数发送至所述软件定义信号处理器和所述AD/DA芯片;
所述软件定义信号处理器,与所述导航感知一体化SOC芯片连接,用于进行数据处理和信号处理、以及用于接收所述导航感知一体化SOC芯片发送的时钟信号,并将时钟信号转发给所述数据分发控制器。
在一些可能的实现方式中,所述导航感知一体化SOC芯片集成有RSIC-V通用处理器、频谱感知ASIC单元、RDSS处理ASIC单元、RNSS处理ASIC单元和专用指令集处理器;
所述RSIC-V通用处理器包括多个,其中一个所述RSIC-V通用处理器用于进行系统资源调度管控和数据分发控制,其余所述RSIC-V通用处理器用于辅助进行通信导航和频谱感知的数据与信号处理;
所述频谱感知ASIC单元用于进行频谱感知和感知数据处理;
所述RDSS处理ASIC单元和RNSS处理ASIC单元用于进行导航数据和通信数据处理;
所述专用指令集处理器预设有机器学习算法,用于根据系统内部和外部参数配置生成控制参数。
在一些可能的实现方式中,还包括:陶瓷基板和硅转接板;
所述陶瓷基板下表面的四周凸起,所述多通道射频处理微模组安装在所述陶瓷基板的下表面,所述陶瓷基板开设有陶瓷通孔,所述凸起的下表面设置有微凸点;
所述硅转接板安装在所述陶瓷基板上表面,所述可重构基带处理微模组安装在所述硅转接板上表面,所述硅转接板开设有硅通孔,所述硅转接板的下表面设置有微凸点。
在一些可能的实现方式中,所述陶瓷基板上安装有柯伐合金环,所述柯伐合金环上安装有散热盖板,所述硅转接板上表面安装的所述可重构基带处理微模组位于所述陶瓷基板、所述硅转接板、所述柯伐合金环和所述散热盖板形成的内部空间。
在一些可能的实现方式中,还包括存储器,所述存储器安装在所述硅转接板上表面,且与所述可重构基带处理微模组通信连接。
在一些可能的实现方式中,所述射频收发单元包括:
采用铜柱堆叠连接的下层基板和上层基板,所述下层基板上表面安装有能够形成接收通道的芯片和/或电子器件,所述下层基板下表面设置有微凸点,所述下层基板下表面通过所述微凸点与所述陶瓷基板下表面连接,所述上层基板上表面安装有能够形成发射通道的芯片和/或电子器件。
第二方面,提供了一种上述的三维异构集成软件定义微系统的控制方法,所述控制方法用于控制所述三维异构集成软件定义微系统持续运行在最佳状态上,包括:
实时获取三维异构集成软件定义微系统的内部和外部参数;
对获取的参数进行融合处理,根据融合处理结果和三维异构集成软件定义微系统的应用要求,利用预设机器学习算法确定当前参数和应用要求下的三维异构集成软件定义微系统的最佳工作参数和工作模式;
根据确定的工作参数和工作模式进行三维异构集成软件定义微系统的参数配置和模式重构。
在一些可能的实现方式中,所述三维异构集成软件定义微系统的内部和外部参数包括:所述三维异构集成软件定义微系统的基带信号处理参数、所述三维异构集成软件定义微系统所处的电磁环境参数和所述三维异构集成软件定义微系统所处的应用平台参数。
第三方面,提供了一种上述的三维异构集成软件定义微系统的重构方法,所述重构方法用于实现所述三维异构集成软件定义微系统的功能重构,包括:
根据要求的三维异构集成软件定义微系统的工作参数和工作模式,利用导航感知一体化SOC芯片中加载的系统管控程序生成各个单通道射频处理子模块对应的控制参数和可重构基带处理微模组对应的控制参数;
通过可重构信号处理子模块将各个单通道射频处理子模块对应的控制参数发送至对应的单通道射频处理子模块,以使单通道射频处理子模块根据控制参数进行工作参数和工作模式配置调整;
根据可重构基带处理微模组对应的控制参数,对可重构信号处理子模块的数据分发模式、以及加载的程序进行配置调整;
根据可重构基带处理微模组对应的控制参数,对导航感知一体化SOC芯片的工作参数、以及加载的程序进行配置调整。
本发明技术方案的主要优点如下:
本发明的三维异构集成软件定义微系统及其控制方法和重构方法通过设置频谱感知功能进行电磁频谱的实时分析,根据感知外界电磁频谱使用情况,结合系统的实时工作参数和应用平台参数信息自主确定工作参数和工作模式,并基于确定的工作参数和工作模式进行多通道射频处理微模组的参数配置与模式调整,以及进行可重构基带处理微模组的参数配置与软硬件重构,能够适配不同应用环境和场景下的各类信号收发与处理需求,实现对应用环境的快速适配,提高在复杂电磁环境下的工作稳定性和可靠性。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明一实施例的一种三维异构集成软件定义微系统的结构框图;
图2为本发明一实施例的一种可重构基带处理微模组的结构示意图;
图3为本发明一实施例的一种三维异构集成软件定义微系统的集成结构示意图;
图4为图3对应的陶瓷基板上表面的布局示意图;
图5为图3对应的陶瓷基板下表面的布局示意图;
图6为本发明一实施例的一种存储器的集成结构示意图;
图7为本发明一实施例的一种射频收发单元的集成结构示意图;
图8为本发明一实施例的一种AD/DA芯片的集成结构示意图;
图9为本发明一实施例的一种三维异构集成软件定义微系统的控制方法的流程图;
图10为本发明一实施例的一种三维异构集成软件定义微系统的重构方法的流程图。
附图标记说明:
1-多通道射频处理微模组,11-射频收发单元,111-下层基板,112-上层基板,113-上变频通道芯片,114-第一频综芯片,115-下变频通道芯片,116-第二频综芯片,117-金属屏蔽框,118-金属屏蔽层,12-AD/DA芯片,121-AD芯片,122-DA芯片,123-下层转接板,124-上层转接板;
2-可重构基带处理微模组,21-可重构信号处理子模块,211-数据分发控制器,212-软件定义信号处理器,22-导航感知一体化SOC芯片;
3-陶瓷基板;
4-硅转接板;
5-柯伐合金环;
6-散热盖板;
7-存储器;
8-垫片;
9-无源器件。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
以下结合附图,详细说明本发明实施例提供的技术方案。
参考图1,本发明一实施例提供了一种三维异构集成软件定义微系统,该系统包括:
多通道射频处理微模组1,包括多个单通道射频处理子模块,单通道射频处理子模块包括相互连接的射频收发单元11和AD/DA芯片12,AD/DA芯片12与可重构基带处理微模组2连接,射频收发单元11和AD/DA芯片12的工作参数及模式能够调整,射频收发单元11用于进行射频信号的收发处理,AD/DA芯片12用于与可重构基带处理微模组2进行数据交互、以及进行收发数据处理;
可重构基带处理微模组2,包括相互连接的可重构信号处理子模块21和导航感知一体化SOC芯片22(System On Chip,SOC),导航感知一体化SOC芯片22能够与可重构信号处理子模块21进行数据交互,用于进行系统资源调度管控、通信导航数据处理和频谱感知、以及用于根据系统内部和外部参数配置生成单通道射频处理子模块对应的控制参数和可重构基带处理微模组2对应的控制参数,并将控制参数发送至可重构信号处理子模块21,且导航感知一体化SOC芯片22能够根据生成的控制参数进行工作参数及模式的调整,可重构信号处理子模块21与AD/DA芯片12连接,可重构信号处理子模块21能够根据接收的控制参数进行工作参数及模式的调整,用于进行数据交互、数据处理和信号处理、以及用于将导航感知一体化SOC芯片22生成的相应控制参数发送至单通道射频处理子模块以使单通道射频处理子模块根据控制参数进行工作参数及模式的调整。
具体地,本发明一实施例提供的三维异构集成软件定义微系统在应用时,实时获取包括三维异构集成软件定义微系统的基带信号处理参数、所处电磁环境参数和应用平台参数的三维异构集成软件定义微系统的内部和外部参数,并对实时获取的参数进行融合处理;根据融合处理结果和三维异构集成软件定义微系统的应用要求,导航感知一体化SOC芯片22利用预设机器学习算法进行智能决策,确定当前参数和应用要求下的三维异构集成软件定义微系统的最佳工作参数和工作模式;导航感知一体化SOC芯片22中加载的系统管控程序根据确定的三维异构集成软件定义微系统的工作参数和工作模式生成各个单通道射频处理子模块对应的控制参数、可重构信号处理子模块21对应的控制参数、以及导航感知一体化SOC芯片22自身对应的控制参数,并将各个单通道射频处理子模块对应的控制参数和可重构信号处理子模块21对应的控制参数发送至可重构信号处理子模块21,由可重构信号处理子模块21将各个单通道射频处理子模块对应的控制参数发送至对应的单通道射频处理子模块;而后,单通道射频处理子模块根据接收到的相应控制参数进行工作参数和工作模式的配置调整,可重构信号处理子模块21根据接收到的相应控制参数进行数据分发模式、以及加载的程序的配置调整,导航感知一体化SOC芯片22根据自身对应的控制参数进行工作参数、以及加载的程序的配置调整,完成整个三维异构集成软件定义微系统的参数配置和模式重构。
可见,本发明一实施例提供的三维异构集成软件定义微系统通过设置频谱感知功能进行电磁频谱的实时分析,根据感知外界电磁频谱使用情况,结合系统的实时工作参数和应用平台参数信息自主确定工作参数和工作模式,并基于确定的工作参数和工作模式进行多通道射频处理微模组1的参数配置与模式调整,以及进行可重构基带处理微模组2的参数配置与软硬件重构,能够适配不同应用环境和场景下的各类信号收发与处理需求,实现对应用环境的快速适配,提高在复杂电磁环境下的工作稳定性和可靠性。
参考图2,进一步地,本发明一实施例中,可重构信号处理子模块21包括:
数据分发控制器211,分别与软件定义信号处理器212、导航感知一体化SOC芯片22和AD/DA芯片12连接,用于与软件定义信号处理器212、导航感知一体化SOC芯片22和AD/DA芯片12进行数据交互、以及用于接收导航感知一体化SOC芯片22发送的控制参数,并将对应的控制参数发送至软件定义信号处理器212和AD/DA芯片12;
软件定义信号处理器212,与导航感知一体化SOC芯片22连接,用于进行数据处理和信号处理、以及用于接收导航感知一体化SOC芯片22发送的时钟信号,并将时钟信号转发给数据分发控制器211。
本发明一实施例中,可重构信号处理子模块21用于作为数字前端,以完成AD采样信号的抽取滤波、DA输入数据的成型滤波等操作;用于作为微系统内部接口转换与数据分发的中枢,实现多通道射频处理微模组1与可重构基带处理微模组2之间、以及可重构基带处理微模组2内部各计算单元的接口适配与数据、控制信息交互;以及用于作为信号处理平台,根据微系统功能要求,按需加载各种信号处理算法软件,完成相应的信号处理任务。其中,可重构信号处理子模块21的数据分发控制器211主要用于射频与基带的数据及指令交互,以及可重构基带处理微模组2内的数据和控制指令分发,软件定义信号处理器212主要用于完成除导航与频谱感知以外的其他信号及数据处理任务。
进一步地,本发明一实施例中,导航感知一体化SOC芯片22集成有RSIC-V通用处理器、频谱感知ASIC单元、RDSS处理ASIC单元、RNSS处理ASIC单元和专用指令集处理器;
RSIC-V通用处理器包括多个,其中一个RSIC-V通用处理器用于进行系统资源调度管控和数据分发控制,其余RSIC-V通用处理器用于辅助进行通信导航和频谱感知的数据与信号处理;
频谱感知ASIC单元用于进行频谱感知和感知数据处理;
RDSS处理ASIC单元和RNSS处理ASIC单元用于进行导航数据和通信数据处理;
专用指令集处理器预设有机器学习算法,用于根据系统内部和外部参数配置生成控制参数。
本发明一实施例中,通过集成频谱感知ASIC单元(Application SpecificIntegrated Circuit,ASIC)、RDSS处理ASIC单元、RNSS处理ASIC单元、通用处理器和专用指令集处理器,能够利用ASIC单元实现微系统的电磁环境感知功能、导航接收与短报文通信功能;同时,由于ASIC单元与专用指令集处理器在不降低计算性能的前提下,功耗显著低于传统的通用处理器,通过数字ASIC、专用指令集处理器和通用处理器的协同运用,具体将高吞吐量、灵活性要求低的基带处理通过ASIC单元实现,将计算复杂度高、灵活性要求高的基带处理通过专用指令集处理器实现,将一般基带处理通过通用处理器实现,能够显著降低该三维异构集成软件定义微系统的功耗。
其中,RDSS处理ASIC单元和RNSS处理ASIC单元可以采用一体化集成设计。专用指令集处理器根据机器学习算法的运算特点定义专用指令集,用于运行机器学习算法,进而根据电磁环境感知结果及系统的其他参数配置生成控制参数。
本发明一实施例中,当导航感知一体化SOC芯片22的导航接收功能开启时,其会输出1PPS时钟信号至软件定义信号处理器212,软件定义信号处理器212一方面将1PPS信号转发给数据分发控制器211,另一方面利用该信号完成时钟晶振的驯服。当导航感知一体化SOC芯片22的导航接收功能关闭或不存在可用导航信号时,由软件定义信号处理器212为可重构基带处理微模组2提供可靠时间基准信号。
进一步地,本发明一实施例中,数据分发控制器211与多通道射频处理微模组1的数据接口采用Serdes高速串行接口,控制接口采用SPI接口或GPIO接口;数据分发控制器211与软件定义信号处理器212、导航感知一体化SOC芯片22的数据接口采用LVDS接口,控制接口采用SPI接口;导航感知一体化SOC芯片22设置有GPIO、UART、I2C和PCIe多个接口,用于支撑系统与片外单元的多速率、多格式数据交互。
可选的,数据分发控制器211设置有PCIe接口,PCIe接口用于与系统外部的设备进行连接。如此,数据分发控制器211可以通过PCIe接口直接将多路AD数据导出至系统外部,使得系统的射频采样数据可以在系统外部的处理单元上进行联合处理,实现更多路射频通道的联合应用。
参考图3-图5,进一步地,本发明一实施例中,该三维异构集成软件定义微系统还包括:陶瓷基板3和硅转接板4;
陶瓷基板3下表面的四周凸起,多通道射频处理微模组1安装在陶瓷基板3的下表面,陶瓷基板3开设有陶瓷通孔,凸起的下表面设置有微凸点;
硅转接板4安装在陶瓷基板3上表面,可重构基带处理微模组2安装在硅转接板4上表面,硅转接板4开设有硅通孔,硅转接板4的下表面设置有微凸点。
本发明一实施例中,由于该三维异构集成软件定义微系统的功能集成度较高,数字芯片的数量较多,通过设置硅转接板4作为数字芯片互联的走线介质,能够满足数字芯片之间高密度信号互联的要求。同时,通过在硅转接板4上开设TSV硅过孔,能够实现硅转接板4上表面与下表面微凸点的互联,实现硅转接板4上表面信号线与陶瓷基板3上表面信号线的互联;通过在陶瓷基板3上开设TCV陶瓷通孔,能够实现陶瓷基板3上表面与下表面及下表面微凸点的互联,使硅转接板4上表面安装的可重构基带处理微模组2能够互联至陶瓷基板3下表面安装的多通道射频处理微模组1和陶瓷基板3下表面的微凸点,满足可重构基带处理微模组2与多通道射频处理微模组1和系统片外器件的信号连通要求。
本发明一实施例中,可重构基带处理微模组2的数据分发控制器211采用FPGA裸芯片(Field Programmable Gate Array,FPGA),软件定义信号处理器212采用多核DSP裸芯片(Digital Signal Processing,DSP)。
可选的,陶瓷基板3采用多层HTCC陶瓷基板。
本发明一实施例中,微凸点为BGA焊球。其中,设置在陶瓷基板3下表面用于作为该三维异构集成软件定义微系统全部外引信号的I/O管脚的BGA焊球阵列的熔点低于该三维异构集成软件定义微系统内部微凸点的熔点,以确保该三维异构集成软件定义微系统在PCB板级焊接及应用过程中内部微凸点不会发生二次熔融。
进一步地,本发明一实施例中,考虑到陶瓷基板3在加工过程中可能存在共面性较差的情况,为了避免陶瓷基板3共面性较差的影响,将硅转接板4和陶瓷基板3上设置的微凸点的直径控制为100μm~150μm,将微凸点之间的间距控制为1.5倍微凸点直径以上。如此,能够适应陶瓷基板3加工过程中数十微米的高度差。
参考图3-图4,考虑到提高微凸点尺寸与间距会导致硅转接板4与陶瓷基板3上表面互联密度降低。本发明一实施例中,在硅转接板4上表面至陶瓷基板3上表面之间设置引线键合区域,在硅转接板4四周以引线键合的方式扩充硅转接板4与陶瓷基板3之间的走线通道。
参考图3-图4,进一步地,本发明一实施例中,陶瓷基板3上安装有柯伐合金环5,柯伐合金环5上安装有散热盖板6,硅转接板4上表面安装的可重构基带处理微模组2位于陶瓷基板3、硅转接板4、柯伐合金环5和散热盖板6形成的内部空间。
由于可重构基带处理微模组2的功能集成度较高,单个芯片面积较大,其在整个系统中的功耗占比较高,通过在陶瓷基板3的上表面上安装柯伐合金环5和散热盖板6,能够将可重构基带处理微模组2的各个芯片所耗散的热量导出系统,提高系统的散热性能。
可选的,散热盖板6采用金属散热盖板。
参考图3,进一步地,本发明一实施例中,陶瓷基板3下表面的四周凸起间安装有散热盖板6,陶瓷基板3下表面安装的多通道射频处理微模组1位于陶瓷基板3下表面、四周凸起和散热盖板6形成的内部空间。其中,散热盖板6可以为金属散热盖板。
通过在陶瓷基板3的下表面安装散热盖板6,能够将多通道射频处理微模组1的各个芯片所耗散的热量导出系统,进一步提高系统的散热性能。
参考图3-图4,本发明一实施例中,该三维异构集成软件定义微系统还包括存储器7,存储器7安装在硅转接板4上表面,且与可重构基带处理微模组2通信连接,用于进行数据和软件程序的片上存储。
由于导航感知一体化SOC芯片22与软件定义信号处理器212在工作时都需要访问存储器7,通过将存储器7集成在该三维异构集成软件定义微系统内部,具体将存储器7安装在硅转接板4上表面,通过硅转接板4上表面的重布线层与相应的部件进行互联,既能够降低该三维异构集成软件定义微系统的I/O管脚数量,又能够保证数据可靠存取。
可选的,存储器7可以采用DDR3-SDRAM存储芯片。
参考图6,进一步地,本发明一实施例中,当存储器7包括多个时,多个存储器7采用多层堆叠形式集成安装在硅转接板4上,且相邻的两个存储器7之间设置有垫片8。
通过采用多层堆叠形式安装多个存储器7,能够减少安装存储器7所需的空间,降低该系统的尺寸;同时,通过在相邻的两个存储器7之间设置有垫片8进行垫高,能够方便存储器7的布线。
参考图3-图5,进一步地,本发明一实施例中,陶瓷基板3的上表面和下表面可以根据实际需求集成安装有无源器件9。
参考图7,进一步地,本发明一实施例中,射频收发单元11包括:
采用铜柱堆叠连接的下层基板111和上层基板112,下层基板111上表面安装有用于形成接收通道的电子器件,下层基板111下表面设置有微凸点,下层基板111下表面通过微凸点与陶瓷基板3下表面连接,上层基板112上表面安装有用于形成发射通道的电子器件。
参考图7,具体地,用于形成接收通道的电子器件包括:上变频通道芯片113或实现信号上变频的射频器件、以及第一频综芯片114,第一频综芯片114用于接收通道变频;用于形成发射通道的电子器件包括:下变频通道芯片115或实现信号下变频的器件、以及第二频综芯片116,第二频综芯片116用于发射通道变频。
进一步地,本发明一实施例中,射频收发单元11还包括:按照需求集成安装在下层基板111和/或上层基板112上的无源器件9、低噪声放大器、巴伦和功率放大器。
本发明一实施例中,考虑到射频收发单元11内部及对外互联线密度较低,因此采用两层基板堆叠的结构形式,并利用铜柱进行两层基板的互联。同时,在下层基板111上表面集成用于形成接收通道的电子器件,在上层基板112上表面集成用于形成发射通道的电子器件,当该射频收发单元11集成安装在该三维异构集成软件定义微系统内部,即集成安装在陶瓷基板3上时,发射通道的大功率器件更接近PCB板的导热表面,能够便于热量导出。
其中,上层基板112和下层基板111均为有机基板。
进一步地,本发明一实施例中,根据不同芯片的特点,该三维异构集成软件定义微系统中的各个芯片可以采用引线键合或者倒装的方式与基板、硅转接板4互联。
参考图7,进一步地,本发明一实施例中,为了保证射频收发单元11的电磁干扰屏蔽和多个射频收发单元11的电磁兼容,采用溅射工艺在射频收发单元11的封装外层溅镀金属屏蔽层118,并在射频收发单元11内部设置分区屏蔽。
具体地,在上层基板112表面上放置金属屏蔽框117,并进行回流焊接,以用于进行分区屏蔽,对射频收发单元11进行注塑,通过激光开槽露出金属屏蔽框117,并使用溅射工艺在封装外层溅镀金属屏蔽层118,且使金属屏蔽框117与金属屏蔽层118相连接。
参考图8,本发明一实施例中,AD/DA芯片12采用两层堆叠的结构形式。
具体地,AD/DA芯片12包括:AD芯片121、DA芯片122、下层转接板123和上层转接板124;
AD芯片121和DA芯片122中一个安装在下层转接板123上表面上,且与上层转接板124下表面连接,另一个安装在上层转接板124上表面上。
进一步地,当AD/DA芯片12需要集成安装在陶瓷基板3的下表面时,下层转接板123下表面与陶瓷基板3的下表面连接,且上层转接板124和下层转接板123通过引线键合方式与陶瓷基板3及其上的射频收发单元11和可重构基带处理微模组2互联。
其中,AD芯片121和DA芯片122可以通过倒装焊接方式与转接板进行连接,下层转接板123和上层转接板124可以为硅基转接板或有机转接板。
本发明一实施例中,针对各个数字芯片,直接采用未封装的裸芯片进行集成安装,能够有效降低系统的尺寸和重量;通过采用上述具体限定的布局方式,能够实现不同器件和芯片的三维堆叠,进一步地降低系统的尺寸和重量;此外,对于互联密度较高的数字芯片,采用硅转接板4完成布线,所需的互联线宽仅为PCB板级线宽的1/10,能够在更小的面积上完成信号互联,进一步降低系统的尺寸和重量。
参考图9,本发明一实施例还提供了一种用于上述的三维异构集成软件定义微系统的控制方法,该控制方法用于控制三维异构集成软件定义微系统持续运行在最佳状态上,包括以下步骤:
实时获取三维异构集成软件定义微系统的内部和外部参数;
对获取的参数进行融合处理,根据融合处理结果和三维异构集成软件定义微系统的应用要求,利用预设机器学习算法确定当前参数和应用要求下的三维异构集成软件定义微系统的最佳工作参数和工作模式;
根据确定的工作参数和工作模式进行三维异构集成软件定义微系统的参数配置和模式重构。
本发明一实施例中,三维异构集成软件定义微系统的内部和外部参数包括:三维异构集成软件定义微系统的基带信号处理参数、三维异构集成软件定义微系统所处的电磁环境参数和三维异构集成软件定义微系统所处的应用平台参数。
具体地,基带信号处理参数为能够反映系统的通信、导航功能的实时性能的参数,包括:接收信号信噪比、通信信道译码误码率和导航定位测速精度。电磁环境参数包括:当前电磁环境中的频谱空穴、电磁干扰和信号能量,可以通过导航感知一体化SOC芯片的频谱感知功能获取。应用平台参数为能够反映系统的应用平台运行状况的参数,包括:平台温度、姿态、加速度和电源。
本发明一实施例中,机器学习算法根据实际应用需求进行设置。
本发明一实施例中,在进行参数配置时,可以将配置参数通过导航感知一体化SOC芯片的片上总线分发给其上的RISC-V处理器和ASIC单元,而后再通过数据分发控制器传输至软件定义信号处理器和多通道射频处理微模组。当参数配置生效后,能够实现该三维异构集成软件定义微系统的功能微调,例如实现通信传输速率、卫星导航定位解算精度的改变。当工作模式重构生效后,能够实现该三维异构集成软件定义微系统在新的功能下运行,例如将单天线通信模式重构为多天线MIMO通信模式,或者在导航接收的基础上,进一步加载通信功能,实现通信与导航功能的并发运行。
参考图10,本发明一实施例还提供了一种用于上述的三维异构集成软件定义微系统的重构方法,该重构方法用于实现三维异构集成软件定义微系统的功能重构,包括以下步骤:
根据要求的三维异构集成软件定义微系统的工作参数和工作模式,利用导航感知一体化SOC芯片中加载的系统管控程序生成各个单通道射频处理子模块对应的控制参数和可重构基带处理微模组对应的控制参数;
通过可重构信号处理子模块将各个单通道射频处理子模块对应的控制参数发送至对应的单通道射频处理子模块,以使单通道射频处理子模块根据控制参数进行工作参数和工作模式配置调整;
根据可重构基带处理微模组对应的控制参数,对可重构信号处理子模块的数据分发模式、以及加载的程序进行配置调整;
根据可重构基带处理微模组对应的控制参数,对导航感知一体化SOC芯片的工作参数、以及加载的程序进行配置调整。
具体地,在该三维异构集成软件定义微系统上电后,导航感知一体化SOC芯片上的RISC-V通用处理器主动加载系统管控程序,进而在该程序控制下加载数据分发控制器比特文件。当需要进行功能重构时,系统管控程序产生多通道射频处理微模组的控制参数,通过数据分发控制器传递至多通道射频处理微模组的相关芯片和器件,以使多通道射频处理微模组根据控制参数进行工作参数和工作模式配置调整,进行工作参数和工作模式配置调整具体为:对射频通道的发射模式和接收模式进行定义,然后依次进行射频频段选择、滤波器配置、驱动放大器增益配置、射频本振配置、混频器IQ校准、AD芯片和DA芯片的采样频率配置,并进行发射通道与接收通道校准。与此同时,系统管控程序产生可重构信号处理子模块的控制参数,对可重构信号处理子模块的数据分发控制器的数据分发方式和速率进行调整,对软件定义信号处理器加载的软件程序进行调整;而后,系统管控程序对导航感知一体化SOC芯片的ASIC单元进行参数配置,加载片上其他RSIC-V通用处理器需要运行的信号处理程序和专用指令集处理器的运行程序,完成可重构基带处理微模组的软硬件重构,进而完成系统的功能重构。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。此外,本文中“前”、“后”、“左”、“右”、“上”、“下”均以附图中表示的放置状态为参照。
最后应说明的是:以上实施例仅用于说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种三维异构集成软件定义微系统,其特征在于,包括:
多通道射频处理微模组,包括多个单通道射频处理子模块,所述单通道射频处理子模块包括相互连接的射频收发单元和AD/DA芯片,所述AD/DA芯片与可重构基带处理微模组连接,所述射频收发单元和所述AD/DA芯片的工作参数及模式能够调整,所述射频收发单元用于进行射频信号的收发处理,所述AD/DA芯片用于与所述可重构基带处理微模组进行数据交互、以及进行收发数据处理;
所述可重构基带处理微模组,包括相互连接的可重构信号处理子模块和导航感知一体化SOC芯片,所述导航感知一体化SOC芯片能够与所述可重构信号处理子模块进行数据交互,用于进行系统资源调度管控、通信导航数据处理和频谱感知、以及用于根据系统内部和外部参数配置生成所述单通道射频处理子模块对应的控制参数和所述可重构基带处理微模组对应的控制参数,并将控制参数发送至所述可重构信号处理子模块,且所述导航感知一体化SOC芯片能够根据生成的控制参数进行工作参数及模式的调整,所述可重构信号处理子模块与所述AD/DA芯片连接,所述可重构信号处理子模块能够根据接收的控制参数进行工作参数及模式的调整,用于进行数据交互、数据处理和信号处理、以及用于将所述导航感知一体化SOC芯片生成的相应控制参数发送至所述单通道射频处理子模块以使所述单通道射频处理子模块根据控制参数进行工作参数及模式的调整;
所述三维异构集成软件定义微系统的内部和外部参数包括:所述三维异构集成软件定义微系统的基带信号处理参数、所述三维异构集成软件定义微系统所处的电磁环境参数和所述三维异构集成软件定义微系统所处的应用平台参数。
2.根据权利要求1所述的三维异构集成软件定义微系统,其特征在于,所述可重构信号处理子模块包括:
数据分发控制器,分别与软件定义信号处理器、所述导航感知一体化SOC芯片和所述AD/DA芯片连接,用于与所述软件定义信号处理器、所述导航感知一体化SOC芯片和所述AD/DA芯片进行数据交互、以及用于接收所述导航感知一体化SOC芯片发送的控制参数,并将对应的控制参数发送至所述软件定义信号处理器和所述AD/DA芯片;
所述软件定义信号处理器,与所述导航感知一体化SOC芯片连接,用于进行数据处理和信号处理、以及用于接收所述导航感知一体化SOC芯片发送的时钟信号,并将时钟信号转发给所述数据分发控制器。
3.根据权利要求1所述的三维异构集成软件定义微系统,其特征在于,所述导航感知一体化SOC芯片集成有RSIC-V通用处理器、频谱感知ASIC单元、RDSS处理ASIC单元、RNSS处理ASIC单元和专用指令集处理器;
所述RSIC-V通用处理器包括多个,其中一个所述RSIC-V通用处理器用于进行系统资源调度管控和数据分发控制,其余所述RSIC-V通用处理器用于辅助进行通信导航和频谱感知的数据与信号处理;
所述频谱感知ASIC单元用于进行频谱感知和感知数据处理;
所述RDSS处理ASIC单元和RNSS处理ASIC单元用于进行导航数据和通信数据处理;
所述专用指令集处理器预设有机器学习算法,用于根据系统内部和外部参数配置生成控制参数。
4.根据权利要求1-3中任一项所述的三维异构集成软件定义微系统,其特征在于,还包括:陶瓷基板和硅转接板;
所述陶瓷基板下表面的四周凸起,所述多通道射频处理微模组安装在所述陶瓷基板的下表面,所述陶瓷基板开设有陶瓷通孔,所述凸起的下表面设置有微凸点;
所述硅转接板安装在所述陶瓷基板上表面,所述可重构基带处理微模组安装在所述硅转接板上表面,所述硅转接板开设有硅通孔,所述硅转接板的下表面设置有微凸点。
5.根据权利要求4所述的三维异构集成软件定义微系统,其特征在于,所述陶瓷基板上安装有柯伐合金环,所述柯伐合金环上安装有散热盖板,所述硅转接板上表面安装的所述可重构基带处理微模组位于所述陶瓷基板、所述硅转接板、所述柯伐合金环和所述散热盖板形成的内部空间。
6.根据权利要求4所述的三维异构集成软件定义微系统,其特征在于,还包括存储器,所述存储器安装在所述硅转接板上表面,且与所述可重构基带处理微模组通信连接。
7.根据权利要求4所述的三维异构集成软件定义微系统,其特征在于,所述射频收发单元包括:
采用铜柱堆叠连接的下层基板和上层基板,所述下层基板上表面安装有用于形成接收通道的电子器件,所述下层基板下表面设置有微凸点,所述下层基板下表面通过所述微凸点与所述陶瓷基板下表面连接,所述上层基板上表面安装有用于形成发射通道的电子器件。
8.一种如权利要求1-7中任一项所述的三维异构集成软件定义微系统的控制方法,其特征在于,所述控制方法用于控制所述三维异构集成软件定义微系统持续运行在最佳状态上,包括:
实时获取三维异构集成软件定义微系统的内部和外部参数;
对获取的参数进行融合处理,根据融合处理结果和三维异构集成软件定义微系统的应用要求,利用预设机器学习算法确定当前参数和应用要求下的三维异构集成软件定义微系统的最佳工作参数和工作模式;
根据确定的工作参数和工作模式进行三维异构集成软件定义微系统的参数配置和模式重构;
所述三维异构集成软件定义微系统的内部和外部参数包括:所述三维异构集成软件定义微系统的基带信号处理参数、所述三维异构集成软件定义微系统所处的电磁环境参数和所述三维异构集成软件定义微系统所处的应用平台参数。
9.一种如权利要求1-7中任一项所述的三维异构集成软件定义微系统的重构方法,其特征在于,所述重构方法用于实现所述三维异构集成软件定义微系统的功能重构,包括:
根据要求的三维异构集成软件定义微系统的工作参数和工作模式,利用导航感知一体化SOC芯片中加载的系统管控程序生成各个单通道射频处理子模块对应的控制参数和可重构基带处理微模组对应的控制参数;
通过可重构信号处理子模块将各个单通道射频处理子模块对应的控制参数发送至对应的单通道射频处理子模块,以使单通道射频处理子模块根据控制参数进行工作参数和工作模式配置调整;
根据可重构基带处理微模组对应的控制参数,对可重构信号处理子模块的数据分发模式、以及加载的程序进行配置调整;
根据可重构基带处理微模组对应的控制参数,对导航感知一体化SOC芯片的工作参数、以及加载的程序进行配置调整。
CN202211506517.9A 2022-11-29 2022-11-29 一种三维异构集成软件定义微系统架构 Active CN115801026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211506517.9A CN115801026B (zh) 2022-11-29 2022-11-29 一种三维异构集成软件定义微系统架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211506517.9A CN115801026B (zh) 2022-11-29 2022-11-29 一种三维异构集成软件定义微系统架构

Publications (2)

Publication Number Publication Date
CN115801026A CN115801026A (zh) 2023-03-14
CN115801026B true CN115801026B (zh) 2024-05-28

Family

ID=85442659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211506517.9A Active CN115801026B (zh) 2022-11-29 2022-11-29 一种三维异构集成软件定义微系统架构

Country Status (1)

Country Link
CN (1) CN115801026B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915237A (zh) * 2016-06-21 2016-08-31 山东航天电子技术研究所 一种用于软件无线电的基带和射频一体化板卡
CN111276475A (zh) * 2020-05-07 2020-06-12 杭州臻镭微波技术有限公司 一种三维异构集成综合射频前端微系统
CN215222187U (zh) * 2021-07-26 2021-12-17 中国电子科技集团公司第五十四研究所 一种基于感知的射频收发处理平台
CN115051721A (zh) * 2022-08-17 2022-09-13 中国人民解放军国防科技大学 一种基于软件定义的多信道射频接收信号处理方法与系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915237A (zh) * 2016-06-21 2016-08-31 山东航天电子技术研究所 一种用于软件无线电的基带和射频一体化板卡
CN111276475A (zh) * 2020-05-07 2020-06-12 杭州臻镭微波技术有限公司 一种三维异构集成综合射频前端微系统
CN215222187U (zh) * 2021-07-26 2021-12-17 中国电子科技集团公司第五十四研究所 一种基于感知的射频收发处理平台
CN115051721A (zh) * 2022-08-17 2022-09-13 中国人民解放军国防科技大学 一种基于软件定义的多信道射频接收信号处理方法与系统

Also Published As

Publication number Publication date
CN115801026A (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
US8422414B2 (en) System and method for wireless communication in a backplane fabric architecture
JP4418250B2 (ja) 高周波回路モジュール
TWI699106B (zh) 具有無線通訊界面之中介件上補塊封裝體
JP2016536818A (ja) 完全集積モジュラーミリメートル波無線周波数システム
WO2022247294A1 (zh) 芯片封装结构以及制作方法、电子设备
US11696390B2 (en) Systems for shielding bent signal lines
NL2029743B1 (en) Power-forwarding bridge for inter-chip data signal transfer
JP2007214876A (ja) 無線通信装置
JP2014170811A (ja) CSP(ChipSizePackage)
JP2002164507A (ja) 半導体装置
Hwang et al. 3D IC and RF SiPs: Advanced Stacking and Planar Solutions for 5G Mobility
CN115801026B (zh) 一种三维异构集成软件定义微系统架构
TW202137439A (zh) 使用有晶粒區域分裂之熱傳導封裝基板的積體電路封裝與相關製造方法
TWI719040B (zh) 在積體電路封裝體之間使用毫米波無線射頻組構之通訊技術
US20220344250A1 (en) Integrated circuit (ic) packages employing a capacitor-embedded, redistribution layer (rdl) substrate for interfacing an ic chip(s) to a package substrate, and related methods
CN116745908A (zh) 芯片、芯片封装结构及电子设备
CN113534057B (zh) 基于三维堆叠的mimo雷达微系统电路芯片
US11676905B2 (en) Integrated circuit (IC) package with stacked die wire bond connections, and related methods
CN213635986U (zh) 一种基于FPGA与DSP高性能通用数字信号处理SiP电路
US20230059431A1 (en) Stacked die integrated circuit (ic) package employing interposer for coupling an upper stacked die(s) to a package substrate for package height reduction, and related fabrication methods
US20240006369A1 (en) Integrated circuit (ic) packages employing wire bond channel over package substrate, and related fabrication methods
CN114372021B (zh) 一种支持高一致多信道并行收发的数字信号处理系统
KR20240076780A (ko) 백 엔드-오브-라인(beol) 구조에 추가 신호 경로들을 형성하기 위해 용도 변경된 시드층을 사용하는 반도체 다이 및 관련된 집적 회로(ic) 패키지들 및 제조 방법들
EP3920218A1 (en) Equalisation circuit, packaging apparatus, and data transmission apparatus
CN117525046A (zh) 基于晶粒互联的半导体封装及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant