CN111276465A - 高密度自路由金属氧化物金属电容器 - Google Patents

高密度自路由金属氧化物金属电容器 Download PDF

Info

Publication number
CN111276465A
CN111276465A CN201911223913.9A CN201911223913A CN111276465A CN 111276465 A CN111276465 A CN 111276465A CN 201911223913 A CN201911223913 A CN 201911223913A CN 111276465 A CN111276465 A CN 111276465A
Authority
CN
China
Prior art keywords
capacitor
fingers
base region
electrode
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911223913.9A
Other languages
English (en)
Other versions
CN111276465B (zh
Inventor
陈宝箴
L·D·费尔南多
M·G·欧哈罗兰
A·W·肖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN111276465A publication Critical patent/CN111276465A/zh
Application granted granted Critical
Publication of CN111276465B publication Critical patent/CN111276465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及高密度自路由金属氧化物金属电容器。用于集成电路的自路由电容器,具有:包括第一基极区域和第一指状物的第一电极,第一指状物从第一基极区域的壁沿第一方向延伸;包括第二基极区域和第二指状物的第二电极,第二指状物从第二基极区域的壁沿基本上平行于第一方向并与第一方向相反的第二方向延伸,第二指状物耦合到第一指状物;包括第三基极区域和第三指状物的第三电极,第三指状物从第二基极的第一壁沿第二方向延伸;和包括第四指状物的第四电极,第四指状物从第三基极区域的第二壁沿第一方向延伸。电容器通过电极的基极区域耦合到其他金属层。

Description

高密度自路由金属氧化物金属电容器
技术领域
该文件总体上但非限制性地涉及半导体器件,并且更具体地涉及用于构造用于集成电路的自路由路由器的技术。
背景技术
电容器通常在集成电路中使用,原因是它们在构建捕获、处理和存储电信号的设备中的作用。金属氧化物金属(MOM)电容器是集成电路设计中常用的电容器结构的一个示例。MOM电容器的电容或电荷存储能力通常由横向放置在集成电路层中的平面上的金属指状物的侧壁电容确定。MOM电容器的这种结构为集成电路的设计增加了灵活性,例如,通过促进电容器板之间的布线以及电容器在集成电路的两层或多层中的堆叠。
集成电路设计师的任务是不断减小这些电路的尺寸,例如通过缩小其组成元件的尺寸,或者将这些元件更密集地包装在一起。可以通过减小这些设备的指状物的宽度或减小这些指状物之间的间距来减小MOM电容器使用的集成电路面积。减小MOM电容器的指尖宽度或间距的能力可能会受到设置在这些结构中的通孔的限制,例如将MOM电容器的电极或极板耦合到其他电路组件。例如,这种通孔可以限制指状物的壁与通孔的边缘之间的最小距离。违反这些限制可能会导致电路设计无法通过设计规则,该设计规则旨在确保用于从此类电路设计中制造集成件的工艺质量。
附图说明
在不一定按比例绘制的附图中,相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。
图1示出了根据本主题的各种示例的自路由电容器的示例。
图2示出了根据本主题的示例的自路由电容器的对准元件的示例。
图3示出了根据本主题的示例的扩展的自路由电容器的示例。
图4示出了根据本主题的示例的扩展的自路由电容器的示例。
图5示出了根据本主题的示例的自路由电容器的示例。
图6示出了根据本主题的示例的扩展的自路由电容器的示例。
图7示出了根据本主题的示例的用于产生自路由电容器的过程的示例。
具体实施方式
本公开尤其描述了用于集成电路的自路由金属氧化物金属(MOM)电容器(以下称为“自路由电容器”)。该电容器的结构可以减小集成电路中给定电容器使用的面积,例如通过使连接能够连接到电容器的每个极板而无需在电容器的指状物上增加通孔,从而使给定指状物的宽度减小到集成电路的技术节点或处理技术。因此,该自路由电容器可以减小集成电路的尺寸和成本,或者能够将更大的功能结合到这种电路中。
如本文所使用的,术语“宽度”是指在装置、电路结构或电路元件的附图中指示的最小非零尺寸。术语“长度”是指在装置、电路结构或电路元件的图中指示的最大非零尺寸。
尽管本文中使用术语“顶板”和“底板”来指代本公开中描述的自路由电容器的特定电极,但是这种参考仅用于说明性目的,并不表示这种电容器的电极的任何特定配置顺序。因此,术语“顶板”和“底板”可以互换使用,而不损害本公开的新颖性、结构或实用性。
图1示出了根据本主题的各种示例的自路由电容器100的示例。自路由电容器100可以包括第一电极105、第二电极135和第三电极170。自路由电容器100可以是MOM电容器的示例,该MOM电容器具有对应于第一电极105和第三电极170的底板,以及与第二电极135相对应的顶板。自路由电容器100的每个电极可以形成在集成电路的所示金属层中。根据各种集成电路制造技术,可以将具有指定介电常数的电介质材料(未示出)设置在电极之间,并且可以在电极上方或下方设置适当的屏蔽层或绝缘层(未示出)。
第一电极105可包括第一基极区域110和第一组(例如两个或多个)指状物115和125。第一基极区域110可以包括一个或多个通孔140,例如用于将自路由电容器100耦合到集成电路的一个或多个层或组件。这样的层或组件可以包括其他电容器或其他有源或无源电组件。通孔140可以限制第一基极区域110的最小可达到的尺寸,例如通过迫使第一基极区域至少要大到确保通过过孔140到第一基极区域的壁的最小距离D1或D2的设计规则。在一些示例中,第一设计区域110的宽度D3可以由距离D2和通孔140的尺寸确定。宽度D3可以大于在指定的工艺节点中没有通孔的电极的最小可获得宽度。
第一组指状物115和125可以联接或物理连接到第一基极区域110的壁185,并且可以在基本上平行于轴线Y的方向上远离第一基极区域延伸。在一些例子中,第一组指状部115和125中的每个指状物可以在第一基极区域的相对端或边缘处耦合至第一基极区域110的壁185。在其他示例中,第一组指状物115和125中的一个或多个指状物可以在距第一基极区域的一端的指示距离处耦合至基极区域110的壁185。第一组指状物115和125的侧壁(未示出)可有助于自路由电容器100的底板的面积。
第二电极135可以包括第二基极区域145和第二组指状物120和130。在一些示例中,就尺寸、形状和构成材料组成而言,第二基极区域145可以与第一基极区域110基本相似。第二基极区域145可以包括一个或多个通孔141,诸如用于将自路由电容器100耦合至集成电路的一个或多个层或组件。第二组指状物120和130可以耦合到第二基极区域145的第一壁190,以形成自路由电容器100的顶板的指状物。这样的第二组指状物120和130可以沿着基本上平行于轴线Y的线在电极105的方向上远离第一壁190延伸。第二组指状物120和130可以与第一组指状物115、125交叉。类似于第一组指状物115、125,第二组指状物120和130的侧壁(未示出)可有助于自路由电容器100的顶板的面积。
第三电极170可以包括第三基极区域175和第三组指状物150和160。第三电极170可以是在轴线X上镜像或翻转的第一电极105的一个实例或基本相同的例子。第三电极170可以与第一电极105基本对准。在一些示例中,这种基本对准可以包括在基本上平行于轴线X的尺寸上至少部分地将第三组指状物的指状物与第一组指状物的对应指状物至少部分地重叠。第一电极105可以耦合到第三电极170,以使得第三电极进一步有助于自路由电容器100的底板的面积。这种耦合可以包括将第一电极105的指状物115连接到第三电极170的指状物150,诸如通过使用导体180。在一些示例中,导体180可以形成在与其中形成电容器100的电极的金属层不同的金属层中。这样的导体可以通过基极区域110和175中的一个或多个通孔耦合到第一电极105和第三电极170。在某些示例中,导体180可以形成在与形成电容器100的电极的金属层相同的金属层中。在这些示例中,导体180可以在这样的金属层中耦合至第一电极105至第三电极170,诸如通过将导体180耦合至第一电极105的一个或多个指状物以及耦合至第三电极170的一个或多个指状物,例如通过将导体180耦合到指状物115和指状物150。在一些示例中,可以通过将第一基极区域110通过公共或共享的电极或电路元件连接到第三基极区域175来将第一电极105耦合到第三电极170。
在一些示例中,自路由电容器100可以包括第四组指状物155和165。这种第四组指状物可以是第四电极的一部分,该第四电极具有与第二基极区域基本重叠的基极区域(未示出),或者是第二基极区域的一部分。在一些示例中,这样的第四基极区域可以邻接第二基极区域145。在一些示例中,导体180基本上平行于电极105的指状物或电极170的指状物,并且可以在轴线X上与这样的指状物重叠。第四组指状物155和165中的每个指状物可以耦合到第二基极区域145的第二壁195,以形成自路由电容器100的顶板的另外的指状物。这样的指状物可以与第三组指状物150和160相互交叉。
在一些示例中,自路由电容器100的一个或多个指状物可以没有通孔,以使得该指状物的宽度D4基本等于指状物的最小允许宽度,该指状物在用于制造自路由电容器100的过程节点中不具有通孔。在一些示例中,自路由电容器100的两个或更多个相邻的指状物可以没有通孔,以使得在这两个指状物之间的间距(例如,两个相邻指状物的中心之间的距离)D7能够基本等于两个相邻指状物之间(在过程节点中没有通孔)的最小允许间距。
如图1所示,第一电极105、第二电极135和第三电极170的基极区域可以分别包括通孔140、141和142。这样的通孔可以用于将自路由电容器100的每个极板耦合至集成电路的一个或多个层或组件,而无需在自路由电容器的指状物中使用通孔。
图2示出了根据本主题的示例的自路由电容器200的对准元件的示例。这样的对准可以应用于本公开中描述的任何自路由电容器。类似于自路由电容器100,自路由电容器200可包括:第一电极205,具有基极区域210以及一组指状物215和225;第二电极235,具有基极区域245以及一组指状物220和230;和第三电极270,具有基极区域275、一组指状物250和260。自路由电容器200还可包括第四电极285,具有基极区域280以及一组指状物255和265。
在本公开的一些示例中,自路由电容器200的电极的一个或多个指状物可以形成在电极的基极区域的边缘处。在其他示例中,电极的一个或多个指状物可以形成为距基极区域的边缘有限距离。指状极225例如可以形成为距基极区域210的边缘的距离为D8,其中D8可以包括从零纳米(nm)到基极区域210的长度的所指示的分数或百分比的任何距离。
在本公开的一些示例中,自路由电容器200的电极的一个或多个指状物可以与另一电极的相对指状物基本上对准。这样的基本对准可以包括一个电极的指状物和另一电极的指状物沿诸如轴线Y的轴线的基本重叠。例如,电极235的指状物220与电极285的指状物255基本对准。这样的基本对准还可以包括两个基本对准的指状物之间的有限距离或非重叠范围。作为示例,电极205的指状物215与电极270的指状物250基本对准,但是这种对准包括不重叠的距离D11,其中D11可以包括从零到基极区域205的长度的指示分数或百分比或基极区域275的长度的分数的分数的任何距离。
在本公开的一些示例中,自路由电容器200的一个或多个电极可以与自路由电容器的另一电极基本上对准。这样的基本对准可以包括两个电极的基极区域之间沿着诸如轴线X或轴线Y的轴线的基本重叠。电极205和270由于它们在轴线X上的重叠而基本对准。这种基本重叠可以包括两个基本对准的电极的基极区域之间的有限距离或非重叠范围。电极285和235基本对齐,但这种对齐包括沿轴线X的基极区域245和280之间的非重叠距离或范围D9和沿轴线Y的基极区域245和280之间的非重叠距离或范围D10。距离D9可以包括从零到所指示的基极区域245的长度的百分比的一部分或基极区域280的长度的百分数的任何距离。距离D10可以包括从零到基极区域245的宽度百分比或基极区域280的宽度百分比的任何距离。
图3示出了根据本主题的示例的扩展的自路由电容器300的示例。扩展的自路由电容器300可以包括第一自路由电容器305和第二自路由电容器340。如图3所示,自路由电容器305和自路由电容器340可以共享公共基极区域315,例如,当自路由电容器305和自路由电容器340形成在同一金属层中时,诸如形成扩展的自路由电容器300的单个板(例如底板)。在一些示例中,基极区域315可以对应于不同金属层中的自路由电容器305和自路由电容器340的重叠基极区域,例如当自路由电容器305和自路由电容器340在不同的金属层中形成时。在自路由电容器305和自路由电容器340形成在同一金属层中的一些示例中,自路由电容器305的指状物310可在同一金属层中耦合至自路由电容器340的指状部335,例如通过导体320。导体320可以是指状物310的延伸或指状物335的延伸。
在一些示例中,可以通过诸如在图2的讨论中描述的那样将自路由电容器305和自路由电容器340基本对准来形成扩展的电容器300。这种对准可以包括配置自路由电容器305和自路由电容器340,使自路由电容器305的底板的基极区域邻接自路由电容器340的底板的基极区域。
图4示出了根据本主题的示例的扩展的自路由电容器400的示例。扩展的自路由电容器400可以包括第一自路由电容器405和第二自路由电容器430,它们各自可以形成在相同的金属层或不同的金属层中。如图4所示,自路由电容器405和自路由电容器430可以例如通过导体410在基极区域435和440处耦合在一起。导体410可以是基极区域435的延伸或基极区域440的延伸。在一些示例中,导体410可以是与形成自路由电容器405或自路由电容器430的金属层不同的金属层中的导体。如本文所述,自路由电容器405和自路由电容器430可基本对准。另外,自路由电容器405和自路由电容器430的其他基极区域可以耦合。
图5示出了根据本主题的示例的自路由电容器500的示例。自路由电容器500可以包括第一电极505、第二电极560、第三电极530和第四电极565。第一电极505可以包括基极区域515和沿第一方向远离基极区域505延伸的指状物520。第二电极560可以包括基极区域555和沿第二方向远离基极区域555延伸的指状物545。第三电极530可以包括第三基极区域540和沿第二方向远离第三基极区域540延伸的第三指状物525。第四电极565可以包括第四基极区域(未示出)和耦接至第四基极区域并沿第一方向远离第四基极区域延伸的第四指状物550。在一些示例中,第四指状物550耦合到第三基极区域540,作为第三电极530的一部分。
在一些示例中,第三基极区域540可以例如沿着轴线X或轴线Y基本上与第四基极区域重叠。
在一些示例中,第一电极505(例如,指状物520)可以沿着基本平行于第一方向的轴线Y基本上重叠而不接触第三电极530(例如,指状物525),而第二电极560(例如,指状物545)可以沿着相同的轴线基本上重叠而不接触第四电极565(例如,指状物550)。
如同自路由电容器100(图1)一样,自路由电容器的指状物可以没有通孔,并且可以具有针对没有通孔的金属层指状物的最小宽度D12。如本文所述,自路由电容器500可以通过电容器的电极的基极区域中的通孔电耦合至集成电路的层或组件。自路由电容器500可以通过其中形成电容器的金属层中的金属层连接电耦合到集成电路的层或组件。
在一些示例中,指状物520可以耦合至指状物545,诸如在其中形成自路由电容器500的同一金属层中。
图6示出了根据本主题的示例的扩展的自路由电容器600的示例。扩展的自路由电容器600可以包括第一自路由电容器605和第二自路由电容器620。在一些示例中,可以使用导体610或630将自路由电容器605的底板耦合到自路由电容器620的相应底板。类似地,自路由电容器605和自路由电容器620的相应顶板可以使用导体625来耦合。这样的导体可以形成在其中形成有自路由电容器605或自路由电容器620的相同金属层中或不同的金属层中。
尽管图6示出了自路由电容器605沿着轴线X横向耦合到自路由电容器620以形成扩展的自路由电容器600,但是扩展的自路由电容器600可以通过自路由电容器的其他配置来形成。在一些示例中,如本文所述,可以通过使自路由电容器605或自路由电容器620的两个或更多个实例沿着轴线Y或轴线X基本上对准来形成扩展的自路由电容器600。
图7示出了根据本主题的示例的用于产生自路由电容器的过程700的示例。这种自路由电容器可以是在图1-6的讨论中描述的一个或多个自路由电容器的示例。在705,可以形成基极电容器结构。基极电容器结构可以具有包括第一基极区域和第一组两个或更多个指状物的底板。基极电容器结构也可以具有包括第二基极区域和第二组两个或更多个指状物的顶板。第二组两个或多个指状物可以与第一组两个或多个指状物交叉。在710,可以使用基极电容器结构和镜像电容器结构来形成单元电容器结构。镜像电容器结构可以包括基极电容器结构的实例或副本,该实例或副本跨基本平行于长于第一基极区域的长度的轴线的轴线镜像或翻转。可以例如通过将第二基极区域与镜像电容器结构的相应顶板的基极区域耦合来将基极电容器结构耦合至单元电容器结构。
在例子中,形成基极电容器结构包括形成第一组两个或多个指状物或第二组两个或多个指状物的指状物,以具有金属层中未接触的指状物允许的最小宽度。
在例子中,形成基极电容器结构包括形成底板和顶板的相互交叉的指状物,以具有金属层中未接触的电极允许的最小间距。
在例子中,将第二基极区域耦合到镜像电容器的顶板的相应基极区域包括在基极电容器结构附近设置所述镜像电容器结构,以使所述第二基极区域邻接所述镜像电容器结构的顶板的相应基极区域。
在例子中,方法700可包括通过将所述第一基极区域与所述第二单元电容器结构的底板的相应基极区域重叠来将所述第二单元电容器结构耦合到先前形成的单元电容器结构,从而扩展所述电容器的尺寸。
在例子中,方法700可包括通过将所述第二单元电容器结构与所述第一单元电容器结构相邻设置以使所述第一基极区域邻接所述第二单元电容器结构的底板的相应基极区域,来将所述第二单元电容器结构耦合到先前形成的单元电容器结构,从而扩展所述电容器的尺寸。
在例子中,方法700可包括通过单元电容器结构的一个或多个基极区域中的触点或通过镜像电容器结构的一个或多个基极区域中的触点将电容器耦合到集成电路的另一组件。
各种注释和示例
上面的详细描述包括对附图的引用,这些附图形成了详细描述的一部分。附图通过说明的方式示出了可以实践本发明的特定实施例。这些实施例在本文中也被称为“示例”。这些示例可以包括除了示出或描述的那些元件之外的元件。然而,本发明人还考虑了仅提供示出或描述的那些元件的示例。此外,本发明人还设想了使用示出或描述的那些元素(或其一个或多个方面)的任何组合或置换的示例,关于此处显示或描述的特定示例(或其一个或多个方面),或其他示例(或其一个或多个方面)。
如果本文档与通过引用方式并入的任何文档之间的用法不一致,则以本文档中的用法为准。
在本文件中,术语“一个”或“一种”用于专利文件中,包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他情况或用法。在本文中,“或”一词是指非排他性的,使得“A或B”包括“A但不包括B”、“B但不包括A”以及“A和B”,除非另有说明指示。在本文档中,术语“包括”和“其中”用作相应术语“包含”和“其中”的等效词。同样,术语“包括”和“包含”是开放式的,也就是说,包括除在该术语后列出的元素以外的其他元素的系统、设备、物品、组合物、配方或过程,仍被认为属于所讨论主题的范围。此外,诸如在权利要求书中可能出现的那样,术语“第一”、“第二”和“第三”等仅用作标签,并不旨在对其对象施加数字要求。
本文描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质,所述指令可操作以配置电子设备以执行如以上示例中所述的方法。这种方法的实现可以包括代码,例如微代码、汇编语言代码、高级语言代码等。这样的代码可以包括用于执行各种方法的计算机可读指令。该代码可以构成计算机程序产品的一部分。此外,在示例中,代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上,例如在执行期间或在其他时间。这些有形的计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频磁盘)、盒式磁带、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。
上面的描述旨在是说明性的,而不是限制性的。例如,上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后,例如可以由本领域的普通技术人员使用其他实施例。提供摘要以符合37C.F.R.§1.72(b),以使读者能够快速确定技术公开的性质。提交本文档时应理解为不会用于解释或限制权利要求的范围或含义。另外,在以上详细描述中,可以将各种特征组合在一起以简化本公开。这不应被解释为意在意欲使未声明的公开特征对于任何声明都是必不可少的。而是,发明主题可以在于少于特定公开实施例的所有特征。在此,将以下方面作为示例或实施例并入详细说明中,每个方面作为独立的实施例而独立,并且可以想到,这些实施例可以以各种组合或排列彼此组合。

Claims (24)

1.一种用于集成电路的自路由电容器,该电容器包括:
第一结构,包括:
第一电极,形成第一基极区域和第一组两个或多个指状物;
第二电极,具有第二基极区域和第二组两个或多个指状物,所述第二组两个或多个指状物与所述第一组两个或多个指状物相互交叉;
第三电极,具有第三基极区域和第三组两个或多个指状物,所述第一组两个或多个指状物的指状物与所述第三组两个或多个指状物的指状物耦合;和
第四组两个或多个指状物,耦合到所述第二基极区域的第二壁,并与所述第三组两个或多个指状物相互交叉。
2.权利要求1所述的自路由电容器,其中所述第一组两个或多个指状物形成在第一金属层中,并且所述第一组两个或多个指状物的指状物通过所述第二金属层与所述第一和第三基极区域耦合到所述第三组两个或多个指状物的指状物。
3.权利要求1所述的自路由电容器,其中所述电容器通过所述第一基极区域、所述第二基极区域或所述第三基极区域中的一个或多个耦合到所述集成电路的其他层。
4.权利要求1所述的自路由电容器,其中所述第一组两个或多个指状物中的指状物的尺寸基本上等于在所述第一金属层中不具有通孔的指状物的最小尺寸。
5.权利要求1所述的自路由电容器,其中所述电容器还包括:
基本上类似于所述第一结构的第二结构,其中所述第一结构的第二电极耦合到所述第二结构的电极。
6.权利要求5所述的自路由电容器,其中所述第二电极耦合到所述第一金属层中的第二结构的电极。
7.权利要求1所述的自路由电容器,其中所述第二组两个或多个指状物中的每个指状物形成在所述第二基极区域的第一壁的基本上相对的端部。
8.一种在集成电路的金属层上形成自路由电容器的方法,该方法包括:
形成具有底板和顶板的基极电容器结构,其中:
所述底板具有第一基极区域和第一组两个或多个指状物;
所述顶板具有第二基极区域和第二组两个或多个指状物,所述第二组两个或多个指状物和所述第一组两个或多个指状物相互交叉;和
形成包括所述基极电容器结构和镜像电容器结构的第一单元电容器结构,其中:
所述镜像电容器结构是所述基极电容器结构的镜像实例,
所述第二基极区域耦合到所述镜像电容器结构的相应顶板的基极区域,并且
所述第一组两个或多个指状物的指状物耦合到所述镜像电容器的底板的相应指状物。
9.权利要求8所述的方法,其中形成基极电容器结构包括形成第一组两个或多个指状物或第二组两个或多个指状物的指状物,以具有金属层中未接触的指状物允许的最小宽度。
10.权利要求8所述的方法,其中形成基极电容器结构包括形成底板和顶板的相互交叉的指状物,以具有金属层中未接触的电极允许的最小间距。
11.权利要求8所述的方法,还包括:
通过所述第一基极区域和所述镜像电容器的底板的相应基极区域将所述第一组两个或多个指状物的指状物耦合到所述镜像电容器的底板的相应指状物。
12.权利要求8所述的方法,其中将第二基极区域耦合到镜像电容器的顶板的相应基极区域包括至少部分地与所述第二基极区域和所述镜像电容器结构的顶板的相应基极区域重叠。
13.权利要求8所述的方法,其中将第二基极区域耦合到镜像电容器结构的顶板的相应基极区域包括:
在基极电容器结构附近设置所述镜像电容器结构,以使所述第二基极区域邻接所述镜像电容器结构的顶板的相应基极区域。
14.权利要求8所述的方法,还包括:
通过将所述第一基极区域与所述第二单元电容器结构的底板的相应基极区域重叠来将所述第二单元电容器结构耦合到先前形成的单元电容器结构,从而扩展所述电容器的尺寸。
15.权利要求8所述的方法,还包括:
通过将所述第二单元电容器结构与所述第一单元电容器结构相邻设置以使所述第一基极区域邻接所述第二单元电容器结构的底板的相应基极区域,来将所述第二单元电容器结构耦合到先前形成的单元电容器结构,从而扩展所述电容器的尺寸。
16.一种在集成电路的金属层中形成的电容器,该电容器包括:
第一电极,包括第一基极区域和第一指状物,所述第一指状物从所述基极区域沿第一方向延伸;
第二电极,包括第二基极区域和第二指状物,所述第二指状物从所述第二基极区域的壁沿第二方向延伸,所述第二指状物与所述第一指状物耦合;
第三电极,包括第三基极区域和第三指状物,所述第三指状物从第三基极的第一壁沿第二方向延伸;和
第四电极,包括第四指状物,其中:
所述第四指状物从所述第三基极区域的第二壁沿第一方向延伸;
其中:
所述第一电极沿与所述第一方向基本平行的轴至少部分地与所述第三电极重叠,并且所述第二电极沿该轴与第四电极重叠,以及
所述电容器仅通过电容器电极的基极区域耦合到其他金属层。
17.权利要求16所述的电容器,其中所述第一电极和所述第二电极形成在第一金属层中,并且使用所述第一基极区域和所述第二基极区域将所述第一指状物耦合到所述第二金属层中的第二指状物。
18.权利要求16所述的电容器,其中所述电容器的指状物不包括通孔。
19.权利要求17所述的电容器,其中第三基极区域沿着与所述第一方向基本平行的轴与第四基极区域重叠。
20.权利要求17所述的电容器,其中第三基极区域沿着基本上垂直于所述第一方向的轴与第四基极区域重叠。
21.权利要求1所述的自路由电容器,其中所述第一电极、所述第二电极、所述第三电极和所述第四组两个或多个指状物形成在所述集成电路的第一金属层中。
22.权利要求1所述的自路由电容器,其中:
所述第二组两个或多个指状物形成在所述第二基极区域的第一壁上;和
所述第二基极区域的第二壁与所述第二基极区域的第一壁相对。
23.权利要求8所述的方法,其中所述基极电容器结构的镜像实例跨越与所述第一基极区域的长度基本平行的轴镜像。
24.权利要求16所述的电容器,其中所述第二方向基本平行于所述第一方向并与所述第一方向相反。
CN201911223913.9A 2018-12-04 2019-12-04 高密度自路由金属氧化物金属电容器 Active CN111276465B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/209,768 2018-12-04
US16/209,768 US10692967B1 (en) 2018-12-04 2018-12-04 High density self-routing metal-oxide-metal capacitor

Publications (2)

Publication Number Publication Date
CN111276465A true CN111276465A (zh) 2020-06-12
CN111276465B CN111276465B (zh) 2024-01-16

Family

ID=70681434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911223913.9A Active CN111276465B (zh) 2018-12-04 2019-12-04 高密度自路由金属氧化物金属电容器

Country Status (5)

Country Link
US (1) US10692967B1 (zh)
JP (1) JP6861784B2 (zh)
CN (1) CN111276465B (zh)
DE (1) DE102019132881B4 (zh)
TW (1) TWI727532B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473710A (zh) * 2009-08-27 2012-05-23 国际商业机器公司 叉指状竖直平行电容器
CN103050549A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 金属-氧化物-金属电容器结构
US20140008762A1 (en) * 2012-06-26 2014-01-09 United Microelectronics Corp. Semiconductor structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102195B2 (en) * 2000-12-20 2006-09-05 Winbond Electronics Corporation Transistor structure for electrostatic discharge protection circuit
US7838919B2 (en) * 2007-03-29 2010-11-23 Panasonic Corporation Capacitor structure
US8021954B2 (en) * 2009-05-22 2011-09-20 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with hierarchical capacitor and method of manufacture thereof
US8476687B2 (en) * 2010-09-22 2013-07-02 Texas Instruments Incorporated Low impedance transmisson line
US8971014B2 (en) 2010-10-18 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structure for metal-oxide-metal capacitor
US8963286B2 (en) 2011-05-09 2015-02-24 Marvell International Ltd. Finger metal oxide metal capacitor structures
US9331013B2 (en) * 2013-03-14 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
JP2014232865A (ja) * 2013-04-30 2014-12-11 住友電気工業株式会社 キャパシタ素子およびその製造方法並びにフィルタ
JP6244967B2 (ja) 2014-02-19 2017-12-13 株式会社ソシオネクスト キャパシタアレイおよびad変換器
KR101585959B1 (ko) 2015-02-10 2016-01-20 전자부품연구원 무선랜 ap의 adc에 적용 가능한 mom 커패시터
JP6555084B2 (ja) * 2015-11-02 2019-08-07 富士通株式会社 容量素子及び容量素子の製造方法
US10147783B2 (en) * 2017-03-20 2018-12-04 Globalfoundries Inc. On-chip capacitors with floating islands
CN107633128A (zh) 2017-09-15 2018-01-26 北京华大九天软件有限公司 Mom电容、mom电容阵列及mom电容阵列的布局和走线方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473710A (zh) * 2009-08-27 2012-05-23 国际商业机器公司 叉指状竖直平行电容器
CN103050549A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 金属-氧化物-金属电容器结构
US20140008762A1 (en) * 2012-06-26 2014-01-09 United Microelectronics Corp. Semiconductor structure

Also Published As

Publication number Publication date
CN111276465B (zh) 2024-01-16
US20200176555A1 (en) 2020-06-04
JP6861784B2 (ja) 2021-04-21
DE102019132881A1 (de) 2020-06-04
TW202038430A (zh) 2020-10-16
US10692967B1 (en) 2020-06-23
TWI727532B (zh) 2021-05-11
JP2020092266A (ja) 2020-06-11
DE102019132881B4 (de) 2024-06-13

Similar Documents

Publication Publication Date Title
US7394647B2 (en) Multilayer capacitor
KR101269291B1 (ko) 상호맞물려진 횡측 핀(fin)들을 갖는 집적 캐패시터
US8558350B2 (en) Metal-oxide-metal capacitor structure
US20080158773A1 (en) Multilayer capacitor array
KR101386540B1 (ko) 적층 콘덴서
US9524964B2 (en) Capacitor structure in an integrated circuit
US7961453B2 (en) Multilayer chip capacitor
CN109037211B (zh) 电容阵列结构
TW396601B (en) Semiconductor device and manufacturing method
CN111276465B (zh) 高密度自路由金属氧化物金属电容器
CN105280609A (zh) 具有间隔导线的垂直电容器
KR101487591B1 (ko) Mom 커패시터
EP1661141B1 (en) A polymer memory having a ferroelectric polymer memory material with cell sizes that are asymmetric
CN111129304A (zh) Mom电容器、电容阵列结构以及其制造方法
CN111009514B (zh) 用于半导体装置的电容元件单元及其半导体装置
CN113972258B (zh) 半导体装置以及金属氧化物半导体电容器结构
US20210368614A1 (en) Power line structure
CN115249685A (zh) 半导体结构及其形成方法
JP2009021537A (ja) 平行平板コンデンサ
JPS6252952B2 (zh)
CN111900251A (zh) Mom电容器及半导体元件
JP2013239063A (ja) ダミーパターンの設計方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant