CN102543949B - 电容 - Google Patents

电容 Download PDF

Info

Publication number
CN102543949B
CN102543949B CN201210034975.7A CN201210034975A CN102543949B CN 102543949 B CN102543949 B CN 102543949B CN 201210034975 A CN201210034975 A CN 201210034975A CN 102543949 B CN102543949 B CN 102543949B
Authority
CN
China
Prior art keywords
metal plate
vertical metal
electric capacity
plate
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210034975.7A
Other languages
English (en)
Other versions
CN102543949A (zh
Inventor
林哲煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102543949A publication Critical patent/CN102543949A/zh
Application granted granted Critical
Publication of CN102543949B publication Critical patent/CN102543949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种电容。该电容包括：第一垂直金属板，连接第一端；第二垂直金属板，与所述第一垂直金属板紧密相邻，且所述第二垂直金属板连接第二端；第三垂直金属板，与所述第一垂直金属板紧密相邻，且所述第三垂直金属板置于所述第一垂直金属板的与所述第二垂直金属板相对的一侧，且所述第三垂直金属板与第三端连接；至少一个电介质层，置于所述第一垂直金属板、所述第二垂直金属板和所述第三垂直金属板之间。利用本发明能更有效节省芯片面积，减小电路平面布置，且具有更好的电气性能。

Description

电容
技术领域
本发明有关于半导体电容，更具体地，有关于紧凑的三端或多端电容。
背景技术
无源元件(例如电容)广泛使用于集成电路设计中以用于射频和混合信号的应用(例如旁路、级间耦合)以及广泛使用于谐振电路和滤波器中。其中最常使用的一种电容即MOM电容。
图1为示范的MOM电容示意图。如图1所示，MOM电容10包括在多个金属层中形成的交叉指形多指条(interdigitated multi-fingers)12和14。在由金属层间绝缘层(inter-metal dielectrics)分隔的垂直后端工艺(back end of line，BEOL)堆叠(stack)中，交叉指形多指条可选择性的由过孔(vias)16和18连接。MOM电容的制造过程可与连接过程相结合，因此，不需要额外的光掩模(photo mask)。举例而言，通常与集成电路中铜多层连接布线(multilevel connection metallization)技术共同使用的双镶嵌(dual-damascene)技术可用于构造成堆的填铜过孔和沟槽(trench)。氧化物电介质分隔的两个或多个此种填铜过孔和沟槽形成MOM电容。
然而，上述的示范MOM电容是两端MOM电容。在一些情形下，如图2和图3所示的等效电路示意图中，通常需要两个离散的两端MOM电容22和24以形成虚线区域20所示的电路配置。其中图2和图3为根据现有技术采用离散的两端MOM电容的示范等效电路示意图。在前述的等效电路示意图中采用的两个离散的MOM电容22和24占据相对较大的电路平面布置(circuit floor plan)。由于减小电路平面布置可改善电路密度，因此有待于减少芯片上电路元件，例如MOM电容，以减小电路平面布置。
发明内容
为了减少芯片上电路元件以减小电路平面布置，本发明提供一种电容。
本发明提供一种电容，包括：第一垂直金属板，连接第一端；第二垂直金属板，与所述第一垂直金属板紧密相邻，且所述第二垂直金属板连接第二端；第三垂直金属板，与所述第一垂直金属板紧密相邻，且所述第三垂直金属板置于所述第一垂直金属板的与所述第二垂直金属板相对的一侧，且所述第三垂直金属板与第三端连接；至少一个电介质层，置于所述第一垂直金属板、所述第二垂直金属板和所述第三垂直金属板之间。
本发明另提供一种电容，包括：第一垂直金属板；第二垂直金属板，与所述第一垂直金属板平行，其中，所述第一垂直金属板和所述第二垂直金属板均连接第一端；第一分段金属板，位于所述第一垂直金属板和所述第二垂直金属板之间，且所述第一分段金属板连接第二端；以及第二分段金属板，大致与位于所述第一垂直金属板和所述第二垂直金属板之间的所述第一分段金属板对齐，且所述第二分段金属板连接第三端。
利用本发明能够更有效节省芯片面积，减小电路平面布置，且具有更好的电气性能。
以下为根据多个图式对本发明较佳实施例进行详细描述，本领域技术人员阅读后应可明确了解本发明的目的。
附图说明
图1为示范的MOM电容示意图。
图2和图3为根据现有技术采用离散的两端MOM电容的示范等效电路示意图。
图4为根据本发明实施例的指状3T-MOM电容的部分简化透视图。
图5为图4所示的指状3T-MOM电容的俯视图。
图6为图4和图5中所示的3T-MOM电容的等效电路示意图。
图7为根据本发明另一个实施例的指状3T-MOM电容的一种变形的俯视图。
图8为根据本发明另一个实施例的示范指状四端MOM电容的俯视图。
图9为根据本发明另一个实施例的编织状3T-MOM电容的部分简化透视图。
图10为在图9所示编织状3T-MOM电容的各自金属层中定义的金属条布局的平面图。
图11为根据本发明另一个实施例的部分电容阵列的俯视图，其中本图示的下部分为等效电路示意图。
具体实施方式
以下提供本发明的实施例及其附图的详细描述，其中相同的参考符号指代相同的元件，且所示结构并非一定按比例绘制。此处使用的术语“水平”定义为与半导体芯片或芯片基底的传统主平面或表面平行的平面，而与其方向无关。术语“垂直”指的是与前述定义的“水平”相垂直的方向。例如“上”、“下”、“底部”、“上部”、“侧”(侧壁中)、“较高”、“较低”、“上面”和“下面”的术语均参考“水平”而定义。文中所用术语“大致”是指在可接受的误差范围内，所属领域的技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。举例而言，“大致对齐”是指在不影响结果正确性时，技术人员能够接受的与“完全对齐”有一定误差的放置方式。
随着设备变小和电路密度增加，在电容占据较小电路平面区域的情况下仍可保持其电容值，则更为关键。减少电路平面布置可改善电路密度和节省成本。可将本发明实施例的紧凑的三端(three-terminal，3T-)MOM电容应用至图2和图3所示的示范等效电路示意图中，替代两个离散的两端MOM电容。因此，利用本发明可比现有技术更节省面积。此外，MOM电容可提供更好的电性性能，且具有较小的失配(mismatched)。
请注意，除了图2和图3所示的等效电路示意图外，还可将本发明的实施例应用至其它的电路设计和应用。举例而言，本发明实施例的新颖的3T-MOM电容可应用于数控晶体振荡器(digitally controlled crystal oscillator，DCXO)的电容阵列，以节省大量的芯片面积。已知，晶体振荡器通常由石英晶体和有源放大器构成，由于晶体振荡器可提供相对精确的频率/频率源，因此受到广泛应用，其中有源放大器可提供负电阻值以使振荡持久。相对其他频率源(例如陶瓷谐振器、LC谐振电路等)，晶体振荡器通常可提供更好的长期的高质量频率。DCXO是参考频率振荡器，其可补偿晶体谐振器的频率误差，且可通过采用模拟电路和数字电路产生参考频率。
请参考图4和图5，图4为根据本发明实施例的指状3T-MOM电容的部分简化透视图。图5为图4所示的指状3T-MOM电容的俯视图。如图4和图5所示，3T-MOM电容4形成于半导体基底40上并且作为集成电路的一部分，3T-MOM电容4包括第一垂直金属板(例如垂直金属板42)、第二垂直金属板(例如垂直金属板44)和第三垂直金属板(例如垂直金属板46)，其中多个垂直金属板42、44和46平行布置。简化起见，在图4中略去了金属层间绝缘层。垂直金属板42与一个共用端(即端子A，也称为第一端)电连接，端子A可例如是地或输出端。垂直金属板44与第二端(如端子B)电连接，端子B可例如是PMOS晶体管的源极。垂直金属板46与第三端(如端子C)电连接，端子C可例如是NMOS晶体管的漏极。请注意，尽管在图4中所示仅有一个垂直金属板44和一个垂直金属板46，在其它实施例可能有多个垂直金属板44和46。需要理解的是，图4中仅显示了部分指状3T-MOM电容，用于电连接三个垂直金属板42的共用条(bar)或共用板在图4中未显示。
垂直金属板42、44和46中的每一个均有堆叠的导电条和导电过孔，且导电条和导电过孔可与集成电路中的金属连接结构一起生成。例如垂直金属板42包括定义于金属层Mn的金属条42a、定义于金属层Mn-1的金属条42b以及定义于金属层Mn-2的金属条42c。金属条42a通过过孔43a与下方的金属条42b连接，金属条42b通过过孔43b与下方的金属条42c连接。请注意，上述的导电条和导电过孔也可采用其它导电材料(例如掺杂层)实现。在金属层Mn-3或者更低的金属层中定义的金属屏蔽层48可选择性的插入于3T-MOM电容4和半导体基底40之间。并且，垂直金属板并非必须由多个金属层构成，在其它情形下，也可由一个单一层构成。
金属条42a、42b、42c、44a、44b、44c、46a、46b、46c以及过孔43a、43b、45a、45b、47a、47b可由传统的铜双镶嵌过程形成，可包括导电材料例如W、Al、AlCu、Cu、Ti、TiSi2、Co、CoSi2、Ni.NiSi、TiN、TiW、Ta或者TaN，但并不仅限于此。如图5中所示，垂直金属板42、44和46位置紧密相邻，相互之间有至少一电介质层或氧化层50相隔。举例而言，垂直金属板42和44之间或者垂直金属板42和46之间的距离S大致是最小设计规则。此处的最小设计规则可指在集成电路芯片制造中采用的最小设计规则或者指制造层状结构的特定层时采用的最小设计规则。图6为图4和图5中所示的3T-MOM电容的等效电路示意图。
请参考图7，图7为根据本发明另一个实施例的指状3T-MOM电容的一种变形的俯视图。如图7所示，指状3T-MOM电容4a包括多个平行布置的垂直金属板142a、142b和142c，这些垂直金属板与一个共用端A连接，共用端A可例如是地或输出端。分段金属板144a和146a插入于垂直金属板142a和142b之间，其中分段金属板144a与端子B连接，分段金属板146a与端子C连接。分段金属板144a横向(lateral)大致与分段金属板146a对齐。更具体的，分段金属板144a和分段金属板146a沿着横向并排放置。分段金属板对144a和分段金属板对146a分别将垂直金属板142a夹心于其中。与分段金属板144a和分段金属板146a对应的，分段金属板144b和分段金属板146b插入于垂直金属板142b和垂直金属板142c之间。同样地，分段金属板144b与端子B连接，分段金属板146b与端子C连接。分段金属板144a和分段金属板146b将垂直金属板142b夹心于其中。分段金属板146a和分段金属板144b将垂直金属板142b夹心于其中。分段金属板对144b和分段金属板对146b分别将垂直金属板142c夹心于其中。在金属板间有至少一个电介质层或氧化层150(例如氧化硅)。氧化层150可作为电容电介质。举例而言，分段金属板146b可通过氧化层150与分段金属板144b电隔离。
一方面，图7进一步显示MOM电容包括第一垂直金属板142b、第二垂直金属板144a、第三垂直金属板146b以及至少一个氧化层150，其中第一垂直金属板142b与第一端(如端子A)连接，其中第二垂直金属板144a与第一垂直金属板142b紧密相邻，且与第二端(如端子B)连接，其中第三垂直金属板146b与第一垂直金属板142b紧密相邻，且第三垂直金属板146b置于第一垂直金属板142b的与第二垂直金属板144a相对的一侧，且第三垂直金属板146b与第三端(如端子C)连接，其中氧化层150置于第一、第二和第三垂直金属板之间，第二垂直金属板144a大致与第三垂直金属板146b并列(juxtaposition)放置。
另一方面，图7进一步显示MOM电容包括第一垂直金属板142c、第二垂直金属板144b、第三垂直金属板146b以及至少一个氧化层150，其中第一垂直金属板142c与第一端(如端子A)连接，其中第二垂直金属板144b与第一垂直金属板142c紧密相邻，且与第二端(如端子B)连接，其中第三垂直金属板146b与第一垂直金属板142c紧密相邻，且第三垂直金属板146b置于第一垂直金属板142c的与第二垂直金属板144b相对的一侧，且第三垂直金属板146b与第三端(如端子C)连接，其中氧化层150置于第一、第二和第三垂直金属板之间，第二垂直金属板144b与第三垂直金属板146b大致以对角线错位(catercornermalposition)放置，上述第二垂直金属板144b与连接于第二端(如端子B)的第四垂直金属板144b大致并列放置，第四垂直金属板144b与位于第一垂直金属板142c同一侧的第三垂直金属板146b对齐。
请注意，本发明的MOM电容可具有多于三个端，例如四个端或五个端，这些均属于本发明的范畴。图8为根据本发明另一个实施例的示范指状四端(four-terminal，4T-)MOM电容的俯视图。如图8所示，4T-MOM电容4b包括多个平行布置的垂直金属板142a、142b和142c，这些垂直金属板与一个共用端A连接，共用端A可例如是地或输出端。连接于端子D的垂直金属板对148a将垂直金属板142a夹心于其中。连接于端子B的分段金属板对144a以及连接于端子C的分段金属板对146a将垂直金属板142c夹心于其中。
请参考图9和图10，图9为根据本发明另一个实施例的编织状3T-MOM电容的部分简化透视图。图10为在图9所示编织状3T-MOM电容的各自金属层中定义的金属条布局的平面图，其中，简化起见，在图10中略去了金属层间绝缘层。如图9和图10所示，编织状3T-MOM电容5包括第一级导电条和第二级导电条。第一级导电条包括第一导电条、第二导电条和第三导电条，第一导电条可例如导电条152a和导电条152c，第二导电条可例如导电条154a和导电条154c，第三导电条可例如导电条156a和导电条156c，其中导电条152a、154a和156a定义于金属层Mn中，导电条152c、154c和156c定义于金属层Mn-2中。金属层Mn中的导电条152a、154a和156a在第一平面上交错布置，且在第一方向(或者称为横向方向)上相互平行延伸。导电条152a与共用端A连接，共用端A可以为地或输出端。导电条154a与端子B连接，导电条156a与端子C连接，端子A、B和C是电路中三个不同的端子或节点。根据本实施例，导电条152a、154a和156a均是连续的直线形条状，且在这些导电条中无不连续处。
如图10所示，第二级导电条包括第四导电条(例如导电条152b)、第一分段导电条(例如分段导电条154b)和第二分段导电条(例如分段导电条156b)，其中多个导电条152b以及多个分段导电条154b和156b定义于金属层Mn-1中，且位于导电条152a、154a和156a的下方。导电条152b、154b和156b在与第一平面不同的第二平面上交错布置，且在第二方向上(或者纵向方向上)相互平行。请注意，第一方向和第二方向不平行。更具体的，第一方向与第二方向交叉，以使得导电条形成编织状导体，因此，第一方向和第二方向并不仅限于实施例中所示的特定方向。导电条152b通过过孔151a(可称为第一过孔)与其上面的导电条152a连接，因此导电条152b与端子A连接。分段导电条154b通过过孔153a(可称为第二过孔)与其上面的导电条154a连接，因此导电条154b与端子B连接。分段导电条156b通过过孔155a(可称为第三过孔)与其上面的导电条156a连接，因此导电条156b与端子C连接。由于分段导电条154b和分段导电条156b连接于不同的端子，因此位于同一列的导电条154b和导电条156b间形成不连续处160。并且两个分段导电条154b(即第一分段导电条对)将导电条152b夹心于其中，两个分段导电条156b(即第二分段导电条对)将导电条152b夹心于其中。
在金属层Mn-2中，多个导电条152c、154c和156c位于导电条152b和分段导电条154b和156b下方。导电条152c、154c和156c交错布置，且在横向方向上相互平行延伸。导电条152c与端子A连接，导电条154c与端子B连接，导电条156c与端子C连接。导电条152c通过过孔151b(可称为第一过孔)与其上面的导电条152b连接，导电条154c通过过孔153b(可称为第二过孔)与其上面的导电条154b连接，导电条156c通过过孔155b(可称为第三过孔)与其上面的导电条156b连接。
图11为根据本发明另一个实施例的部分电容阵列的俯视图，其中本图示的下部分为等效电路示意图。如图11所示，电容阵列200包括多个电容元件，例如电容元件202a、202b、204a和204b，其中这些电容元件具有共用端A。电容元件202a与电容元件202b整合为单个的3T-MOM电容202，电容元件204a与电容元件204b整合为单个的3T-MOM电容204。3T-MOM电容202和3T-MOM电容204均具有与上述的图4至图10中类似的结构。如此配置的优势在于可节省大量的芯片面积，且可形成较小失配的电容阵列。特别地，此类的电容阵列200适用于DCXO电路。
各种变形、修改和所述实施例各种特征的组合均属于本发明所主张的范围，本发明的权利范围应以申请专利权利要求为准。

Claims (11)

1.一种电容，包括：
第一垂直金属板，连接第一端；
第二垂直金属板，与所述第一垂直金属板紧密相邻，且所述第二垂直金属板连接第二端；
第三垂直金属板，与所述第一垂直金属板紧密相邻，且所述第三垂直金属板置于所述第一垂直金属板的与所述第二垂直金属板相对的一侧，且所述第三垂直金属板与第三端连接；以及
至少一个电介质层，置于所述第一垂直金属板、所述第二垂直金属板和所述第三垂直金属板之间；
其中，所述第二垂直金属板与所述第三垂直金属板大致以对角线错位放置。
2.根据权利要求1所述的电容，其特征在于，所述第一端、所述第二端和所述第三端为集成电路的三个不同端子。
3.根据权利要求1所述的电容，其特征在于，在所述第一垂直金属板和所述第二垂直金属板之间或者在所述第一垂直金属板和所述第三垂直金属板之间的距离大致为最小设计规则。
4.根据权利要求1所述的电容，其特征在于，所述第一垂直金属板、所述第二垂直金属板和所述第三垂直金属板中的每一个均由堆叠的金属条组成。
5.根据权利要求4所述的电容，其特征在于，通过过孔连接所述堆叠的金属条。
6.根据权利要求1所述的电容，其特征在于，所述第二垂直金属板与所述第三垂直金属板大致平行放置。
7.根据权利要求1所述的电容，其特征在于，所述第二垂直金属板与连接于所述第二端的第四垂直金属板大致并列放置，所述第四垂直金属板与位于所述第一垂直金属板同一侧的所述第三垂直金属板大致对齐。
8.一种电容，包括：
第一垂直金属板；
第二垂直金属板，与所述第一垂直金属板平行，其中，所述第一垂直金属板和所述第二垂直金属板均连接于第一端；
第一分段金属板，位于所述第一垂直金属板和所述第二垂直金属板之间，且所述第一分段金属板连接于第二端；以及
第二分段金属板，与位于所述第一垂直金属板和所述第二垂直金属板之间的所述第一分段金属板大致对齐，且所述第二分段金属板连接第三端。
9.根据权利要求8所述的电容，其特征在于，所述第一分段金属板通过至少一个电介质层与所述第二分段金属板电隔离。
10.根据权利要求8所述的电容，其特征在于，所述第一端、所述第二端和所述第三端为集成电路的三个不同端子。
11.根据权利要求8所述的电容，进一步包括第三垂直金属板，所述第三垂直金属板与所述第一垂直金属板紧密相邻，且与所述第一垂直金属板平行，以及所述第三垂直金属板连接第四端。
CN201210034975.7A 2009-06-03 2009-09-10 电容 Active CN102543949B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/477,139 2009-06-03
US12/477,139 US8014124B2 (en) 2009-06-03 2009-06-03 Three-terminal metal-oxide-metal capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009101699281A Division CN101908563B (zh) 2009-06-03 2009-09-10 电容及金属-氧化物-金属电容

Publications (2)

Publication Number Publication Date
CN102543949A CN102543949A (zh) 2012-07-04
CN102543949B true CN102543949B (zh) 2014-11-19

Family

ID=43263958

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210034975.7A Active CN102543949B (zh) 2009-06-03 2009-09-10 电容
CN2009101699281A Active CN101908563B (zh) 2009-06-03 2009-09-10 电容及金属-氧化物-金属电容

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009101699281A Active CN101908563B (zh) 2009-06-03 2009-09-10 电容及金属-氧化物-金属电容

Country Status (3)

Country Link
US (2) US8014124B2 (zh)
CN (2) CN102543949B (zh)
TW (1) TWI388051B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160019A1 (en) * 2007-12-20 2009-06-25 Mediatek Inc. Semiconductor capacitor
US8014124B2 (en) * 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor
CN102576605B (zh) * 2009-11-17 2016-01-20 马维尔国际贸易有限公司 接地屏蔽电容器
US8963286B2 (en) 2011-05-09 2015-02-24 Marvell International Ltd. Finger metal oxide metal capacitor structures
US8970002B2 (en) 2011-05-09 2015-03-03 Marvell World Trade Ltd. Metal oxide metal capacitor structures
US8916919B2 (en) 2011-06-23 2014-12-23 International Business Machines Corporation Interdigitated vertical native capacitor
US9293521B2 (en) 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
US8860114B2 (en) * 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor
US20130320494A1 (en) * 2012-06-01 2013-12-05 Qualcomm Incorporated Metal finger capacitors with hybrid metal finger orientations in stack with unidirectional metal layers
US9177909B2 (en) 2013-08-14 2015-11-03 United Microelectronics Corp. Semiconductor capacitor
US9520358B2 (en) 2014-10-30 2016-12-13 Qualcomm Incorporated Via structure for optimizing signal porosity
US20160343796A1 (en) * 2015-05-22 2016-11-24 Mediatek Inc. Capacitor structure and method for forming the same
CN110970561B (zh) 2016-10-10 2024-06-28 华为技术有限公司 电容单元、集成电容和谐振单元
EP3549232A1 (en) * 2016-12-02 2019-10-09 Carver Scientific, Inc. Memory device and capacitive energy storage device
CN108172565B (zh) * 2017-12-27 2020-12-11 上海艾为电子技术股份有限公司 一种mom电容及集成电路
US10615113B2 (en) 2018-06-13 2020-04-07 Qualcomm Incorporated Rotated metal-oxide-metal (RTMOM) capacitor
US10658286B2 (en) * 2018-10-08 2020-05-19 Nuvoton Technology Corporation Metal-oxide-metal capacitor with embedded routing
TWI675478B (zh) 2018-10-30 2019-10-21 力晶積成電子製造股份有限公司 金屬-氧化物-金屬電容結構
EP3742482B1 (en) 2019-05-24 2023-02-22 Socionext Inc. Integrated-circuit devices and circuitry comprising the same
US10867904B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device
EP4231530A1 (en) * 2022-02-16 2023-08-23 Daegu Gyeongbuk Institute of Science and Technology Input impedance boosting apparatus robust against parasitic components

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110417A (zh) * 2006-07-20 2008-01-23 联华电子股份有限公司 电容器组的结构以及降低电容器之间的电容变异量的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH08107041A (ja) 1994-08-09 1996-04-23 Matsushita Electric Ind Co Ltd ３端子コンデンサー
US5978206A (en) * 1997-09-30 1999-11-02 Hewlett-Packard Company Stacked-fringe integrated circuit capacitors
ATE337606T1 (de) * 1999-04-09 2006-09-15 St Microelectronics Nv Schichtförmige kondensatorvorrichtung
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6822312B2 (en) * 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
TW548779B (en) 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
JP2007013211A (ja) 2003-01-16 2007-01-18 Nec Electronics Corp 半導体装置
TWI239631B (en) 2004-04-26 2005-09-11 United Microelectronics Corp Vertical integrated capacitor
US7022581B2 (en) * 2004-07-08 2006-04-04 Agere Systems Inc. Interdigitaded capacitors
US7154734B2 (en) * 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
US7485912B2 (en) * 2006-03-28 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible metal-oxide-metal capacitor design
US7518850B2 (en) * 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
EP2030235A1 (en) 2006-06-02 2009-03-04 Kenet, Inc. Improved metal-insulator-metal capacitors
US8014124B2 (en) * 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110417A (zh) * 2006-07-20 2008-01-23 联华电子股份有限公司 电容器组的结构以及降低电容器之间的电容变异量的方法

Also Published As

Publication number Publication date
CN101908563A (zh) 2010-12-08
CN101908563B (zh) 2012-05-02
US8503159B2 (en) 2013-08-06
TW201044553A (en) 2010-12-16
TWI388051B (zh) 2013-03-01
US20100309605A1 (en) 2010-12-09
US8014124B2 (en) 2011-09-06
US20110278699A1 (en) 2011-11-17
CN102543949A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102543949B (zh) 电容
TW548779B (en) Integrated capacitor and method of making same
TWI412112B (zh) 對稱金屬-絕緣層-金屬電容器之設計
CN106711120B (zh) 具有掩埋电源轨的半导体器件及其制造方法
US7274085B1 (en) Capacitor structure
US7161228B1 (en) Three-dimensional integrated capacitance structure
CN102403316A (zh) 单片微波集成电路
JP2004511899A (ja) 整合特性が機能強化された高効率キャパシタ構造
TWI241635B (en) Electronic component having an integrated passive electronic component and method for producing it
US20050161725A1 (en) Semiconductor component comprising an integrated latticed capacitance structure
US7557426B2 (en) Integrated capacitor structure
US20070217122A1 (en) Capacitor
EP2693478B1 (en) An integrated circuit based varactor
US10446898B2 (en) On-chip coplanar waveguide having a shielding layer comprising a capacitor formed by sets of interdigitated fingers
US7061746B2 (en) Semiconductor component with integrated capacitance structure having a plurality of metallization planes
KR101037009B1 (ko) 커패시터 구조
CN100454550C (zh) 电容结构
KR20000048663A (ko) 칩 형태의 패시브 네트워크
CN111900251B (zh) Mom电容器及半导体元件
DE102022202252B3 (de) Leistungshalbleitermodul mit zwei gegenüberliegenden Halbbrücken
CN111009514B (zh) 用于半导体装置的电容元件单元及其半导体装置
DE102017105351A1 (de) Leistungshalbleitermodul mit Leistungshalbleiterbauelementen und einem Kondensator
CN105097769A (zh) 一种三维集成电路的器件及其制备方法
CN116936564A (zh) 一种多电容堆叠结构及多电容堆叠方法
CN116314351A (zh) 一种适用于片上电源滤波的高密度电容及其实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant