DE102022202252B3 - Leistungshalbleitermodul mit zwei gegenüberliegenden Halbbrücken - Google Patents

Leistungshalbleitermodul mit zwei gegenüberliegenden Halbbrücken Download PDF

Info

Publication number
DE102022202252B3
DE102022202252B3 DE102022202252.1A DE102022202252A DE102022202252B3 DE 102022202252 B3 DE102022202252 B3 DE 102022202252B3 DE 102022202252 A DE102022202252 A DE 102022202252A DE 102022202252 B3 DE102022202252 B3 DE 102022202252B3
Authority
DE
Germany
Prior art keywords
conductive layer
outer conductive
region
semiconductor chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102022202252.1A
Other languages
English (en)
Inventor
Wei Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF Friedrichshafen AG
Original Assignee
ZF Friedrichshafen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZF Friedrichshafen AG filed Critical ZF Friedrichshafen AG
Priority to DE102022202252.1A priority Critical patent/DE102022202252B3/de
Priority to CN202310200690.4A priority patent/CN116705775A/zh
Priority to US18/177,933 priority patent/US20230282567A1/en
Application granted granted Critical
Publication of DE102022202252B3 publication Critical patent/DE102022202252B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Leistungshalbeitermodul (10) umfasst eine mehrschichtige Leiterplatte (18), die eine erste äußere leitende Schicht (20a), eine erste isolierende Schicht (22a), eine leitende Zwischenschicht (24), eine zweite Isolationsschicht (22b) und eine zweite äußere leitende Schicht (20b) umfasst, die in dieser Reihenfolge angeordnet sind; einen ersten Halbleiterchip (T1) und einen zweiten Halbleiterchip (T2), die an die erste äußere leitende Schicht (20a) gebondet sind; und einen dritten Halbleiterchip (T3) und einen vierten Halbleiterchip (T4), die an die zweite äußere leitende Schicht (20b) gebondet sind. Die erste äußere leitende Schicht (20a) ist zu einem DC+-Bereich (26), einem AC-Bereich (28) und einem DC--Bereich (830) strukturiert, die auf der ersten isolierenden Schicht (22a) voneinander getrennt sind und die den ersten Halbleiterchip (T1) und den zweiten Halbleiterchip (T2) zu einer Halbbrücke miteinander verbinden. Die zweite äußere leitende Schicht (20b) ist zu einem DC+-Bereich (26), einem AC-Bereich (28) und einem DC--Bereich (30) strukturiert, die auf der zweiten isolierenden Schicht (20b) voneinander getrennt sind und die den dritten Halbleiterchip (T3) und den vierten Halbleiterchip (T4) zu einer Halbbrücke miteinander verbinden. Der DC--Bereich (30) der ersten äußeren leitenden Schicht (20a) und der DC--Bereich (30) der zweiten äußeren leitenden Schicht (20b) sind mit der leitenden Zwischenschicht (24) verbunden. Ein DC+-Anschluss (DC+) ist mit dem DC+-Bereich (26) der ersten äußeren leitenden Schicht (20a) und mit dem DC+-Bereich (26) der zweiten äußeren leitenden Schicht (20b) verbunden, ein AC-Anschluss (AC) ist mit dem AC-Bereich (28) der ersten äußeren leitenden Schicht (20a) und mit dem AC-Bereich (28) der zweiten äußeren leitenden Schicht (20b) verbunden, und ein DC--Anschluss (DC-) ist mit der leitenden Zwischenschicht (24) verbunden.

Description

  • Die Erfindung betrifft ein Leistungshalbleitermodul.
  • In Kraftfahrzeuganwendungen mit elektrischen Antrieben, wie beispielsweise Elektroautos und Elektro-LKWs, werden Halbbrückenmodule zur Montage von Wechselrichtern verwendet, die den Wechselstrom, der für den Antrieb eines Elektromotors erforderlich ist, aus einem Gleichstrom, der von einer elektrischen Batterie bereitgestellt werden kann, erzeugen. Momentan umfassen solche Halbbrückenmodule Si-Halbleiter. Aufgrund ihrer höheren Betriebsspannungen und der möglichen höheren Schaltfrequenzen, die zu geringeren Verlusten und einer effizienteren Anwendung der Halbbrückenmodule führen können, kommt jedoch auch in Betracht, Halbleiter mit großer Bandlücke zu verwenden.
  • Solche Leistungshalbleitermodule, die auf Halbleitern mit großer Bandlücke basieren, können von neuen Moduldesigns profitieren, da höhere Schaltfrequenzen in der Regel zu einer anderen und/oder stärkeren elektromagnetischen Strahlung und Verlusten führen. Ferner kann ein Betrieb bei höheren Spannungen bessere lokale Kühlfähigkeiten erfordern.
  • Stand der Technik ist beispielsweise in den Druckschriften US 2017 / 0 064 808 A1 und US 2016 / 0 172 285 A1 offenbart.
  • Die US 2017 / 0 064 808 A1 offenbart ein elektronisches Leistungsmodul, das ein Gehäuse umfasst, das einen Stapel aufnimmt, der umfasst: ein erstes Substrat eines DBC (Direct Bonded Copper)-Typs oder dergleichen; einen Chip, der eine elektronische Komponente mit einem oder mehreren leitenden Anschlüssen integriert, die mechanisch und thermisch mit dem ersten Substrat gekoppelt sind; und ein zweites Substrat vom DBC-Typ oder dergleichen, das sich über das erste Substrat und über den Chip erstreckt und einen dem Chip zugewandten leitenden Pfad darstellt.
  • Die US 2016 / 0 172 285 A1 offenbart ein Leistungsmodul umfassend ein erstes Substrat, mindestens zwei Leistungselemente, mindestens eine erste leitende Struktur und mindestens einen Leiterrahmen.
  • Daher besteht eine Aufgabe der vorliegenden Erfindung darin, ein Leistungshalbleitermodul bereitzustellen, das die oben genannten Probleme verringert. Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausführungsformen werden in den abhängigen Ansprüchen angeführt.
  • Ein erster Aspekt der Erfindung betrifft ein Leistungshalbleitermodul. Ein Leistungshalbleitermodul ist eine Vorrichtung zum mechanischen und elektrischen Verbinden von Leistungshalbleiterchips. Hier und im Folgenden bezieht sich der Begriff „Leistungs-“ auf Vorrichtungen und Elemente, die zum Verarbeiten von Spannungen von mehr als 100 V und/oder mehr als 10 A eingerichtet sind.
  • Gemäß einer Ausführungsform der Erfindung umfasst das Leistungshalbeitermodul eine mehrschichtige Leiterplatte mit einer ersten äußeren leitenden Schicht, einer ersten isolierenden Schicht, einer leitenden Zwischenschicht, einer zweiten Isolationsschicht und einer zweiten äußeren leitenden Schicht, die in dieser Reihenfolge angeordnet sind. Die erste Isolationsschicht ist zwischen der ersten äußeren leitenden Schicht und der leitenden Zwischenschicht angeordnet. Die zweite Isolationsschicht ist zwischen der zweiten äußeren leitenden Schicht und der leitenden Zwischenschicht angeordnet. Die leitenden Schichten können aus Metall, wie beispielsweise Kupfer, hergestellt sein und/oder können Metallisierungsschichten sein. Die isolierenden Schichten können aus Kunststoff und/oder Keramik hergestellt sein.
  • Gemäß einer Ausführungsform der Erfindung umfasst das Leistungshalbeitermodul einen ersten Halbleiterchip und einen zweiten Halbleiterchip, die an die erste äußere leitende Schicht gebondet sind, und einen dritten Halbleiterchip und einen vierten Halbleiterchip, die an die zweite äußere leitende Schicht gebondet sind. Solche Halbleiterchips können ein Kunststoffgehäuse aufweisen, das ein aus einem Halbleitermaterial hergestelltes Die umschließt, welches die Funktionalität des Chips bereitstellt. Die Halbleiterchips können steuerbare Schalter, wie zum Beispiel Transistoren und/oder Thyristoren, umfassen. Insbesondere können die Halbleiterchips HEMTs umfassen. Jeder Halbleiterchip kann zwei Leitungselektroden, denen durch die Vorrichtung der Hauptstrom zugeführt werden soll (wie beispielsweise Drain- und Source-Elektroden oder Emitter- und Kollektor-Elektroden) und eine Steuerelektrode zum Schalten des Hauptstroms (wie beispielsweise eine Gate-Elektrode oder eine Basiselektrode) bereitstellen.
  • Hier und im Folgenden kann sich Bonden auf einen Prozess zum elektrischen und mechanischen Verbinden zweier metallischer Elemente beziehen, wie etwa Löten, Schweißen und Sintern.
  • Gemäß einer Ausführungsform der Erfindung ist die erste äußere leitende Schicht zu einem DC+-Bereich, einem AC-Bereich und einem DC--Bereich strukturiert, die auf der ersten isolierenden Schicht voneinander getrennt sind und die den ersten Halbleiterchip und den zweiten Halbleiterchip zu einer Halbbrücke miteinander verbinden. Des Weiteren ist die zweite äußere leitende Schicht zu einem DC+-Bereich, einem AC-Bereich und einem DC--Bereich strukturiert, die auf der zweiten isolierenden Schicht voneinander getrennt sind und die den dritten Halbleiterchip und den vierten Halbleiterchip zu einer Halbbrücke miteinander verbinden. „Getrennt voneinander auf der elektrisch isolierenden Schicht“ kann bedeuten, dass die entsprechenden Komponenten elektrisch voneinander isoliert sind, wenn der jeweilige Schalterchip nicht vorhanden ist, d. h. an sie gebondet ist. Eine Halbbrücke ist eine Schaltung, in der die entsprechenden zwei Halbleiterchips, die jeweils einen Halbleiterschalter umfassen, in Reihe geschaltet sind.
  • Es kann auch der Fall sein, dass die erste äußere leitende Schicht und/oder die zweite äußere leitende Schicht einen Steuerelektrodenbereich umfasst/umfassen, der von den anderen Bereichen getrennt ist. Steuerelektroden der Halbleiterchips können an die Steuerelektrodenbereiche gebondet sein. Die Leitungselektroden und wahlweise die Steuerelektrode eines Halbleiterchips sind auf der gleichen Seite des Halbleiterchips vorgesehen.
  • Gemäß einer Ausführungsform der Erfindung sind der DC--Bereich der ersten äußeren leitenden Schicht und der DC--Bereich der zweiten äußeren leitenden Schicht mit der leitenden Zwischenschicht verbunden. Ein DC+-Anschluss ist mit dem DC+-Bereich der ersten äußeren leitenden Schicht und mit dem DC+-Bereich der zweiten äußeren leitenden Schicht verbunden. Ein AC-Anschluss ist mit dem AC-Bereich der ersten äußeren leitenden Schicht und mit dem AC-Bereich der zweiten äußeren leitenden Schicht verbunden. Ein DC--Anschluss ist mit der leitenden Zwischenschicht verbunden. Die Anschlüsse können Teile des Leistungshalbeitermoduls sein, wo das Leistungshalbeitermodul mit den weiteren Vorrichtungen elektrisch verbunden ist.
  • Die Anschlüsse sind so verbunden, dass die beiden durch die Halbleiterchips gebildeten Halbbrücken bezüglich DC+, DC- und AC parallel geschaltet sind. Solche Halbbrücken können zum Erzeugen der Phase eines Wechselstroms aus einem Gleichstrom verwendet werden. Das Leistungshalbeitermodul kann auch als ein Halbbrückenmodul angesehen werden.
  • Da die DC--Bereiche mit der Zwischenschicht verbunden sind, die den Strom durch die DC--Seite des Leistungshalbeitermoduls zwischen den Halbleiterchips und ihrer elektrischen Verbindung miteinander leitet, weist das Leistungshalbeitermodul eine geringe Induktivität der Stromleiterschleife auf. Dies führt zu einer geringeren Streuinduktivität der durch das Leistungshalbleitermodul zusammen mit weiteren elektrischen Komponenten, mit denen das Leistungshalbleitermodul verbunden ist, gebildeten Stromleiterschleifen. Dies kann günstig sein, wenn die Leistungshalbleiterchips mit höheren Frequenzen als gewöhnliche Vorrichtungen geschaltet sind, was bei auf einem Material mit großer Bandlücke basierenden Chips der Fall sein kann.
  • Aufgrund der Halbbrücken auf jeder Seite der mehrschichtigen Leiterplatte stellt das Leistungshalbeitermodul eine hohe Leistungsdichte bereit. Die Anordnung der Komponenten des Leistungshalbeitermoduls führt zu einem kompakten Design. Der durch das Leistungshalbleitermodul eingenommene in der Regel im Wesentlichen quaderförmige Raum kann so ausgeführt sein, dass er mehr wie ein Würfel als ein flacher Kasten ist. Dies kann zu mehr Freiheit für das Montieren des Halbleitermoduls zu einem Wechselrichter führen.
  • Gemäß einer Ausführungsform der Erfindung sind der DC+-Anschluss und der DC--Anschluss auf der gleichen (kleinen) Seite des Leistungshalbleitermoduls angeordnet. Die Schichten der mehrschichtigen Leiterplatte erstrecken sich im Wesentlichen parallel zu einer Ebene. Auch die Seiten der mehrschichtigen Leiterplatte, an die die Halbleiterchips gebondet sind, erstrecken sich in dieser Ebene. Die kleinen Seiten der mehrschichtigen Leiterplatte befinden sich an einer Grenze der mehrschichtigen Leiterplatte, die eine im Wesentlichen rechteckige Form aufweisen kann. Der DC+-Anschluss und der DC--Anschluss können an der gleichen kleinen Seite angeordnet sein. Dies kann die Größe der Stromleiterschleifen reduzieren.
  • Gemäß einer Ausführungsform der Erfindung sind der DC—Bereich der ersten äußeren leitenden Schicht und der DC--Bereich der zweiten äußeren leitenden Schicht an einer gegenüberliegenden (kleinen) Seite des Leistungshalbleitermoduls gegenüber der (kleinen) Seite, auf der der DC+-Anschluss und der DC--Anschluss angeordnet sind, mit der leitenden Zwischenschicht verbunden. Auf solch eine Weise fließt der Strom durch den DC--Anschluss durch die Zwischenschicht antiparallel zu dem Strom durch die erste und zweite äußere leitende Schicht.
  • Gemäß einer Ausführungsform der Erfindung ist der AC-Anschluss an einer (kleinen) Seite des Leistungshalbeitermoduls angeordnet, die orthogonal zu der (kleinen) Seite, auf der der DC+-Anschluss und der DC--Anschluss angeordnet sind, und/oder zu der (kleinen) Seite, auf der die DC--Bereiche mit der Zwischenschicht verbunden sind, verläuft.
  • Gemäß einer Ausführungsform der Erfindung sind der erste Halbleiterchip und der dritte Halbleiterchip bezüglich der mehrschichtigen Leiterplatte gegenüber einander angeordnet. Analog dazu sind der zweite Halbleiterchip und der vierte Halbleiterchip bezüglich der mehrschichtigen Leiterplatte gegenüber einander angeordnet. Mit Blickrichtung auf die Ebene der mehrschichtigen Leiterplatte können sich der erste (oder zweite) Halbleiterchip und der dritte (oder vierte) Halbleiterchip im Wesentlichen vollständig überlappen.
  • Gemäß einer Ausführungsform der Erfindung sind der DC+-Bereich der ersten äußeren leitenden Schicht und der DC+-Bereich der zweiten äußeren leitenden Schicht bezüglich der mehrschichtigen Leiterplatte gegenüber einander angeordnet. Analog dazu sind die erste äußere leitende Schicht und der AC-Bereich der zweiten äußeren leitenden Schicht bezüglich der mehrschichtigen Leiterplatte gegenüber einander angeordnet. Analog dazu sind der DC--Bereich der ersten äußeren leitenden Schicht und der DC--Bereich der zweiten äußeren leitenden Schicht bezüglich der mehrschichtigen Leiterplatte gegenüber einander angeordnet. Mit einer Blickrichtung auf die Ebene der mehrschichtigen Leiterplatte können sich die DC+-Bereiche, AC-Bereiche und/oder DC--Bereiche im Wesentlichen vollständig überlappen.
  • Gemäß einer Ausführungsform der Erfindung überlappt mit einer Blickrichtung auf das Leistungshalbeitermodul die leitende Zwischenschicht mindestens 80% des DC+-Bereichs, des AC-Bereichs und des DC--Bereichs der ersten äußeren leitenden Schicht und/oder der zweiten äußeren leitenden Schicht. Es kann auch der Fall sein, dass die leitende Zwischenschicht den DC+-Bereich, den AC-Bereich und den DC--Bereich der ersten äußeren leitenden Schicht und/oder der zweiten äußeren leitenden Schicht vollständig überlappt.
  • Gemäß einer Ausführungsform der Erfindung sind der erste Halbleiterchip und der zweite Halbleiterchip in einer Reihe entlang dem DC+-Bereich, dem AC-Bereich und dem DC--Bereich der ersten äußeren leitenden Schicht angeordnet. Analog dazu sind der dritte Halbleiterchip und der vierte Halbleiterchip in einer Reihe entlang dem DC+-Bereich, dem AC-Bereich und dem DC--Bereich der zweiten äußeren leitenden Schicht angeordnet.
  • Gemäß einer Ausführungsform der Erfindung sind Gate-Treiberkomponenten auf der ersten äußeren leitenden Schicht und/oder der zweiten äußeren leitenden Schicht angeordnet und/oder daran gebondet. Diesen Gate-Treiberkomponenten können Gate-Signale für die obere und/oder untere Hälfte der durch das Leistungshalbeitermodul gebildeten Halbbrücke zugeführt werden. Die Gate-Treiberkomponenten, die eine integrierte Schaltung und/oder passive Bauelemente, wie beispielsweise Widerstände, Kondensatoren usw., umfassen können, wandeln das Gate-Signal in Signale um, die den Steuerelektroden der Halbleiterchips zugeführt werden.
  • Gemäß einer Ausführungsform der Erfindung sind die Gate-Treiberkomponenten gegenüber einem AC-Anschluss angeordnet, der mit dem AC-Bereich der ersten äußeren leitenden Schicht und mit dem AC-Bereich der zweiten äußeren leitenden Schicht verbunden ist. Die Gate-Treiberkomponenten können neben den durch die Halbleiterchips gebildeten Reihen angeordnet sein.
  • Gemäß einer Ausführungsform der Erfindung ist ein erstes Kühlelement an eine Rückseite des ersten Halbleiterchips und des zweiten Halbleiterchips gegenüber der mehrschichtigen Leiterplatte gebondet. Analog dazu ist ein zweites Kühlelement an eine Rückseite des dritten Halbleiterchips und des vierten Halbleiterchips gegenüber der mehrschichtigen Leiterplatte gebondet. Da Paare von zwei Leistungshalbleiterchips auf gegenüberliegenden Seiten des Leistungshalbeitermoduls angeordnet sind, sind sie insgesamt für Kühlelemente besser erreichbar.
  • Die Rückseite eines Halbleiterchips kann sich gegenüber einer Leistungselektrode mit den Leitungselektroden des Halbleiterchips befinden. Wie bereits erwähnt wurde, kann der Halbleiterchip alle seine Elektroden auf einer ersten Seite, d. h. der Leistungselektrodenseite, aufweisen. Die zweite Seite oder Rückseite kann mit dem jeweiligen Kühlelement gekühlt werden. Solche Kühlelemente können Kühler aufweisen und/oder können wassergekühlt und/oder luftgekühlt sein.
  • Gemäß einer Ausführungsform der Erfindung ist jedes von dem ersten Kühlelement und dem zweiten Kühlelement aus einem weiteren Substrat hergestellt, das zwei elektrisch leitende Schichten und eine elektrisch isolierende Schicht dazwischen umfasst. Das weitere Substrat kann aus den gleichen Materialien wie die mehrschichtige Leiterplatte hergestellt sein, wie oben beschrieben. Das weitere Substrat kann ein DBC-Substrat (DBC - direct bonded copper), ein IMS-Substrat (IMS - insulated metal substrate) oder eine PCB (printed circuit board) sein.
  • Gemäß einer Ausführungsform der Erfindung sind zwischen der mehrschichtigen Leiterplatte und dem ersten Kühlelement und dem zweiten Kühlelement Abstandshalter angeordnet. Die Abstandshalter können zum mechanischen Abstützen des ersten Kühlelements und des zweiten Kühlelements auf der mehrschichtigen Leiterplatte verwendet werden. Die Abstandshalter können auch zum thermischen Verbinden des ersten Kühlelements und des zweiten Kühlelements auf der mehrschichtigen Leiterplatte verwendet werden. Solche Abstandshalter können aus einem elektrisch isolierenden Material und/oder wärmeleitenden Material hergestellt sein. Die Abstandshalter können zum direkten Kühlen des DC+-Bereichs, des AC-Bereichs und/oder der DC--Bereiche, die auf der mehrschichtigen Leiterplatte vorgesehen sind, verwendet werden. Auf solch eine Weise kann vermieden werden, dass diese Bereiche, die direkt mit der Leistungselektrodenseite der Halbleiterchips verbunden sind, zu heiß werden.
  • Gemäß einer Ausführungsform der Erfindung basieren der erste Halbleiterchip, der zweite Halbleiterchip, der dritte Halbleiterchip und der vierte Halbleiterchip auf einem Halbleiter mit großer Bandlücke, zum Beispiel GaN (Galliumnitrid) oder SiC (Siliciumcarbid). Das Die jedes Halbleiterchips kann aus einem Material mit großer Bandlücke hergestellt sein. Solche Halbleiterchips gestatten höhere Schaltfrequenzen und/oder höhere Betriebsspannungen.
  • Diese und weitere Aspekte der Erfindung werden mit Bezug auf die nachfolgend beschriebenen Ausführungsformen ersichtlich und erläutert. Nachfolgend werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die angehängten Figuren detaillierter beschrieben.
    • 1 zeigt ein Schaltschema eines Leistungshalbleitermoduls gemäß einer Ausführungsform der Erfindung.
    • 2 zeigt eine schematische Querschnittsansicht eines Leistungshalbleitermoduls gemäß einer Ausführungsform der Erfindung.
    • 3 zeigt eine schematische Draufsicht auf ein Leistungshalbleitermodul gemäß einer Ausführungsform der Erfindung.
  • Die in den Zeichnungen verwendeten Bezugszeichen und ihre Bedeutungen sind in zusammenfassender Form in der nachfolgenden Bezugszeichenliste aufgeführt. Grundsätzlich sind in den Figuren identische Teile mit gleichen Bezugszeichen versehen.
  • 1 zeigt ein Schaltschema eines Leistungshalbleitermoduls 10, das aus vier Leistungshalbleiterchips T1, T2, T3 und T4 gebildet ist, die GaN- oder SiC-Transistoren sein können. Solche Halbleiterchips T1, T2, T3, T4 mit großer Bandlücke bieten die Möglichkeit eines Betriebs des Leistungshalbeitermoduls 10 mit höheren Spannungen und/oder höheren Schaltfrequenzen.
  • Die Halbleiterchips T1, T2 sind in Reihe geschaltet, um eine erste Halbbrücke zu bilden, und die Halbleiterchips T3, T4 sind in Reihe geschaltet, um eine zweite Halbbrücke zu bilden. Die beiden Halbbrücken sind an einem DC+-Anschluss, einem DC--Anschluss und einem AC-Anschluss in Reihe geschaltet. Jeder der Leistungshalbleiterchips T1, T2, T3, T4 weist zwei Leitungselektroden 12 und eine Steuerelektrode 14 auf. Die Reihenschaltung der Leistungshalbleiterchips T1, T2, T3, T4 erfolgt über die Leistungselektroden 12.
  • 1 zeigt ferner Streu- und/oder parasitäre Induktivitäten 16a, 16b, 16c, die mit einem solchen Design wie in 2 gezeigt reduziert werden können.
  • 2 zeigt ein Leistungshalbleitermodul 10 mit einem Schaltschema wie in 1 gezeigt. Gleiche Teile in 1 und 2 werden mit den gleichen Bezugszahlen gezeigt.
  • Das Leistungshalbeitermodul 10 umfasst eine mehrschichtige Leiterplatte 18, die in dieser Reihenfolge aus einer ersten äußeren leitenden Schicht 20a, einer ersten isolierenden Schicht 22a, einer leitenden Zwischenschicht 24, einer zweiten isolierenden Schicht 22b und einer zweiten äußeren leitenden Schicht 20b gebildet ist. Die mehrschichtige Leiterplatte 18 kann durch eine gedruckte Leiterplatte oder ein DBC-Substrat (DBC - direct bonded copper) bereitgestellt sein. Die leitenden Schichten 20a, 20b, 24 können Metallisierungsschichten, wie beispielsweise Kupferschichten, sein. Die isolierenden Schichten 22a, 22b können aus Kunststoff oder Keramik hergestellt sein. Es kann auch der Fall sein, dass die mehrschichtige Leiterplatte 18 mehr als fünf Schichten umfasst.
  • Die mehrschichtige Leiterplatte 18 definiert eine Ebene, zu der alle der Schichten der mehrschichtigen Leiterplatte 18 und auch der Schichten der Kühlelemente, die nachfolgend erwähnt werden, parallel verlaufen. Diese Ebene kann als eine Haupterstreckungsebene des Leistungshalbeitermodul 10 angesehen werden.
  • Die erste äußere leitende Schicht 20a und die zweite äußere leitende Schicht 20b sind dazu strukturiert, einen DC+-Bereich 26, einen AC-Bereich 28 und einen DC--Bereich 30 bereitzustellen, die auf der jeweiligen isolierenden Schicht 22a, 22b voneinander getrennt sind. Die Bereiche 26, 28, 30 können als Leiterpfade und/oder - bahnen angesehen werden, die einen Teil der elektrischen Schaltungsanordnung des Leistungshalbleitermoduls 10, wie in 1 gezeigt, bereitstellt.
  • Der Halbleiterchip T1 ist mit einer Elektrodenseite an den DC+-Bereich 26 und den AC-Bereich 28 der leitenden Schicht 20a gebondet, insbesondere so, dass eine Leistungselektrode 12 an den DC+-Bereich 26 gebondet ist und dass die andere Leitungselektrode 12 an den AC-Bereich 28 gebondet ist. Der Halbleiterchip T2 ist mit einer Elektrodenseite an den AC-Bereich 28 und den DC--Bereich 30 der leitenden Schicht 20a gebondet, insbesondere so, dass eine Leistungselektrode 12 an den AC-Bereich 28 gebondet ist und dass die andere Leitungselektrode 12 an den DC--Bereich 30 gebondet ist.
  • Der Halbleiterchip T3 ist mit einer Elektrodenseite an den DC+-Bereich 26 und den AC-Bereich 28 der leitenden Schicht 20b gebondet, insbesondere so, dass eine Leistungselektrode 12 an den DC+-Bereich 26 gebondet ist und dass die andere Leistungselektrode 12 an den AC-Bereich 28 gebondet ist. Der Halbleiterchip T4 ist mit einer Elektrodenseite an den AC-Bereich 28 und den DC--Bereich 30 der leitenden Schicht 20b gebondet, insbesondere so, dass eine Leistungselektrode 12 an den AC-Bereich 28 gebondet ist und dass die andere Leitungselektrode 12 an den DC--Bereich 30 gebondet ist. Wie oben erwähnt wurde, können solche Leistungselektroden 12 eine Drain-, eine Source-, eine Emitter- und eine Kollektor-Elektrode umfassen.
  • Jeder der Halbleiterchips T1, T2, T3, T4 weist einen im Wesentlichen quaderförmigen Körper mit einer Höhe auf, die wesentlich (wie zum Beispiel um mindestens das 5-Fache) kleiner als eine Breite und eine Länge ist. Die quaderförmigen Körper können parallel zu der durch die mehrschichtige Leiterplatte 18 definierten Ebene ausgerichtet sein. Auf einer Seite, die als die Vorderseite angesehen werden kann, sind die Leistungselektroden 12 angeordnet. Die gegenüberliegende Seite kann als die Rückseite des jeweiligen Halbleiterchips T1, T2, T3, T4 angesehen werden.
  • Der erste Halbleiterchip T1 und der zweite Halbleiterchip T2 sind in einer Reihe entlang dem DC+-Bereich 26, dem AC-Bereich 28 und dem DC--Bereich 30 der ersten äußeren leitenden Schicht 20a angeordnet. Der dritte Halbleiterchip T3 und der vierte Halbleiterchip T4 sind in einer Reihe entlang dem DC+-Bereich 26, dem AC-Bereich 28 und dem DC--Bereich 30 der zweiten äußeren leitenden Schicht 20b angeordnet. Die Halbleiterchips T1 und T2 sind über die Bereiche 26, 28, 30 zu einer ersten Halbbrücke elektrisch verbunden, und die Halbleiterchips T3 und T4 sind über die Bereiche 26, 28, 30 zu einer zweiten Halbbrücke elektrisch verbunden.
  • Der DC--Bereich 30 der ersten äußeren leitenden Schicht 20a und der DC--Bereich 30 der zweiten äußeren leitenden Schicht 20b sind auf einer kleinen Seite 32 der mehrschichtigen Leiterplatte 18 mit der leitenden Zwischenschicht 24 verbunden. Dies kann mit Vias durch die Isolationsschichten 22a, 22b und/oder mit einer leitenden Platte, die an die kleine Seite 32 und/oder an die DC--Bereiche 30 gebondet ist, erfolgen.
  • Kleine Seiten der mehrschichtigen Leiterplatte 18 können als die Seiten der mehrschichtigen Leiterplatte 18 definiert sein, die im Wesentlichen orthogonal zu der durch die mehrschichtige Leiterplatte 18 definierten Ebene verlaufen. Es gibt weitere kleine Seiten 34, 36, 38, die aus der Perspektive in 2 links, vor und hinter der mehrschichtigen Leiterplatte 18 sind.
  • Der erste Halbleiterchip T1 und der dritte Halbleiterchip T3 sind bezüglich der mehrschichtigen Leiterplatte 18 gegenüber einander angeordnet. Des Weiteren sind der zweite Halbleiterchip T2 und der vierte Halbleiterchip T4 bezüglich der mehrschichtigen Leiterplatte 18 gegenüber einander angeordnet. Bezüglich einer Blickrichtung auf die mehrschichtige Leiterplatte 18 und/oder auf die durch die mehrschichtige Leiterplatte 18 definierte Ebene überlappen sich die Chips T1 und T2 sowie die Chips T3 und T4 im Wesentlichen.
  • Das gleiche gilt für die Bereiche 26, 28, 30. Der DC+-Bereich 26 der ersten äußeren leitenden Schicht 20a und der DC+-Bereich 26 der zweiten äußeren leitenden Schicht 20b sind bezüglich der mehrschichtigen Leiterplatte 18 gegenüber einander angeordnet. Der AC-Bereich 28 der ersten äußeren leitenden Schicht 20a und der AC-Bereich 28 der zweiten äußeren leitenden Schicht 20b sind bezüglich der mehrschichtigen Leiterplatte 18 gegenüber einander angeordnet. Der DC--Bereich 30 der ersten äußeren leitenden Schicht 20a und der DC--Bereich 30 der zweiten äußeren leitenden Schicht 20b sind bezüglich der mehrschichtigen Leiterplatte 18 gegenüber einander angeordnet. Bezüglich einer Blickrichtung auf die mehrschichtige Leiterplatte 18 und/oder auf die durch die mehrschichtige Leiterplatte 18 definierte Ebene überlappen sich die gegenüberliegenden Bereiche 26, 28, 30 im Wesentlichen.
  • Mit Blickrichtung auf die mehrschichtige Leiterplatte 18 und/oder auf die durch die mehrschichtige Leiterplatte 18 definierte Ebene überlappt die leitende Zwischenschicht nahezu vollständig den DC+-Bereich 26, den AC-Bereich 28 und den DC--Bereich 30 der ersten äußeren leitenden Schicht 20a und/oder der zweiten äußeren leitenden Schicht 20b.
  • Das Halbleitermodul 10 umfasst ferner Kühlelemente 40a, 40b, die bezüglich der mehrschichtigen Leiterplatte 18 gegenüber einander angeordnet sind. Das erste Kühlelement 40a ist an Rückseiten der Halbleiterchips T1 und T2 gebondet oder auf andere Weise daran befestigt. Das zweite Kühlelement 40b ist an Rückseiten der Halbleiterchips T3 und T4 gebondet oder auf andere Weise daran befestigt.
  • Die Kühlelemente 40a, 40b können eine beliebige Art von Kühlelement sein und/oder können auf Luft- und Wasserkühlung basieren. Es kann auch aktive und passive Kühlung möglich sein. Wie in 2 gezeigt ist, kann jedes der Kühlelemente 40a, 40b aus einem Substrat hergestellt sein, das zwei (elektrisch) leitende Schichten 42a, 42b und eine (elektrisch) isolierende Schicht 44 dazwischen umfasst. Die leitende Schicht 42b kann mit Kühlrippen versehen sein.
  • Zum Erhöhen der mechanischen Stabilität und Verbessern der Kühlleistung des Leistungshalbleitermoduls 10 sind Abstandshalter 46, 48 vorgesehen, die zwischen der mehrschichtigen Leiterplatte 18 und den Kühlelementen 40a, 40b angeordnet sind. Jeder der Abstandshalter 46, 48 kann ein Stift oder ein Stab sein, der mit der mehrschichtigen Leiterplatte 18 und mit einem der Kühlelemente 40a, 40b in Kontakt ist. Die Abstandshalter 46, 48 können aus einem elektrisch isolierenden Material mit guten Wärmeleiteigenschaften hergestellt sein. Zum Beispiel kann der Wärmeleitkoeffizient der Abstandshalter 46, 48 größer als der der Halbleiterchips T1, T2, T3, T4 sein.
  • Als ein Beispiel sind die Abstandshalter 46 direkt an der isolierenden Schicht 44 der Kühlelemente 40a, 40b befestigt und sind an die DC+-Bereiche 26 gebondet oder auf andere Weise daran befestigt. Auf solch eine Weise können die DC+-Bereiche 26 und der DC+-Anschluss und/oder eine daran befestigte Sammelschiene effizient gekühlt werden.
  • Als ein weiteres Beispiel sind die Abstandshalter 48 an die äußeren leitenden Schichten 20a, 20b der mehrschichtigen Leiterplatte 18 und an die elektrisch leitende Schicht 42a, der Kühlelemente 40a, 40b gebondet oder auf andere Weise daran befestigt.
  • 3 zeigt eine Querschnittsansicht des Leistungshalbeitermoduls 10 in einer Blickrichtung auf die mehrschichtige Leiterplatte 18. Es ist zu sehen, dass ein DC--Anschluss vorgesehen ist, der mit der leitenden Zwischenschicht 24 verbunden ist (siehe auch 2). Der DC--Anschluss kann als ein Teil der leitenden Zwischenschicht 24 vorgesehen sein, wobei dieser Teil von der mehrschichtigen Leiterplatte 18 vorragt. Es ist auch möglich, dass der DC--Anschluss eine leitende Platte oder ein leitender Stift ist, die bzw. der an die leitende Zwischenschicht 24 gebondet ist. Der DC--Anschluss ist an einer kleinen Seite 34 vorgesehen, die sich gegenüber der kleinen Seite 32 befindet.
  • Ein DC+-Anschluss ist mit dem DC+-Bereich 26 der ersten äußeren leitenden Schicht 20a und mit dem DC+-Bereich 26 der zweiten äußeren leitenden Schicht 20b verbunden. Der DC+-Anschluss kann als ein Teil der leitenden Schichten 20a, 20b vorgesehen sein, wobei dieser Teil von der mehrschichtigen Leiterplatte 18 vorragt. Es ist auch möglich, dass der DC+-Anschluss eine leitende Platte oder ein leitender Stift ist, die bzw. der an die leitenden Schichten 20a, 20b gebondet ist. Der DC+-Anschluss ist an der kleinen Seite 34 vorgesehen.
  • Der DC+-Anschluss und der DC--Anschluss sind an der gleichen Seite 34 des Leistungshalbleitermoduls 10 angeordnet.
  • Ein AC-Anschluss ist mit den AC-Bereichen 28 der ersten äußeren leitenden Schicht 20a und der zweiten äußeren leitenden Schicht 20b verbunden. Beide AC-Bereiche 28 sind zum Beispiel an einer Stelle, an der keine Zwischenschicht 24 vorhanden ist, mit Vias durch die Isolationsschichten 22a, 22b miteinander verbunden. Es kann auch der Fall sein, dass die AC-Bereiche 28 mit einer Platte oder einem Stift, die bzw. der an eine kleine Seite 36 der mehrschichtigen Leiterplatte 18 gebondet ist, verbunden sind.
  • Der AC-Anschluss ist an der kleinen Seite 36 der mehrschichtigen Leiterplatte 18, die orthogonal zu der Seite verläuft, auf der der DC+-Anschluss und der DC--Anschluss angeordnet sind, angeordnet.
  • Aufgrund des in 2 gezeigten Designs mit dem DC--Anschluss zwischen und nahe den DC+-Bereichen 26 und den DC--Bereichen 30 können die Streuinduktivitäten 16a für die Stromschleifen reduziert werden. Ferner werden auf diese Weise die Streuinduktivitäten 16c für die AC-Seite reduziert.
  • Des Weiteren führt das symmetrische Layout für die parallel angeordneten Leistungshalbleiterchips T1, T2, T3 und T4 zu einem guten Stromausgleich. Die Stromschleifeninduktivität für die Leistungshalbleiterchips T1, T3 ist nahezu die gleiche wie für die Leistungshalbleiterchips T2, T4.
  • 3 zeigt ferner Gate-Treiberkomponenten 50, die auf der ersten äußeren leitenden Schicht 20a angeordnet und/oder daran gebondet sind. Solche Gate-Treiberkomponenten 50 können auch auf der zweiten äußeren leitenden Schicht 20b angeordnet und/oder daran gebondet sein. Die Gate-Treiberkomponenten 50 können eine integrierte Schaltung und/oder passive Bauelemente, wie beispielsweise Widerstände, Kondensatoren usw., umfassen.
  • Die Gate-Treiberkomponenten 50 befinden sich gegenüber dem AC-Anschluss an der kleinen Seite 38.
  • Da die Gate-Treiberkomponenten 50 nahe den Leistungshalbleiterchips T1, T2, T3 und T4 angeordnet sind, werden die Streuinduktivitäten 16b für die Gate-Treiberschaltung und ihre Verbindungen mit den Steuerelektroden 14 reduziert. Obgleich die Erfindung in den Zeichnungen und in der vorhergehenden Beschreibung ausführlich dargestellt und beschrieben worden ist, sind solch eine Darstellung und Beschreibung als veranschaulichend oder beispielhaft und nicht als einschränkend zu betrachten. In den Ansprüchen schließt das Wort „umfassen/umfassend“ keine anderen Elemente oder Schritte aus, und der unbestimmte Artikel „ein/eine/einer“ schließt keinen Plural aus. Ein einziger Prozessor oder eine einzige Steuerung oder eine einzige andere Einheit können die Funktionen mehrerer in den Ansprüchen angeführter Elemente erfüllen.
  • Bezugszeichenliste
    • 10
    Leistungshalbleitermodul
    T1
    erster Halbleiterchip
    T2
    zweiter Halbleiterchip
    T3
    dritter Halbleiterchip
    T4
    vierter Halbleiterchip
    DC+
    DC+-Anschluss
    DC-
    DC--Anschluss
    AC
    AC-Anschluss
    12
    Leistungselektrode
    14
    Steuerelektrode
    16a
    Streuinduktivität
    16b
    Streuinduktivität
    16c
    Streuinduktivität
    18
    mehrschichtige Leiterplatte
    20a
    erste äußere leitende Schicht
    20b
    zweite äußere leitende Schicht
    22a
    erste isolierende Schicht
    22b
    zweite isolierende Schicht
    24
    leitende Zwischenschicht
    26
    DC+-Bereich
    28
    AC-Bereich
    30
    DC--Bereich
    32
    erste kleine Seite
    34
    zweite kleine Seite
    36
    dritte kleine Seite
    38
    vierte kleine Seite
    40a
    erstes Kühlelement
    40b
    zweites Kühlelement
    42a
    erste leitende Schicht
    42b
    zweite leitende Schicht
    44
    isolierende Schicht
    46
    Abstandshalter
    48
    Abstandshalter
    50
    Gate-Treiberkomponente

Claims (13)

  1. Leistungshalbleitermodul (10), umfassend: eine mehrschichtige Leiterplatte (18), die eine erste äußere leitende Schicht (20a), eine erste isolierende Schicht (22a), eine leitende Zwischenschicht (24), eine zweite Isolationsschicht (22b) und eine zweite äußere leitende Schicht (20b) umfasst, die in dieser Reihenfolge angeordnet sind; einen ersten Halbleiterchip (T1) und einen zweiten Halbleiterchip (T2), die an die erste äußere leitende Schicht (20a) gebondet sind; einen dritten Halbleiterchip (T3) und einen vierten Halbleiterchip (T4), die an die zweite äußere leitende Schicht (20b) gebondet sind; wobei die erste äußere leitende Schicht (20a) zu einem DC+-Bereich (26), einem AC-Bereich (28) und einem DC--Bereich (30) strukturiert ist, die auf der ersten isolierenden Schicht (20a) voneinander getrennt sind und die den ersten Halbleiterchip (T1) und den zweiten Halbleiterchip (T2) zu einer Halbbrücke miteinander verbinden; wobei die zweite äußere leitende Schicht (20b) zu einem DC+-Bereich (26), einem AC-Bereich (28) und einem DC--Bereich (30) strukturiert ist, die auf der zweiten isolierenden Schicht (20b) voneinander getrennt sind und die den dritten Halbleiterchip (T3) und den vierten Halbleiterchip (T4) zu einer Halbbrücke miteinander verbinden; wobei der DC--Bereich (30) der ersten äußeren leitenden Schicht (20a) und der DC--Bereich (30) der zweiten äußeren leitenden Schicht (20b) mit der leitenden Zwischenschicht (24) verbunden sind; wobei ein DC+-Anschluss (DC+) mit dem DC+-Bereich (26) der ersten äußeren leitenden Schicht (20a) und mit dem DC+-Bereich (26) der zweiten äußeren leitenden Schicht (20b) verbunden ist; wobei ein AC-Anschluss (AC) mit dem AC-Bereich (28) der ersten äußeren leitenden Schicht (20a) und mit dem AC-Bereich (28) der zweiten äußeren leitenden Schicht (20b) verbunden ist; wobei ein DC--Anschluss (DC-) mit der leitenden Zwischenschicht (24) verbunden ist.
  2. Leistungshalbleitermodul (10) nach Anspruch 1, wobei der DC+-Anschluss (DC+) und der DC--Anschluss (DC-) an der gleichen Seite des Leistungshalbleitermoduls (10) angeordnet sind.
  3. Leistungshalbleitermodul (10) nach Anspruch 2, wobei der DC--Bereich (30) der ersten äußeren leitenden Schicht (20a) und der DC--Bereich (30) der zweiten äußeren leitenden Schicht (20b) an einer gegenüberliegenden Seite des Leistungshalbleitermoduls (10) gegenüber der Seite, auf der der DC+-Anschluss (DC+) und der DC--Anschluss (DC-) angeordnet sind, mit der leitenden Zwischenschicht (24) verbunden sind.
  4. Leistungshalbleitermodul (10) nach Anspruch 2 oder 3, wobei der AC-Anschluss (AC) an einer Seite des Leistungshalbleitermoduls (10), die orthogonal zu der Seite verläuft, auf der der DC+-Anschluss (DC+) und der DC--Anschluss (DC-) angeordnet sind, angeordnet ist.
  5. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (T1) und der dritte Halbleiterchip (T3) bezüglich der mehrschichtigen Leiterplatte (18) gegenüber einander angeordnet sind; wobei der zweite Halbleiterchip (T2) und der vierte Halbleiterchip (T4) bezüglich der mehrschichtigen Leiterplatte (18) gegenüber einander angeordnet sind.
  6. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei der DC+-Bereich (26) der ersten äußeren leitenden Schicht (20a) und der DC+-Bereich (26) der zweiten äußeren leitenden Schicht (20b) bezüglich der mehrschichtigen Leiterplatte (18) gegenüber einander angeordnet sind; wobei der AC-Bereich (28) der ersten äußeren leitenden Schicht (20a) und der AC-Bereich (28) der zweiten äußeren leitenden Schicht (20b) bezüglich der mehrschichtigen Leiterplatte (18) gegenüber einander angeordnet sind; wobei der DC--Bereich (30) der ersten äußeren leitenden Schicht (20a) und der DC--Bereich (30) der zweiten äußeren leitenden Schicht (20b) bezüglich der mehrschichtigen Leiterplatte (18) gegenüber einander angeordnet sind.
  7. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei mit Blickrichtung auf das Leistungshalbeitermodul (10) die leitende Zwischenschicht mindestens 80% des DC+-Bereichs (26), des AC-Bereichs (28) und des DC--Bereichs (30) der ersten äußeren leitenden Schicht (20a) und/oder der zweiten äußeren leitenden Schicht (20b) überlappt.
  8. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (T1) und der zweite Halbleiterchip (T2) in einer Reihe entlang dem DC+-Bereich (26), dem AC-Bereich (28) und dem DC--Bereich (30) der ersten äußeren leitenden Schicht (20a) angeordnet sind; wobei der dritte Halbleiterchip (T3) und der vierte Halbleiterchip (T4) in einer Reihe entlang dem DC+-Bereich (26), dem AC-Bereich (28) und dem DC--Bereich (30) der zweiten äußeren leitenden Schicht (20b) angeordnet sind.
  9. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei Gate-Treiberkomponenten (50) auf der ersten äußeren leitenden Schicht (20a) und/oder der zweiten äußeren leitenden Schicht (20b) angeordnet und/oder daran gebondet sind; wobei die Gate-Treiberkomponenten (50) gegenüber einem AC-Anschluss (AC), der mit dem AC-Bereich (28) der ersten äußeren leitenden Schicht (20a) und mit dem AC-Bereich (28) der zweiten äußeren leitenden Schicht (20b) verbunden ist, angeordnet sind.
  10. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei ein erstes Kühlelement (40a) an einer Rückseite des ersten Halbleiterchips (T1) und des zweiten Halbleiterchips (T2) gegenüber der mehrschichtigen Leiterplatte (18) befestigt ist; wobei ein zweites Kühlelement (40b) an einer Rückseite des dritten Halbleiterchips (T3) und des vierten Halbleiterchips (T4) gegenüber der mehrschichtigen Leiterplatte (18) befestigt ist.
  11. Leistungshalbleitermodul (10) nach Anspruch 10, wobei jedes von dem ersten Kühlelement (40a) und dem zweiten Kühlelement (40b) aus einem Substrat hergestellt ist, das zwei elektrisch leitende Schichten (42a, 42b) und eine elektrisch isolierende Schicht (44) dazwischen umfasst.
  12. Leistungshalbleitermodul (10) nach Anspruch 6 oder 7, wobei Abstandshalter (46, 48) zwischen der mehrschichtigen Leiterplatte (18) und dem ersten Kühlelement (40a) und dem zweiten Kühlelement (40b) zur mechanischen Abstützung des ersten Kühlelements (40a) und des zweiten Kühlelements (40b) auf der mehrschichtigen Leiterplatte (18) und/oder zur thermischen Verbindung des ersten Kühlelements (40a) und des zweiten Kühlelements (40b) mit der mehrschichtigen Leiterplatte (18) angeordnet sind.
  13. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (T1), der zweite Halbleiterchip (T2), der dritte Halbleiterchip (T3) und der vierte Halbleiterchip (T4) auf einem Halbleitermaterial mit großer Bandlücke basieren.
DE102022202252.1A 2022-03-04 2022-03-04 Leistungshalbleitermodul mit zwei gegenüberliegenden Halbbrücken Active DE102022202252B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022202252.1A DE102022202252B3 (de) 2022-03-04 2022-03-04 Leistungshalbleitermodul mit zwei gegenüberliegenden Halbbrücken
CN202310200690.4A CN116705775A (zh) 2022-03-04 2023-03-02 具有相反两个半桥的功率半导体模块
US18/177,933 US20230282567A1 (en) 2022-03-04 2023-03-03 Power Semiconductor Module with Two Opposite Half-Bridges

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022202252.1A DE102022202252B3 (de) 2022-03-04 2022-03-04 Leistungshalbleitermodul mit zwei gegenüberliegenden Halbbrücken

Publications (1)

Publication Number Publication Date
DE102022202252B3 true DE102022202252B3 (de) 2023-03-23

Family

ID=85384132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022202252.1A Active DE102022202252B3 (de) 2022-03-04 2022-03-04 Leistungshalbleitermodul mit zwei gegenüberliegenden Halbbrücken

Country Status (3)

Country Link
US (1) US20230282567A1 (de)
CN (1) CN116705775A (de)
DE (1) DE102022202252B3 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172285A1 (en) 2014-12-15 2016-06-16 Industrial Technology Research Institute Power module
US20170064808A1 (en) 2015-09-02 2017-03-02 Stmicroelectronics S.R.L. Electronic power module with enhanced thermal dissipation and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172285A1 (en) 2014-12-15 2016-06-16 Industrial Technology Research Institute Power module
US20170064808A1 (en) 2015-09-02 2017-03-02 Stmicroelectronics S.R.L. Electronic power module with enhanced thermal dissipation and manufacturing method thereof

Also Published As

Publication number Publication date
US20230282567A1 (en) 2023-09-07
CN116705775A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
DE60127027T2 (de) Halbleiterelement mit Leistungsverdrahtungsstruktur
EP0166968B1 (de) Halbleiter-Modul für eine schnelle Schaltanordnung
DE102012218579B4 (de) Niederinduktives Kondensatormodul und Leistungssystem mit einem solchen
DE102012218670B4 (de) Elektronikmodul und leistungstransistorsystem
DE102005036116B4 (de) Leistungshalbleitermodul
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
WO2019158390A1 (de) Leistungselektronikanordnung
DE102015115271A1 (de) Elektronikbaugruppe mit entstörkondensatoren
DE102012213407A1 (de) Halbleiteranordnung
DE102019112935B4 (de) Halbleitermodul
DE102018202479A1 (de) Kühlkörper für Leistungselektronikanordnung
DE102004046806B4 (de) Leistungshalbleitermodul
DE102022202252B3 (de) Leistungshalbleitermodul mit zwei gegenüberliegenden Halbbrücken
EP3949103A1 (de) Elektronische schaltungseinheit
DE102021213497A1 (de) Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug
DE212020000607U1 (de) Steuermodul und Halbleiterbauteil
DE102022202898A1 (de) Leistungshalbleitermodul mit zwei gegenüberliegenden halb-brücken
DE102021213782A1 (de) Leistungshalbleitermodul mit gegenüberliegenden schalterchips
DE102022201215B3 (de) Halbbrückenmodul mit in Sperrrichtung gepolten Dioden
DE102021208772B4 (de) Halbbrücke für einen Inverter zum Betreiben eines Elektrofahrzeugantriebs, Leistungsmodul umfassend mehrere Halbbrücken, Inverter, Verfahren zum Herstellen eines Inverters
DE102022208583A1 (de) Leistungshalbleitermodul mit innerem kühlkanal
DE102022133982A1 (de) Leistungsmodul
DE102022202254A1 (de) Modulares Halbbrückenmodul
DE112021002273T5 (de) Halbleiterbauteil
DE102022206283A1 (de) Halbbrückenmodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final