CN111243948B - 用于半导体加工的原子层刻蚀方法 - Google Patents

用于半导体加工的原子层刻蚀方法 Download PDF

Info

Publication number
CN111243948B
CN111243948B CN202010053225.9A CN202010053225A CN111243948B CN 111243948 B CN111243948 B CN 111243948B CN 202010053225 A CN202010053225 A CN 202010053225A CN 111243948 B CN111243948 B CN 111243948B
Authority
CN
China
Prior art keywords
wafer
temperature
gas
atomic layer
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010053225.9A
Other languages
English (en)
Other versions
CN111243948A (zh
Inventor
刘珂
蒋中伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202010053225.9A priority Critical patent/CN111243948B/zh
Publication of CN111243948A publication Critical patent/CN111243948A/zh
Application granted granted Critical
Publication of CN111243948B publication Critical patent/CN111243948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Abstract

一种用于半导体加工的原子层刻蚀方法，包括：表面原子沉积步骤：向反应腔室中通入刻蚀气体以使所述刻蚀气体与晶圆的表面原子结合；表面修复步骤：通入修复气体以使所述修复气体吸附所述表面原子，其中，所述修复气体所包括的成分与制成所述晶圆的部分元素相同；调节用于承载所述晶圆的下电极的温度来调节所述晶圆的温度，借以移动所述表面原子使得所述晶圆的表面平坦化；表面原子脱附步骤：提高所述表面原子的能量以使所述表面原子脱附所述晶圆，借以刻蚀所述晶圆。本发明在表面原子沉积和表面原子脱附之后加入表面原子修复，借此修复粗糙的表面形貌，避免因为持续对粗糙的表面形貌进行刻蚀而造成局部形貌刻蚀不足或者过度刻蚀的问题。

Description

用于半导体加工的原子层刻蚀方法
技术领域
本发明是有关半导体领域，详细来说，是有关一种用于半导体加工的原子层刻蚀方法。
背景技术
随着集成电路工艺的发展，集成电路的尺寸逐渐缩小，进而对于工艺过程中的形貌控制精度要求越来越高。因此，可能需要对材料形貌进行原子层级精度的图形化刻蚀。针对这种需求，基于表面自限制效应的原子层刻蚀技术得到了广泛的研究和应用。在原子层刻蚀技术中，会对晶圆反复的进行表面原子沉积和表面原子脱附来达到原子层刻蚀的效果。然而，在每次表面原子沉积和表面原子脱附步骤中，相当于在晶圆表面形成相对粗糙的表面形貌。若持续对相对粗糙的表面形貌进行刻蚀，可能导致后续步骤出现局部形貌刻蚀不足或者过度刻蚀的问题。
发明内容
本发明提出一种用于半导体加工的原子层刻蚀方法来解决背景技术中的问题，例如，在原子层刻蚀技术中若持续对相对粗糙的表面形貌进行刻蚀，可能导致后续步骤出现局部形貌刻蚀不足或者过度刻蚀的问题。
依据本发明的一实施例，公开一种用于半导体加工的原子层刻蚀方法，包括：表面原子沉积步骤：向反应腔室中通入刻蚀气体以使所述刻蚀气体与晶圆的表面原子结合；表面修复步骤：通入修复气体以使所述修复气体吸附所述表面原子，其中，所述修复气体所包括的成分与制成所述晶圆的部分元素相同；调节用于承载所述晶圆的下电极的温度来调节所述晶圆的温度，借以移动所述表面原子使得所述晶圆的表面平坦化；表面原子脱附步骤：提高所述表面原子的能量以使所述表面原子脱附所述晶圆，借以刻蚀所述晶圆。
依据本发明的一实施例，所述表面原子沉积步骤具体包括：调节提供至所述下电极的偏置功率以调节所述刻蚀气体到达所述表面原子的能量。
依据本发明的一实施例，通入所述修复气体以使所述修复气体吸附于所述表面原子包括：调节所述修复气体的流量，使所述流量大于等于50标准毫升/分钟(sccm)且小于等于500sccm。
依据本发明的一实施例，通入所述修复气体以使所述修复气体吸附于所述表面原子还包括：调节射频源的射频功率，使所述射频功率大于等于100瓦特且小于等于3000瓦特。
依据本发明的一实施例，所述晶圆由硅制成，且所述修复气体包括氯化硅。
依据本发明的一实施例，调节用于承载所述晶圆的所述下电极的温度以移动所述表面原子，借以使所述晶圆的表面平坦化包括：调节所述下电极的温度以使所述晶圆的温度大于等于摄氏5度且小于等于摄氏100度。
依据本发明的一实施例，调节所述下电极的温度以使所述晶圆的温度大于等于摄氏5度且小于等于摄氏100度包括：调节所述下电极的温度以使所述晶圆的温度大于等于摄氏38度且小于等于摄氏80度。
依据本发明的一实施例，所述晶圆由氮化硅制成，且所述修复气体包括氮气。
依据本发明的一实施例，所述晶圆由二氧化硅制成，所述修复气体包括氧气。
依据本发明的一实施例，调节用于承载所述晶圆的所述下电极的温度以移动所述表面原子，借以使所述晶圆的表面平坦化包括：调节所述下电极的温度以使所述晶圆的温度大于等于摄氏30度且小于等于摄氏80度。
依据本发明的一实施例，所述晶圆由砷化镓制成，所述修复气体包括砷原子。
依据本发明的一实施例，调节用于承载所述晶圆的所述下电极的温度以移动所述表面原子，借以使所述晶圆的表面平坦化包括：调节所述下电极的温度以使所述晶圆的温度大于等于摄氏200度且小于等于摄氏600度。
依据本发明的一实施例，所述表面原子沉积步骤具体包括：通过等离子体轰击及调节所述下电极的温度以使所述表面原子脱附所述晶圆，借以刻蚀所述晶圆。
依据本发明的一实施例，通过等离子体轰击及调节所述下电极的温度以使所述表面原子脱附所述晶圆，借以刻蚀所述晶圆包括：提高所述偏置功率或所述射频功率以增加等离子体轰击的能量，借以对所述晶圆进行各向异性刻蚀；及提高所述下电极的温度以对所述晶圆进行各向同性刻蚀。
依据本发明的一实施例，所述表面原子脱附步骤具体包括：通过激光或X射线照射所述晶圆或通过溶液与所述晶圆反应以使所述表面原子脱附所述晶圆，借以刻蚀所述晶圆。
依据本发明的一实施例，在所述表面原子脱附步骤之后还包括：通入所述修复气体以使所述修复气体吸附于刻蚀后的晶圆的表面原子；及调节所述下电极的温度来调节所述刻蚀后的晶圆的温度，借以移动所述刻蚀后的晶圆的所述表面原子使得所述刻蚀后的晶圆的表面平坦化。
依据本发明的一实施例，通入所述修复气体以使所述修复气体吸附于所述刻蚀后的晶圆的表面原子包括：调节所述修复气体的流量，使所述流量大于等于0标准毫升/分钟(sccm)且小于等于500sccm之间。
依据本发明的一实施例，通入所述修复气体以使所述修复气体吸附于所述刻蚀后的晶圆的表面原子包括：调节射频源的射频功率，使所述射频功率大于等于0瓦特且小于等于3000瓦特。
通过本发明所公开的原子层刻蚀方法，在表面原子沉积和表面原子脱附步骤之后都会加入表面原子修复步骤，借此修复粗糙的表面形貌，避免因为持续对粗糙的表面形貌进行刻蚀而造成的局部形貌刻蚀不足或者过度刻蚀的问题。
附图说明
图1是依据本发明一实施例之半导体加工设备的示意图。
图2是依据本发明一实施例之用于半导体加工的原子层刻蚀方法的流程图。
图3是依据本发明一实施例之表面原子沉积的示意图。
图4A和图4B是依据本发明一实施例之表面修复的示意图。
图5是依据本发明一实施例之表面原子脱附的示意图。
图6是依据本发明一实施例之离子能和热能占比的示意图。
图7A至图7C是依据本发明一实施例之刻蚀样貌的示意图。
图8是依据本发明另一实施例之用于半导体加工的原子层刻蚀方法的流程图。
图9A和图9B是依据本发明一实施例之表面修复的示意图。
图10是依据本发明另一实施例之用于半导体加工的原子层刻蚀方法的流程图。
具体实施方式
以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。
虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。
为了在尺寸逐渐减小的集成电路之中进行原子层级精度的图形化刻蚀，基于表面自限制效应的原子层刻蚀(atomic layer etching,ALE)技术得到了广泛的研究和应用。一般来说，ALE单刻蚀包含表面原子沉积步骤、腔室清洁、表面原子脱附步骤、腔室清洁四个步骤循环地进行，借此对晶圆表面进行原子层级精度的刻蚀。然而，在常规的ALE技术中，表面原子沉积和表面原子脱附之后，会直接泵出反应气体产物，并未对表面进行形貌修复处理。因此，会在晶圆表面形成相对粗糙的表面形貌。如此一来，若持续对相对粗糙的表面形貌进行刻蚀，可能导致后续步骤出现局部形貌刻蚀不足或者过度刻蚀的问题。本发明提出一种用于半导体加工的原子层刻蚀方法来解决上述问题。
图1是依据本发明一实施例之半导体加工设备1的示意图。在本实施例中，半导体加工设备1是一种刻蚀设备。举例来说，半导体加工设备1可以是一种利用电感耦合等离子体技术的刻蚀设备。在本实施例中，半导体加工设备1包括反应腔室10、下电极11、射频源组件12和13、进气装置14、抽气装置15、控制电路16、感应线圈17以及介电窗18。下电极11置于反应腔室10之中，其可包括机械卡盘或静电卡盘，使得半导体加工设备1在对晶圆19进行刻蚀时，下电极11可固持晶圆19。在本实施例中，下电极11还包括用于对晶圆19进行加热的加热装置(图未示)。
射频源组件12包括射频源121和匹配电路122，射频源121连接至匹配电路122，并且通过匹配电路122提供偏置功率至下电极11之上。匹配电路122用于匹配射频源121后方的阻抗，使得射频源121输出的射频功率有最大的耦合效率。射频源组件13包括射频源131和匹配电路132，射频源131通过匹配电路132与感应线圈17之上加载射频功率，感应线圈17将所述射频功率耦合至介电窗18内，并将反应腔室10中的反应气体电离耦合成等离子体。匹配电路132同样用于匹配射频源131后方的阻抗，使得射频源131输出的射频功率有最大的耦合效率。需说明的是，射频源121通过匹配电路122连接至位于反应腔室10下方的下电极11，而射频源131通过匹配电路132连接至位于反应腔室10上方的感应线圈17，因此，为求清楚表达相对位置关系，后续段落以上部射频源131和上部匹配电路132代指射频源131和匹配电路132，并以下部射频源121和下部匹配电路122代指射频源121和匹配电路122。
进气装置14通过进气管道以及开设于反应腔室10之上的进气口通入刻蚀气体以及修复气体。抽气装置15通过抽气管道以及开设于反应腔室10之上的抽气口将反应腔室10内的气体泵出。详细来说，进气装置将刻蚀气体以及修复气体通入反应腔室10内后，配合抽气装置15的抽气作用，可共同维持所需要的腔室压力。
控制电路16耦接至下电极11、下部射频源121、上部射频源131、进气装置14和抽气装置15，其用于调节对晶圆19进行刻蚀时的各项工艺参数。详细来说，控制电路16可控制下电极11内的加热装置来调节晶圆19的温度。并且，控制电路16还可控制下部射频源121来调节加载于下电极11之上的偏置功率，另可控制上部射频源131来调节加载于感应线圈17之上的射频功率。再者，控制电路16还可控制进气装置14来调节气体流量。另外，控制电路16还可控制进气装置14和抽气装置15来调节腔室压力。上述提及的晶圆19的温度、偏置功率、射频功率、气体流量以及腔室压力皆会对晶圆19的刻蚀工艺结果造成影响，各项参数的调节将在后续段落描述。
图2是依据本发明一实施例之用于半导体加工的原子层刻蚀方法2的流程图。方法2可由控制电路16所执行，搭配方法2所示流程步骤来相应地控制下电极11、射频源组件12和13、进气装置14以及抽气装置15，进而对晶圆19进行原子层刻蚀。倘若大致上可以得到相同的结果，本发明并不限定完全依照方法2所示的流程步骤来执行。方法2可归纳为表面原子沉积、表面修复及表面原子脱附。
表面原子沉积
步骤211：向反应腔室中通入刻蚀气体以使刻蚀气体与晶圆的表面原子结合。
详细来说，控制电路16控制进气装置14来向反应腔室10通入刻蚀气体。举例来说，若晶圆19为硅材料(Si)制成，则刻蚀气体可选用氯气(Cl2)/氩气(Ar)。如图3所示，通入反应腔室10的刻蚀气体仅会和晶圆19表面的原子结合，使得表面层原子化学性质改变，并且，与刻蚀气体结合的表面原子相较于体原子更容易脱附。另外，在通入刻蚀气体的同时，可调节提供至下电极11的偏置功率以调节刻蚀气体到达表面原子的能量。详细来说，控制电路16控制下部射频源121的输出功率来调节加载于下电极11之上的偏置功率，进而调节刻蚀气体到达晶圆19表面的能量、饱和速率等。
在本发明的一实施例中，为实现表面原子沉积，控制电路16控制加载于下电极11之上的偏置功率大于等于0瓦特(W)且小于等于50W，并控制进气装置14以50标准毫升/分钟(sccm)至200sccm的流量将氯气通入反应腔室10，以及，控制进气装置14以10sccm至500sccm的流量将氩气通过反应腔室10；另外，控制电路16还控制进气装置14以及抽气装置15来将反应腔室10内的腔室压力维持在30毫托(mTorr)至500mTorr。关于表面原子沉积操作的各项工艺参数归纳于下方表1。
表1
工艺步骤 腔室压力 偏置功率 氯气流量 氩气流量
表面原子沉积 30-500mTorr 0-50W 50-200sccm 10-500sccm
表面修复
步骤221：通入修复气体以使修复气体吸附表面原子；及
步骤222：调节下电极的温度来调节晶圆的温度，借以移动表面原子使得晶圆的表面平坦化。
详细来说，控制电路16控制进气装置14来向反应腔室10通入修复气体，其中修复气体所包括的成分与制成晶圆19的部分元素相同。举例来说，当晶圆19是由硅(Si)制成时，修复气体可包括氯化硅(SiCl4)；当晶圆19是由氮化硅(SiN)制成时，修复气体可包括氮气(N2)；晶圆19是由二氧化硅(SiO2)制成时，修复气体可包括氧气(O2)；晶圆19是由砷化镓(GaAs)制成，修复气体包括砷原子(As)。参考图4A，修复气体吸附在晶圆表面，使得表面原子不脱附，避免造成粗糙的表面。
以砷化镓为例，当晶圆19放置于反应腔室10内的高真空环境并进行刻蚀时，若反应腔室10内没有足够的修复气体，晶圆表面层Ga-As键将会断裂，As原子从表面脱附，导致粗糙的表面形貌；若反应腔室10内具有足够的修复气体，修复气体中的As原子会吸附在晶圆表面，使得表面As原子不脱附，避免造成粗糙的表面。
接着，控制电路16控制下电极11中的加热装置来调节晶圆19的温度，使得晶圆19的表面原子通过扩散等物理过程移动，进而使得晶圆19的表面平坦化。参考图4B，晶圆的表面原子因获得热能而以扩散的方式开始移动，使得晶圆的表面平坦化。举例来说，当晶圆19是由硅制成时，将晶圆19的温度调节至大于等于摄氏5度且小于等于摄氏100度，优选地，是将晶圆19的温度调节至大于等于摄氏38度且小于等于摄氏80度；当晶圆19是以氮化硅或二氧化硅制成时，将晶圆19的温度调节至大于等于摄氏30度且小于等于摄氏80度；当晶圆19是以砷化镓制成时，将晶圆19的温度调节至大于等于摄氏200度且小于等于摄氏600度。
在本发明的一实施例中，为实现表面修复，控制电路16控制进气装置14以50sccm至500sccm的流量将修复气体通入反应腔室10，并控制上部射频源131以调节上部射频源131的射频功率大于等于100W且小于等于3000W；另外，控制电路16还控制进气装置14以及抽气装置15来将反应腔室10内的腔室压力维持在30mTorr至500mTorr。关于表面修复操作的各项工艺参数归纳于下方表2。
表2
工艺步骤 腔室压力 射频功率 修复气体流量
表面修复 30-500mTorr 100-3000W 50-500sccm
表面原子脱附
步骤231：提高表面原子的能量以使表面原子脱附晶圆，借以刻蚀晶圆。
详细来说，控制电路16控制上部射频源131和下部射频源121来分别调节上部射频源131所输出的射频功率和加载于下电极11之上的偏置功率，使得反应腔室10内的刻蚀气体电离形成等离子体，等离子体对经过改性的表面原子施加粒子物理轰击能量。另外，控制电路16控制下电极11的加热装置来调节晶圆19的温度，借以对经过改性的表面层原子施加热能。参考图5，物理轰击和热能共同作用下，所提供的能量大于晶圆表面原子脱附能，小于体原子脱附能，从而让表面原子脱附，而体原子不发生脱附，进而实现原子层刻蚀。
在本发明的一实施例中，为实现表面原子脱附，控制电路16控制上部射频源131的输出射频功率大于等于200W且小于等于3000W，并控制加载于下电极11之上的偏置功率大于等于5W且小于等于500W；另外，控制电路16还控制进气装置14以及抽气装置15来将反应腔室10内的腔室压力维持在30mTorr至500mTorr。关于表面原子脱附操作的各项工艺参数归纳于下方表3。
表3
工艺步骤 腔室压力 射频功率 偏置功率
表面原子脱附 30-500mTorr 200-3000W 5-500W
需说明的是，控制电路16可通过控制下部射频源121来增加加载于下电极11的偏置功率，或者，通过控制上部射频源131来增加其输出射频功率，借此对晶圆19进行各向异性刻蚀；另一方面，控制电路16可通过控制下电极11的加热装置来增加晶圆19的温度，借此对晶圆19进行各向同性刻蚀。换言之，控制电路16可以通过控制物理轰击能量和热能的相对比例，借以调节刻蚀的方向性。
参考图6，图6是依据本发明一实施例的离子能和热能转换示意图，其中EIL和EIH分别代表离子能量作用下的表面原子和体原子脱附能量阈值，ETL和ETH分别代表热能作用下的表面原子和体原子脱附能量阈值。图6中的区域601是物理轰击能量主导区、区域602是两项能量占比平衡区、区域603是热能主导区。当离子能和热能的占比位于区域601时，对于晶圆将形成如图7A所示的各向异性刻蚀；当离子能和热能的占比位于区域602时，对于晶圆将形成如图7B所示的刻蚀；当离子能和热能的占比位于区域603时，对于晶圆将形成如图7C所示的各向同性刻蚀。因此，从图6至图7C的实施例可知，通过调整离子能和热能的占比，可以实现各种形貌的刻蚀。
需注意的是，在上述表面原子脱附的操作中是以等离子体轰击的物理能量搭配热能来使得表面原子脱附晶圆。然而，此并非本发明的一限制。在其他实施例中，可以通过激光或X射线照射晶圆19的表面以给与表面原子能量，使得表面原子脱附晶圆19，进而实现原子层刻蚀。另外，本发明同样不限定以物理方式提供能量，在其他实施例中，可以通过化学溶液与晶圆19反应，以使表面原子脱附晶圆19，进而实现原子层刻蚀。
图8是依据本发明另一实施例之用于半导体加工的原子层刻蚀方法3的流程图。方法3可由控制电路16所执行，搭配方法3所示流程步骤来相应地控制下电极11、射频源组件12和13、进气装置14和抽气装置15，进而对晶圆19进行原子层刻蚀。倘若大致上可以得到相同的结果，本发明并不限定完全依照方法3所示的流程步骤来执行。方法3与方法2大致相同，差异仅在于方法3的表面原子脱附的操作后添加表面修复的操作，方法3与方法2相同的步骤说明将在此省略。
表面修复
步骤311：通入修复气体以使修复气体吸附表面原子；及
步骤312：调节下电极的温度来调节晶圆的温度，借以移动表面原子使得晶圆的表面平坦化。
详细来说，控制电路16控制进气装置14来向反应腔室10通入修复气体，其中修复气体所包括的成分与制成晶圆19的部分元素相同。举例来说，当晶圆19是由硅(Si)制成时，修复气体可包括氯化硅(SiCl4)；当晶圆19是由氮化硅(SiN)制成时，修复气体可包括氮气(N2)；晶圆19是由二氧化硅(SiO2)制成时，修复气体可包括氧气(O2)；晶圆19是由砷化镓(GaAs)制成，修复气体包括砷原子(As)。参考图9A，修复气体吸附在晶圆表面，使得表面原子不脱附，避免造成粗糙的表面。
接着，控制电路16控制下电极11中的加热装置来调节晶圆19的温度，使得晶圆19的表面原子通过扩散等物理过程移动，进而使得晶圆19的表面平坦化。参考图9B，晶圆的表面原子因获得热能而以扩散的方式开始移动，使得晶圆的表面平坦化。举例来说，当晶圆19是由硅制成时，将晶圆19的温度调节至大于等于摄氏5度且小于等于摄氏100度，优选地，是将晶圆19的温度调节至大于等于摄氏38度且小于等于摄氏80度；当晶圆19是以氮化硅或二氧化硅制成时，将晶圆19的温度调节至大于等于摄氏30度且小于等于摄氏80度；当晶圆19是以砷化镓制成时，将晶圆19的温度调节至大于等于摄氏200度且小于等于摄氏600度。
在本发明的一实施例中，为实现表面修复，控制电路16控制进气装置14以0sccm至500sccm的流量将修复气体通入反应腔室10；另外，控制电路16还控制上部射频源131以调节上部射频源131的射频功率大于等于0W且小于等于3000W。关于表面修复操作的各项工艺参数归纳于下方表4。
表4
工艺步骤 射频功率 修复气体流量
表面修复 0-3000W 0-500sccm
图10是依据本发明另一实施例之用于半导体加工的原子层刻蚀方法4的流程图。方法4可由控制电路16所执行，搭配方法4所示流程步骤来相应地控制下电极11、射频源组件12和13、进气装置14和抽气装置15，进而对晶圆19进行原子层刻蚀。倘若大致上可以得到相同的结果，本发明并不限定完全依照方法4所示的流程步骤来执行。方法4与方法3大致相同，差异仅在于方法4的表面修复的操作后添加腔室清洁的操作，方法4与方法3相同的步骤说明将在此省略。
腔室清洁
步骤411与412：停止通入修复气体，通入惰性气体，将刻蚀气体完全抽出。
详细来说，控制电路16控制进气装置14停止通入修复气体，并将惰性气体通入反应腔室10内。举例来说，可将氩气等惰性气体通入反应腔室10内。需说明的是，通入惰性气体可以加快反应腔室10内气体的流速，进而提高刻蚀残余气体的抽出速率，缩短工艺时间，提高工艺效率。接着，控制电路16控制抽气装置15将反应腔室10内的刻蚀气体完全抽出，使得反应腔室10回到洁净状态，借此形成一次完整的原子层刻蚀流程。
本发明所提出的用于半导体加工的原子层刻蚀方法可应用于小于14nm的半导体集成电路制造工艺中，由于小尺寸的工艺需要对形貌进行精准的控制，而常规的原子层刻蚀技术方案没有表面修复步骤，使得在循环刻蚀过程中的表面粗糙可能会逐渐累积，导致最终刻蚀形貌不是理想的原子层级平坦形貌。在本发明中，通过在表面原子沉积以及表面原子脱附之后进行表面修复，使得晶圆表面可以平坦化，与采用常规的原子层刻蚀技术方案加工晶圆相比，采用本申请技术方案可将晶圆的表面粗糙度由50％降低至20％～30％，避免循环地在粗糙的晶圆表面进行刻蚀，导致后续步骤出现局部形貌刻蚀不足或者过度刻蚀的问题。

Claims (18)

1.一种用于半导体加工的原子层刻蚀方法，其特征在于，包括：
表面原子沉积步骤：向反应腔室中通入刻蚀气体以使所述刻蚀气体与晶圆的表面原子结合；
表面修复步骤：通入修复气体以使所述修复气体吸附于所述晶圆的表面，以使得所述表面原子不脱附，其中，所述修复气体所包括的成分与制成所述晶圆的部分元素相同；调节用于承载所述晶圆的下电极的温度来调节所述晶圆的温度，借以移动所述表面原子使得所述晶圆的表面平坦化；
表面原子脱附步骤：提高所述表面原子的能量以使所述表面原子脱附所述晶圆，借以刻蚀所述晶圆。
2.如权利要求1所述的原子层刻蚀方法，其特征在于，所述表面原子沉积步骤具体包括：
调节提供至所述下电极的偏置功率以调节所述刻蚀气体到达所述表面原子的能量。
3.如权利要求1所述的原子层刻蚀方法，其特征在于，通入所述修复气体以使所述修复气体吸附于所述表面原子包括：
调节所述修复气体的流量，使所述流量大于等于50标准毫升/分钟(sccm)且小于等于500sccm。
4.如权利要求1所述的原子层刻蚀方法，其特征在于，通入所述修复气体以使所述修复气体吸附于所述表面原子还包括：
调节耦接至感应线圈的射频源的射频功率，使所述射频功率大于等于100瓦特且小于等于3000瓦特。
5.如权利要求1所述的原子层刻蚀方法，其特征在于，所述晶圆由硅制成，所述修复气体包括氯化硅。
6.如权利要求5所述的原子层刻蚀方法，其特征在于，调节用于承载所述晶圆的所述下电极的温度以移动所述表面原子，借以使所述晶圆的表面平坦化包括：
调节所述下电极的温度以使所述晶圆的温度大于等于摄氏5度且小于等于摄氏100度。
7.如权利要求6所述的原子层刻蚀方法，其特征在于，调节所述下电极的温度以使所述晶圆的温度大于等于摄氏5度且小于等于摄氏100度包括：
调节所述下电极的温度以使所述晶圆的温度大于等于摄氏38度且小于等于摄氏80度。
8.如权利要求1所述的原子层刻蚀方法，其特征在于，所述晶圆由氮化硅制成，所述修复气体包括氮气。
9.如权利要求1所述的原子层刻蚀方法，其特征在于，所述晶圆由二氧化硅制成，所述修复气体包括氧气。
10.如权利要求8-9任一所述的原子层刻蚀方法，其特征在于，调节用于承载所述晶圆的所述下电极的温度以移动所述表面原子，借以使所述晶圆的表面平坦化包括：
调节所述下电极的温度以使所述晶圆的温度大于等于摄氏30度且小于等于摄氏80度。
11.如权利要求1所述的原子层刻蚀方法，其特征在于，所述晶圆由砷化镓制成，所述修复气体包括砷原子。
12.如权利要求11所述的原子层刻蚀方法，其特征在于，调节用于承载所述晶圆的所述下电极的温度以移动所述表面原子，借以使所述晶圆的表面平坦化包括：
调节所述下电极的温度以使所述晶圆的温度大于等于摄氏200度且小于等于摄氏600度。
13.如权利要求1所述的原子层刻蚀方法，其特征在于，所述表面原子沉积步骤具体包括：
通过等离子体轰击及调节所述下电极的温度以使所述表面原子脱附所述晶圆，借以刻蚀所述晶圆。
14.如权利要求13所述的原子层刻蚀方法，其特征在于，通过等离子体轰击及调节所述下电极的温度以使所述表面原子脱附所述晶圆，借以刻蚀所述晶圆包括：
提高加载于所述下电极的偏置功率或加载于感应线圈的射频功率以增加等离子体轰击的能量，借以对所述晶圆进行各向异性刻蚀；及
提高所述下电极的温度以对所述晶圆进行各向同性刻蚀。
15.如权利要求1所述的原子层刻蚀方法，其特征在于，所述表面原子脱附步骤具体包括：
通过激光或X射线照射所述晶圆或通过溶液与所述晶圆反应以使所述表面原子脱附所述晶圆，借以刻蚀所述晶圆。
16.如权利要求1所述的原子层刻蚀方法，其特征在于，在所述表面原子脱附步骤之后还包括：
通入所述修复气体以使所述修复气体吸附于刻蚀后的晶圆的表面原子；及
调节所述下电极的温度来调节所述刻蚀后的晶圆的温度，借以移动所述刻蚀后的晶圆的所述表面原子使得所述刻蚀后的晶圆的表面平坦化。
17.如权利要求16所述的原子层刻蚀方法，其特征在于，通入所述修复气体以使所述修复气体吸附于所述刻蚀后的晶圆的表面原子包括：
调节所述修复气体的流量，使所述流量大于等于0标准毫升/分钟(sccm)且小于等于500sccm之间。
18.如权利要求16所述的原子层刻蚀方法，其特征在于，通入所述修复气体以使所述修复气体吸附于所述刻蚀后的晶圆的表面原子包括：
调节射频源的射频功率，使所述射频功率大于等于0瓦特且小于等于3000瓦特。
CN202010053225.9A 2020-01-17 2020-01-17 用于半导体加工的原子层刻蚀方法 Active CN111243948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010053225.9A CN111243948B (zh) 2020-01-17 2020-01-17 用于半导体加工的原子层刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010053225.9A CN111243948B (zh) 2020-01-17 2020-01-17 用于半导体加工的原子层刻蚀方法

Publications (2)

Publication Number Publication Date
CN111243948A CN111243948A (zh) 2020-06-05
CN111243948B true CN111243948B (zh) 2023-03-21

Family

ID=70865284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010053225.9A Active CN111243948B (zh) 2020-01-17 2020-01-17 用于半导体加工的原子层刻蚀方法

Country Status (1)

Country Link
CN (1) CN111243948B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366135A (zh) * 2020-10-26 2021-02-12 北京北方华创微电子装备有限公司 一种硅原子层刻蚀方法
JP7313402B2 (ja) * 2021-06-29 2023-07-24 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789027A (zh) * 2015-01-12 2016-07-20 朗姆研究公司 集成原子级工艺：ald（原子层沉积）和ale（原子层蚀刻）
CN107068556A (zh) * 2016-02-04 2017-08-18 朗姆研究公司 原子层蚀刻3D结构：水平和竖直表面上Si和SiGe和Ge平滑度

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080286884A1 (en) * 2007-05-18 2008-11-20 Macronix International Co., Ltd. Method for in-situ repairing plasma damage and method for fabricating transistor device
US20190131130A1 (en) * 2017-10-31 2019-05-02 Lam Research Corporation Etching metal oxide substrates using ale and selective deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789027A (zh) * 2015-01-12 2016-07-20 朗姆研究公司 集成原子级工艺：ald（原子层沉积）和ale（原子层蚀刻）
CN107068556A (zh) * 2016-02-04 2017-08-18 朗姆研究公司 原子层蚀刻3D结构：水平和竖直表面上Si和SiGe和Ge平滑度

Also Published As

Publication number Publication date
CN111243948A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
US11410860B2 (en) Process chamber for etching low k and other dielectric films
CN108140573B (zh) 用于原子层次分辨率与等离子体处理控制的方法
TWI600083B (zh) Plasma etching method
CN111243948B (zh) 用于半导体加工的原子层刻蚀方法
JP2015073096A (ja) パルス化された低周波数ｒｆ電力による高選択性かつ低応力のカーボンハードマスク
TW200807511A (en) Plasma CVD method, method for forming silicon nitride film, method for manufacturing semiconductor device and plasma CVD method
CN105489483A (zh) 处理具有掩模的被处理体的方法
KR20030087637A (ko) 유기계 절연막의 에칭 방법 및 이중 상감 방법
WO2019212592A1 (en) Pulsed plasma (dc/rf) deposition of high quality c films for patterning
TW201530648A (zh) 乾式蝕刻方法
CN111954921A (zh) 用于图案化应用的碳硬掩模及相关的方法
JP2023546468A (ja) 酸化物薄膜の製造方法
JP2005039015A (ja) プラズマ処理方法および装置
KR102205227B1 (ko) 붕소계 막의 성막 방법 및 성막 장치
CN103280400B (zh) 一种高压应力氮化硅薄膜的制备方法
KR20190035593A (ko) 탄탈 질화물(TaN)층에서 피처를 패터닝하기 위한 시스템 및 방법
TW200924048A (en) Plasma etch process for controlling line edge roughness
TW201530650A (zh) 表面介面工程方法
JP2001244245A (ja) 試料の表面処理装置及び表面処理方法
CN113053745A (zh) 蚀刻方法和蚀刻装置
JP4541193B2 (ja) エッチング方法
JP4378234B2 (ja) エッチング方法
CN116230521A (zh) 一种氮化镓的刻蚀方法
CN117976535A (zh) 一种减小晶圆表面粗糙度的方法
JP2023553008A (ja) 応力誘起欠陥を緩和するための炭素ｃｖｄ堆積法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant