CN103280400B - 一种高压应力氮化硅薄膜的制备方法 - Google Patents
一种高压应力氮化硅薄膜的制备方法 Download PDFInfo
- Publication number
- CN103280400B CN103280400B CN201310170301.4A CN201310170301A CN103280400B CN 103280400 B CN103280400 B CN 103280400B CN 201310170301 A CN201310170301 A CN 201310170301A CN 103280400 B CN103280400 B CN 103280400B
- Authority
- CN
- China
- Prior art keywords
- gas
- silicon nitride
- nitride film
- preparation
- argon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种高压应力氮化硅薄膜的制备方法，包括：将半导体器件层置于反应腔内；开启偏压功率源，设定偏压功率，设定反应温度，通入反应气体，在半导体器件层上淀积氮化硅薄膜；关闭偏压功率源，将反应腔内的残余气体抽空；保持反应温度不变，向反应腔内通入的含有氩气的保护气体；开启直流功率源，设定直流功率，同时通入含有氩气的增强压应力的混合气体，对氮化硅薄膜进行后处理，形成高压应力氮化硅薄膜；将反应腔内的残余气体抽空。本发明的后处理过程是在淀积过程的基础上原位完成的，且后处理选择性强，既降低了制造工艺的复杂程度，又节约了成本。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种高应力氮化硅薄膜的制备方法。
背景技术
近年来，随着微电子行业的飞速发展，集成电路的集成度显著提高，芯片上的晶体管器件越来越密集，迫使电路线宽不断变窄，器件特征尺寸不断减小到32nm甚至更低，随着器件进入深亚微米尺寸，系统对器件和电路的性能要求越来越高，体硅集成电路的发展受到传统体硅工艺制程以及硅材料本身电学性质的限制，以体硅为基础的半导体技术的发展面临严峻挑战，例如，传统MOS器件出现：短沟道效应严重；栅氧化膜厚度受限，栅氧很薄时，MOS器件的直接隧穿电流很大；多晶硅栅电阻随着栅长变窄而急剧上升，采用传统减小特征尺寸来提高晶体管性能受到成本和技术上的双重限制等。因此，人们研究出很多新技术，如高K栅介质、金属栅等新材料、新工艺、新器件来增强器件的性能，其中应变硅技术作为其中的一种也得到了广泛关注，它是提高MOS晶体管速度的有效途径，在CMOS中采用应变硅技术可以突破硅迁移率带来的限制，使产品性能有大幅度的提高。总的来说，应变硅技术性比常规技术有如下优势：提高载流子迁移率、增加跨导、增强电流驱动。
作为应变硅技术的一种，氮化硅致应变技术得到了业界的广泛关注。通过在NMOS和PMOS上分别淀积高张应力、高压应力的氮化硅薄膜，可以向导电沟道产生等效的应力，有效提高载流子迁移率，从而提高器件性能。应力产生的基本原理是硅与其他材料接触时，若此材料的原子晶格大，当原子渗入硅晶体中时，晶格间距将增大，若此材料的原子晶格小，当原子渗入硅晶体中是，晶格间距将缩小，这些晶格畸变导致薄膜内的张应力或压应力，这些晶格畸变产生的应力将导致导带或价带内电子或空穴沿一定的方向运动，从而提高载流子迁移率。
介质薄膜淀积的方法主要为化学气相沉积(CVD)法。CVD法包括等离子体增强化学气相沉积法(PECVD),低压化学气相沉积（LPCVD）,原子层沉积（ALCVD）等。其中，PECVD为沉积高应力氮化硅膜的最常使用的方法，而对于深亚微米尺寸CMOS来说，PECVD有着更好的工艺兼容性。PECVD是利用等离子体的活性来促进反应的进行，其工作原理为：形成电子密度高的辉光放电等离子体，电子气体的温度比普通气体分子温度高出10-100倍，在100-500°C范围内，反应气体在辉光放电等离子体中能受激分解、离解和离化，从而大大提高参与反应物的活性，这些具有高反应活性的中性物质很容易被吸附到较低温度的基本表面上，发生非平衡的化学反应而沉积生成薄膜。PECVD沉积速度快，成膜质量好，且反应速度低，因此能与小于65nm工艺兼容。
通常，在器件上沉积覆盖高应力氮化硅薄膜的方法常采用PECVD法，包括两个过程淀积过程和后处理过程，以NH3、SiH4作为反应气体，N2、He等稀有气体作为载气，在250-500°C沉积，其中，由于压应力的形成来源于射频和稀释气体的轰击，所以调节PECVD淀积的氮化硅薄膜应力状态的方法有两种：
一种是采用两套频率不同的功率源。在PECVD反应过程中，施加高频功率源，再施加一个低频功率源。在高频等离子源下，利用硅烷、氨气和氮气等气体形成的氮化硅薄膜具有本征张应力，低频功率源可以引入高能粒子轰击，使得薄膜变得更具有压缩性。高能粒子可以导致原子/离子的结合或重新排布，致使薄膜结构发生膨胀/变形，从而在薄膜中产生压应力。且原子或离子的结合和重新排布也会导致薄膜变得致密。由于一般等离子体气相沉积设备只有一套射频电源，因此这一方法的应用价值不大。
另一种是改变工艺条件参数。为了改善离子轰击，以能够淀积得到高应力的氮化硅薄膜，对工艺条件进行优化，主要包括改变温度、流量比例、压强、功率以及稀释的硅烷浓度等。
然而，在上述的实际生产过程中，由于淀积过程和后处理过程是在不同的反应设备中完成的，比如，淀积过程在化学气相沉积设备中，而后处理过程在紫外线辐照设备中等，所以高压应力氮化硅薄膜的制备方法的复杂程度仍然较高。再者，这两个过程交替时，不仅造成工序的增加，而且会造成所淀积的薄膜表面的污染，污染的表面有需要进行清洗过程，比如利用等离子体刻蚀将表面的污染物去除等，清洗过程又可能会进一步造成半导体器件层的破坏，因此，需要一种能够降低制造工艺复杂程度的高压应力氮化硅薄膜的制备方法。
发明内容
本发明的目的在于改进高压应力氮化硅薄膜的制备方法，降低工艺复杂度，并制备出具有高压应力的氮化硅薄膜。
本发明提供一种高压应力氮化硅薄膜的制备方法，包括：
步骤S01：将半导体器件层置于反应腔内；
步骤S02：开启偏压功率源，设定偏压功率，设定反应温度，通入反应气体，在所述半导体器件层上淀积氮化硅薄膜；
步骤S03：关闭所述偏压功率源，将所述反应腔内的残余气体抽空；
步骤S04：保持所述反应温度不变，向所述反应腔内通入含有氩气的保护气体，所述氩气流量为100～150sccm；
步骤S05：开启直流功率源，设定直流功率，同时通入含有氩气的增强压应力的混合气体，对所述氮化硅薄膜进行后处理，形成所述高压应力氮化硅薄膜；
步骤S06：将所述反应腔内的残余气体抽空。
优选地，所述步骤S05中所述增强压应力的混合气体的流量大于所述步骤S04中所述保护气体的流量。
优选地，所述步骤S05中所述增强压应力的混合气体中氩气流量所占比例大于所述步骤S04中所述保护气体中氩气流量所占比例。
优选地，所述步骤S04中，所述的保护气体为氩气和氢气的混合气体，所述氢气的流量为80～120sccm。
优选地，所述步骤S04中，所述保护气体中的氩气和氢气的流量的比大于1。
优选地，所述步骤S04中，通入含有所述氩气的保护气体的时间为1～5秒。
优选地，所述步骤S05中，所述的增强压应力的混合气体为氩气和氢气的混合气体。
优选地，所述步骤S05中，所述的增强压应力的混合气体中氩气和氢气的流量的比大于1。
优选地，所述步骤S05中，所述氩气的流量为150～300sccm，所述氢气的流量为120～200sccm。
优选地，步骤S05中，所述直流功率为200-450W。
优选地，步骤S05中，通入所述含有氩气的增强压应力的混合气体的时间为5～15秒。
优选地，采用等离子体增强化学气相沉积法形成所述氮化硅薄膜。
优选地，所述高压应力氮化硅薄膜的厚度为10-30nm。
优选地，所述的反应温度为350-480°C。
本发明的高压应力氮化硅薄膜的制备方法，通过采用反应等离子体增强化学气相沉积法沉积氮化硅薄膜，然后对形成的氮化硅薄膜进行原位处理。其中，采用低流量的含有氩气的保护气体比如氢气和氩气的混合气体可以确保后续的后处理过程的反应气氛；后处理过程采用高流量的含有氩气的增强压应力的混合气体比如氢气和氩气的混合气体，后处理过程的氩气的流量大于氢气的流量，高能量的氩气等离子体对氮化硅薄膜进行轰击，从而使氮化硅薄膜产生晶格畸变，形成高压应力的氮化硅薄膜。本发明的制备方法形成的高压应力氮化硅薄膜具有-2.8Gpa以上的压应力，且淀积过程和后处理过程不存在变换反应腔的问题，即后处理过程是在淀积过程的基础上原位完成的，且后处理选择性强，既降低了制造工艺的复杂程度，有节约了成本。
附图说明
图1是本发明的一个较佳实施例的高压应力氮化硅薄膜的制备方法的流程示意图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
本发明的高压应力氮化硅薄膜的制备方法采用等离子体增强化学气相沉积设备进行高压应力氮化硅薄膜的淀积和后处理过程，如前所述，淀积氮化硅薄膜采用的设备可以采用化学气相沉积设备，然而，在半导体制备过程中，随着器件关键尺寸的减小，薄膜的均匀性和工艺稳定性的要求提高，相比之下，等离子体增强化学气相沉积法制备出的薄膜致密度高、应力小、均匀性好，更有利于制备高性能的半导体器件，因此，本发明采用等离子体增强化学气相沉积设备进行高压应力氮化硅薄膜的制备。并且，在后处理过程中，不需要移动带有氮化硅薄膜的半导体器件层，可以进行原位处理，不仅可以避免氮化硅薄膜表面的污染，还减少了制备工艺复杂程度。
以下结合附图1，通过具体实施例对本发明的高压应力氮化硅薄膜的制备方法做进一步详尽的描述，需要说明的是，附图均采用非简化的形式，使用非精准的比例，且仅用于方便、清晰的达到辅助说明本发明的实施例的目的。
请参阅图1，图1是本发明的一个较佳实施例的高压应力氮化硅薄膜的制备方法的流程示意图，本发明的本实施例的高压应力氮化硅薄膜的制备方法包括如下步骤:
步骤S01：将半导体器件层置于反应腔内；半导体器件层可以但不限于包含源极、漏极和栅极，半导体器件层可以但不限于为多层。
步骤S02：开启偏压功率源，设定偏压功率，设定反应温度，通入反应气体，在半导体器件层上淀积氮化硅薄膜；本实施例中，淀积氮化硅薄膜的方法可以采用等离子体增强化学气相沉积法；通常偏压功率源包括直流功率源和射频功率源，本发明的本实施例采用射频功率源；淀积氮化硅薄膜的过程中，反应气体可以但不限于为氨气和硅烷，反应温度可以但不限于为350-480°C，射频功率可以但不限于为350-600W。在淀积过程之后，所形成的氮化硅薄膜带有本征应力，需要采用后处理过程调整应力状态，例如采用紫外辐照处理法，利用紫外线对氮化硅薄膜进行增强应力处理等，也有在淀积过程中改变射频功率的大小来调控应力状态，后者在研究中还未得到实际应用，前者所增加的氮化硅薄膜的应力也较小，通常为200-400MPa，因此，本发明的本实施例中，采用在等离子体增强化学气相沉积反应腔内，直接对氮化硅薄膜进行原位后处理，不仅可以增加压应力的范围，还可以简化工艺步骤，避免复杂的制备工艺。
步骤S03：关闭偏压功率源，将反应腔内残余气体抽空；本实施例中，当氮化硅薄膜淀积完成后，关闭偏压功率源和气阀，保持反应温度不变，可以但不限于采用真空泵将反应腔内的残余气体抽空，但是可以不达到完全的真空状态，比如，当反应腔内的压强达到30-50mTorr即可。由于抽到真空状态，常需要很长的时间，这不仅延长了制备过程，还消耗了更多的能源比如电能。
步骤S04：保持反应温度不变，向反应腔内通入含有氩气的保护气体，其中，氩气的流量为100～150sccm；本实施例中的本步骤中，保持上述反应温度350-480°C不变，保护气体可以为氩气和氢气的混合气体，保护气体中的氩气和氢气的流量的比大于1，这是由于氢气等离子体进入氮化硅薄膜的晶格，会造成张应力，而氩气等离子体进入氮化硅薄膜的晶格会造成压应力，本实施例中，为了避免产生更多的张应力和提高压应力，通入反应腔内的氩气的比例应该大于氢气的比例，较佳的，所述氢气的流量可以为80～120sccm；通入含有氩气的保护气体的目的是为了进一步排除反应腔内的残余气体，确保后处理过程的气氛，即后处理过程是在氩气和氢气的保护气氛中进行，较佳的，通入含有氩气的保护气体的时间为1～5秒。
步骤S05：开启直流功率源，设定直流功率，同时通入含有氩气的增强压应力的混合气体，对氮化硅薄膜进行后处理，形成高压应力氮化硅薄膜；本实施例中，后处理过程保持上述反应温度350-480°C不变，直流功率可以为200-450W；本实施例中，增强压应力的混合气体可以为氩气和氢气混合气体，如前所述，由于氩气等离子体和氢气等离子体在氮化硅薄膜中分别产生压应力和张应力，所以在后处理过程中，通入氩气的含量应该远大于氢气的含量，所以步骤S05中氩气所占的比例大于步骤S04中氩气所占的比例，而且，由于后处理过程要增强氮化硅薄膜的压应力，就需要更多的等离子体气体，因此，步骤S05中含有氩气的增强压应力的混合气体的流量大于步骤S04中含有氩气的保护气体的流量，本实施例中，氩气的流量为150～300sccm，氢气的流量为120～200sccm；通入含有氩气的增强压应力的混合气体的时间可以为5～15秒。需要说明的是，为了起到保护作用，反应腔内的保护气体和增强压应力的混合气体可以一致，这样才不会对后处理的反应过程造成影响。
步骤S06：将反应腔内的残余气体抽空；本实施例中，在完成上述后处理过程且形成了高压应力氮化硅薄膜后，关闭直流功率源和气阀，采用但不限于真空泵将反应腔内的残余气体抽空，但是可以不达到完全的真空状态，比如，当反应腔内的压强达到30-50mTorr即可。
本发明的高压应力氮化硅薄膜的制备方法，通过在淀积的氮化硅薄膜上进行原位的后处理，包括通入低流量的含有氩气的保护气体，比如氩气和氢气的混合气体，形成保护气氛，然后通入高流量的含有氩气的增强压应力的混合气体，比如氩气和氢气的混合气体，不仅可以增强氮化硅薄膜内的压应力，形成高压应力薄膜，还能够使淀积过程和后处理过程在同一设备中原位完成，简化制备工艺，节约成本。
以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (12)
1.一种高压应力氮化硅薄膜的制备方法，其特征在于，包括：
步骤S01：将半导体器件层置于反应腔内；
步骤S02：开启偏压功率源，设定偏压功率，设定反应温度，通入反应气体，在所述半导体器件层上淀积氮化硅薄膜；
步骤S03：关闭所述偏压功率源，将所述反应腔内的残余气体抽空；
步骤S04：保持所述反应温度不变，向所述反应腔内通入含有氩气的保护气体，所述氩气流量为100～150sccm；
步骤S05：开启直流功率源，设定直流功率，同时通入含有氩气的增强压应力的混合气体，对所述氮化硅薄膜进行后处理，使得氩气等离子体进入氮化硅薄膜的晶格，形成所述高压应力氮化硅薄膜；所述步骤S05中所述增强压应力的混合气体的流量大于所述步骤S04中所述保护气体的流量；所述步骤S05中所述增强压应力的混合气体中氩气流量所占比例大于所述步骤S04中所述保护气体中氩气流量所占比例；
步骤S06：将所述反应腔内的残余气体抽空。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S04中，所述的保护气体为氩气和氢气的混合气体，所述氢气的流量为80～120sccm。
3.根据权利要求2所述的制备方法，其特征在于，所述步骤S04中，所述保护气体中的氩气和氢气的流量的比大于1。
4.根据权利要求1所述的制备方法，其特征在于，所述步骤S04中，通入含有所述氩气的保护气体的时间为1～5秒。
5.根据权利要求1所述的制备方法，其特征在于，所述步骤S05中，所述的增强压应力的混合气体为氩气和氢气的混合气体。
6.根据权利要求5所述的制备方法，其特征在于，所述步骤S05中，所述的增强压应力的混合气体中氩气和氢气的流量的比大于1。
7.根据权利要求5所述的制备方法，其特征在于，所述步骤S05中，所述氩气的流量为150～300sccm，所述氢气的流量为120～200sccm。
8.根据权利要求1所述的制备方法，其特征在于，步骤S05中，所述直流功率为200-450W。
9.根据权利要求1所述的制备方法，其特征在于，步骤S05中，通入所述含有氩气的增强压应力的混合气体的时间为5～15秒。
10.根据权利要求1所述的制备方法，其特征在于，采用等离子体增强化学气相沉积法形成所述氮化硅薄膜。
11.根据权利要求1所述的制备方法，其特征在于，所述高压应力氮化硅薄膜的厚度为10-30nm。
12.根据权利要求1所述的制备方法，其特征在于，所述的反应温度为350-480℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310170301.4A CN103280400B (zh) | 2013-05-09 | 2013-05-09 | 一种高压应力氮化硅薄膜的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310170301.4A CN103280400B (zh) | 2013-05-09 | 2013-05-09 | 一种高压应力氮化硅薄膜的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103280400A CN103280400A (zh) | 2013-09-04 |
| CN103280400B true CN103280400B (zh) | 2019-02-05 |
Family
ID=49062888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310170301.4A Expired - Fee Related CN103280400B (zh) | 2013-05-09 | 2013-05-09 | 一种高压应力氮化硅薄膜的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103280400B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646954A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 双应力薄膜的制造方法及具有双应力薄膜的半导体器件 |
| CN103646877A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 一种双应力薄膜的制造方法 |
| US10312475B2 (en) * | 2017-05-15 | 2019-06-04 | Applied Materials, Inc. | CVD thin film stress control method for display application |
| CN110218984B (zh) * | 2019-07-17 | 2022-11-25 | 北京北方华创微电子装备有限公司 | 薄膜沉积方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0428839A1 (en) * | 1989-11-17 | 1991-05-29 | International Business Machines Corporation | Method for depositing high quality silicon dioxide by plasma-enhanced chemical vapour deposition (PECVD) |
| CN101496145A (zh) * | 2006-06-20 | 2009-07-29 | 应用材料股份有限公司 | 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法 |
| CN101631894A (zh) * | 2006-12-08 | 2010-01-20 | 瓦里安半导体设备公司 | 原子层沉积的技术 |
-
2013
- 2013-05-09 CN CN201310170301.4A patent/CN103280400B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0428839A1 (en) * | 1989-11-17 | 1991-05-29 | International Business Machines Corporation | Method for depositing high quality silicon dioxide by plasma-enhanced chemical vapour deposition (PECVD) |
| CN101496145A (zh) * | 2006-06-20 | 2009-07-29 | 应用材料股份有限公司 | 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法 |
| CN101631894A (zh) * | 2006-12-08 | 2010-01-20 | 瓦里安半导体设备公司 | 原子层沉积的技术 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103280400A (zh) | 2013-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7906817B1 (en) | High compressive stress carbon liners for MOS devices | |
| US7651961B2 (en) | Method for forming strained silicon nitride films and a device containing such films | |
| US7214630B1 (en) | PMOS transistor with compressive dielectric capping layer | |
| Wallace et al. | Atomic layer deposition of dielectrics on Ge and III–V materials for ultrahigh performance transistors | |
| US8479683B2 (en) | Apparatus including a plasma chamber and controller including instructions for forming a boron nitride layer | |
| US9711373B2 (en) | Method of fabricating a gate dielectric for high-k metal gate devices | |
| US20040067631A1 (en) | Reduction of seed layer roughness for use in forming SiGe gate electrode | |
| US20180012998A1 (en) | Semiconductor device and method for manufacturing same | |
| US20060237803A1 (en) | ULTRA-THIN Hf-DOPED-SILICON OXYNITRIDE FILM FOR HIGH PERFORMANCE CMOS APPLICATIONS AND METHOD OF MANUFACTURE | |
| US9224594B2 (en) | Surface preparation with remote plasma | |
| CN103280400B (zh) | 一种高压应力氮化硅薄膜的制备方法 | |
| JP2003297822A (ja) | 絶縁膜の形成方法 | |
| TW201351655A (zh) | 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體 | |
| US7998881B1 (en) | Method for making high stress boron-doped carbon films | |
| US20140035001A1 (en) | Compound semiconductor structure | |
| US9418835B2 (en) | Methods for manufacturing semiconductor devices | |
| KR101690434B1 (ko) | 질소 함유 산화물 막 및 이의 형성 방법 | |
| JP2008078253A (ja) | 半導体装置の製造方法 | |
| CN115831726A (zh) | 基于等离子体掺杂调控低维半导体材料电学性能的方法 | |
| CN106356337B (zh) | 一种半导体器件的制造方法 | |
| US8975706B2 (en) | Gate stacks including TaXSiYO for MOSFETS | |
| CN104183492A (zh) | 应力结构的形成方法 | |
| KR20120089147A (ko) | 반도체 소자의 제조 방법 | |
| 김태우 | Study on Al2O3 MOSCAP and Optimization of Atomic Layer Deposited High-k Oxides for AlGaN/GaN MOSHEMT | |
| JP4550916B2 (ja) | ナノシリコン半導体基板を用いた半導体回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190205 |