CN111241783B - 一种针对压接针脚的背钻检查方法和装置 - Google Patents
一种针对压接针脚的背钻检查方法和装置 Download PDFInfo
- Publication number
- CN111241783B CN111241783B CN202010027725.5A CN202010027725A CN111241783B CN 111241783 B CN111241783 B CN 111241783B CN 202010027725 A CN202010027725 A CN 202010027725A CN 111241783 B CN111241783 B CN 111241783B
- Authority
- CN
- China
- Prior art keywords
- hole
- detected
- layer
- circuit board
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005553 drilling Methods 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000002788 crimping Methods 0.000 title claims abstract description 31
- 238000007689 inspection Methods 0.000 title claims abstract description 31
- 238000013461 design Methods 0.000 claims abstract description 94
- 238000003466 welding Methods 0.000 claims abstract description 27
- 230000004044 response Effects 0.000 claims abstract description 25
- 238000012216 screening Methods 0.000 claims abstract description 16
- 238000003475 lamination Methods 0.000 claims abstract description 14
- 230000035515 penetration Effects 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 10
- 238000012544 monitoring process Methods 0.000 abstract description 5
- 238000004590 computer program Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000282414 Homo sapiens Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种针对压接针脚的背钻检查方法和装置,方法包括:响应于多层印刷电路板的设计中存在背钻光绘层而从设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;遍历设计中的所有孔并在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔;遍历设计中的所有被检背钻孔并确定开孔错误的被检背钻孔;在设计中标注并输出开孔错误的被检背钻孔的错误信息。本发明能够高效地自动检查设计中的背钻孔是否正确设置并符合设计预期的导通效果,提高监测工作的效率、稳定性和准确率。
Description
技术领域
本发明涉及多层印刷电路板领域,更具体地,特别是指一种针对压接针脚的背钻检查方法和装置。
背景技术
印刷电路板(PCB)又称印制线路板,是电子产品中电子元件的载体,也是电子元器件线路连接的提供者。传统的电路板采用印刷蚀刻阻剂的方法做出电路的线路及图面,即对一块完整的铜皮面,通过蚀刻的方法去除不需要的部分,剩下的铜皮就承载了传递电流(信号)的功能,因此被称为印刷电路板或印刷线路板。
随着21世纪人类进入信息化社会,产品的功能越来越强,集成度越来越高,信号的速率越来越快,从电气性能的角度看,封装和互连对于信号不再是畅通和透明的,互联通道对信号的影响越来越明显,信号的畸变已经到了影响电路功能实现的程度,那么如何将一组信号“完整的”“不变形”的传输到接收端,就成为了一门新的学科——信号完整性(SI)。通常情况下,一些高速信号互连的协议都会对链路中的以上可能影响到信号完整性的要素做出要求,来让无源链路可以达到相应的速率要求。其中,针对过孔的优化是其中的重中之重,而过孔背钻又是提升信号完整性最为有效也最为直接的方法,因此在现在的高速PCB板上如交换机、服务器上高速信号的背钻已经成为了必选项。
背钻就是在原有钻孔的基础上进行“减”操作,降低贯通孔的长度,这就与一些器件的装焊存在冲突。压接器件是将针脚压入通孔针脚中,通过通孔针脚来进行固定,其针脚为一个椭圆形的鱼眼样式,如图3所示。鱼眼是具有一定长度的针脚,必须保证其压入的通孔针脚具有一定长度,才能保证鱼眼和通孔的良好连接,这就与“背钻”产生了一定的冲突。相比于传统的通孔背钻,对于压接针脚孔的背钻,既要保证尽可能的降低贯通孔的长度以提升SI性能,又要保证不能背钻过深,导致贯通孔长度不能良好的固定压接器件。因此在完成基本的背钻设置和检查后,针对压接针脚的背钻设置还需要进行额外的检查,保证压接针脚背钻后可以保留最少长度。
尤其针对大型的框式交换机和4U以上的通用或者AI服务器,大量使用的背板连接器都是压接针脚,往往一台框式的交换机使用到的压接针脚往往会有上万个之多,又因为层叠设计的不同、压接器件的不同,上万个压接针脚中又存在许多种不同的种类,使得检查起来十分复杂和繁琐,往往需要使用者花费极大的精力进行反复的检查,还不能保证设计不出现错误,这个工作量是巨大的,即使是熟练的工程师也至少要花上数个小时的时间进行检查,并且重复巨大的工作量会影响检查人员的注意力和检查的质量,而这样一个失误就会导致产品的失败与反复,这是不可接受的。因此如何便捷的对压接针脚的背钻进行检查或者使用机器代替人类自动化的完成检查工作成为亟待解决的问题。
针对现有技术中压接针脚的背钻检查困难的问题,目前尚无有效的解决方案。
发明内容
有鉴于此,本发明实施例的目的在于提出一种针对压接针脚的背钻检查方法和装置,能够高效地自动检查设计中的背钻孔是否正确设置并符合设计预期的导通效果,提高监测工作的效率、稳定性和准确率。
基于上述目的,本发明实施例的第一方面提供了一种针对压接针脚的背钻检查方法,包括执行以下步骤:
响应于多层印刷电路板的设计中存在背钻光绘层而从设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;
根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;
遍历设计中的所有孔,并根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔;
遍历设计中的所有被检背钻孔,并根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔;
在设计中标注并输出开孔错误的被检背钻孔的错误信息。
在一些实施方式中,电路板层叠信息包括多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息;被检配置信息包括与用于接合被检压接针脚的被检背钻孔的背钻开孔半径和最小电气贯通长度;被检压接针脚为鱼眼针脚;最小电气贯通长度大于鱼眼针脚的压接长度阈值并且大于高频信号的信号完整性导通阈值。
在一些实施方式中,根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层包括:
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自上而下地累加最小电气贯通长度,并将低于最小电气贯通长度的最高层叠确定为第一贯通层;
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自下而上地累加最小电气贯通长度,并将高于最小电气贯通长度的最低层叠确定为第二贯通层。
在一些实施方式中,根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔包括,针对每个孔依次执行以下步骤:
确定孔是否为通孔,是则继续下一步骤,否则终止;
确定孔是否为背钻孔,是则继续下一步骤,否则终止;
确定孔的半径是否等于背钻开孔半径,是则继续下一步骤,否则终止;
将孔确定为被检背钻孔。
在一些实施方式中,根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔包括,针对每个被检背钻孔依次执行以下步骤:
根据设计信息确定被检背钻孔是自上而下的背钻孔还是自下而上的背钻孔;
响应于被检背钻孔是自上而下的背钻孔,而判断被检背钻孔在插入被检压接针脚后第一贯通层能否被导通;
响应于被检背钻孔是自下而上的背钻孔,而判断被检背钻孔在插入被检压接针脚后第二贯通层能否被导通;
响应于第一贯通层或第二贯通层能被导通,而将被检背钻孔确定为存在开孔错误。
本发明实施例的第二方面提供了一种针对压接针脚的背钻检查装置,包括:
处理器;和
存储器,存储有处理器可运行的程序代码,程序代码在被运行时执行以下步骤:
响应于多层印刷电路板的设计中存在背钻光绘层而从设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;
根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;
遍历设计中的所有孔,并根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔;
遍历设计中的所有被检背钻孔,并根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔;
在设计中标注并输出开孔错误的被检背钻孔的错误信息。
在一些实施方式中,电路板层叠信息包括多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息;被检配置信息包括与用于接合被检压接针脚的被检背钻孔的背钻开孔半径和最小电气贯通长度;被检压接针脚为鱼眼针脚;最小电气贯通长度大于鱼眼针脚的压接长度阈值并且大于高频信号的信号完整性导通阈值。
在一些实施方式中,根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层包括:
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自上而下地累加最小电气贯通长度,并将低于最小电气贯通长度的最高层叠确定为第一贯通层;
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自下而上地累加最小电气贯通长度,并将高于最小电气贯通长度的最低层叠确定为第二贯通层。
在一些实施方式中,根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔包括,针对每个孔依次执行以下步骤:
确定孔是否为通孔,是则继续下一步骤,否则终止;
确定孔是否为背钻孔,是则继续下一步骤,否则终止;
确定孔的半径是否等于背钻开孔半径,是则继续下一步骤,否则终止;
将孔确定为被检背钻孔。
在一些实施方式中,根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔包括,针对每个被检背钻孔依次执行以下步骤:
根据设计信息确定被检背钻孔是自上而下的背钻孔还是自下而上的背钻孔;
响应于被检背钻孔是自上而下的背钻孔,而判断被检背钻孔在插入被检压接针脚后第一贯通层能否被导通;
响应于被检背钻孔是自下而上的背钻孔,而判断被检背钻孔在插入被检压接针脚后第二贯通层能否被导通;
响应于第一贯通层或第二贯通层能被导通,而将被检背钻孔确定为存在开孔错误。
本发明具有以下有益技术效果:本发明实施例提供的针对压接针脚的背钻检查方法和装置,通过响应于多层印刷电路板的设计中存在背钻光绘层而从设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;遍历设计中的所有孔,并根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔;遍历设计中的所有被检背钻孔,并根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔;在设计中标注并输出开孔错误的被检背钻孔的错误信息的技术方案,能够高效地自动检查设计中的背钻孔是否正确设置并符合设计预期的导通效果,提高监测工作的效率、稳定性和准确率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的针对压接针脚的背钻检查方法的流程示意图;
图2为本发明提供的针对压接针脚的背钻检查方法的详细流程图;
图3为本发明提供的针对压接针脚的背钻检查方法的输出效果图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
基于上述目的,本发明实施例的第一个方面,提出了一种能够高效地自动检查设计中的背钻孔是否正确设置并符合设计预期的导通效果的针对压接针脚的背钻检查方法的一个实施例。图1示出的是本发明提供的针对压接针脚的背钻检查方法的流程示意图。
所述针对压接针脚的背钻检查方法,如图1所示,包括执行以下步骤:
步骤S101:响应于多层印刷电路板的设计中存在背钻光绘层而从设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;
步骤S103:根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;
步骤S105:遍历设计中的所有孔,并根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔;
步骤S107:遍历设计中的所有被检背钻孔,并根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔;
步骤S109:在设计中标注并输出开孔错误的被检背钻孔的错误信息。
本发明针对于对于压接器件在压接时需要保证PCB板上针脚(尤其是鱼眼针脚)一定的电气贯通长度的问题,设计了一种用稳定性更高的程序代替人工操作。通过输入的部分启示条件,自动对设计文件上的符合条件的针脚进行检查,计算得到最少保留电气层位置,并检查已经完成的背钻设置的设计方法。由此可以高效且正确地完成压接针脚背钻的检查,大大提高了工作效率,可以将由于叠层设计文件反复变更导致的重复工作量缩减到几秒钟完成,同时避免了人工重复操作可能带来的大量错误,保障了产品研发的成功。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
在一些实施方式中,电路板层叠信息包括多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息;被检配置信息包括与用于接合被检压接针脚的被检背钻孔的背钻开孔半径和最小电气贯通长度;被检压接针脚为鱼眼针脚;最小电气贯通长度大于鱼眼针脚的压接长度阈值并且大于高频信号的信号完整性导通阈值。
在一些实施方式中,根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层包括:
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自上而下地累加最小电气贯通长度,并将低于最小电气贯通长度的最高层叠确定为第一贯通层;
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自下而上地累加最小电气贯通长度,并将高于最小电气贯通长度的最低层叠确定为第二贯通层。
在一些实施方式中,根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔包括,针对每个孔依次执行以下步骤:
确定孔是否为通孔,是则继续下一步骤,否则终止;
确定孔是否为背钻孔,是则继续下一步骤,否则终止;
确定孔的半径是否等于背钻开孔半径,是则继续下一步骤,否则终止;
将孔确定为被检背钻孔。
在一些实施方式中,根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔包括,针对每个被检背钻孔依次执行以下步骤:
根据设计信息确定被检背钻孔是自上而下的背钻孔还是自下而上的背钻孔;
响应于被检背钻孔是自上而下的背钻孔,而判断被检背钻孔在插入被检压接针脚后第一贯通层能否被导通;
响应于被检背钻孔是自下而上的背钻孔,而判断被检背钻孔在插入被检压接针脚后第二贯通层能否被导通;
响应于第一贯通层或第二贯通层能被导通,而将被检背钻孔确定为存在开孔错误。
根据本发明实施例公开的方法还可以被实现为由CPU(中央处理器)执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时,执行本发明实施例公开的方法中限定的上述功能。上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
下面根据图2所示的具体实施例进一步阐述本发明的具体实施方式。
本发明基于Allegro提供的二次开发语言AXLSKILL来实施。导入程序,在Allegro的配置文件“allegro.ilinit”中添加“load(”PFBackDrillCheck.il”)”,以后每次Allegro启动都会自动导入改程序,不需要使用者再次设置。启动Allegro,在Allegro的交互窗口输入“pfbdc”回车后启动程序,程序自动根据背钻信息文件为网络完成背钻设置。其执行顺序如图2所示:
A:检查Manufacturing层中是否存在背钻光绘层,如果存在,进入B步,如果不存在,弹出“该设计文件还未进行背钻设置”的提示框;
B:程序要求使用者依次输入需要检查的压接pin的钻孔半径R以及需要保留的最小电气贯通长度L;
C:程序获取到设计文件上的电气层层叠信息,包括层叠名称和各层叠的厚度;
D:程序分别从TOP层和BOT层按照顺序对层叠厚度进行累加,直至恰巧超出B步输入的最小电气贯通长度L,分别记录下此时TOP层对应的电气层P层和BOT对应的电器层Q层;
E:程序获取到设计文件上所有的“Pin”,逐个进行判断;
F:对于某“Pin”进行三次判断,1)该Pin是否为通孔Pin;2)该Pin的钻孔半径是否如B步输入的R;3)该Pin是否进行背钻;若三次判断都通过,进入G步,否则回退到F步;
G:获取该Pin背钻信息,包括其背钻起始层和到达层;
H:判断该Pin是从TOP层进行焊接,还是BOT层进行焊接,如TOP层进行焊接,进入I步,如BOT层进行焊接,进入J步;
I:获取该Pin的背钻信息,判断其背钻到达层是否位于P层后(顺序为TOP到BOT),“否”则高亮该Pin脚。之后回退到D步进行下一个Pin的检查;
J:获取该Pin的背钻信息,判断其背钻到达层是否位于Q层前(顺序为TOP到BOT),“否”则高亮该Pin脚。之后回退到D步进行下一个Pin的检查;
K:完成所有符合要求的Pin脚的检查后,程序运行结束。
最终输出如图3所示的结果。在图3中,具有中心黑点的白色圆表示孔,孔外具有圆环的情况表示该孔是被检查的背钻孔(Pin脚)。圆环可以具有一种或多种形状、颜色等以表示背钻孔的不同深度。被检查出现错误的背钻孔以醒目方式表示,如图3中的斜线方式。
从上述实施例可以看出,本发明实施例提供的针对压接针脚的背钻检查方法,通过响应于多层印刷电路板的设计中存在背钻光绘层而从设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;遍历设计中的所有孔,并根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔;遍历设计中的所有被检背钻孔,并根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔;在设计中标注并输出开孔错误的被检背钻孔的错误信息的技术方案,能够高效地自动检查设计中的背钻孔是否正确设置并符合设计预期的导通效果,提高监测工作的效率、稳定性和准确率。
需要特别指出的是,上述针对压接针脚的背钻检查方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于针对压接针脚的背钻检查方法也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的,本发明实施例的第二个方面,提出了一种能够高效地自动检查设计中的背钻孔是否正确设置并符合设计预期的导通效果的针对压接针脚的背钻检查装置的一个实施例。针对压接针脚的背钻检查装置包括:
处理器;和
存储器,存储有处理器可运行的程序代码,程序代码在被运行时执行以下步骤:
响应于多层印刷电路板的设计中存在背钻光绘层而从设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;
根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;
遍历设计中的所有孔,并根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔;
遍历设计中的所有被检背钻孔,并根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔;
在设计中标注并输出开孔错误的被检背钻孔的错误信息。
在一些实施方式中,电路板层叠信息包括多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息;被检配置信息包括与用于接合被检压接针脚的被检背钻孔的背钻开孔半径和最小电气贯通长度;被检压接针脚为鱼眼针脚;最小电气贯通长度大于鱼眼针脚的压接长度阈值并且大于高频信号的信号完整性导通阈值。
在一些实施方式中,根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层包括:
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自上而下地累加最小电气贯通长度,并将低于最小电气贯通长度的最高层叠确定为第一贯通层;
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自下而上地累加最小电气贯通长度,并将高于最小电气贯通长度的最低层叠确定为第二贯通层。
在一些实施方式中,根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔包括,针对每个孔依次执行以下步骤:
确定孔是否为通孔,是则继续下一步骤,否则终止;
确定孔是否为背钻孔,是则继续下一步骤,否则终止;
确定孔的半径是否等于背钻开孔半径,是则继续下一步骤,否则终止;
将孔确定为被检背钻孔。
在一些实施方式中,根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔包括,针对每个被检背钻孔依次执行以下步骤:
根据设计信息确定被检背钻孔是自上而下的背钻孔还是自下而上的背钻孔;
响应于被检背钻孔是自上而下的背钻孔,而判断被检背钻孔在插入被检压接针脚后第一贯通层能否被导通;
响应于被检背钻孔是自下而上的背钻孔,而判断被检背钻孔在插入被检压接针脚后第二贯通层能否被导通;
响应于第一贯通层或第二贯通层能被导通,而将被检背钻孔确定为存在开孔错误。
从上述实施例可以看出,本发明实施例提供的针对压接针脚的背钻检查装置,通过响应于多层印刷电路板的设计中存在背钻光绘层而从设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;根据电路板层叠信息和被检配置信息在设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;遍历设计中的所有孔,并根据被检配置信息在所有孔中筛选出设计为用于接合被检压接针脚的所有被检背钻孔;遍历设计中的所有被检背钻孔,并根据每个被检背钻孔的设计信息、第一贯通层、和第二贯通层确定开孔错误的被检背钻孔;在设计中标注并输出开孔错误的被检背钻孔的错误信息的技术方案,能够高效地自动检查设计中的背钻孔是否正确设置并符合设计预期的导通效果,提高监测工作的效率、稳定性和准确率。
需要特别指出的是,上述针对压接针脚的背钻检查装置的实施例采用了所述针对压接针脚的背钻检查方法的实施例来具体说明各模块的工作过程,本领域技术人员能够很容易想到,将这些模块应用到所述针对压接针脚的背钻检查方法的其他实施例中。当然,由于所述针对压接针脚的背钻检查方法实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于所述针对压接针脚的背钻检查装置也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在所述实施例之上。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种针对压接针脚的背钻检查方法,其特征在于,包括执行以下步骤:
响应于多层印刷电路板的设计中存在背钻光绘层而从所述设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;
根据所述电路板层叠信息和所述被检配置信息在所述设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;
遍历所述设计中的所有孔,并根据所述被检配置信息在所述所有孔中筛选出设计为用于接合所述被检压接针脚的所有被检背钻孔;
遍历所述设计中的所有被检背钻孔,并根据每个所述被检背钻孔的设计信息、所述第一贯通层、和所述第二贯通层确定开孔错误的被检背钻孔;
在所述设计中标注并输出所述开孔错误的被检背钻孔的错误信息。
2.根据权利要求1所述的方法,其特征在于,所述电路板层叠信息包括多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息;所述被检配置信息包括与用于接合所述被检压接针脚的所述被检背钻孔的背钻开孔半径和最小电气贯通长度;所述被检压接针脚为鱼眼针脚;所述最小电气贯通长度大于所述鱼眼针脚的压接长度阈值并且大于高频信号的信号完整性导通阈值。
3.根据权利要求2所述的方法,其特征在于,根据所述电路板层叠信息和所述被检配置信息在所述设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层包括:
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自上而下地累加所述最小电气贯通长度,并将低于所述最小电气贯通长度的最高层叠确定为所述第一贯通层;
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自下而上地累加所述最小电气贯通长度,并将高于所述最小电气贯通长度的最低层叠确定为所述第二贯通层。
4.根据权利要求2所述的方法,其特征在于,根据所述被检配置信息在所述所有孔中筛选出设计为用于接合所述被检压接针脚的所有被检背钻孔包括,针对每个孔依次执行以下步骤:
确定所述孔是否为通孔,是则继续下一步骤,否则终止;
确定所述孔是否为背钻孔,是则继续下一步骤,否则终止;
确定所述孔的半径是否等于所述背钻开孔半径,是则继续下一步骤,否则终止;
将所述孔确定为被检背钻孔。
5.根据权利要求2所述的方法,其特征在于,根据每个所述被检背钻孔的设计信息、所述第一贯通层、和所述第二贯通层确定开孔错误的被检背钻孔包括,针对每个所述被检背钻孔依次执行以下步骤:
根据所述设计信息确定所述被检背钻孔是自上而下的背钻孔还是自下而上的背钻孔;
响应于所述被检背钻孔是自上而下的背钻孔,而判断所述被检背钻孔在插入所述被检压接针脚后所述第一贯通层能否被导通;
响应于所述被检背钻孔是自下而上的背钻孔,而判断所述被检背钻孔在插入所述被检压接针脚后所述第二贯通层能否被导通;
响应于所述第一贯通层或所述第二贯通层能被导通,而将所述被检背钻孔确定为存在开孔错误。
6.一种针对压接针脚的背钻检查装置,其特征在于,包括:
处理器;和
存储器,存储有处理器可运行的程序代码,所述程序代码在被运行时执行以下步骤:
响应于多层印刷电路板的设计中存在背钻光绘层而从所述设计中获取电路板层叠信息,并接收被检压接针脚的被检配置信息;
根据所述电路板层叠信息和所述被检配置信息在所述设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层;
遍历所述设计中的所有孔,并根据所述被检配置信息在所述所有孔中筛选出设计为用于接合所述被检压接针脚的所有被检背钻孔;
遍历所述设计中的所有被检背钻孔,并根据每个所述被检背钻孔的设计信息、所述第一贯通层、和所述第二贯通层确定开孔错误的被检背钻孔;在所述设计中标注并输出所述开孔错误的被检背钻孔的错误信息。
7.根据权利要求6所述的装置,其特征在于,所述电路板层叠信息包括多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息;所述被检配置信息包括与用于接合所述被检压接针脚的所述被检背钻孔的背钻开孔半径和最小电气贯通长度;所述被检压接针脚为鱼眼针脚;所述最小电气贯通长度大于所述鱼眼针脚的压接长度阈值并且大于高频信号的信号完整性导通阈值。
8.根据权利要求7所述的装置,其特征在于,根据所述电路板层叠信息和所述被检配置信息在所述设计的多层电路板中确定自上而下的第一贯通层和自下而上的第二贯通层包括:
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自上而下地累加所述最小电气贯通长度,并将低于所述最小电气贯通长度的最高层叠确定为所述第一贯通层;
根据多层印刷电路板中每个层叠的名称、厚度、和相对顺序信息,自下而上地累加所述最小电气贯通长度,并将高于所述最小电气贯通长度的最低层叠确定为所述第二贯通层。
9.根据权利要求7所述的装置,其特征在于,根据所述被检配置信息在所述所有孔中筛选出设计为用于接合所述被检压接针脚的所有被检背钻孔包括,针对每个孔依次执行以下步骤:
确定所述孔是否为通孔,是则继续下一步骤,否则终止;
确定所述孔是否为背钻孔,是则继续下一步骤,否则终止;
确定所述孔的半径是否等于所述背钻开孔半径,是则继续下一步骤,否则终止;
将所述孔确定为被检背钻孔。
10.根据权利要求7所述的装置,其特征在于,根据每个所述被检背钻孔的设计信息、所述第一贯通层、和所述第二贯通层确定开孔错误的被检背钻孔包括,针对每个所述被检背钻孔依次执行以下步骤:
根据所述设计信息确定所述被检背钻孔是自上而下的背钻孔还是自下而上的背钻孔;
响应于所述被检背钻孔是自上而下的背钻孔,而判断所述被检背钻孔在插入所述被检压接针脚后所述第一贯通层能否被导通;
响应于所述被检背钻孔是自下而上的背钻孔,而判断所述被检背钻孔在插入所述被检压接针脚后所述第二贯通层能否被导通;
响应于所述第一贯通层或所述第二贯通层能被导通,而将所述被检背钻孔确定为存在开孔错误。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010027725.5A CN111241783B (zh) | 2020-01-10 | 2020-01-10 | 一种针对压接针脚的背钻检查方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010027725.5A CN111241783B (zh) | 2020-01-10 | 2020-01-10 | 一种针对压接针脚的背钻检查方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111241783A CN111241783A (zh) | 2020-06-05 |
CN111241783B true CN111241783B (zh) | 2023-01-06 |
Family
ID=70872569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010027725.5A Active CN111241783B (zh) | 2020-01-10 | 2020-01-10 | 一种针对压接针脚的背钻检查方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111241783B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102883536A (zh) * | 2012-09-29 | 2013-01-16 | 杭州华三通信技术有限公司 | 一种pcb板通孔加工方法及通孔结构 |
CN103433969A (zh) * | 2013-08-28 | 2013-12-11 | 华为技术有限公司 | 印刷电路板的钻孔方法和装置 |
-
2020
- 2020-01-10 CN CN202010027725.5A patent/CN111241783B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102883536A (zh) * | 2012-09-29 | 2013-01-16 | 杭州华三通信技术有限公司 | 一种pcb板通孔加工方法及通孔结构 |
CN103433969A (zh) * | 2013-08-28 | 2013-12-11 | 华为技术有限公司 | 印刷电路板的钻孔方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111241783A (zh) | 2020-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107944517B (zh) | 一种产品全流程品质追溯方法 | |
CN108990318A (zh) | 一种透光孔叠板防错的线路板制作方法 | |
CN109815570B (zh) | 一种检查差分信号过孔之间是否存在走线的方法 | |
CN111356290A (zh) | 一种能够检测背钻孔深度的pcb板以及检测方法 | |
CN111241783B (zh) | 一种针对压接针脚的背钻检查方法和装置 | |
CN110135082B (zh) | 一种pcb设计中负片层铜皮避让过孔的方法 | |
CN111257723B (zh) | 一种背钻的检查方法、系统、设备以及介质 | |
CN111353907A (zh) | 工艺规格管理方法及系统 | |
CN104918423A (zh) | 一种可检测内层孔环的线路板制作方法 | |
CN112311574A (zh) | 网络拓扑连线的检查方法、装置及设备 | |
CN114239477A (zh) | 硬件连线检查方法、装置、存储介质及电子设备 | |
CN100361122C (zh) | Ict测试用转换pcb的自动设计方法 | |
CN116546750A (zh) | 一种pcb板自动掏铜的方法 | |
CN109492329B (zh) | 一种背钻设置的设计方法 | |
CN109982511A (zh) | 一种便于检测无铜孔是否漏钻的pcb的制作方法 | |
CN112651964A (zh) | 一种基于深度学习的目标检测方法 | |
CN112115669B (zh) | 一种自动放置连接筋的方法、系统、设备及介质 | |
CN219512131U (zh) | 一种钻孔缺陷检测能力的验证板 | |
CN115226308B (zh) | 多模块结构电路板的制作方法、装置、pcb模组、设备 | |
CN111475991B (zh) | Pcb设计中自动检查pip零件可制造性的方法及系统 | |
CN111200898B (zh) | 一种pcb板、制造方法及设备 | |
CN111385982A (zh) | 一种多层pcb线路板层压结构改进方法 | |
CN110489802B (zh) | 一种检查零件布局正确性的方法及系统 | |
CN116205170A (zh) | 一种集成电路工程数据处理方法及系统 | |
CN116538904A (zh) | 一种pcb板差分线走线的检测方法、系统及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |