CN111213237B - 包含堆叠存储器单元的易失性存储器装置 - Google Patents

包含堆叠存储器单元的易失性存储器装置 Download PDF

Info

Publication number
CN111213237B
CN111213237B CN201880066757.7A CN201880066757A CN111213237B CN 111213237 B CN111213237 B CN 111213237B CN 201880066757 A CN201880066757 A CN 201880066757A CN 111213237 B CN111213237 B CN 111213237B
Authority
CN
China
Prior art keywords
memory cell
section
memory
conductive material
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880066757.7A
Other languages
English (en)
Other versions
CN111213237A (zh
Inventor
古屋良人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111213237A publication Critical patent/CN111213237A/zh
Application granted granted Critical
Publication of CN111213237B publication Critical patent/CN111213237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一些实施例包含设备和操作所述设备的方法。所述设备之一包含沿柱定位的易失性存储器单元，所述柱具有在垂直于存储器装置的衬底的方向上延伸的长度。所述易失性存储器单元中的每个易失性存储器单元包含电容器和至少一个晶体管。所述电容器包含电容器板。所述电容器板由所述柱的半导体材料的一部分形成，或者由通过电介质与所述柱分离的导电材料形成。

Description

包含堆叠存储器单元的易失性存储器装置
相关申请
本申请要求于2017年8月29日提交的美国申请序列号62/551,542的优先权权益，所述美国申请以全文引用的方式并入本文。
背景技术
存储器装置广泛用于计算机和许多其它电子物品中以存储信息。存储器装置通常分为两种类型：易失性存储器装置和非易失性存储器装置。易失性存储器装置的实例包含动态随机存取存储器(DRAM)装置。非易失性存储器装置的实例包含闪速存储器装置(例如，闪速记忆棒)。存储器装置通常具有许多存储器单元。在易失性存储器装置中，如果供电电力与存储器装置关断连接，则存储在存储器单元中的信息会丢失。在非易失性存储器装置中，即使供电电力与存储器装置关断连接，存储在存储器单元中的信息也会保留。
本文的描述涉及易失性存储器装置。大多数常规易失性存储器装置具有平面结构(即，二维结构)，在所述平面结构中存储器单元形成于装置的单个层级中。随着对装置存储密度需求的增加，许多常规技术提供了用于缩小存储器单元的大小以针对给定装置面积而增加装置存储密度的方法。然而，如果要将存储器单元的大小缩小到一定尺寸，则物理限制和制造约束可能会对这种传统技术构成挑战。与一些常规存储器装置不同，本文描述的存储器装置包含可以克服常规技术所面临的挑战的特征。
附图说明
图1示出了根据本文所描述的一些实施例的采取存储器装置的形式的包含易失性存储器单元的设备的框图。
图2A示出了根据本文所描述的一些实施例的存储器装置的包含存储器阵列的一部分的示意图。
图2B示出了图2A的存储器装置的一部分的示意图。
图2C是示出了根据本文所描述的一些实施例的在示例写入和读取操作期间提供给图2B的存储器装置的信号的电压的示例值的图表。
图2D示出了根据本文所描述的一些实施例的在图2B中示意性地示出的存储器装置的一部分的结构的侧视图(例如，横截面视图)，其中每个存储器单元的存储器单元结构可以包含来自双柱的部分。
图2E至图2I示出了根据本文所描述的一些实施例的图2D的存储器装置的包含从图2D的不同截面线观察的存储器装置的一些元件的不同部分(例如，局部俯视图)。
图3A示出了根据本文所描述的一些实施例的可以是图2A的存储器装置的变体的存储器装置的一部分的示意图。
图3B示出了图3A的存储器装置的一部分的示意图。
图3C是示出了根据本文所描述的一些实施例的在示例写入和读取操作期间提供给图3B的存储器装置的信号的电压的示例值的图表。
图3D是示出了根据本文所描述的一些实施例的在存储器装置的另外的示例写入和读取操作期间提供给图3B的存储器装置的信号的电压的示例值的图表。
图3E示出了根据本文所描述的一些实施例的在图3B中示意性地示出的存储器装置的一部分的结构的侧视图(例如，横截面视图)。
图3F示出了根据本文所描述的一些实施例的图3E的存储器装置的一部分(例如，局部俯视图)。
图4A示出了根据本文所描述的一些实施例的存储器装置的包含存储器单元的一部分的示意图，其中每个存储器单元的存储器单元结构可以包含来自单柱的部分。
图4B示出了根据本文所描述的一些实施例的在图4A中示意性地示出的存储器装置的一部分的结构的侧视图(例如，横截面视图)。
图4C示出了图4B的存储器装置的一部分。
图4D至图4F示出了根据本文所描述的一些实施例的图4C的存储器装置的包含从图4C的不同截面线观察的存储器装置的一些元件的不同部分(例如，局部俯视图)。
图4G示出了图4A的存储器装置的一部分的示意图。
图4H是示出了根据本文所描述的一些实施例的在三个不同的示例写入操作期间提供给图4G的存储器装置的部分的信号的电压的示例值的图表。
图4I是示出了根据本文所描述的一些实施例的图4A的存储器装置的读取操作的不同阶段的流程图。
图4J示出了图2A的存储器装置的一部分的示意图。
图4K是示出了图4J中的信号在基于碰撞电离(II)电流机制的预读出阶段期间的值的图表。
图4K'是示出了图4J中的信号在使用基于栅极感应漏极泄漏(GIDL)电流机制的替代性预读出方案的预读出阶段期间的值的图表。
图4L示出了图4A的存储器装置的一部分的示意图。
图4M是示出了图4L中的信号在使用基于阈值电压偏移的读出方案的读出阶段期间的值的图表。
图4M'是示出了图4L中的信号在使用基于内置双极性结型晶体管(BJT)的特性(例如，自锁)的替代性读出方案的读出阶段期间的值的图表。
图4N是示出图4M中的一些信号之间的关系的图。
图4O示出了图4A的存储器装置的一部分的示意图。
图4P是示出图4O中的信号在复位阶段期间的值的图表。
图4Q示出了图4A的存储器装置的一部分的示意图。
图4R是示出了图4Q中的信号在恢复阶段期间的值的图表。
图5A示出了根据本文所描述的一些实施例的另一个存储器装置的包含具有来自单柱的存储器单元结构的存储器单元的一部分的示意图。
图5B示出了根据本文所描述的一些实施例的在图5A中示意性地示出的存储器装置的一部分的结构的侧视图(例如，横截面视图)。
图5C示出了图5B的存储器装置的一部分。
图5D示出了图5A的包含两个存储器单元的存储器装置的一部分的示意图。
图5E是示出了根据本文所描述的一些实施例的在三个不同的示例写入操作期间提供给图5D的存储器装置的一部分的信号的电压的示例值的图表。
图5F是示出了根据本文所描述的一些实施例的图5A至图5C的存储器装置的读取操作的不同阶段的流程图。
图5G示出了图5A的存储器装置的一部分的示意图。
图5H是示出了图5G中的信号在基于碰撞电离电流机制的预读出阶段期间的值的图表。
图5H'是示出了图5G中的信号在使用基于GIDL电流机制的替代性预读出方案的预读出阶段期间的值的图表。
图5I示出了图5A的存储器装置的一部分的示意图。
图5J是示出了图5I中的信号在使用基于阈值电压偏移的读出方案的读出阶段期间的值的图表。
图5J'是示出了图5I中的信号在使用基于内置双极性结型晶体管的特性(例如，自锁)的替代性读出方案的读出阶段期间的值的图表。
图5K示出了图5A的存储器装置的一部分的示意图。
图5L是示出了图5K中的信号在复位阶段期间的值的图表。
图5M示出了图5A的存储器装置的一部分的示意图。
图5N是示出了图5M中的信号在恢复阶段期间的值的图表。
图6示出了根据本文所描述的一些实施例的沿存储器装置的柱的一段定位的存储器单元的一部分的结构。
具体实施方式
本文所描述的存储器装置包含以3D(三维)结构布置的易失性存储器单元。在3D结构中，存储器单元在存储器装置的多个层级中竖直地堆叠在彼此之上。由于存储器单元是竖直地堆叠的，因此对于给定装置面积，所描述存储器装置的存储密度可以高于常规易失性存储器装置的存储密度。3D结构还允许在无需大幅度减小特征大小(例如，存储器单元大小)的情况下增加所描述存储器装置的存储密度。本文所描述的存储器装置的有效特征大小可以为2F2或更小。下面参考图1至图6详细讨论所描述存储器装置的不同变体。
图1示出了根据本文所描述的一些实施例的采取存储器装置100的形式的包含易失性存储器单元的设备的框图。存储器装置100包含存储器阵列101，所述存储器阵列可以含有存储器单元102。存储器装置100是易失性存储器装置(例如，DRAM装置)，使得存储器单元102是易失性存储器单元。因此，如果供电电力(例如，供电电压VDD)与存储器装置100关断连接，则存储在存储器单元102中的信息可能会丢失(例如，无效)。在下文中，提及VDD来表示某种电压电平，然而，所述电压电平不限于存储器装置(例如，存储器装置100)的供电电压(例如，VDD)。例如，如果存储器装置(例如，存储器装置100)具有基于VDD产生内部电压的内部电压发生器(图1中未示出)，则可以使用此类内部电压代替VDD。
在存储器装置100的物理结构中，存储器单元102可以竖直地形成(例如，在不同层中堆叠在彼此之上)于存储器装置100的衬底(例如，半导体衬底)之上的不同层级中。包含存储器单元102的存储器阵列101的结构可以包含以下参考图2A至图6所描述的存储器阵列和存储器单元的结构。
如图1所示，存储器装置100可以包含存取线104(或“字线”)和数据线(例如，位线)105。存储器装置100可以使用用于存取存储器单元102的存取线104和数据线105上的信号(例如，字线信号)来提供要存储(例如，写入)在存储器单元102上的或从存储器单元读出(例如，读取)到的信息(例如，数据)。
存储器装置100可以包含用于在线(例如，地址线)107上接收地址信息ADDR(例如，行地址信号和列地址信号)的地址寄存器106。存储器装置100可以包含可以操作以解码来自地址寄存器106的地址信息ADDR的行存取电路系统(例如，x-解码器)108和列存取电路系统(例如，y-解码器)109。基于经过解码的地址信息，存储器装置100可以确定在存储器操作期间要存取哪些存储器单元102。存储器装置100可以执行用于将信息存储在存储器单元102中的写入操作，以及用于读取(例如，读出)存储器单元102中的信息(例如，先前所存储信息)的读取操作。存储器装置100也可以执行用于刷新(例如，使保持有效)存储在存储器单元102中的信息的值的操作(例如，刷新操作)。存储器单元102中的每个存储器单元可以被配置成存储可以表示二进制0(“0”)或二进制1(“1”)的信息。
存储器装置100可以分别在线130和132上接收包含供电电压VDD和Vss的供电电压。供电电压Vss可以在接地电位(例如，值大约为零伏)下操作。供电电压VDD可以包含从如电池或交流到直流(AC-DC)转换器电路系统等外部电源提供给存储器装置100的外部电压。
如图1所示，存储器装置100可以包含存储器控制单元118，所述存储器控制单元用于基于线(例如，控制线)120上的控制信号来控制存储器装置100的存储器操作(例如，读取和写入操作)。线120上的信号的实例包含行存取选通信号RAS*、列存取选通信号CAS*、写入使能信号WE*、芯片选择信号CS*、时钟信号CK和时钟使能信号CKE。这些信号可以是提供给动态随机存取存储器(DRAM)装置的信号的一部分。
如图1所示，存储器装置100可以包含可以承载信号DQ0到DQN的线(例如，全局数据线)112。在读取操作中，提供给线112的(从存储器器单元102读取的)信息(采取信号DQ0到DQN的形式)的值(例如，逻辑0和逻辑1)可以基于数据线105上的信号DL0和DL0*到DLN和DLN*的值。在写入操作中，提供给数据线105的(要存储在存储器单元102中的)信息的值(例如，“0”(二进制0)或“1”(二进制1))可以基于线112上的信号DQ0到DQN的值。
存储器装置100可以包含读出电路系统103、选择电路系统115和输入/输出(I/O)电路系统116。列存取电路系统109可以基于地址信号ADDR选择性地激活线(例如，选择线)上的信号。选择电路系统115可以响应于线114上的信号来选择数据线105上的信号。数据线105上的信号可以表示(例如，在写入操作期间)要存储在存储器单元102中的信息的值或(例如，在读取操作期间)从存储器单元102读取(例如，读出)的信息的值。
I/O电路系统116可以操作以将从存储器单元102读取的信息提供给线112(例如，在读取操作期间)，并且将来自线112(例如，由外部装置提供)的信息提供给数据线105，以(例如，在写入操作期间)存储在存储器单元102中。线112可以包含存储器装置100内的节点或存储器装置100可以驻留的封装体上的引脚(或焊球)。存储器装置100外部的其它装置(例如，存储器控制器或处理器)可以通过线107、112和120与存储器装置100通信。
存储器装置100可以包含其它组件，所述其它组件未示出，以帮助集中于本文所描述的实施例。存储器装置100可以被配置成包含具有以下参考图2A至图6所描述的相关联的结构和操作的存储器装置的至少一部分。
本领域的普通技术人员可以认识到，存储器装置100可以包含其它组件，为了不模糊本文所描述的示例实施例，图1中未示出所述其它组件中的几个组件。存储器装置100的至少一部分(例如，存储器阵列101的一部分)可以包含与以下参考图2A至图6所描述的存储器装置中的任何存储器装置类似或相同的结构。
图2A示出了根据本文所描述的一些实施例的存储器装置200的包含存储器阵列201的一部分的示意图。存储器装置200可以对应于图1的存储器装置100。例如，存储器阵列201可以形成图1的存储器阵列101的一部分。
如图2A所示，存储器装置200可以包含存储器单元210到217，所述存储器单元为易失性存储器单元(例如，DRAM单元)。存储器单元210到217中的每个存储器单元可以包含两个晶体管T1和T2以及一个电容器202，使得存储器单元210到217中的每个存储器单元可以被称为2T1C存储器单元。为了简单起见，给予存储器单元210到217之中的不同存储器单元的晶体管相同的标记T1和T2，并且给予存储器单元210到217之中的不同存储器单元的电容器相同的标记(即202)。
存储器单元210到217可以布置在存储器单元组(例如，串)2010和2011中。存储器单元组2010和2011中的每个存储器单元组可以包含相同数量的存储器单元。例如，存储器单元组2010可以包含四个存储器单元210、211、212和213，并且存储器单元组2011可以包含四个存储器单元214、215、216和217。作为实例，图2A示出了位于存储器单元组2010和2011中的每个存储器单元组中的四个存储器单元。存储器单元组2010和2011中的存储器单元的数量可以不同于四。
图2A示出了可以对应于图2D至图2I示出的存储器装置200的结构(物理结构)的方向x、y和z的方向x、y和z。如下面参考图2D至图2I更详细地描述的，存储器单元组2010和2011中的每个存储器单元组中的存储器单元可以竖直地形成(例如，在z方向上以竖直堆叠的方式在彼此之上堆叠)于存储器装置200的衬底之上。
存储器装置200(图2A)可以执行用于将信息存储于存储器单元210到217中的写入操作，以及用于从存储器单元210到217读取(例如，读出)信息的读取操作。存储器单元210到217中的每个存储器单元在读取或写入操作期间可以随机选择。在存储器装置200的写入操作期间，可以将信息存储于一或多个所选存储器单元中。在存储器装置200的读取操作期间，可以从一或多个所选存储器单元中读取信息。
如图2A所示，存储器装置200可以包含不是存储器单元的去耦组件(例如，隔离组件)281至286。去耦组件281到286之中的特定去耦组件可以阻止电流跨过所述特定去耦组件(下面更详细地描述)流动。在存储器装置200的物理结构中，去耦组件281到286中的每个去耦组件可以是永久关断(例如，始终放置于关断状态)的组件(例如，晶体管)。可替代地，去耦组件281到286中的每个去耦组件可以是可以防止电流通过其传导的介电材料(例如，氧化硅)。
如图2A所示，存储器装置200可以包含可以由存储器单元组2010和2011共享的读取数据线(例如，读取位线)220。存储器装置200可以包含耦接到存储器单元组2010和2011的共用导电线290。共用导电线290在存储器装置200的操作(例如，读取或写入操作)期间可以耦接到地面。
读取数据线220可以承载信号(例如，读取数据线信号)BL_R0。在存储器装置200的读取操作期间，可以使用信号BL_R0的值(例如，电流或电压值)来确定从所选存储器单元读取(例如，读出)的信息的值(例如，“0”或“1”)。所选存储器单元可以来自存储器单元组2010或存储器单元组2011。在存储器装置200的读取操作期间，存储器单元组2010和存储器单元组2011的存储器单元可以一次选择一个，以提供从所选存储器单元读取的信息。
存储器装置200可以包含单独的板线250到257。板线250、251、252和253可以分别承载信号PL00、PL01、PL02和PL03。板线254、255、256和257可以分别承载信号PL10、PL11、PL12和PL13。
在存储器装置200的读取操作期间，对应的板线250到253上的信号PL00、PL01、PL02和PL03可以提供有不同电压。根据存储在所选存储器单元中的信息的值，一定量(例如，预定量)的电流可以或可以不通过存储器单元210、211、212和213在读取数据线220与共用导电线290之间流动。基于此些量的电流的存在或不存在，存储器装置200可以(例如，通过使用检测电路(图2A中未示出))确定存储在所选存储器单元中的信息的值(例如，“0”或“1”)。
如图2A所示，存储器装置200可以包含分别耦接到存储器单元组2010和2011的读取选择线260和261。读取选择线260和261可以分别承载信号(例如，读取选择信号)RSL0和RSL1。在存储器装置200的读取操作期间，可以选择性地激活读取选择信号RSL0和RSL1，以将对应的存储器单元组(2010或2011)耦接到读取数据线220。
存储器装置200可以包含可以分别由信号RSL0和RSL1控制(例如，导通或关断)的选择晶体管270和271。存储器单元组2010和2011在读取操作期间可以一次选择一个，以从存储器单元210到217读取信息。例如，在读取操作期间，如果选择了存储器单元210、211、212和213中的一个存储器单元，则信号RSL0可以被激活(例如，提供有正电压)，以导通选择晶体管270并耦接到存储器单元组2010，从而读取数据线220。在此实例中，当信号RSL0被激活时，信号RSL1可以去激活(例如，提供有零伏)以关断选择晶体管271，使得存储器单元组2011不耦接到读取数据线220。在另一个实例中，如果选择了存储器单元214、215、216和217中的一个存储器单元，则信号RSL1可以被激活(例如，提供有正电压)，以导通选择晶体管271并耦接到存储器单元组2011，从而读取数据线220。在此实例中，当信号RSL1被激活时，信号RSL0可以去激活(例如，提供有零伏)，使得存储器单元组2010不耦接到读取数据线220。
存储器装置200可以包含可以由存储器单元组2010和2011共享的写入数据线(写入位线)231和232。写入数据线231和232可以分别承载信号BL_WA和BL_WB。在存储器装置200的写入操作期间，可以向信号BL_WA和BL_WB提供其值可以基于要存储在一或多个所选存储器单元中的信息的值(例如，“0”或“1”)的电压。组内的两个存储器单元可以共享写入数据线。例如，存储器单元210和211可以共享写入数据线231，并且存储器单元212和213可以共享写入数据线232。在另一个实例中，存储器单元214和215可以共享写入数据线231，并且存储器单元216和217可以共享写入数据线232。
存储器装置200可以包含写入字线240到247(其可以是存储器装置200的存取线的一部分)。写入字线240、241、242和243可以分别承载信号WWL00、WWL01、WWL02和WWL03。写入字线244、245、246和247可以分别承载信号WWL10、WWL11、WWL12和WWL13。
在存储器装置200的写入操作期间，可以使用(与存储器单元组2010相关联的)写入字线240、241、242和243来分别提供对存储器单元210、211、212和213的存取，以便于将信息存储在存储器单元组2010中的一或多个所选存储器单元中。
在存储器装置200的写入操作期间，可以使用(与存储器单元组2011相关联的)写入字线244、245、246和247来分别提供对存储器单元214、215、216和217的存取，以便于将信息存储在存储器单元组2011中的一或多个所选存储器单元中。
存储在存储器装置200的(在存储器单元210到217之中的)特定存储器单元中的信息可以基于一定量(例如，预定量)的电荷在所述特定存储器单元的电容器202中的存在或不存在。放置在特定存储器单元的电容器202上的电荷的量可以基于在写入操作期间提供给信号BL_WA和BL_WB的电压的值。在用于从所选存储器单元读取信息的读取操作期间，一定量的电流在读取数据线220与共用导电线290之间的存在或不存在基于一定量的电荷在所选存储器单元的电容器202中的存在或不存在。
图2A示出了作为实例由两个存储器单元组(例如，2010和2011)共享的读取数据线220以及写入数据线231和232。然而，读取数据线220以及写入数据线231和232可以由存储器装置200的与存储器单元组2010和2011(例如，处于y方向的存储器单元组)类似的其它存储器单元组(未示出)共享。
写入字线240、241、242和243可以由处于存储器装置200的x方向的其它存储器单元组(未示出)共享。板线250、251、252和253可以由处于存储器装置200的x方向的其它存储器单元组(未示出)共享。
如图2A所示，同一存储器单元组(例如，2010)的两个存储器单元(例如，212和213)可以共享写入数据线(例如，232)。因此，写入数据线的数量(例如，图2A中的两条数据线)可以是每个存储器单元组中的存储器单元的数量(例如，图2A中的四个存储器单元)的一半。例如，如果图2A中的每个存储器单元组具有六个存储器单元，则存储器装置200可以包含由相应的六个存储器单元对共享的三条写入数据线(类似于写入数据线231和232)。
如图2A所示，存储器装置200可以包含其它元件，如读取数据线221(和对应的信号BL_RN)、读取选择线262和263(和对应的信号RSL2和RSL3)以及选择晶体管272和273。此类其它元件与上述那些元件类似。因此，为了简单起见，从本文的描述中省略了对存储器装置200的此类其它元件的详细描述。
图2B示出了图2A的包含存储器单元组2010的存储器装置200的一部分的示意图。如图2B所示，电容器202可以包含电容器板(例如，端)202a和202b。电容器板202a可以形成存储器装置200的对应的存储器单元的存储节点(例如，存储器元件)的一部分(或者可以与所述存储节点相同)。特定存储器单元的电容器板202a可以保持电荷，所述电荷可以用于表示存储在所述特定存储器单元中的信息的值(例如，“0”或“1”)。电容器板202a通过导电连接203可以耦接到晶体管T2的端(例如，源极或漏极)。
电容器202的电容器板202b也可以是对应的存储器单元的晶体管T1的栅极。因此，电容器202的电容器板202b和晶体管T1的栅极是同一元件。电容器202和晶体管T1的组合也可以被称为存储电容器-晶体管(例如，增益单元)。在用于将信息存储在存储器(例如，存储器单元213)中的写入操作期间，存储器装置200的存储电容器-晶体管可以允许要存储在电容器版202a中的相对少量的电荷表示存储在存储器中的信息的值(例如“1”)。相对少量的电荷可以允许存储器装置200的存储器单元的大小相对较小。在从存储器单元读取信息的读取操作期间，存储电容器-晶体管组合可以操作以放大电荷(例如，电流)。由于电荷的量相对较小，所以电荷的放大(例如，增益)可以提高从存储器装置200的存储器单元读取的信息的准确性。
在将信息存储在所选存储器单元(例如，存储器单元213)中的写入操作期间，根据要存储在所选存储器单元中的信息的值，可以将电荷提供给(或不提供给)所选存储器单元(例如，存储器单元213)的电容器板202a。例如，如果要将“0”(二进制0)存储在存储器单元213(所选存储器单元)中，则可以不将电荷提供给电容器板202a。在此实例中，写入数据线232上的信号BL_WB可以提供有零伏(或可替代地负电压)，存储器单元213的晶体管T2可以导通，并且存储器单元212的晶体管T2可以关断。在另一个实例中，如果要将“1”(二进制1)存储在存储器单元213(所选存储器单元)中，则可以将一定量(例如，预定量)的电荷提供给存储器单元213的电容器板202a。在此实例中，写入数据线232上的信号BL_WB可以提供有正电压，存储器单元213的晶体管T2可以导通，并且存储器单元212的晶体管T2可以关断。
在读取(例如，读出)先前存储在存储器单元组(例如，2010)的所选存储器单元(例如，存储器单元212)中的信息的读取操作期间，可以将电压(例如，V1>0)施加到所述存储器单元组的未选择存储器单元(例如，存储器单元210、211和213)的晶体管T1的栅极，使得不管存储在所选存储器单元中的信息的值如何，未选择存储器单元的晶体管T1都会导通。可以将另一个电压(例如，V0<V1)提供给所选存储器单元的晶体管T1的栅极。根据先前存储在所选存储器单元中的信息的值(例如，“0”或“1”)，存储器单元的晶体管T1可以导通或者可以保持关断。
在读取操作期间，根据所选存储器单元的晶体管T1的状态(例如，导通或关断)，读取数据线220上的信号BL_R0可以具有不同的值。存储器装置200可以检测信号BL_R0的不同的值，以确定存储在所选存储器单元中的信息的值。例如，在图2B中，如果选择了要读取的存储器单元212，则可以将电压(例如，零伏)提供给信号PL02(其控制存储器单元212的晶体管T1的栅极)，并且可以将电压V1施加到存储器单元210、211和213的晶体管T1的栅极。在此实例中，根据先前存储在存储器单元212中的信息的值(例如，二进制0或二进制1)，存储器单元213的晶体管T1可以导通或者可以保持关断。存储器装置200可以检测信号BL_R0的不同的值以确定存储在存储器单元212中的信息的值。
图2C是示出了根据本文所描述的一些实施例的在存储器装置200的示例写入和读取操作期间提供给图2B的存储器装置200的信号的电压的示例值的图表。图2C中的信号(WWL00到WWL03、PL00到PL03、BL_WA、BL_WB、RSL0和BL_R0)与图2B示出的那些信号相同。如图2C所示，在写入和读取操作中的每个操作中，根据选择了存储器单元210、211、212和213之中的哪个存储器单元，可以为信号提供具有特定值的电压(以伏特为单位)。在图2C中，假设存储器单元212(图2B所示)是写入操作和读取操作期间的所选(目标)存储器单元，并且存储器单元210、211和213未被选择(未选择的)。以下描述涉及图2B和图2C。
在存储器装置200(图2C)的写入操作期间，可以向(与所选存储器单元212相关联的)信号WWL02提供电压V1(正电压)，如WWL02＝V1，以便导通存储器单元212的晶体管T2。作为实例，电压V1的值可以大于供电电压(例如，VDD)。可以向(分别与未选择存储器单元210、211和213相关联的)信号WWL00、WWL01和WWL03提供电压V0(例如，基本上等于VDD)，如WWL00＝WWL01＝WWL03＝V0，以便关断存储器单元210、211和213的晶体管T2。通过向信号BL_WB提供电压VBL_W，可以将信息(例如，“0”或“1”)(通过存储器单元212的所导通晶体管T2)存储在存储器单元212中。电压VBL_W的值可以基于要存储在存储器单元212中的信息的值。例如，如果要将“0”存储在存储器单元212中，则电压VBL_W可以具有一个值(例如，VBL_W＝0V或VBL_W<0V)，并且如果要将“1”存储在存储器单元212中，则电压VBL_W可以具有另一个值(例如，VBL_W>0V(例如，或VBL_W＝1V))。
存储器装置200在写入操作期间的其它信号可以提供有如图2C所示的电压。例如，(与所选存储器单元和未选择存储器单元两者相关联的)信号PL00、PL01、PL02和PL03中的每个信号可以提供有电压V0，并且信号BL_WA、RSL0和BL_R0中的每个信号可以提供有电压V0。
施加到图2C的信号的电压的值在写入操作期间可以用于存储器单元组2010(图2B)的任何所选存储器单元。例如，如果在写入操作期间选择了存储器单元213(未选择存储器单元210、211和212)，则提供给图2C中的信号WWL02和WWL03的电压的值(例如，WWL02＝V0以及WWL03＝V1)可以交换，并且其它信号可以保持在图2C所示的值。
在另一个实例中，如果在写入操作期间选择了存储器单元210(未选择存储器单元211、212和213)，则提供给图2C中的信号WWL00和WWL02的电压的值可以交换(例如，WWL00＝V1以及WWL02＝V0)，提供给图2C中的BL_WA和BL_WB的电压的值可以交换(例如，BL_WB＝VBL_W和BL_WA＝V0)，并且其它信号可以保持在图2C所示的值。
在另一个实例中，如果在写入操作期间选择了存储器单元211(未选择存储器单元210、212和213)，则提供给图2C中的信号WWL01和WWL02的电压的值可以交换(例如，WWL01＝V1以及WWL02＝V0)，提供给图2C中的BL_WA和BL_WB的电压的值可以交换(例如，BL_WB＝VBL_W和BL_WA＝V0)，并且其它信号可以保持在图2C所示的值。
如图2B所示，存储器单元210和211可以共享写入数据线231，并且存储器单元212和213可以共享写入数据线232(其与数据线231不同)。在这种配置中，与不同的写入数据线相关联的两个存储器单元可以在同一写入操作期间并行地(例如，同时地)选择，以将信息存储(例如，并行地存储)在两个所选存储器单元中。例如，在写入操作中，存储器单元210和212可以并行地选择；存储器单元210和213可以并行地选择；存储器单元211和212可以并行地选择；并且存储器单元211和213可以并行地选择。作为实例，如果在写入操作中选择(例如，并行地选择)了存储器单元210和212，则可以提供电压的值，使得WWL00＝WWL02＝V1(导通存储器单元210和212的晶体管T2)，WWL01＝WWL03＝V0(导通存储器单元211和213的晶体管T2)，并且其它信号可以保持在图2C所示的值。在此实例中，要存储在所选存储器单元210和212中的信息的值可以是相同的(例如，通过向信号BL_WA和BL_WB提供相同的电压)或可以是不同的(例如，通过向信号BL_WA和BL_WB提供不同的电压)。
以下描述讨论了图2B的存储器装置200的示例读取操作。如以上所假设的，在读取操作期间，存储器单元212(图2B)是所选存储器单元，而存储器单元210、211和213是未选择存储器单元。在本文的描述中，将电压的特定值作为实例。然而，电压可以具有不同的值。在读取操作期间(图2C)，可以向信号WWL00、WWL01、WWL02和WWL03提供电压V0(例如，WWL00＝WWL01＝WWL02＝WWL03＝V0)，因为存储器单元210、211、212和213的晶体管T2在读取操作中可以保持关断(或可能不需要导通)。(与所选存储器单元212相关联的)信号PL02可以提供有电压V0。(分别与未选择存储器单元210、211和213相关联的)信号PL00、PL01和PL03可以提供有电压V2，如PL00＝PL01＝PL03＝V2。作为实例，电压V2的值可以基本上等于VDD。
存储器装置200在读取操作期间的其它信号可以提供有如图2C所示的电压。例如，信号RSL0可以提供有电压V2(用于导通选择晶体管270)，并且信号BL_WA和BL_WB中的每个信号可以提供有电压V0。
基于图2C所示的所施加电压V2，存储器单元210、211和213的晶体管T1可以导通(无论存储在存储器单元210、211和213中的信息的值如何(例如，独立于所述值))。基于所施加电压V0，存储器单元212的晶体管T1可以导通或可以保持关断(可以不导通)。例如，存储器单元212的晶体管T1在存储在存储器单元212中的信息为“0”时可以导通，并且在存储在存储器单元212中的信息为“1”时可以关断(或保持关断)。如果存储器单元212的晶体管T1导通，则一定量的电流可以(通过存储器单元210、211、212和213中的每个存储器单元的所导通晶体管T1)在读取数据线220与共用导电线290之间的电流路径上流动。如果存储器单元212的晶体管T1保持关断(或关断)，则一定量的电流可能不在读取数据线220与共用导电线290之间流动(例如，因为没有导电路径可以通过关断的存储器单元212的晶体管T1形成)。
在图2C中，信号BL_R0可以具有电压VBL_R。电压VBL_W的值可以基于在读取数据线220与共用导电线290之间流动的电流(例如，一定量的电流)的存在或不存在(电流的存在或不存在基于存储在存储器单元212中的信息的值)。例如，如果存储在存储器单元212中的信息为“1”，则电压VBL_W的值可以为0<VBL_R<1V(或0<VBL_R＝1)，并且如果存储在存储器单元212中的信息为“0”，则电压VBL_W的值可以为VBL_R＝0。基于与信号BL_R0相关联的电压VBL_W的值，存储器装置200可以确定在此示例读取操作期间存储在存储器单元212中的信息的值。
上面的描述假设了存储器单元212在读取操作期间是所选存储器单元。如果选择了存储器装置中的其它存储器单元(210，211和213)，则图2C所示的图表中的信号的值可以是类似的。例如，如果选择了存储器单元210，则可以分别向信号PL00、PL01、PL02和PL03提供电压V0、V2、V2和V2；如果选择了存储器单元211，则可以分别向信号PL00、PL01、PL02和PL03提供电压V2、V0、V2和V2；如果选择了存储器单元213，则可以分别向信号PL00、PL01、PL02和PL03提供电压V2、V2、V2和V0。在此实例中，其它信号可以保持在图2C所示的值。
存储器装置200的存储器单元(例如，存储器单元210，211，212和213)在写入操作或读取操作期间可以随机选择。可替代地，存储器装置200的存储器单元(例如，存储器单元210、211、212和213)在写入操作、读取操作或两者期间可以顺序地选择。
图2D示出了根据本文所描述的一些实施例的在图2B中示意性地示出的存储器装置200的一部分的结构的侧视图(例如，横截面视图)，其中存储器单元210、211、212和213中的每个存储器单元的存储器单元结构可以包含来自双柱的部分。为了简单起见，从本文描述的附图所示的大多数元件中省略了横截面线(例如，阴影线)。
如图2D所示，存储器装置200可以包含衬底299，存储器单元210、211、212和213在所述衬底上可以相对于z方向形成(例如，竖直地形成)于存储器装置200的不同层级(物理内部层级)中。衬底299可以包含单晶态(也称为单晶)半导体材料。例如，衬底299可以包含单晶态硅(也称为单晶硅)。衬底299的单晶态半导体材料可以包含杂质，使得衬底299可以具有特定的导电类型(例如，n型或p型)。衬底299可以包含形成于衬底299中的电路系统295。电路系统295可以包含读出放大器(其可以类似于图1的读出电路系统103)、解码器电路系统(其可以类似于图1的行存取电路系统108和列存取电路系统109)和如存储器装置100等存储器装置(例如DRAM装置)的其它电路系统。
存储器装置200可以包含柱(例如，半导体材料柱)301和302，所述柱的长度在z方向上在垂直于衬底299(例如，从所述衬底向外)的方向上延伸。z方向可以是存储器装置200的竖直方向，所述竖直方向是共用导电线290与读取数据线220之间的方向。如图2D所示，柱301和302在z方向上彼此平行。如下面更详细地描述的，存储器单元210、211、212和213中的每个存储器单元具有包含两个柱(双柱)301和302的一部分的存储器单元结构。
在图2D中，标记了“n+”的部分可以是n型半导体材料部分(n型半导体材料区域)。n+部分的材料包含可以掺杂(例如，注入)有掺杂剂(例如，杂质)的使得n+部分是可以传导电流的导电掺杂部分(掺杂区域)的半导体材料(例如，硅)。标记了“P_Si”的部分可以是半导体材料(例如，硅)，并且具有与n+部分不同的类型(例如，导电类型)。部分P_Si可以是p型半导体材料(p型半导体材料区域)。例如，部分P_Si可以是p型多晶硅部分。如下所述，在将电压施加到邻近于特定部分P_Si的导电元件(例如，写入字线)时，特定部分P_Si中可以形成沟道(例如，导电路径)，并且所述沟道将所述特定P_Si部分与邻近所述特定部分P_Si的两个n+部分电连接。
如图2D所示，柱301和302中的每个柱可以包含不同的段，其中段中的每个段可以包含n+部分、P_Si部分或n+部分与P_Si部分的组合。例如，如图2D所示，柱301可以具有包含邻近于存储器单元213的电容器板202a的结构(例如，材料)的部分301a(n+部分)和部分301d(P_Si部分)的段。在另一个实例中，柱301可以具有包含邻近于存储器单元212的电容器板202a的结构(例如，材料)的部分301c(n+部分)和部分301e(P_Si部分)的段。在进一步的实例中，柱301可以具有包含邻近于部分301d(P_Si部分)的部分301b(n+部分)的段。图2D还示出了柱302，所述柱具有包含在柱302的相应的段中的部分302a、302b、302c(n+部分)、302d和302e(P_Si部分)。
晶体管T1中的每个晶体管可以包含柱301的特定部分P_Si和柱301的邻近于所述特定P_Si部分的两个n+部分的组合的部分。例如，部分301d(P_Si部分)以及部分301a和301b(n+部分)可以分别形成存储器单元213的晶体管T1的体、源极和漏极的部分。在另一个实例中，部分301e(P_Si部分)以及部分301b和301c(n+部分)可以分别形成存储器单元212的晶体管T1的体、源极和漏极的部分。
晶体管T2中的每个晶体管可以包含柱302的特定部分P_Si和柱302的邻近于所述特定P_Si部分的两个n+部分的部分的组合。例如，部分302d(P_Si部分)以及部分302a和302b(n+部分)可以分别形成存储器单元213的晶体管T2的体、源极和漏极的部分。在另一个实例中，部分302e(P_Si部分)以及部分302b和302c(n+部分)可以分别形成存储器单元212的晶体管T2的体、源极和漏极的部分。
如图2D所示，存储器单元212和213的存储器单元结构可以分别包含导电材料312和313。导电材料312和313中的每个导电材料的实例包含多晶硅(例如，导电掺杂多晶硅)、金属或其它导电材料。
导电材料312可以包含形成存储器单元212的电容器板202a的一部分的部分、接触(例如，电连接到(直接耦接的))柱302的部分302a(n+部分)的部分和形成存储器单元212的导电连接203的一部分的部分。
导电材料313可以包含形成存储器单元213的电容器板202a的一部分的部分、接触(例如，电连接到(直接耦接的))柱302的部分302b(n+部分)的部分和形成存储器单元213的导电连接203的一部分的部分。
存储器单元210和211中的每个存储器单元的存储器单元结构类似于存储器单元212和213的存储器单元结构，如图2D所示。为了简单起见，从图2D的描述中省略了对存储器单元210和211的存储器单元结构的详细描述。
如图2D所示，存储器装置200可以包含可以沿柱301的长度和侧壁连续延伸的电介质(例如，介电材料)304。存储器单元210、211、212和213中的每个存储器单元的电容器板202a可以通过电介质304与柱301分离(例如，电隔离)。
存储器装置200可以包含电介质(例如，介电材料)305。存储器单元210、211、212和213中的每个存储器单元的电容器板202a可以通过电介质305之一与(板线250，251，252和253之中的)相应的板线分离(例如，电隔离)。
存储器装置200可以包含定位在柱302的相应的位置(相邻的相应的段)处的电介质(例如，介电材料)306和307，如图2D所示。写入字线240、241、242和243中的每条写入字线可以通过电介质306之中相应的电介质与柱302分离(例如，电隔离)。写入数据线231和232中的每条写入数据线可以接触(例如，电连接)柱302的相应的n+部分。板线250、251、252和253中的每条板线可以通过电介质307之中相应的电介质与柱302分离(例如，电隔离)。
电介质304、305、306和307可以由相同的介电材料或不同的介电材料形成。例如，电介质304、305、306和307可以由二氧化硅形成。在另一个实例中，电介质304、306和307可以由二氧化硅形成，并且电介质305可以由介电常数大于二氧化硅的介电常数的介电材料形成。
如图2D所示，读取选择线260、写入字线240到243和板线250到253中的每条线的长度均可以处于垂直于z维度的x方向上。读取数据线220以及写入数据线231和232中的每条线的长度均可以处于垂直于x维度的y方向(未示出)上。
共用导电线290可以包含导电材料(例如，导电区域)，并且可以形成于衬底299的一部分之上(例如，通过使导电材料沉积在衬底299之上)。可替代地，共用导电线290可以形成于衬底299的一部分中或形成于所述衬底的一部分上(例如，通过掺杂衬底299的一部分)。
存储器装置200可以包含导电部分293，所述导电部分可以包含导电掺杂多晶硅、金属或其它导电材料。导电部分293可以耦接到地面(未示出)。尽管共用导电线290可以耦接到地面，但是通过导电部分293将柱301连接到地面可以进一步改善在存储器装置200的读取操作期间读取数据线220与地面之间的导电路径(例如，电流路径)。
如图2D所示，去耦组件281、282和283中的每个去耦组件可以包含柱302的P_Si部分、电介质307之一的一部分以及导电线281a、282a和283a之中的导电线的一部分。导电线281a、282a和283a的实例包含导电掺杂多晶硅、金属或其它导电材料。去耦组件281、282和283在存储器装置200的操作(例如，写入和读取操作)期间处于“关断”状态(例如，永久关断(总是关断))。
如以上参考图2A所提及的，去耦组件281到286中的每个去耦组件可以永久地放置于关断状态。去耦组件281、282和283中的每个去耦组件的关断状态可以防止电流(例如，阻止电流)跨去耦组件281、282和283中的每个去耦组件从一个位置流到另一个位置。这可以在与柱302相关联的元件之间产生电分离，其中电流在此些元件之间流动是不期望的。例如，图2D中的去耦组件282可以在写入数据线231和232之间产生电分离。这种分离防止了将旨在用于存储在所选存储器单元中的信息存储在未选择存储器单元中。例如，去耦组件282可以防止将来自写入数据线231的旨在要存储在所选存储器单元211中的信息存储在未选择存储器单元212中，并且防止将来自写入数据线232的旨在要存储在所选存储器单元212中的信息存储在未选择存储器单元211中。
在存储器装置200的替代性结构中，去耦组件281、282和283的结构可以不同于图2D示出的其结构，只要去耦组件281、282和283中的每个去耦组件可以是电隔离组件。例如，在这种替代性结构中，去耦组件281、282和283中的每个去耦组件可以包含柱302的相应部分中的介电材料。在此实例中，部分302f、302g和302h中的每个部分可以是介电部分(例如，氧化硅部分)。
在图2D中，读取数据线220、写入数据线231和232、读取选择线260、写入字线240到243、板线250到253和电容器板202a中的每条线均可以由导电材料(或导电材料的组合)形成。这种导电材料的实例包含多晶硅(例如，导电掺杂多晶硅)、金属或其它导电材料。
导电材料313和其它元件(例如，板线、写入字线和写入数据线)可以沿柱301和302的相应的段定位，如图2D所示。例如，导电材料313可以包含沿包含部分301a和301d的柱301的段定位的部分(形成存储器单元213的电容器板202a的一部分的部分)。导电材料313也可以包含接触柱302的部分302a(n+部分)的部分。在另一个实例中，导电材料312可以包含沿包含部分301c和301e的柱301的段定位的部分(形成存储器单元212的电容器板202a的一部分的部分)。导电材料312也可以包含接触柱302的部分302c(n+部分)的部分。板线250到253、写入字线240到243以及写入数据线231和232的导电材料可以沿柱301和302的相应的段定位，如图2D所示。
在图2D中，线2E、2F、2G、2H和2I是截面线。如下所述，存储器装置200的从线2E、2F、2G、2H和2I截取的一些部分(例如，局部俯视图)分别如图2E、图2F、图2G、图2H和图2I所示。
图2E示出了根据本文所描述的一些实施例的存储器装置200的一部分(例如，局部俯视图)，所述一部分包含从图2D的线2E向下到图2D的衬底299观察到的一些元件。为了简单起见，不再重复对图2A至图2D(以及以下描述的其它图)所示的相同元件的详细描述。
为了展示存储器装置200的元件中的一些元件(例如，存储器单元213和217)的相对位置，图2E示出了存储器装置200的在图2C中示意性地示出但在图2D中未在结构上示出的元件中的一些元件的位置。例如，图2E示出了在图2C中示意性地示出但在图2D中未在结构上示出的存储器单元217(图2A)、读取选择线261(图2C)、板线257(图2C)和写入字线247(图2C)。在另一个实例中，图2E示出了图2D中未示出的X解码器和Y解码器。图2E中的X解码器和Y解码器可以是存储器装置200的图2D中的衬底299中的电路系统295的一部分。X解码器和Y解码器(图2E)可以是存储器装置200的相应的行存取电路系统和列存取电路系统的一部分。
如图2E所示，读取选择线260、板线253(相对于z方向定位于读取选择线260的下方(下面))和写入字线243(在z方向上定位于板线253的下方(下面))中的每条线可以具有在x方向上延伸的长度。图2E未示出定位于写入字线243下方的写入字线242、241和240(图2D)。
类似地，在图2E中，读取选择线261、板线257(相对于z方向定位于读取选择线261的下方)和写入字线247(相对于z方向定位于板线257的下方)中的每条线可以具有在x方向上延伸的长度。图2E未示出定位于写入字线247下方的写入字线244、245和246(图2A)。
如图2E所示，读取数据线220、写入数据线232和写入数据线231(在z方向上定位于写入数据线232的下方)中的每条线可以具有在y方向上延伸的长度。
图2F示出了根据本文所描述的一些实施例的存储器装置200的一部分(例如，局部俯视图)，所述一部分包含从图2D的线2F向下到图2D的衬底299观察到的一些元件。如图2F所示，部分301a(其为包含n+部分的柱301的段)可以包含侧壁301a'(例如，圆形侧壁)。电介质304可以包含侧壁304'(例如，圆形侧壁)。电容器板202a(由图2D中的导电材料313的一部分形成)可以包含侧壁202a'(例如，圆形侧壁)。电介质305可以包含侧壁305'(例如，圆形侧壁)。
电介质304可以包含围绕侧壁301a'的部分。电容器板202a可以包含围绕电介质304的侧壁304'的部分。电介质305可以包含围绕电容器板202a的侧壁202a'的部分。板线253的导电材料可以包含围绕电介质305的侧壁305'的部分。
图2G示出了根据本文所描述的一些实施例的存储器装置200的一部分(例如，局部俯视图)，所述一部分包含从图2D的线2G向下到图2D的衬底299观察到的一些元件。如图2G所示，导电材料313可以包含形成电容器板202a的部分以及接触(例如，电连接到)柱302的部分302a(n+部分)的部分。材料313也包含形成导电连接203的一部分的部分。
图2H示出了根据本文所描述的一些实施例的存储器装置200的一部分(例如，局部俯视图)，所述一部分包含从图2D的线2H向下到图2D的衬底299观察到的一些元件。如图2H所示，写入字线243(其由导电材料形成)可以包含通过电介质304与柱301的部分301b分离的部分，以及通过电介质306与柱302的部分302d分离的部分。
图2I示出了根据本文所描述的一些实施例的存储器装置200的一部分(例如，局部俯视图)，所述一部分包含从图2D的线2I向下到图2D的衬底299观察到的一些元件。如图2I所示，去耦组件280可以包含通过电介质307与柱302的部分302f(P_Si部分)分离的导电线281a的一部分。导电部分293可以接触(电连接到)柱301的n+部分。
如以上参考图2A至图2I所描述的，存储器装置200可以包含堆叠在衬底(例如，衬底299)之上的存储器单元(例如，210，211，212和213)。存储器单元(例如，210，211，212和213)可以分组成单独的存储器单元组，其中存储器装置200可以包含与每个存储器单元组相关联的用于提供要存储在每个存储器单元组内的相应的存储器单元中的信息的多条(例如，两条)写入数据线(例如，231和232)。
在替代性结构中，存储器装置200可以具有与存储器单元组2010和2011中的每个存储器单元组相关联的两条以上写入数据线。例如，在这种替代性结构中，存储器装置200可以包含分别耦接到存储器单元210、211、212和213，使得四条写入数据线中的每条数据线可以耦接到存储器单元210、211、212和213之中的相应的存储器单元的四条写入数据线。四条写入数据线可以在存储器单元组2010与2011之间共享。在替代性结构(例如，四条写入数据线)中，存储器单元组2010和2011可以共享读取数据线，如图2A所示的读取数据线220。
存储器装置200可以包含其它变体(例如，与每个存储器单元组相关联的单个写入数据线)。参照图3A至图3F详细描述此类变体之一。
图3A示出了根据本文所描述的一些实施例的可以是图2A的存储器装置200的变体的存储器装置300的一部分的示意图。存储器装置300可以包含与存储器装置200的元件类似或相同的元件。为了简单起见，存储器装置200与300之间类似或相同的元件被赋予相同的附图标记。
如图3A所示，存储器装置300包含用于存储器单元组2010和2011中的每个存储器单元组的一条(例如，仅单个)写入数据线(例如，写入数据线330)。作为比较，存储器装置200包含用于存储器单元组2010和2011中的每个存储器单元组的一条以上写入数据线(例如，两条写数据线231和232)。在图3A中，写入数据线330可以承载信号BL_W0。写入数据线330可以由存储器装置300的存储器单元组2010和2011共享。
图3B示出了图3A的包含存储器单元组2010的存储器装置300的一部分的示意图。如图3B所示，存储储单元210、211、212和213可以耦接在写入数据线330与共用导电线290之间。
存储器装置300可以执行用于将信息存储在存储器单元210、211、212和213中的写入操作。存储器装置300中的写入操作可以是顺序写入操作，使得信息可以依次存储在存储器单元210、211、212和213中。例如，在顺序写入操作中，可以选择存储器单元210、211、212和213，从而以开始于存储器单元210并结束于存储器单元213的次序一次存储一条信息(例如，顺序次序)。在此顺序次序中，存储器单元210可以是存储器单元组2010的选择用于存储信息的第一个存储器单元，并且存储器单元213可以是存储器单元组2010的选择用于存储信息的最后一个存储器单元。这意味着，存储器装置300可以在已将信息存储在存储器单元210中之后(例如，仅在其之后)将信息存储在存储器单元211中，存储器装置300可以在已将信息存储在存储器单元210和211中之后(例如，仅在其之后)将信息存储在存储器单元212中，并且存储器装置300可以在已将信息存储在存储器单元210、211和212中之后(例如，仅在其之后)将信息存储在存储器单元213中。
在存储器装置300的写入操作期间，可以从写入数据线330提供要存储在存储器单元210、211、212和213之中的所选存储器单元中的信息。要存储在所选存储器单元中的信息的值(例如，“0”或“1”)可以基于提供给信号BL_W0的电压的值。
存储器装置300可以执行用于从存储器单元210、211、212和213读取(例如，读出)信息的读取操作。存储器装置300中的读取操作可以类似于图2A的存储器装置200的读取操作(例如，随机读取操作)。例如，在存储器装置300的读取操作期间，可以向读取数据线220提供从存储器单元210、211、212和213之中的所选存储器单元读取的信息。根据存储在所选存储器单元中的信息的值(例如，二进制0或二进制1)，读取数据线220上的信号BL_R0可以具有不同的值。存储器装置300可以检测信号BL_R0的不同的值，以确定存储在所选存储器单元中的信息的值。
图3C是示出了根据本文所描述的一些实施例的在存储器装置300的示例写入和读取操作期间提供给图3B的存储器装置300的信号的电压的示例值的图表。图3C中的信号(WWL00到WWL03、PL00到PL03、BL_W0、RSL0和BL_R0)与图3B所示的那些信号相同。在图3C的示例写入和读取操作中，假设存储器单元210是所选存储器单元，并且存储器单元211、212和213未被选择(未选择的)。如以上参考图3B所描述的，存储器装置300中的写入操作可以是顺序写入操作。因此，在与图3C相关联的示例写入操作中，当选择存储器单元210来存储信息时，存储器单元211、212和213中可能没有存储在其中的信息。以下描述涉及图3B和图3C。
如图3C所示，在写入操作期间，(分别与存储器单元210、211、212和213相关的)信号WWL00、WWL01、WWL02和WWL03可以提供有电压V1，如WWL00＝WWL01＝WWL02＝WWL03＝V1。基于所施加电压V1，存储器单元210、211、212和213的晶体管T2(图3B)可以导通。来自写入数据线330的信息可以(通过存储器单元210的所导通晶体管T2并通过向信号BL_W0提供电压VBL_W的方式)存储在存储器单元210中。电压VBL_W的值(以伏特为单位)可以基于要存储在存储器单元210中的信息的值(例如，“0”或“1”)。存储器装置300在写入操作期间的其它信号可以提供有如图3C所示的电压。例如，信号PL00、PL01、PL02和PL03中的每个信号可以提供有相同的电压V0，并且信号RSL0和BL_R0中的每个信号也可以提供有电压V0。
在与图3C相关联的读取操作(存储器单元210是所选存储器单元)期间，信号WWL00、WWL01、WWL02和WWL03可以提供有电压V0(例如，WWL00＝WWL01＝WWL02＝WWL03＝V0)。(与所选存储器单元210相关联的)信号PL00可以提供有电压V0。(分别与未选择存储器单元211、212和213相关联的)信号PL01、PL02和PL03可以提供有电压V2。存储器装置300在读取操作期间的其它信号可以提供有如图3C所示的电压。例如，信号RSL0可以提供有电压V2(用于导通选择晶体管270)，并且信号BL_W0可以提供有电压V0。信号BL_R0可以具有电压VBL_R。基于电压VBL_R的值，存储器装置300可以确定在本文所描述的读取操作期间存储在存储器单元210中的信息的值。
图3D是示出了根据本文所描述的一些实施例的在存储器装置300的示例写入和读取操作期间提供给图3B的存储器装置300的信号的电压的示例值的图表。在图3D的示例写入和读取操作中，假设存储器单元212是所选存储器单元，并且存储器单元210、211和213未被选择(未选择的)。如以上参考图3B所描述的，存储器装置300中的写入操作可以是顺序写入操作。因此，在选择存储器单元212以存储信息时，其它信息已存储在存储器单元210和211中，而没有信息存储在存储器单元213中。以下描述涉及图3B、图3C和图3D。
在存储器装置300的写入操作期间(图3C)，(分别与存储器单元210和211相关联的)信号WWL00和WWL01可以提供有电压V0，如WWL00＝WWL01＝V0。(分别与存储器单元212和213相关联的)信号WWL02和WWL03可以提供有电压V1，如WWL02＝WWL03＝V1。基于所施加电压V1，存储器单元210和211的晶体管T2(图3B)可以关断，并且存储器单元212和213的晶体管T2可以导通。来自写入数据线330的信息可以(通过存储器单元212和213的所导通晶体管T2并通过向信号BL_W0提供电压VBL_W的方式)存储在存储器单元212中。电压VBL_W的值可以基于要存储在存储器单元212中的信息的值。存储器装置300在写入操作期间的其它信号可以提供有如图3C所示的电压。例如，信号PL00、PL01、PL02和PL03中的每个信号可以提供有电压V0，并且信号RSL0和BL_R0中的每个信号可以提供有电压V0。
在与图3D相关联的读取操作(存储器单元212是所选存储器单元)期间，图3D所示的存储器装置300的信号可以与图3C所示的那些信号相同。为了简单起见，在此不再重复对与图3D相关联的读取操作的详细操作。
图3E示出了根据本文所描述的一些实施例的在图3B中示意性地示出的存储器装置300的一部分的结构的侧视图(例如，横截面视图)。图3E所示的存储器装置300的结构包含与图2D所示的存储器装置200的结构类似或相同的元件。为了简单起见，存储器装置200(图2D)与300(图3E)之间类似或相同的元件被赋予相同的附图标记。
如以上参考图3A所描述的，存储器装置200与300之间的差异包含耦接到存储器装置300的存储器单元组的写入数据线的数量。如图3E所示，存储器装置300包含与存储器单元210、211、212和213相关联的单个写入数据线330。与图2D的存储器装置200不同，图3E的存储器装置300可以排除(不包含)去耦组件282和283(图2D)。在图3E中，线3F是可以在其中观察存储器装置300的部分(例如，局部俯视图)的截面线。
图3F示出了根据本文所描述的一些实施例的存储器装置300的一部分(例如，局部俯视图)，所述一部分包含从图3E的线3F向下到衬底299(图3E)观察到的一些元件。如图3F所示，写入数据线330可以具有在y方向上延伸的长度，所述方向与读取数据线220的长度的方向相同。图3E所示的存储器装置300的其它元件的结构类似于图2D至图2I所示的存储器装置200的结构。因此，为了简单起见，省略了对存储器装置300的其它元件的详细描述。
图4A示出了根据本文所描述的一些实施例的存储器装置400的包含存储器单元的一部分的示意图，其中存储器单元410、411、412和413中的每个存储器单元的存储器单元结构可以包含来自单柱的部分。下面参考图4B至图4F描述了存储器装置400的存储器单元的存储器单元结构。如图4A所示，存储器装置400可以包含存储器阵列401。存储器装置400可以对应于图1的存储器装置100。例如，存储器阵列401可以形成图1的存储器阵列101的一部分。
如图4A所示，存储器装置400可以包含存储器单元组(例如，串)401A和401B。存储器单元组401A和401B中的每个存储器单元组可以包含相同数量的存储器单元。例如，存储器单元组401A可以包含四个存储器单元410A、411A、412A和413A，并且存储器单元组401B可以包含四个存储器单元410B、411B、412B和413B。图4A示出了存储器单元组401A和401B中的每个存储器单元组中的四个存储器单元作为实例。存储器装置400中的存储器单元是易失性存储器单元(例如，DRAM单元)。
图4A示出了可以对应于图4B至图4F示出的存储器装置400的结构(物理结构)的方向x、y和z的方向x、y和z。如下面参考图4B至图4F更详细地描述的，存储器单元组401A和401B中的每个存储器单元组中的存储器单元可以竖直地形成(例如，在z方向上以竖直堆叠的方式在彼此之上堆叠)于存储器装置400的衬底之上。
如图4A所示，存储器装置400可以包含耦接到存储器单元组401A和401B中的每个存储器单元组中的存器储单元的开关(例如，晶体管)N0、N1和N2。存储器装置400可以包含可以分别承载信号CS0、CS1和CS2的导电线480a、481a和482a。在存储器装置400的写入和读取操作期间，存储器装置400可以使用信号CS0、CS1和CS2来分别控制(例如，导通或关断)开关N0、N1和N2。
存储器装置400可以包含与存储器单元组401A相关联的数据线(位线)430A、431A和432A。数据线430A、431A和432A可以分别承载信号BL0A、BL1A和BL2A，以提供要存储在存储器单元组401A的相应的存储器单元中的信息(例如，在写入操作期间)或从所述存储器单元组的相应的存储器单元410A、411A、412A和413A读取(例如，读出)的信息(例如，在读取操作期间)。
存储器装置400可以包含与存储器单元组401B相关联的数据线(位线)430B、431B和432B。数据线430B、431B和432B可以分别承载信号BL0B、BL1B和BL2B，以提供要存储在存储器单元组401B的相应的存储器单元410B、411B、412B和413B中的信息(例如，在写入操作期间)或从所述相应的存储器单元读取(例如，读出)的信息(例如，在读取操作期间)。
存储器装置400可以包含可以由存储器单元组401A和401B共享的字线440、441、442和443。字线440、441、442和443可以分别承载信号WL0、WL1、WL2和WL3。在写入操作或读取操作期间，存储器装置400可以使用字线440、441、442和443来存取存储器单元组401A和401B的存储器单元。
存储器装置400可以包含由存储器单元组401A和401B共享的板线450、451、452和453。板线450、451、452和453可以分别承载信号PL0、PL1、PL2和PL3。板线450、451、452和453中的每条板线可以用作存储器单元组401A和401B的相应的存储器单元的电容器(如下所述)的共用板(例如，可以耦接到地面)。存储器装置400可以包含共用导电线490，所述共用导电线可以类似于以上所述的存储器装置200或300的共用导电线290。
如图4A所示，存储器单元410A、411A、412A和413A中的每个存储器单元以及存储器单元410B、411B、412B和413B中的每个存储器单元可以包含晶体管T3和一个电容器C，使得这些存储器单元中的每个存储器单元均可以被称为1T1C存储器单元。为了简单起见，给予存储器装置400的存储器单元之中的不同存储器单元的晶体管相同的标记T3，并且给予存储器装置400的不同存储器单元的电容器相同的标记C。
如图4A所示，电容器C可以包含电容器板402a以及可以是(例如，电连接到)板线450、451、452和453之中的相应的板线的一部分的另一个电容器板。电容器板402a可以形成存储器装置400的存储器单元中的对应的存储器单元的存储节点(例如，存储器元件)的一部分。特定存储器单元的电容器板402a可以保持电荷，所述电荷可以用于表示存储在所述特定存储器单元中的信息的值(例如，“0”或“1”)。特定存储器单元中的电容器板402a可以电连接(例如，直接耦接)到所述特定存储器单元的晶体管T3的端(例如，源极或漏极)。
如图4A所示，存储器装置400可以包含其它元件，如存储器单元组402A的存储器单元417A、存储器单元组402B的存储器单元417B、板线457(和相关联的信号PL7)以及导电线485a(和相关联的信号CS5)。此类其它元件与上述那些元件类似。因此，为了简单起见，从本文的描述中省略了对存储器装置400的此类其它元件的详细描述。
图4B示出了根据本文所描述的一些实施例的在图4A中示意性地示出的存储器装置400的一部分的结构的侧视图(例如，横截面视图)，其中存储器单元中的每个存储器单元的存储器单元结构可以包含来自单柱的部分。
如图4B所示，存储器装置400可以包含衬底499以及形成于衬底499之上的柱(例如，半导体材料柱)401A'和401B'。柱401A'和401B'中的每个柱具有在垂直于衬底499的z方向(例如，竖直方向)上延伸的长度。柱401A'和401B'中的每个柱可以包含n+部分和P_Si部分。存储器单元410A、411A、412A和413A可以沿柱401A'的不同段形成(例如，相对于衬底499竖直地形成)。存储器单元410B、411B、412B和413B可以沿柱401B'的不同段形成(例如，相对于衬底499竖直地形成)。存储器装置400可以包含形成于衬底499中的电路系统495。衬底499、共用导电线490和电路系统495可以分别类似于存储器装置200的衬底299、共用导电线290和电路系统295(图2D)。图4B所示的存储器装置400的信号(例如，信号BL0B、BL1B、BL2B、WL00、WL01、WL02、WL03、PL00、PL01、PL02、PL03、CS0、CS1和CS2)与图4A所示的那些信号相同。
图4C示出了图4B中的存储器装置400的一部分，所述一部分包含(存储器单元组401A的)存储器单元412A和413A以及(存储器单元组401B的)存储器单元412B和413B。以下描述更详细地讨论了图4C所示的存储器装置400的部分。存储器装置400的其它部分(例如，在图4B中包含存储器单元410A、410B、411A和411B的部分)中的元件具有与图4C所示的元件类似的结构，并且为了简单起见本文不再描述。
如图4C所示，存储器装置400可以包含定位于柱401A'的相应的位置(相邻的相应的段)的电介质(例如，介电材料)405。电介质405可以包含氧化硅或其它介电材料。电介质405可以将柱401A'和401B'与写入字线440、441、442和443、板线450、451、452和453以及导电线482a分离(例如，电隔离)。
数据线431A和432A中的每条数据线可以接触(例如，电连接到)柱401A'的相应的n+部分。数据线431B和432B中的每条数据线可以接触(例如，电连接到)柱401B'的相应的n+部分。
电容器板402a(其是相应的存储器单元的存储节点(或存储器元件)的一部分)可以包含n+部分的一部分(例如，可以由所述一部分形成)。例如，n+部分413A'的一部分可以是存储器单元413A的存储节点(例如，存储器元件)。在另一个实例中，n+部分413B'的一部分可以是存储器单元413B的存储节点(例如，存储器元件)。
晶体管T3可以包含晶体管元件(例如，体、源极和漏极)，所述晶体管元件是特定柱(柱401A'或401B')的部分P_Si与邻近于同一特定柱的部分P_Si的两个n+部分的组合的部分。晶体管T3也可以包含作为相应的字线的一部分的栅极。例如，字线443的一部分可以是存储器单元413A的晶体管T3的栅极，n+部分413A'和413A”的部分可以分别是存储器单元413A的晶体管T3的源极和漏极(或漏极和源极)，并且P_Si部分413A”'可以是存储器单元413A的晶体管T3的体(例如，动体)(其中体中可以形成晶体管沟道)。在另一个实例中，字线442的一部分可以是存储器单元412A的晶体管T3的栅极，n+部分412A'和412A”的部分可以分别是存储器单元412A的晶体管T3的源极和漏极(或漏极和源极)，并且P_Si部分412A”'可以是存储器单元412A的晶体管T3的体(例如，动体)(其中体中可以形成晶体管沟道)。
开关N2可以作为晶体管操作，使得开关N2的结构可以包含晶体管的结构。开关N2可以包含特定柱(柱401A'或401B')的部分P_Si和邻近于同一特定柱的部分P_Si的两个n+部分的组合的部分。例如，在存储器单元412A与413A之间的开关N2中，导电线482A的一部分以及柱401A'和401B'的n+部分可以分别为开关N2中的晶体管的栅极、源极和漏极。
字线442和443、数据线431A、431B、432A和432B、板线452和453以及导电线482A可以包含导电材料。导电材料的实例包含多晶硅(例如，导电掺杂多晶硅)、金属或其它导电材料。
在图4C中，线4D、4E和4F为截面线。如下所述，存储器装置400的从线4D、4E和4F截取的一些部分(例如，局部俯视图)分别如图4D、图4E和图4F所示。
图4D示出了根据本文所描述的一些实施例的存储器装置400的一部分(例如，局部俯视图)，所述一部分包含从图4C的线4D向下到衬底499(图4B)观察到的一些元件。为了简单起见，不再重复对图4A至图4C(以及以下描述的其它图)所示的相同元件的详细描述。
为了展示存储器装置400的元件中的一些元件的相对位置，图4D至图4F示出了存储器装置400的在图4A中示意性地示出但在图4B和图4C中未在结构上示出的元件中的一些元件的位置。例如，图4D示出了在图4A中示意性地示出但在图4B和图4C中未在结构上示出的存储器单元417A和417B以及字线447和443。在另一个实例中，图4D示出了图4A和图4B中未示出的X解码器和Y解码器。然而，图4D中的X解码器和Y解码器可以是存储器装置400的在图4B中的衬底499中的电路系统495的一部分。X解码器和Y解码器(图4D)可以是存储器装置400的相应的行和列存取电路系统的一部分。如图4D所示，读取数据线432A和432B中的每条读取数据线可以具有在y方向上延伸的长度。字线443和447中的每条字线可以具有在x方向上延伸的长度，并且定位于读取数据线432A和432B的下方(下面)。图4D未示出存储器装置400的定位于相应的字线443和447下方的其它字线。
图4E示出了根据本文所描述的一些实施例的存储器装置400的一部分(例如，局部俯视图)，所述一部分包含从图4C的线4E向下到衬底499(图4B)观察到的一些元件。如图4E所示，板线453和457中的每条板线可以具有在x方向上延伸的长度。图4E未示出存储器装置400的定位于相应的板线453和457下方的其它板线。
图4F示出了根据本文所描述的一些实施例的存储器装置400的一部分(例如，局部俯视图)，所述一部分包含从图4C的线4F向下到衬底499观察到的一些元件。如图4F所示，导电线482a和485a中的每条导电线可以具有在x方向上延伸的长度。图4F未示出存储器装置400的定位于相应的导电线482a和485a下方的其它导电线。
图4G示出了图4A的存储器装置400的包含存储器单元412A和413A的一部分的示意图。图4H是示出了根据本文所描述的一些实施例的在三个不同的示例写入操作421、422和423期间提供给图4G的存储器装置400的信号的电压的示例值的图表。以下描述涉及图4G和图4H。
在写入操作421中，选择了存储器单元412A来存储信息，并且未选择存储器单元413A(例如，未被选择用于存储信息)。在写入操作422中，选择了存储器单元413A来存储信息，并且未选择存储器单元412A。在写入操作423中，选择了存储器单元412A和413A两者来存储信息。
如图4H所示，在存储器装置400的写入操作(例如，写入操作421，422或423)期间，无论选择了存储器单元412A和413A中的哪个存储器单元，信号CS2均可以提供有电压V3(以关断开关N2)。电压V3可以为0V(例如，接地)。在存储器装置400的写入操作(例如，写入操作421，422或423)期间，无论选择了存储器单元412A和413A中的哪个存储器单元，信号PL2和PL3中的每个信号均可以提供有电压V4。电压V4可以为0V(例如，接地)。
在写入操作421中，(与未选择存储器单元413A相关联的)信号WL3可以提供有电压V5(以关断未选择存储器单元413A的晶体管T3)。电压V5可以为0V(例如，接地)。(与所选存储器单元412A相关联的)信号WL2可以提供有电压V6(以导通所选存储器单元412A的晶体管T3)。电压V6的值大于电压V5的值(V6>V5)。电压V6的值可以大于存储器装置500的供电电压(例如，VDD)(例如，V6>VDD)。(与未选择存储器单元413A相关联的)信号BL2A可以提供有电压Vx，所述电压可以为0V(例如，Vx＝V3或Vx＝V4)或者根据存储器单元泄露特征，电压Vx可以是介于0V与VDD之间(例如，一半VDD)的某种电压(例如，最佳电压)。(与所选存储器单元412A相关联的)信号BL1A可以提供有电压VBL1。电压VBL1的值可以基于要存储在存储器单元412A中的信息的值。例如，如果要存储在存储器单元412A中的信息具有一个值(例如，“0”)，则电压VBL1可以具有一个值(例如，VBL1＝0V或VBL1<0)，并且如果要存储在存储器单元412A中的信息具有另一个值(例如，“1”)，则所述电压可以具有另一个值(例如，VBL1>0V(例如，VBL1＝1V))。如上文所提及的，提及VDD来表示某种电压电平，然而，所述电压电平不限于存储器装置(例如，存储器装置400)的供电电压(例如，VDD)。例如，如果存储器装置(例如，存储器装置400)的内部电压发生器产生小于VDD的内部电压并且将所述内部电压用作存储器阵列电压，则根据存储器阵列电压，VBL1(图4H)可以小于VDD但大于0V。
在写入操作422中，提供给(与未选择存储器单元412A相关联的)信号WL2和(与所选存储器单元413A相关联的)WL3的电压可以交换，使得WL2＝V5并且WL3＝V6。(与未选择存储器单元412A相关联的)信号BL1A可以提供有电压Vx。(与所选存储器单元413A相关联的)信号BL2A可以提供有电压VBL2。电压VBL2的值可以基于要存储在存储器单元413A中的信息的值。例如，如果要存储在存储器单元413A中的信息具有一个值(例如，“0”)，则电压VBL2可以具有一个值(例如，VBL2＝0V或VBL2<0)，并且如果要存储在存储器单元413A中的信息具有另一个值(例如，“1”)，则所述电压可以具有另一个值(例如，VBL2>0V(例如，VBL2＝1V、VDD或大于0V))。
在写入操作423中，选择了存储器单元412A和413A两者来存储信息。因此，提供给与存储器单元412A和413A相关联的信号的电压可以与针对所选存储器单元的写入操作421和422中的那些电压相同，如WL2＝WL3＝V6、BL1A＝VBL1和BL2A＝VBL2。
图4I是示出了根据本文所描述的一些实施例的图4A至图4F的存储器装置400的读取操作460的不同阶段的流程图。如图4I所示，读取操作460(用于从所选存储器单元读取信息)可以包含不同的阶段，如预读出(例如，预读取)阶段461、读出(或读取)阶段462、复位阶段463和恢复阶段464。这些阶段(461，462，463和464)可以从预读出阶段461开始以图4I所示的次序一个阶段接一个阶段地执行。在图4I中，读出阶段462(用于确定存储在所选存储器单元中的信息的值)可以以两种不同的读出方案执行。一种读出方案(例如，图4M所示)基于耦接到所选存储器单元的晶体管(例如，晶体管T3)的阈值电压(Vt)偏移。替代性读出方案(例如，图4M')基于双极性结型晶体管的特性(例如，自锁存)，所述双极性结型晶体管本质上内置在所选存储器单元的晶体管(例如，晶体管T3)中。参考图4J至图4R详细描述了读取操作460的阶段(461，462，463和464)。
图4J示出了图4A的存储器装置400的包含存储器单元412A和413A的一部分的示意图。图4K是示出了图4J中的信号在图4I的读取操作460的预读出阶段461期间的值的图表。以下描述涉及图4J和图4K。假设存储器单元413A是所选存储器单元(要在此实例中读取)，并且假设存储器单元412A是未选择存储器单元(在此实例中不读取)。
可以执行预读出阶段461，以将信息存储(例如，临时存储)在存储器单元413A的晶体管T3的体中，并将信息存储在存储器单元412A的晶体管T3的体中。在图4C中，存储器单元413A和412A的晶体管T3的体分别包含在P_Si部分413”'和412”'中。参考图4J和图4K，存储在存储器单元413A的晶体管T3的体中的信息的值基于存储在存储器单元413A的电容器板402a中的信息的值。存储在存储器单元412A的晶体管T3的体中的信息的值基于存储在存储器单元412A的电容器板402a(图4C和图4J)中的信息的值。
从所选存储器单元(例如，此实例中的存储器单元413A)读取信息涉及检测与所选存储器单元相关联的数据线与和相邻的未选择存储器单元(例如，此实例中的存储器单元412A)相关联的数据线之间的导电路径(例如，电流路径)上的电流(例如，一定量的电流)。例如，在图4K中，从存储器单元413A读取信息可以涉及检测数据线432A与431A之间的导电路径上的电流。
存储在所选存储器单元的电容器板402a中的信息和存储在未选择存储器单元的电容器板402a中的信息在从所选存储器单元读取信息之后可能会丢失。在预读出阶段461(图4K)中，将信息临时存储在存储器单元412A和413A中的每个存储器单元的晶体管T3的体中允许在读取(例如，读出)所选存储器单元之后将信息恢复(写回)到所选存储器单元和未选择存储器单元。因此，在所选存储器单元(例如，存储器单元413A)的读取操作中，可以将所选存储器单元的晶体管T3的体和相邻的未选择存储器单元(例如，存储器单元412A)的晶体管T3的体用作临时存储位置。
图4K所示的电压可以允许将信息存储在所选存储器单元和未选择存储器单元中的晶体管T3的体中。临时存储在晶体管T3的体中的信息可以采取电穴的形式。如在此描述的晶体管T3的体中的电穴是指可以产生于形成晶体管T3的体的一部分的材料(例如，P_Si材料)中的额外量的电穴。
如图4K所示，在预读出阶段461中，信号CS2可以提供有用于关断开关N2的电压VL(例如，0V)。信号PL2和PL3中的每个信号可以提供有电压VPL(例如，0V)。信号BL1A和BL2A中的每个信号可以提供有电压VBL_H(例如，VBL_H＝VDD)。信号WL2和WL3中的每个信号可以提供有电压VWL。可以选择电压VWL的值(例如，0<VWL<VBL_H)，以稍微导通存储器单元412A和413A中的每个存储器单元的晶体管T3。这可以允许存储器单元413A的晶体管T3的漏极处具有碰撞电离(II)电流和存储器单元413A的晶体管T3的漏极处具有II电流。II电流允许在存储器单元412A的晶体管T3的体中产生电穴，以及在存储器单元412A的晶体管T3的体中产生电穴。电穴在存储器单元413A的晶体管T3的体中的存在或不存在表示存储在存储器单元413A的电容器板402a中的信息的值(“0”或“1”)。类似地，电穴在存储器单元412A的晶体管T3的体中的存在或不存在表示存储在存储器单元412A的电容器板402a中的信息的值(“0”或“1”)。
根据存储在存储器单元413A中的信息的值，图4K中的预读出阶段461可以或可以不在存储器单元413A的晶体管T3的体中产生电穴。例如，如果“0”存储在存储器单元413A的电容器板402a中，则电穴可以产生于(例如，累积在)存储器单元413A的晶体管T3的体中。在另一个实例中，如果“1”存储在存储器单元413A的电容器板402a中，则电穴可以不产生于(例如，不累积在)存储器单元413A的晶体管T3的体中。类似地，如果“0”存储在存储器单元412A的电容器板402a中，则电穴可以产生于(例如，累积在)存储器单元412A的晶体管T3的体中。在另一个实例中，如果“1”存储在存储器单元412A的电容器板402a中，则电穴可以不产生于(例如，不累积在)存储器单元412A的晶体管T3的体中。
电穴在存储器单元413A的晶体管T3的体中的存在或不存在可以引起存储器单元413A的阈值电压的改变(例如，偏移)。晶体管T3的阈值电压的这种改变(例如，临时改变)允许在读出阶段462中将读出电压提供给特定存储器单元(例如，存储器单元412A或413A)的晶体管T3的栅极(例如，以下更详细描述的)，以确定所述特定存储器单元的所存储(例如，存储在电容器板402a中)的信息的值。
如图4K'所示，在预读出阶段461中，信号CS2可以提供有用于关断开关N2的电压VL(例如，0V)。信号PL2和PL3中的每个信号可以提供有电压VPL(例如，0V)。信号BL1A和BL2A中的每个信号可以提供有电压VBL_L(例如，VBL_L＝0V)。信号WL2和WL3中的每个信号可以提供有电压VWL。可以选择电压VWL的值(例如，VWL<0)以启动存储器单元412A和413A中的每个存储器单元的晶体管T3的带间隧穿电流传导。这可以允许存储器单元413A的晶体管T3的漏极处具有GIDL电流和存储器单元413A的晶体管T3的漏极处具有GIDL电流。GIDL电流允许在存储器单元412A的晶体管T3的体中产生电穴，以及在存储器单元412A的晶体管T3的体中产生电穴。电穴在存储器单元413A的晶体管T3的体中的存在或不存在表示存储在存储器单元413A的电容器板402a中的信息的值(“1”或“0”)。类似地，电穴在存储器单元412A的晶体管T3的体中的存在或不存在表示存储在存储器单元412A的电容器板402a中的信息的值(“1”或“0”)。
根据存储在存储器单元413A中的信息的值，图4K'中的预读出阶段461可以或可以不在存储器单元413A的晶体管T3的体中产生电穴。例如，如果“1”存储在存储器单元413A的电容器板402a中，则电穴可以产生于(例如，累积在)存储器单元413A的晶体管T3的体中。在另一个实例中，如果“0”存储在存储器单元413A的电容器板402a中，则电穴可以不产生于(例如，不累积在)存储器单元413A的晶体管T3的体中。类似地，如果“1”存储在存储器单元412A的电容器板402a中，则电穴可以产生于(例如，累积在)存储器单元412A的晶体管T3的体中。在另一个实例中，如果“0”存储在存储器单元412A的电容器板402a中，则电穴可以不产生于(例如，不累积在)存储器单元412A的晶体管T3的体中。
图4L示出了图4A的存储器装置400的包含存储器单元412A和413A的一部分的示意图。图4M是示出了图4L中的信号在使用基于阈值电压偏移的方案的读出阶段462期间的值的图表。读出阶段462在预读出阶段461(图4K)之后执行。图4N是示出了流过存储器单元(例如，412A或413A)的单元电流(一定量的电流)、存储在存储器单元(例如，412A或413A)中的信息的值(例如，“0”或“1”)以及电压VSENSE和VPASS(其可以施加到存储器单元412A或413A的晶体管T3的栅极)之中的关系的图。以下描述涉及图4L、图4M和图4N。
如图4M所示，读出阶段462可以包含读出间隔462.1(其可以出现在时间T1到时间T2)和读出间隔462.2(其可以出现在时间T3到时间T4)。读出间隔462.2在读出间隔462.1之后发生(例如，时间T3和T4在时间T1和T2之后发生)。在读出间隔462.1期间，读出存储器单元413A以确定存储在存储器单元413A中的信息的值。在读出间隔462.2期间(在读出存储器单元413A之后)，读出存储器单元412A以确定存储在存储器单元412A中的信息的值。因此，在读出阶段462中，以顺序方式(一个单元接另一个单元)读出存储器单元413A和412A。作为实例，图4M示出了存储器单元413A的读出(在读出间隔462.1期间)在存储器单元412A的读出(在读出间隔462.2期间)之前执行。可替代地，可以使用相反的次序，使得存储器单元412A的读出可以在存储器单元413A的读出之前执行。
如上文所提及的，存储在存储器单元413A和412A两者中的信息在读出存储器单元413A和412A中的一个或两个存储器单元之后可能会丢失。因此，尽管假设了仅存储器单元413A是用于从存储器单元413A读取信息的所选存储器单元，但是在读出阶段462期间读出存储器单元413A和412A两者允许在读出阶段462期间获得存储在存储器单元413A和412A中的每个存储器单元中的信息的值(例如，“0”或“1”)。所获得值(所读出值)可以存储(例如，存储在存储电路系统(例如，数据缓冲器、锁存器或其它存储元件，未示出))并且可以随后用作要在恢复阶段464期间恢复(例如，写回)到存储器单元413A和412A两者的信息的值(下面参考图4R描述)。在读出阶段462期间读出存储器单元413A和412A可以使用图4M所示的电压执行。
如图4M所示，一些信号在读出间隔462.1与462.2之间可以提供有相同的电压。例如，信号CS2可以提供有用于导通开关N2(图4L)的电压VH(VH>0V，例如，VH＝VDD)。信号PL2和PL3中的每个信号可以提供有电压VPL(与图4K中的预读出阶段461中的电压相同)。信号BL2A可以提供有电压VBL_H。信号BL1A可以提供有电压VBL_L。电压VBL_L的值(例如，VBL_L＝0V)小于电压VBL_H的值。
信号WL2和WL3可以分别提供有电压VSENSE和VPASS(例如，在读出间隔462.1期间)，或者分别提供有电压VPASS和VSENSE(在读出间隔461.2期间)，这取决于读出了存储器单元413A和412A中的哪个存储器单元。电压VPASS的值大于电压VSENSE的值。
电压VPASS的值可以使得无论未读出的存储器单元的晶体管T3的体中是否存在电穴(不管存储在未读出的存储器单元的电容器板402a中的信息的值(例如，“0”或“1”)如何)，未读出的存储器单元(例如，读出间隔462.1期间的存储器单元412A)的晶体管T3均被导通(例如，变为导电的)。例如，在读出间隔462.1期间，无论存储器单元412A的晶体管T3的体中是否存在电穴，存储器单元412A的晶体管T3均被导通。这也意味着无论存储在存储器单元412A的电容器板402a中的信息的值(例如，“0”或“1”)如何，存储器单元412A的晶体管T3均被导通，因为在阶段462期间电穴在存储器单元412A的晶体管T3的体中的存在或不存在取决于在读出阶段462之前存储在存储器单元412A的电容器板402a中的信息的值，如以上预读出阶段461中所述。
在图4M中，电压VSENSE的值可以使得所读出的存储器单元(例如，读出间隔462.1期间的存储器单元413A)的晶体管T3根据所读出的存储器单元的晶体管T3的体中是否存在电穴而导通或关断。例如，在读出间隔462.1期间，如果存储器单元413A的晶体管T3的体中存在电穴，则存储器单元413A的晶体管T3导通(例如，变为导电的)。这也意味着，如果在执行预读出阶段461(其在读出阶段462之前)之前将“0”(在II的情况下，在GIDL的情况下为“1”)存储在存储器单元413A的电容器板402a中，则存储器单元413A的晶体管T3导通。在另一个实例中，在读出间隔462.1期间，如果存储器单元413A的晶体管T3的体中不存在电穴，则存储器单元413A的晶体管T3关断(例如，未变为导电的)。这也意味着，如果在执行预读出阶段461(其在读出阶段462之前)之前将“1”存储在存储器单元413A的电容器板402a中，则存储器单元413A的晶体管T3关断。
电压VSENSE和VPASS的值可以基于图4N所示的针对基于II电流机制(图4K)的预读出阶段的结果的情况的电流-电压关系。曲线410指示如果将电压VSENSE提供给所述特定存储器单元的晶体管T3的栅极处的信号(例如，WL2或WL3)，并且将“0”存储在所述特定存储器单元的电容器板402a中，则电流(单元电流)可以流过特定存储器单元(例如，流过所述特定存储器单元的晶体管T3)。如上所述，如果将“0”存储在所述特定存储器单元的电容器板402a中，则所述特定存储器单元的晶体管T3的体中可以产生电穴。
然而，如果将电压VSENSE提供给所述特定存储器单元的晶体管T3的栅极处的信号(例如，WL2或WL3)，并且将“1”存储在特定存储器单元中，则没有电流(或可忽略(例如，不可检测)量的电流)可以流过特定存储器单元。如上所述，如果将“1”存储在所述特定存储器单元的电容器板402a中，则所述特定存储器单元的晶体管T3的体中可以不产生电穴。
曲线411示出了如果将电压VPASS提供给所述特定存储器单元的晶体管T3的栅极处的信号(例如，WL2或WL3)，则电流(单元电流)可以流过特定存储器单元(例如，流过所述特定存储器单元的晶体管T3)，而不论存储在所述特定存储器单元中的信息的值(例如，“0”或“1”)如何。在针对基于GIDL电流机制(图4K')的预读出阶段的结果的情况下，图4N的曲线410可以呈现以下情况：如果将“1”存储在所述特定存储器单元的电容器板402a中，则所述特定存储器单元的晶体管T3的体中可以产生电穴，并且曲线411可以呈现以下情况：如果将“0”存储在所述特定存储器单元的电容器板402a中，则所述特定存储器单元的晶体管T3的体中可以不产生电穴。
因此，在读出间隔462.1(用于读出存储器单元413A)期间，如果存储器单元413A的晶体管T3导通(例如，如果存储器单元413A的晶体管T3的体中存在(在图4K的预读出阶段461期间产生)电穴)，则电流可以通过存储器单元413A的晶体管T3、开关N2(其为导通的)和存储器单元412A的晶体管T3(其为导通的)在数据线431A与432A(图4L)之间流动。在读出间隔462.1期间，如果存储器单元413A的晶体管T3是关断的(例如，如果存储器单元413A的晶体管T3的体中不存在(在图4K的预读出阶段461期间没有产生)电穴)，则电流可以不在数据线431A与432A(图4L)之间流动，因为存储器单元413A的晶体管T3是关断的(但是开关N2和存储器单元412A的晶体管T3是导通的)。
类似地，在读出间隔462.2(用于读出存储器单元412A)期间，如果存储器单元412A的晶体管T3是导通的(例如，如果存储器单元412A的晶体管T3的体中存在(在图4K的预读出阶段461期间在存储器单元412A的晶体管T3的体中产生)电穴)，则电流可以通过存储器单元413A的晶体管T3(其为导通的)、开关N2(其为导通的)和存储器单元412A的晶体管T3在数据线431A与432A(图4L)之间流动。在读出间隔462.1期间，如果存储器单元412A的晶体管T3是关断的(例如，如果存储器单元412A的晶体管T3的体中不存在(在图4K的预读出阶段461期间没有产生)电穴)，则电流可以不在数据线431A与432A(图4L)之间流动，因为存储器单元412A的晶体管T3是关断的(但是开关N2和存储器单元413A的晶体管T3是导通的)。
存储器装置400可以包含可以耦接到数据线432A或数据线431A的检测电路(未示出)。存储器装置400可以使用检测电路来确定在读出间隔462.1与462.2期间存储在存储器单元中的基于电流在数据线432A与431A之间的存在或不存在而读出的信息的值(例如，“0”或“1”)。例如，在读出间隔462.1期间，存储器装置400可以确定如果检测到电流，则将“0”存储在存储器单元413A中，而如果没有检测到电流(或可忽略量的电流)，则将“1”存储在存储器单元413A中。在另一个实例中，在读出间隔462.2期间，存储器装置400可以确定如果检测到电流，则将“0”存储在存储器单元412A中，而如果没有检测到电流(或可忽略量的电流)，则将“1”存储在存储器单元412A中。存储器装置400可以包含存储电路系统(例如，数据缓冲器、锁存器或其它存储元件)以存储在读出阶段462期间从存储器单元412A和413A读出的信息的值(例如，“0”或“1”)。存储器装置400可以使用这些所存储值作为要在恢复阶段464(下文所描述的)写回到存储器单元412A和413A的信息的值。
图4M'是示出了图4L中的信号在使用基于内置双极性结型晶体管的特性(例如，自锁)的替代性读出方案的读出阶段462期间的值的图表。除了在图4M'中当读出存储器单元413A时，信号WL3可以提供有电压VG(而非VSENSE)，并且当读出存储器单元412A时，信号WL2可以提供有电压VG(而非VSENSE)之外，图4M'的电压值可以与图4M所示的那些电压值相同。如图4M'所示，读出阶段462可以包含读出间隔462.1'(其可以出现在时间T1'到时间T2')和读出间隔462.2'(其可以出现在时间T3'到时间T4')。读出间隔462.2'(当读出存储器单元412A时)出现在读出间隔462.1'(当读出存储器单元413A时)之后。电压VG可以小于零伏，如轻微负电压(例如，VG<0V)。施加小于零伏的电压VG可以引起如碰撞电离电流(在数据线413A附近)和随后的BJT锁存等现象。存储器装置400可以包含检测电路(未示出)，所述检测电路用于以类似于以上参考图4M描述的电流检测的方式来确定存储在存储器单元412A(在其读出时)和存储器单元413A(在其读出时)中的信息的值(例如，“0”或“1”)。
图4O示出了图2A的存储器装置400的包含存储器单元412A和413A的一部分的示意图。图4P是示出了图4O的信号在复位阶段463期间的值的图表，所述复位阶段在读出阶段462(图4M)之后执行。
可以执行复位阶段463，以从存储器单元412A和413A中的每个存储器单元的晶体管T3的体清除可以已经在预读出阶段461(图4K)期间产生的电穴。在复位阶段463中清除电穴可以使存储器单元412A和413A中的每个存储器单元的晶体管T3的阈值电压复位。复位阶段463可以帮助维持流经存储器单元412A和413A的单元电流、存储在存储器单元412A和413A中的信息的值(例如，“0”或“1”)以及电压VSENSE与VPASS之间的关系(例如，图4N)。以下描述涉及图4O和图4P。
如图4P所示，信号CS2可以提供有电压VL或电压VH。信号PL2和PL3中的每个信号可以提供有电压VPL。信号BL1A和BL2A中的每个信号可以提供有电压VBL_X。
信号WL2和WL3中的每个信号可以提供有电压VWLy。电压VWLy可以具有使得存储器单元412A和413A中的每个存储器单元的晶体管T3均可以导通的值。例如，电压VWLy的值可以大于0V(例如，大于接地)，并且等于或小于存储器装置400的供电电压(例如，VDD)。利用图4P所示的信号的值，可以将(例如，在图4K中的预读出阶段461期间产生的)电穴从存储器单元412A和413A的晶体管T3的体中清除。电压VBL_X的值可以是零伏(例如，VBL_X＝0V)，或者可替代地小于零伏，如轻微负电压(例如，VBL_X<0V)。
在不同读取操作的特定复位阶段中，邻近于存储器单元412A和413A的存储器单元(图4O中未示出)可以在所述特定复位阶段期间(例如，类似于图4P中的复位阶段463)复位，并且存储器单元412A和413A在所述读取操作中未选择(或未使用)。在所述特定复位阶段(用于使相邻的存储器单元复位，未示出)，如果将小于零伏的电压提供给信号BL1A和BL2A，则信号WL2、WL3和CS2(图4O)上的电压的值在所述特定复位阶段期间可以小于零伏(例如，略小于零伏，如WL2＝WL3＝Vn(例如，Vn＝-0.3V))。然而，为了避免可能由GIDL电流引起的晶体管泄漏，信号WL2、WL3和CS2(图4O)上的电压的值可以略小于零伏，如WL2＝WL3＝Vn，但不比Vn小太多(例如，-1V<WL2＝WL3<-0.3V)。
图4Q示出了图2A的存储器装置400的包含存储器单元412A和413A的一部分的示意图。图4R是示出了图4Q中的信号在恢复阶段464期间的值的图表，所述恢复阶段在复位阶段463(图4P)之后执行。如上所述，可以执行恢复阶段464，以在读出存储器单元412A和413A(例如，基于图4M所示的读出方案或图4M'所示的读出方案)之后将信息恢复(例如，写回)到存储器单元412A和413A。以下描述涉及图4Q和图4R。
如图4R所示，信号CS2可以提供有电压VL。信号PL2和PL3中的每个信号可以提供有电压VPL。信号WL2和WL3中的每个信号可以提供有电压V6(例如，V6>VDD)，使得存储器单元412A和413A中的每个存储器单元的晶体管T3可以导通。
(与存储器单元413A相关联的)信号BL2A可以提供有电压VBL2。电压VBL2的值可以基于要存储(例如，重写)于存储器单元413A中的信息的值(例如，“0”或“1”)。在恢复阶段464期间要存储在存储器单元413A中的信息的值与在读出阶段462期间从存储器单元413A读取(读出)的信息的值相同。在图4R中，如果要存储在存储器单元413A中的信息具有一个值(例如，“0”)，则电压VBL2可以具有一个值(例如，VBL2＝0V或VBL2<0)，并且如果要存储在存储器单元412A中的信息具有另一个值(例如，“1”)，则所述电压可以具有另一个值(例如，VBL2>0V(例如，VBL2＝1V))。基于图4R中的电压，可以在存储器单元413A的电容器板402a中恢复(在读出阶段462中读出的)信息。
类似地，(与存储器单元412A相关联的)信号BL1A可以提供有电压VBL1。电压VBL1的值可以基于要存储(例如，重写)于存储器单元412A中的信息的值(例如，“0”或“1”)。如果使用(与图4K相关联的)II预读出阶段预读出信息，则在恢复阶段464期间要存储在存储器单元412A中的信息的值与在读出阶段462期间从存储器单元412A读取(读出)的信息的值相同。然而，如果使用(与图4K'相关联的)GIDL预读出阶段预读出信息，则在读出阶段462期间从存储器单元412A读取(读出)的信息的值可以在读出阶段462期间颠倒。在图4R中，如果要存储在存储器单元412A中的信息具有一个值(例如，“0”)，则电压VBL1可以具有一个值(例如，VBL1＝0V或VBL1<0)，并且如果要存储在存储器单元412A中的信息具有另一个值(例如，“1”)，则所述电压可以具有另一个值(例如，VBL1>0V(例如，VBL1＝1V))。基于图4R中的电压，可以(例如，在存储器单元412A的电容器板402a中)恢复信息(其在读出阶段462中读出)。
在上述示例读取操作(图4J至图4R)中，假设仅存储器单元413A为所选存储器单元。然而，存储器单元413A和412A两者均可以在读取操作中选择。在这种读取操作(存储器单元413A和412A均被选择)中，读出阶段462(图4M)也可以以上述方式(例如，仅存储器单元413A被选择的相同的方式)执行，因为存储器单元413A和412A两者均可以以顺序方式读出来确定存储在存储器单元413A和412A中的信息的值。
图5A示出了根据本文所描述的一些实施例的存储器装置500的包含具有来自单柱的存储器单元结构的存储器单元的一部分的示意图。存储器装置500可以包含存储器阵列501。存储器装置500可以对应于图1的存储器装置100。例如，存储器阵列501可以形成图1的存储器阵列101的一部分。存储器装置500可以是图4A的存储器装置400的变体。因此，为了简单起见，不再重复对存储器装置400和500的类似或相同元件(其在图4A和图5A中给予了相同的标记)的详细描述。以下描述了存储器装置400与500之间的结构中的差异。
如图5A所示，存储器装置500可以包含存储器单元组(例如，串)501A和501B。存储器单元组501A和501B中的每个存储器单元组可以包含相同数量的存储器单元。例如，存储器单元组501A可以包含存储器单元510A、511A、512A和513A，并且存储器单元组501B可以包含存储器单元510B、511B、512B和513B。图5A示出了存储器单元组501A和501B中的每个存储器单元组中的四个存储器单元作为实例。存储器装置500中的存储器单元是易失性存储器单元(例如，DRAM单元)。
图5A示出了可以对应于图5B至图5H示出的存储器装置500的结构(物理结构)的方向x、y和z的方向x、y和z。存储器单元组501A和501B中的每个存储器单元组中的存储器单元可以竖直地形成(例如，在z方向上以竖直堆叠的方式在彼此之上堆叠)于存储器装置500的衬底之上。
存储器装置500可以省略存储器装置400的开关(例如，晶体管)N1和N2。然而，如图5A所示，存储器装置500可以包含在存储器单元组501A和501B中的每个存储器单元组中的每个存储器单元中的晶体管T4。存储器装置500还包含可以分别承载信号RSL0、RSL1、RSL2和RSL3的导电线580、581、582和583。存储器装置500可以使用信号RSL0、RSL1、RSL2和RSL3来控制(例如，导通或关断)存储器单元组501A和501B的相应的存储器单元的晶体管T4。本文的描述使用了术语“导电线”(指的是线580、581、582和583)，以便于描述存储器装置500的不同元件。然而，导电线580、581、582和583可以是存储器装置500的类似于字线440、441、442和443的字线。
存储器装置500可以包含与存储器单元组501A相关联的数据线(位线)520A和521A(除了数据线430A、431A和432A之外)。数据线520A和521A可以分别承载用于存取(例如，在读取操作期间)存储器单元组501A的相应的存储器单元510A、511A、512A和513A的信号BLR0A和BLR1A。
存储器装置500可以包含与存储器单元组501B相关联的数据线(位线)520B和521B(除了数据线430B、431B和432B之外)。数据线520B和521B可以分别承载用于存取(例如，在读取操作期间)存储器单元组501B的相应的存储器单元510B、511B、512B和513B的信号BLR0B和BLR1B。
如图5A所示，存储器单元510A、511A、512A和513A中的每个存储器单元以及存储器单元510B、511B、512B和513B中的每个存储器单元可以包含晶体管T3和T4以及一个电容器C，使得这些存储器单元中的每个存储器单元均可以被称为2T1C存储器单元。作为比较，存储器装置400的每个存储器单元(例如，存储器单元413A)包含1T1C存储器单元。
如图5A所示，存储器装置500可以包含其它元件，如存储器单元组502A的存储器单元517A、存储器单元组502B的存储器单元517B、板线457(和相关联的信号PL7)。此类其它元件与上述那些元件类似。因此，为了简单起见，从本文的描述中省略了对存储器装置500的此类其它元件的详细描述。
图5B示出了根据本文所描述的一些实施例的在图5A中示意性地示出的存储器装置500的一部分的结构的侧视图(例如，横截面视图)。存储器装置500的结构类似于图4B中的存储器装置400的结构。因此，为简单起见，不再重复对存储器装置400和500的类似或相同元件(其在图4B和图5B中给予了相同的标记)的详细描述。
如图5B所示，导电线580、581、582和583可以分别与字线440、441、442和443类似(或相同)。例如，导电线580、581、582和583中的每个导电线可以具有在x方向上延伸的长度，并且可以由存储器单元组501A和501B的相应的存储器单元共享。导电线580、581、582和583中的每个导电线也可以具有与字线440、441、442和443的结构类似(或相同)的结构，如图4D所示的字线443的结构。
数据线520A和520B可以分别与数据线430A和430B类似(或相同)。数据线521A和521B可以分别与数据线432A和432B类似(或相同)。例如，数据线520A、520B、521A和521B中的每条数据线可以具有在垂直于x方向的y方向上延伸的长度。数据线520A、520B、521A、521B中的每条数据线可以具有与图4D所示的数据线432A或432B的结构类似(或相同)的结构。
图5C示出了图5B的存储器装置500的包含存储器单元512A、513A、512B和513B的一部分。图5C所示的元件中的一些元件类似于图4C的存储器装置400的元件中的一些元件；此些类似(或相同)的元件给予了相同的标记，并且为了简单起见，本文不再进行描述。如图5C所示，晶体管T3和电容器板402a的结构和位置与存储器装置400(图4B和图4C)的那些结构和位置相同。图5C中的晶体管T4可以包含类似于晶体管T3的那些元件。例如，晶体管T4可以包含作为部分P_Si与邻近于同一个柱(柱501A或501B)的部分P_Si的两个n+部分的组合的部分的晶体管元件(例如，体、源极和漏极)，以及作为相应的导电线(导电线582和583之一)的一部分的晶体管元件(例如，栅极)。
图5D示出了图5A的存储器装置500的包含存储器单元512A和513A的一部分的示意图。图5E是示出了根据本文所描述的一些实施例的在三个不同的示例写入操作521、522和523期间提供给图5D的存储器装置500的信号的电压的示例值的图表。以下描述涉及图5D和图5E。
在写入操作521中，选择了存储器单元512A来存储信息，并且未选择存储器单元513A(例如，未被选择用于存储信息)。在写入操作522中，选择了存储器单元513A来存储信息，并且未选择存储器单元512A。在写入操作523中，选择了存储器单元512A和513A两者来存储信息。
如图5E所示，在存储器装置500的写入操作(例如，写入操作521、522和523中的任何一个写入操作)期间，无论选择了存储器单元512A和513A中的哪一个存储器单元，信号PL2和PL3中的每个信号均可以提供有电压V4。在写入操作521、522和523中，信号RSL2和RSL3中的每个信号均可以提供有电压Va(例如，Va＝0V)。在写入操作521、522和523中，信号BLR1A可以提供有电压Vb(例如，Vb＝0V)。
在写入操作521中，(与未选择存储器单元513A相关联的)信号WL3可以提供有电压V5(以关断未选择存储器单元513A的晶体管T3)。(与所选存储器单元512A相关联的)信号WL2可以提供有电压V6(以导通所选存储器单元512A的晶体管T3)。电压V6的值可以大于存储器装置500的供电电压(例如，VDD)(例如，V6>VDD)。(与未选择存储器单元513A相关联的)信号BL2A可以提供有电压Vx(例如，Vx＝V4)。(与所选存储器单元512A相关联的)信号BL1A可以提供有电压VBL1。电压VBL1的值可以基于要存储在存储器单元512A中的信息的值。例如，如果要存储在存储器单元512A中的信息具有一个值(例如，“0”)，则电压VBL1可以具有一个值(例如，VBL1＝0V或VBL1<0)，并且如果要存储在存储器单元512A中的信息具有另一个值(例如，“1”)，则所述电压可以具有另一个值(例如，VBL1>0V(例如，VBL1＝1V))。
在写入操作522中，提供给(与未选择存储器单元512A相关联的)信号WL2和(与所选存储器单元513A相关联的)WL3的电压可以交换，使得WL2＝V5并且WL3＝V6。(与未选择存储器单元512A相关联的)信号BL1A可以提供有电压Vx。(与未选择存储器单元513A相关联的)信号BLR1A可以提供有电压Vb。(与所选存储器单元513A相关联的)信号BL2A可以提供有电压VBL2。电压VBL2的值可以基于要存储在存储器单元513A中的信息的值。例如，如果要存储在存储器单元513A中的信息具有一个值(例如，“0”)，则电压VBL2可以具有一个值(例如，VBL2＝0V或VBL2<0)，并且如果要存储在存储器单元513A中的信息具有另一个值(例如，“1”)，则所述电压可以具有另一个值(例如，VBL2>0V(例如，VBL2＝1V))。
在写入操作523中，选择了存储器单元512A和513A两者来存储信息。因此，提供给信号WL2和WL3中的每个信号的电压可以与针对所选存储器单元的写入操作521和522中的那些电压相同，如WL2＝WL3＝V6、BL1A＝VBL1以及BL2A＝VBL2。
图5F是示出了根据本文所描述的一些实施例的图5A至图5C的存储器装置500的读取操作560的不同阶段的流程图。如图5F所示，读取操作560(用于从所选存储器单元读取信息)可以包含不同的阶段，如预读出阶段561、读出(或读取)阶段562、复位阶段563和恢复阶段564。这些阶段(561，562，563和564)可以从预读出阶段561开始以图5F所示的次序一个阶段接一个阶段地执行。在图5F中，读出阶段562(用于确定存储在所选存储器单元中的信息的值)可以以两种不同的读出方案执行。一种读出方案(例如，图5J)基于耦接到所选存储器单元的晶体管(例如，晶体管T3)的阈值电压(Vt)偏移。读出的替代性读出方案(例如，图5J')基于双极性结型晶体管的特性(例如，自锁)，所述双极性结型晶体管本质上内置在所选存储器单元的晶体管(例如，晶体管T4)中。
参考图5G至图5N详细描述了读取操作560的阶段(561，562，563和564)。
图5G示出了图5A的存储器装置500的包含存储器单元512A和513A的一部分的示意图。图5H是示出了图5G中的信号在与图5F相关联的读取操作的预读出阶段561期间的值的图表。以下描述涉及图5H(碰撞电离预读出阶段)和图5G。假设存储器单元512A是所选存储器单元(要在此实例中读取)，并且假设存储器单元513A是未选择存储器单元(在此实例中不读取)。在预读出阶段561中，信号PL2和PL3中的每个信号可以提供有电压VPL(例如，0V)。信号BL2A可以提供有电压Vc(例如，Vc＝0V)。信号WL3可以提供有用于关断存储器单元513A(未选择存储器单元)的晶体管T3的电压VL(例如，VL＝0V)。信号RSL3可以提供有电压VL(VL＝0V)。信号BLR1A和BL1A可以提供有电压VBL_H。信号WL2可以提供有电压VWL(0<VWL<VBL_H)，并且RSL2可以提供有有电压VL(VL<VBL_H)。类似于图4K的预读出阶段461，图5H的预读出阶段561可以以电穴的形式将信息存储在存储器单元512A的晶体管T3的体中。电穴在存储器单元512A的晶体管T3的体中的存在或不存在取决于存储在存储器单元512A的电容器板402a中的信息的值(“0”或“1”)。
以下描述涉及图5H'(GIDL预读出阶段)和图5G。假设存储器单元512A是所选存储器单元(要在此实例中读取)，并且假设存储器单元513A是未选择存储器单元(在此实例中不读取)。在图5H'的预读出阶段561中，信号PL2和PL3中的每个信号可以提供有电压VPL(例如，0V)。信号BL2A可以提供有电压Vc(例如，Vc＝0V)。信号WL3可以提供有用于关断存储器单元513A(未选择存储器单元)的晶体管T3的电压VL(例如，VL＝0V)。信号RSL3可以提供有电压VL(VL＝0V)。信号BLR1A和BL1A可以提供有电压VL。信号WL2可以提供有电压VWL(VWL<0)。信号RSL2可以提供有电压VL(VL＝0V)。类似于图4K'的预读出阶段461，图5H'的预读出阶段561可以以电穴的形式将信息存储在存储器单元512A的晶体管T3的体中。电穴在存储器单元512A的晶体管T3的体中的存在或不存在取决于存储在存储器单元512A的电容器板402a中的信息的值(“0”或“1”)。
图5I示出了图5A的存储器装置500的包含存储器单元512A和513A的一部分的示意图。图5J是示出了图5I中的信号在使用基于阈值电压偏移的读出方案的读出阶段562期间的值的图表。读出阶段562在预读出阶段561(图5H)之后执行。以下描述涉及图5I和图5J。除了可以分别提供有电压VBL_H、VPASS、VSENSE和VBL_L的信号BLR1A、RSL2、WL2和BL1A之外，图5I的电压值可以与图5H所示的那些电压值相同。
存储器装置500可以包含可以耦接到数据线521A或数据线431A的检测电路(未示出)。存储器装置500可以使用检测电路来确定基于在读出阶段562期间电流在数据线532A与431A之间的存在或不存在的存储在存储器单元512A中的信息的值(例如，“0”或“1”)。例如，在读出阶段562期间，存储器装置500可以确定如果检测到电流，则将“0”存储在存储器单元512A中，而如果没有检测到电流(或可忽略量的电流)，则将“1”存储在存储器单元512A中。这里提及的值“0”和“1”可以适用于碰撞电离预读出阶段的情况。在GIDL预读出阶段的情况下，逻辑可以颠倒。存储器装置500可以包含用于存储在读出阶段562期间从存储器单元512A读出的信息的值(例如，“0”或“1”)的存储电路系统。存储器装置500可以将(例如，存储在存储电路系统中的)所存储值用作在恢复阶段564(如下所述)中要写回到存储器单元512a的信息的值。在图5J的替代性读出阶段中，提供给信号BLR1A和BL1A的电压可以切换，使得BLR1A＝VBL_L并且BL1A＝VBL_H。
图5J'是示出了图5I中的信号在使用基于内置双极性结型晶体管的特性(例如，自锁)的替代性读出方案的读出阶段期间的值的图表。除了图5J'中的可以分别提供有电压VBL_L、VG和VBL_H的信号BLR1A、WL2和BL1A之外，图5J'的电压值可以与图5J所示的那些电压值相同。电压VG可以小于零伏，如轻微负电压(例如，VG<0V)。施加小于零伏的电压VG可以引起如碰撞电离电流(在数据线521A附近)和随后的BJT锁存等现象。存储器装置500可以包含用于以类似于以上参考图5J所描述的电流检测的方式来确定存储在存储器单元512A中的信息的值(例如，“0”或“1”)的检测电路(未示出)。
图5K示出了图5A的存储器装置500的包含存储器单元512A和513A的一部分的示意图。图5L是示出了图5K中的信号在复位阶段563期间的值的图表，所述复位阶段在读出阶段562(图5J)之后执行。以下描述涉及图5K和图5L。除了可以提供有电压VBL_X的信号BLR1A和B1A以及可以提供有电压VWLy的信号RSL2和WL2之外，图5L的电压值可以与图5J所示的那些电压值相同。电压VBL_X的值可以是零伏(例如，VBL_X＝0V)。可替代地，电压VBL_X的值可以小于零伏，如轻微负电压(例如，VBL_X＝-0.3V)。
在不同读取操作的特定复位阶段中，邻近于存储器单元513A的存储器单元(均在图5K中示出和未示出的)可以在所述特定复位阶段(例如，类似于图5L中的复位阶段563)期间复位，并且存储器单元513A在所述读取操作中未选择(或未使用)。在所述特定复位阶段(用于使相邻的存储器单元复位的，均示出和未示出的)，如果将小于零伏的电压提供给信号BLR1A和BL1A，则信号RSL3(图5K)上的电压的值在所述特定复位阶段期间可以小于零伏(例如，略小于零伏，如RSL3＝Vn(例如，Vn＝-0.3V))。然而，为了避免可能由GIDL电流引起的晶体管泄漏，信号RSL3(图5K)上的电压的值可以略小于零伏，如RSL3＝Vn，但是不能比Vn小太多(例如，-1V<RSL3<-0.3V)。
图5M示出了图5A的存储器装置500的包含存储器单元512A和513A的一部分的示意图。图5N是示出了图5M中的信号在恢复阶段564期间的值的图表，所述恢复阶段在复位阶段563(图5K)之后执行。如上所述，可以执行恢复阶段564，以在读出存储器单元512A和513A(例如，基于图5J所示的读出方案或图5J'所示的读出方案)之后将信息恢复(例如，写回)到存储器单元512A和513A。以下描述涉及图5M和图5N。如图5N所示，信号BL2A可以提供有电压Vx，信号WL3、RSL2和RSL3中的每个信号可以提供有电压VL(例如，VL＝0V)，信号BLR1A可以提供有电压Vc(例如，Vc＝0V)，信号WL2可以提供有电压V6(例如，V6>VDD)，并且信号BL1A可以提供有电压VBL1。如果要存储在存储器单元512A中的信息具有一个值(例如，“0”)，则电压VBL1可以具有一个值(例如，VBL1＝0V或VBL1<0)，并且如果要存储在存储器单元512A中的信息具有另一个值(例如，“1”)，则所述电压可以具有另一个值(例如，VBL1>1V)。基于图5N中的电压，可以将信息存储(例如，恢复)于存储器单元512A的电容器板402a中。
图6示出了根据本文所描述的一些实施例的沿存储器装置600的柱601的段定位的存储器单元613的一部分的结构。存储器装置600可以包含可以对应于存储器装置400(图4B)或存储器装置500(图5B)的板线之一、字线之一和数据线之一的板线653、字线643和数据线631。
如图6所示，柱601可以包含n+部分和P_Si部分。柱601可以类似于存储器装置400(图4B)的柱之一(例如，图4B中的柱401A')，或者存储器装置500(图5B)的柱之一(例如，图5B中的柱501A')。部分P_Si通过电介质(例如，二氧化硅)605与字线643分离。
如图6所示，存储器单元613可以包含电容器C'和晶体管T3'。电容器C'可以包含电容器板602a(其是n+部分的一部分)、导电部分613'、导电接触613”以及板线653的一部分。导电部分613'可以由相对低电阻材料形成(例如，电阻可以低于导电掺杂多晶硅的材料，如金属)。导电接触613"也可以具有可以类似于导电部分613'的材料的相对低电阻材料。电介质613k和613o可以是具有不同介电常数的不同介电材料。电介质613k的介电常数可以大于电介质613o的介电常数。例如，电介质613o可以是二氧化硅，并且电介质613k可以是高k电介质，所述高k电介质是介电常数大于二氧化硅的介电常数的介电材料。
存储器单元613的结构可以替代存储器装置400(图4B)的存储器单元(例如，图4B中的存储器单元413A)的每个存储器单元的结构或者存储器装置500(图5B)的存储器单元(例如，图5B中的存储器单元513A)的每个存储器单元的结构。例如，电容器C'的结构可以替代存储器装置400(图4B)或存储器装置500(图5B)的存储器单元中的每个存储器单元中的电容器C的结构。
设备(例如，存储器装置100，200，400，500和600)的图示和方法(例如，存储器装置100，200，400，500和600的操作)旨在提供对各个实施例的结构的总体理解，而不是旨在提供对可能利用本文所描述的结构的设备的所有元件和特征的完整描述。本文的设备是指例如装置(例如，存储器装置100，200，400，500和600中的任何一个存储器装置)或系统(例如，可以包含存储器装置100，200，400，500和600中的任何一个存储器装置的电子物品)。
以上参考图1至图6所描述的组件中的任何组件可以以多种方式实施，所述方式包含通过软件进行模拟。因此，设备(例如，存储器装置100，200、，400，500和600)或者以上所描述的这些存储器装置中的每个存储器装置的一部分在本文中均可以被表征为“模块”。如对于各个实施例的特定实施方案而言所期望的和/或适当的，此些模块可以包含硬件电路系统、单和/或多处理器电路、存储器电路、软件程序模块和对象和/或固件及其组合。例如，此些模块可以包含在系统操作模拟包中，如软件电信号模拟包、电力使用和范围模拟包、电容-电感模拟包、电力/散热模拟包、信号发射-接收模拟包和/或用于操作或模拟各个潜在实施例的操作的软件和硬件的组合。
存储器装置100、200、400、500和600可以包含在如高速计算机、通信和信号处理电路系统、单或多处理器模块、单或多嵌入式处理器、多核处理器、消息信息开关以及包含多层、多芯片模块的专用模块等设备(例如，电子电路系统)中。这种设备可以作为子组件进一步包含在各种其它设备(例如，电子系统)中，如电视、蜂窝电话、个人计算机(例如，膝上型计算机、台式计算机、手持计算机、平板计算机等)、工作站、收音机、视频播放器、音频播放器(例如，MP3(运动图像专家组、音频层3)播放器)、车辆、医疗设备(例如，心脏监测器、血压监测器等)、机顶盒以及其它。
以上参考图1至图6描述的实施例包含设备和由设备执行的操作方法。所述设备之一包含沿柱定位的易失性存储器单元，所述柱具有在垂直于存储器装置的衬底的方向上延伸的长度。所述易失性存储器单元中的每个易失性存储器单元包含电容器和至少一个晶体管。所述电容器包含电容器板。所述电容器板由所述柱的半导体材料的一部分形成，或者由通过电介质与所述柱分离的导电材料形成。描述了包含另外的设备和方法的其它实施例。
在详细说明和权利要求书中，由术语“至少一个”连接的项目列表可以意指所列项目的任何组合。例如，如果列出了项目A和B，则短语“A和B中的至少一个”意指仅A；仅B；或者A和B。在另一个实例中，如果列出了项目A、B和C，则短语“A、B和C中的至少一个”意指仅A；仅B；仅C；A和B(不包含C)；A和C(不包含B)；B和C(不包含A)；或A、B和C全部。项目A可以包含单个元件或多个元件。项目B可以包含单个元件或多个元件。项目C可以包含单个元件或多个元件。
在详细说明和权利要求书中，由术语“之一”连接的项目列表可以意指列表项目中的仅一个列表项目。例如，如果列出了项目A和B，则短语“A和B中的一个”意指仅A(不包含B)，或仅B(不包含A)。在另一个实例中，如果列出了项目A、B和C，则短语“A、B和C之一”意指仅A；仅B；或仅C。项目A可以包含单个元件或多个元件。项目B可以包含单个元件或多个元件。项目C可以包含单个元件或多个元件。
以上说明和附图展示了本发明主题的一些实施例，以使本领域的技术人员能够实践本发明主题的实施例。其它实施例可以结合结构、逻辑、电气、过程和其它变化。实例仅代表可能的变化。一些实施例的部分和特征可以包含在其它实施例的那些部分和特征中，或者替代其它实施例的那些部分和特征。在阅读和理解以上说明后，许多其它实施例对于本领域的技术人员来说将是显而易见的。

Claims (27)

1.一种存储器设备，其包括：
柱，所述柱包含在垂直于衬底的方向上延伸的长度，所述柱包含第一段和第二段，所述第一段和所述第二段中的每个段包含第一导电类型的半导体材料部分，所述半导体材料部分接触第二导电类型的半导体材料部分；
第一易失性存储器单元，所述第一易失性存储器单元包含：
第一导电材料，所述第一导电材料沿所述第一段定位并通过第一电介质与所述
第一段分离；以及
第一另外的导电材料，所述第一另外的导电材料通过第一另外的电介质与所述
第一导电材料分离；以及
第二易失性存储器单元，所述第二易失性存储器单元包含：
第二导电材料，所述第二导电材料沿所述第二段定位并通过第二电介质与所述
第二段分离；
第二另外的导电材料，所述第二另外的导电材料通过第二另外的电介质与所述第二导电材料分离，其中：
所述第一电介质和所述第二电介质是沿所述柱的侧壁连续延伸的介质区域的一部分；
第一导电材料部分沿所述柱的所述第一段的所述第一导电类型的半导体材料部分定位，并且所述第一导电材料部分位于所述第一易失性存储器单元和所述第二易失性存储器单元之间；以及
第二导电材料部分沿所述柱的所述第二段的所述第一导电类型的半导体材料部分定位，并且所述第二易失性存储器单元位于所述第一导电材料部分和所述第二导电材料部分之间。
2.根据权利要求1所述的存储器设备，其中
所述第一导电材料形成所述第一易失性存储器单元的存储节点的一部分；并且
所述第二导电材料形成所述第二易失性存储器单元的存储节点的一部分。
3.根据权利要求2所述的存储器设备，其中
所述柱的所述第一段的所述第二导电类型的所述半导体材料部分形成包含在所述第一易失性存储器单元中的晶体管的沟道的一部分；并且
所述柱的所述第二段的所述第二导电类型的所述半导体材料部分形成包含在所述第二易失性存储器单元中的晶体管的沟道的一部分。
4.根据权利要求3所述的存储器设备，其中
所述第一另外的导电材料包含围绕所述第一另外的电介质的侧壁的部分；并且
所述第二另外的导电材料包含围绕所述第二另外的电介质的侧壁的部分。
5.根据权利要求1所述的存储器设备，其中
所述第一导电类型是n型；并且
所述第二导电类型是p型。
6.一种存储器设备，其包括：
第一柱，所述第一柱包含在垂直于衬底的方向上延伸的长度，
第二柱，所述第二柱包含在垂直于所述衬底的所述方向上延伸的长度；
第一易失性存储器单元，所述第一易失性存储器单元包含：
第一导电材料，所述第一导电材料包含第一部分和第二部分，所述第一导电材料的所述第一部分沿所述第一柱的第一段定位并通过第一电介质与所述第一柱的所述第一段分离，并且所述第一导电材料的所述第二部分接触所述第二柱的第一段的导电材料；以及
第二易失性存储器单元，所述第二易失性存储器单元包含：
第二导电材料，所述第二导电材料包含第一部分和第二部分，所述第二导电材料的所述第一部分沿所述第一柱的第二段定位并通过第二电介质与所述第一柱的所述第二段分离，并且所述第二导电材料的所述第二部分接触所述第二柱的第二段的导电材料。
7.根据权利要求6所述的存储器设备，其中
所述第一导电材料形成所述第一易失性存储器单元的存储节点的一部分；并且
所述第二导电材料形成所述第二易失性存储器单元的存储节点的一部分。
8.根据权利要求6所述的存储器设备，其中
所述第一电介质包含围绕所述第一柱的所述第一段的侧壁的部分；
第一导电材料的所述第一部分围绕所述第一电介质的侧壁；
所述第二电介质包含围绕所述第一柱的所述第二段的侧壁的部分；并且
所述第二导电材料的所述第一部分围绕所述第二电介质的侧壁。
9.根据权利要求8所述的存储器设备，其中
所述第一导电材料的所述第二部分围绕所述第二柱的所述第一段的所述导电材料的侧壁；并且
所述第二导电材料的所述第二部分围绕所述第二柱的所述第二段的所述导电材料的侧壁。
10.根据权利要求6所述的存储器设备，其进一步包括：
第三导电材料，所述第三导电材料包含第一部分和第二部分，所述第三导电材料的所述第一部分沿所述第一柱定位并通过第三电介质与所述第一柱的第三段分离，并且所述第三导电材料的所述第二部分沿所述第二柱的第三段定位并通过第三另外的电介质与所述第二柱的所述第三段分离；
第四导电材料，所述第四导电材料包含第一部分和第二部分，所述第四导电材料的所述第一部分沿所述第一柱的第四段定位并通过第四电介质与所述第一柱的所述第三段分离，并且所述第四导电材料的所述第二部分沿所述第二柱的第四段定位并通过第四另外的电介质与所述第二柱的所述第四段分离。
11.根据权利要求10所述的存储器设备，其中
所述第三导电材料形成与所述第一易失性存储器单元相关联的字线的一部分；并且
所述第四导电材料形成与所述第二易失性存储器单元相关联的字线的一部分。
12.根据权利要求10所述的存储器设备，其中
所述第一柱的所述第三段和所述第四段位于第一柱的所述第一段与所述第二段之间；并且
第二柱的所述第三段和所述第四段位于所述第二柱的所述第一段与所述第二段之间。
13.根据权利要求10所述的存储器设备，其中
所述第一柱的所述第三段位于所述第一柱的所述第一段与所述第二段之间，并且所述第二柱的所述第二段位于所述第一柱的所述第三段与所述第四段之间；并且
所述第二柱的所述第三段位于所述第二柱的所述第一段与所述第二段之间，并且所述第二柱的所述第二段位于所述第二柱的所述第三段与所述第四段之间。
14.根据权利要求6所述的存储器设备，其进一步包括：
接触所述第二柱的第三段的导电材料的另外的导电材料，其中所述第二柱的所述第三段位于所述第一易失性存储器单元与所述第二易失性存储器单元之间。
15.根据权利要求6所述的存储器设备，其进一步包括：
接触所述第二柱的导电材料的另外的导电材料，其中所述第一易失性存储器单元位于所述另外的导电材料与所述第二易失性存储器单元之间。
16.一种存储器设备，其包括：
柱，所述柱包含在垂直于衬底的方向上延伸的长度；
第一易失性存储器单元，所述第一易失性存储器单元沿所述柱的第一段定位，所述第一易失性存储器单元包含第一存储节点，所述第一存储节点包含在所述柱的所述第一段的一部分中；
第二易失性存储器单元，所述第二易失性存储器单元沿所述柱的第二段定位，所述第二易失性存储器单元包含第二存储节点，所述第二存储节点包含在所述柱的所述第二段的一部分中，所述第一段的所述部分和所述第二段的所述部分中的每个部分均由第一导电类型的半导体材料形成；
所述柱包含定位于所述第一段与所述第二段之间的第三段，所述第三段包含由第二导电类型的半导体材料形成的部分，其中所述第三段的所述部分接触所述第一段的所述部分和所述第二段的所述部分中的每个部分；以及
导电材料，接触所述第三段的所述部分，其中：
所述柱包含接触所述第一段的所述部分的第一侧的另外的部分，所述另外的部分具有在所述柱的所述长度的所述方向上的第一厚度；并且
所述第三段的所述部分接触所述第一段的所述部分的第二侧，所述第三段的所述部分具有在所述柱的所述长度的所述方向上的第二厚度，并且所述第二厚度大于所述第一厚度。
17.一种存储器设备，其包括：
柱，所述柱包含在垂直于衬底的方向上延伸的长度；
第一易失性存储器单元，所述第一易失性存储器单元沿所述柱的第一段定位，所述第一易失性存储器单元包含第一存储节点，所述第一存储节点包含在所述柱的所述第一段的一部分中；
第二易失性存储器单元，所述第二易失性存储器单元沿所述柱的第二段定位，所述第二易失性存储器单元包含第二存储节点，所述第二存储节点包含在所述柱的所述第二段的一部分中，所述第一段的所述部分和所述第二段的所述部分中的每个部分均由第一导电类型的半导体材料形成；以及
所述柱包含定位于所述第一段与所述第二段之间的第三段，所述第三段包含由第二导电类型的半导体材料形成的部分，其中：
所述柱的所述第一段包含接触所述第一段的所述部分的另外的部分；并且
所述柱的所述第二段包含接触所述第二段的所述部分的另外的部分，并且所述第一段的所述另外的部分和所述第二段的所述另外的部分中的每个另外的部分均由所述第二导电类型的半导体材料形成。
18.根据权利要求17所述的存储器设备，其中
所述第一导电类型是n型；并且
所述第二导电类型是p型。
19.一种存储器设备，其包括：
衬底，所述衬底包含在易失性存储器装置中；以及
柱，所述柱包含在所述易失性存储器装置中，所述柱包含在垂直于所述衬底的方向上延伸的长度，所述柱包含第一部分、接触所述第一部分的第二部分、接触所述第二部分的第三部分、接触所述第三部分的第四部分和接触所述第四部分的第五部分，其中所述第一部分、所述第三部分和所述第五部分中的每个部分均由第一导电类型的半导体材料形成，并且所述第二部分和所述第四部分中的每个部分均由第二导电类型的半导体材料形成，其中：
所述第二部分具有在所述柱的所述长度的所述方向上的第一厚度；并且
所述第四部分具有在所述柱的所述长度的所述方向上的第二厚度，并且所述第二厚度大于所述第一厚度。
20.根据权利要求19所述的存储器设备，其中
所述第一导电类型是n型；并且
所述第二导电类型是p型。
21.根据权利要求19所述的存储器设备，其进一步包括通过电介质与所述第五部分分离的导电材料。
22.根据权利要求20所述的存储器设备，其进一步包括接触所述第五部分的导电材料。
23.根据权利要求19所述的存储器设备，其进一步包括接触所述第一部分的导电材料。
24.根据权利要求23所述的存储器设备，其进一步包括通过电介质与所述第五部分分离的导电材料。
25.根据权利要求23所述的存储器设备，其进一步包括接触所述第五部分的导电材料。
26.根据权利要求19所述的存储器设备，其中所述柱进一步包含
接触所述第五部分的第六部分和接触所述第六部分的第七部分，所述第六部分包含所述第二导电类型的半导体材料，并且所述第七部分包含所述第一导电类型的半导体材料。
27.根据权利要求26所述的存储器设备，其进一步包括：
接触所述第一部分的第一导电材料；以及
接触所述第七部分的第二导电材料。
CN201880066757.7A 2017-08-29 2018-08-24 包含堆叠存储器单元的易失性存储器装置 Active CN111213237B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762551542P 2017-08-29 2017-08-29
US62/551,542 2017-08-29
PCT/US2018/047956 WO2019046125A1 (en) 2017-08-29 2018-08-24 VOLATILE MEMORY DEVICE COMPRISING STACKED MEMORY CELLS

Publications (2)

Publication Number Publication Date
CN111213237A CN111213237A (zh) 2020-05-29
CN111213237B true CN111213237B (zh) 2023-11-14

Family

ID=65435425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880066757.7A Active CN111213237B (zh) 2017-08-29 2018-08-24 包含堆叠存储器单元的易失性存储器装置

Country Status (3)

Country Link
US (2) US10790008B2 (zh)
CN (1) CN111213237B (zh)
WO (1) WO2019046125A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US10790008B2 (en) 2017-08-29 2020-09-29 Micron Technology, Inc. Volatile memory device with 3-D structure including vertical pillars and memory cells vertically stacked one over anoher in multiple levels
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
WO2020142368A1 (en) * 2018-12-31 2020-07-09 Micron Technology, Inc. Three-dimensional dynamic random-access memory array
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11818877B2 (en) 2020-11-02 2023-11-14 Applied Materials, Inc. Three-dimensional dynamic random access memory (DRAM) and methods of forming the same
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
CN113745232B (zh) * 2021-09-02 2022-12-02 上海积塔半导体有限公司 H形电容结构的垂直型存储器及其制备方法
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698272B1 (en) * 2016-03-16 2017-07-04 Kabushiki Kaisha Toshiba Transistor and semiconductor memory device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864777A (ja) 1994-08-19 1996-03-08 Toshiba Corp 半導体記憶装置とその製造方法
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US5920785A (en) 1998-02-04 1999-07-06 Vanguard International Semiconductor Corporation Dram cell and array to store two-bit data having merged stack capacitor and trench capacitor
US7378702B2 (en) * 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7282409B2 (en) 2004-06-23 2007-10-16 Micron Technology, Inc. Isolation structure for a memory cell using Al2O3 dielectric
US8803214B2 (en) * 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor
JP2013161803A (ja) * 2012-02-01 2013-08-19 Toshiba Corp 半導体記憶装置
US8780631B2 (en) * 2012-08-21 2014-07-15 Micron Technology, Inc. Memory devices having data lines included in top and bottom conductive lines
US10008265B2 (en) 2014-09-06 2018-06-26 NEO Semiconductor, Inc. Method and apparatus for providing three-dimensional integrated nonvolatile memory (NVM) and dynamic random access memory (DRAM) memory device
JP6625942B2 (ja) * 2016-07-29 2019-12-25 株式会社東芝 半導体記憶装置
KR102369776B1 (ko) * 2016-08-31 2022-03-03 마이크론 테크놀로지, 인크. 강유전 메모리 셀
JP2018049673A (ja) * 2016-09-20 2018-03-29 東芝メモリ株式会社 半導体記憶装置
KR102332436B1 (ko) * 2017-01-30 2021-12-01 마이크론 테크놀로지, 인크 다수의 메모리 어레이 데크를 포함하는 집적 메모리 조립체
US10164009B1 (en) * 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates
US10790008B2 (en) 2017-08-29 2020-09-29 Micron Technology, Inc. Volatile memory device with 3-D structure including vertical pillars and memory cells vertically stacked one over anoher in multiple levels
US10347322B1 (en) * 2018-02-20 2019-07-09 Micron Technology, Inc. Apparatuses having memory strings compared to one another through a sense amplifier
US10672456B2 (en) * 2018-02-27 2020-06-02 Micron Technology, Inc. Three dimensional memory devices
JP2019164868A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698272B1 (en) * 2016-03-16 2017-07-04 Kabushiki Kaisha Toshiba Transistor and semiconductor memory device

Also Published As

Publication number Publication date
US11295807B2 (en) 2022-04-05
WO2019046125A1 (en) 2019-03-07
US20200411080A1 (en) 2020-12-31
US20190066762A1 (en) 2019-02-28
US10790008B2 (en) 2020-09-29
CN111213237A (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
CN111213237B (zh) 包含堆叠存储器单元的易失性存储器装置
KR100646972B1 (ko) 게이트 다이오드를 사용하는 3ｔ1ｄ 메모리 셀 및 그 사용방법
KR100650244B1 (ko) 게이트 다이오드 메모리 셀, 메모리 어레이 및 게이트다이오드 메모리 셀에 대한 기록 방법
US11670370B2 (en) 3D memory device including shared select gate connections between memory blocks
US7738306B2 (en) Method to improve the write speed for memory products
US11417671B2 (en) Memory device including pass transistors in memory tiers
KR20040096781A (ko) 반도체 기억 장치
US11302397B2 (en) Memory block select circuitry including voltage bootstrapping control
US11631453B2 (en) Vertical 3D single word line gain cell with shared read/write bit line
JP2003217280A (ja) 半導体記憶装置
WO2017111798A1 (en) High retention time memory element with dual gate devices
US10950295B2 (en) Memory cell array having three-dimensional structure
CN114303242A (zh) 具有双晶体管存储器单元及存取线路板的存储器装置
US10770462B2 (en) Circuit and layout for single gate type precharge circuit for data lines in memory device
US6717841B2 (en) Semiconductor memory device having nonvolatile memory cell of high operating stability
WO2023007538A1 (ja) 半導体素子を用いたメモリ装置
WO2023007539A1 (ja) 半導体素子を用いたメモリ装置
JP2006190363A (ja) ゲート制御ダイオードを使用するメモリ・セルおよびこれの使用方法、半導体構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant