CN111213208B - 擦除页面检查 - Google Patents

擦除页面检查 Download PDF

Info

Publication number
CN111213208B
CN111213208B CN201880065789.5A CN201880065789A CN111213208B CN 111213208 B CN111213208 B CN 111213208B CN 201880065789 A CN201880065789 A CN 201880065789A CN 111213208 B CN111213208 B CN 111213208B
Authority
CN
China
Prior art keywords
memory
memory cell
memory device
read voltage
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880065789.5A
Other languages
English (en)
Other versions
CN111213208A (zh
Inventor
罗婷
S·A·斯托勒
P·汤姆森
D·巴蒂斯
H·R·桑吉迪
K·坦派罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111213208A publication Critical patent/CN111213208A/zh
Application granted granted Critical
Publication of CN111213208B publication Critical patent/CN111213208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Read Only Memory (AREA)

Abstract

在一些实例中揭示用于执行擦除页面检查的方法、系统、存储器装置及机器可读媒体。例如，响应于非预期(例如，异步)关机，所述存储器装置可具有未完成编程的一或多个单元。所述存储器装置可检测这些单元且擦除这些单元或标记这些单元以擦除。

Description

擦除页面检查
优先权申请案
本申请案主张2017年8月31日申请的序列号为15/692,962的美国申请案的优先权的权益，所述申请案的全部内容以引用的方式并入本文中。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。
易失性存储器需要电力来维持其数据，且其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。
非易失性存储器可在未被供电时保存所存储数据，且其包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM))或3D XPointTM存储器等。
利用快闪存储器作为广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性及低功率消耗的一或多个群组的单晶体管浮动栅极或电荷捕捉存储器单元。
两种常见类型的快闪存储器阵列架构包含以布置相应的基本存储器单元配置的逻辑形式命名的NAND架构及NOR架构。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极在一起串联耦合(源极到漏极)于源极线与位线之间。
通过解码器存取NOR及NAND架构半导体存储器阵列两者，解码器通过选择耦合到其栅极的字线而激活特定存储器单元。在NOR架构半导体存储器阵列中，选定存储器单元一旦经激活便将其数据值放置于位线上，而引起不同电流流动，这取决于特定单元编程的状态。在NAND架构半导体存储器阵列中，将高偏压电压施加到漏极侧选择栅极(SGD)线。在指定通过电压(例如，Vpass)驱动耦合到每一群组的未选定存储器单元的栅极的字线以将每一群组的未选定存储器单元操作为传递晶体管(例如，以不受其存储数据值限制的方式传递电流)。接着，电流通过每一串联耦合的群组从源极线流动到位线，其仅受每一群组的选定存储器单元限制，而将选定存储器单元的当前编码数据值放置于位线上。
NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别或共同编程到一个或若干编程状态。举例来说，单电平单元(SLC)可表示两个编程状态(例如，1或0)中的一者，其表示一个数据位。
然而，快闪存储器单元还可表示两个以上编程状态中的一者，这允许在不增加存储器单元的数目的情况下制造较高密度存储器，这是因为每一单元可表示一个以上二进制数字(例如，一个以上位)。此类单元可被称为多状态存储器单元、多数字单元或多电平单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个编程状态中的一者)的存储器单元，三电平单元(TLC)可指代每单元可存储三个数据位(例如，八个编程状态中的一者)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。MLC在本文中在其更广泛内容背景中使用而可指代每单元可存储一个以上数据位(即，可表示两个以上编程状态)的任何存储器单元。
传统存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为增加给定面积的存储器容量且降低成本，已减小个别存储器单元的大小。然而，个别存储器单元的大小缩减及因此2D存储器阵列的存储器密度存在技术限制。作为响应，正在发展三维(3D)存储器结构(例如3D NAND架构半导体存储器装置)以进一步增加存储器密度且降低存储器成本。
此类3D NAND装置往往包含串联耦合(例如，漏极到源极)于靠近源极的一或多个源极侧选择栅极(SGS)与靠近位线的一或多个漏极侧选择栅极(SGD)之间的存储单元的串。在实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，串将垂直延伸通过含有相应字线的多个垂直间隔的阶层。半导体结构(例如，多晶硅结构)可在串存储单元附近延伸以形成用于串的存储单元的沟道。在垂直串的实例中，多晶硅结构可呈垂直延伸支柱的形式。在一些实例中，串可“折叠”且因此相对于U形支柱布置。在其它实例中，多个垂直结构可彼此堆叠以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储容量(storagevolume)，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。可尤其使用SSD作为计算机的主存储装置，其在例如性能、大小、重量、坚固性、操作温度范围及功率消耗方面优于具有移动部分的传统硬盘驱动器。举例来说，SSD可具有减少的搜索时间、延时或与磁盘驱动器相关联的其它延迟(例如，机电延迟等)。SSD使用例如快闪存储器单元的非易失性存储器单元来免除内部电池供应需求，因这允许磁盘机更通用且更紧凑。
SSD可包含存储器装置的编号(包含裸片或逻辑单元的编号(例如，逻辑单元编号或LUN))，且其可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其上包含若干存储器阵列及外围电路。快闪存储器阵列可包含组织成若干物理页面的存储器单元的若干块。在许多实例中，SSD还将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可从主机接收与存储器操作(例如用以在存储器装置与主机之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据及地址数据等)的读取或写入操作，或用以从存储器装置擦除数据的擦除操作)相关联的命令。
附图说明
在不一定按比例绘制的图式中，相似数字可描述不同视图中的类似组件。具有不同字母下标的相似数字可表示类似组件的不同例子。图式大体上通过实例而非限制方式说明本文件中论述的各种实施例。
图1说明包含存储器装置的环境的实例。
图2到3说明3D NAND架构半导体存储器阵列的实例的示意图。
图4说明存储器模块的实例框图。
图5展示根据本发明的一些实例的使用两个遍次编程一个每单元两个位的MLC的图。
图6展示根据本发明的一些实例的读取MLC的图。
图7展示根据本发明的一些实例的读取MLC的图。
图8展示根据本发明的一些实例的确定一部分编程存储器单元的方法的流程图。
图9说明根据本发明的一些实例的存储器控制器。
图10是说明可在其上实施一或多个实施例的机器的实例的框图。
具体实施方式
在一些实例中揭示用于执行擦除页面检查的方法、系统、存储器装置及机器可读媒体。举例来说，响应于非预期(例如，异步)关机，存储器装置可具有未完成编程的一或多个单元。存储器装置可检测这些单元且使其无效或标记其以进行无效化。
电子装置(例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用中的电子装置(例如，汽车传感器、控制单元、驾驶辅助系统、乘客安全或舒适系统等)及因特网连接的电器或装置(例如，物联网(IoT)装置等))具有尤其取决于电子装置的类型、使用环境、性能预期等的变化的存储需求。
电子装置可分解成数个主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双倍数据速率同步DRAM(DDR SDRAM)等)；及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储卡结构或总成等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、功率管理电路、基带处理器或一或多个收发器电路等。
图1说明包含经配置以经由通信接口通信的主机装置105及存储器装置110的环境100的实例。主机装置105或存储器装置110可包含于多种产品150(例如物联网(IoT)装置(例如，冰箱或其它电器、传感器、电动机或致动器、移动通信装置、汽车、无人机等))中以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115及包含例如若干个别存储器裸片的存储器阵列120(例如，三维(3D)NAND裸片堆叠)。在3D架构半导体存储器技术中，堆叠垂直结构而增加阶层、物理页面的数目及因此存储器装置(例如，存储装置)的密度。在实例中，存储器装置110可为主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可为与主机装置105的一或多个其它组件堆叠或以其它方式包含在一起的集成电路(例如，芯片上系统(SOC)等)的一部分。
可使用一或多个通信接口在存储器装置110与主机装置105的一或多个其它组件之间传送数据，所述一或多个通信接口例如串行高级技术附接(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读取器或存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有关于图10的机器1000论述的组件的某一部分或全部所述组件的机器。
存储器控制器115可从主机105接收指令，且其可与存储器阵列通信以例如将数据传送到(例如，写入或擦除)存储器阵列的存储器单元、平面、子块、块或页面中的一或多者或从其传送(例如，读取)数据。存储器控制器115可尤其包含电路或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含经配置以控制跨存储器阵列120的存取且提供主机105与存储器装置110之间的转译层的一或多个存储器控制单元、电路或组件。存储器控制器115可包含用以将数据传送到存储器阵列120或从存储器阵列120传送数据的一或多个输入/输出(I/O)电路、线或接口。存储器控制器115可包含存储器管理器125及阵列控制器135。
存储器管理器125可尤其包含电路或固件，例如与各种存储器管理功能相关联的若干组件或集成电路。出于本描述的目的，将在NAND存储器的内容背景中描述实例存储器操作及管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似存储器操作或管理功能。此类NAND管理功能包含平均磨损(例如，废弃项目收集或回收)、错误检测或校正、块报废或一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收的命令)剖析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以完成各种存储器管理功能)。
存储器管理器125可包含经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储器单元相关联的各种信息)的一组管理表130。举例来说，管理表130可包含关于耦合到存储器控制器115的存储器单元的一或多个块的块年限、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果错误计数中的一或多者的所检测错误的数目超过阈值，那么位错误可被称为无法校正的位错误。管理表130可维持可校正或无法校正位错误的计数等。
阵列控制器135可尤其包含经配置以控制与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元、从所述一或多个存储器单元读取数据或擦除所述一或多个存储器单元相关联的存储器操作的电路或组件。存储器操作可基于例如从主机105接收或通过存储器管理器125(例如，结合平均磨损、错误检测或校正等)在内部产生的主机命令。
阵列控制器135可包含错误校正码(ECC)组件140，其可尤其包含ECC引擎或经配置以检测或校正与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元或从所述一或多个存储器单元读取数据相关联的错误的其它电路。存储器控制器115可经配置以主动检测并修复与数据的各种操作或存储相关联的错误发生(例如，位错误、操作错误等)，同时维持在主机105与存储器装置110之间传送的数据的完整性，或维持所存储数据的完整性(例如，使用冗余RAID存储等)，且可移除(例如，报废)失效存储器资源(例如，存储器单元、存储器阵列、页面、块等)以防止未来错误。
存储器阵列120可包含布置于例如若干装置、平面、子块、块或页面中的数个存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页面18,592个字节(B)的数据(16,384+2208个字节)、每块1536个页面、每平面548个块及每装置4个或更多个平面。作为另一实例，32GB MLC存储器装置(其每单元存储两个数据位(即，4个可编程状态))可包含每页面18,592个字节(B)的数据(16,384+2208个字节)、每块1024个页面、每平面548个块及每装置4个平面，但具有对应TLC存储器装置的一半的所需写入时间及两倍的编程/擦除(P/E)周期。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其一部分可选择性地在SLC模式中或在所要MLC模式(例如TLC、QLC等)中操作。
在操作中，数据通常按页面写入到NAND存储器装置110或从其读取且按块擦除。然而，可根据需要对较大或较小存储器单元群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常被称为页面，而主机的数据传送大小通常被称为区段。
尽管数据页面可包含若干字节的用户数据(例如，包含若干数据区段的数据有效负载)及其对应元数据，但页面的大小往往仅指代用以存储用户数据的字节的数目。作为实例，具有4KB的页面大小的数据页面可包含4KB的用户数据(例如，假定512B的区段大小的8个区段)以及对应于用户数据的若干字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同页面大小，或可需要与其相关联的不同数量的元数据。举例来说，不同存储器装置类型可具有不同位错误率，这可导致确保数据页面的完整性所必需的不同数量的元数据(例如，与具有较低位错误率的存储器装置相比，具有较高位错误率的存储器装置可需要更多字节的错误校正码数据)。作为实例，与对应单电平单元(SLC)NAND快闪装置相比，多电平单元(MLC)NAND快闪装置可具有较高位错误率。因而，与对应SLC装置相比，MLC装置可需要更多元数据字节用于错误数据。
图2说明3D NAND架构半导体存储器阵列200的实例示意图，其包含组织成块(例如，块A 201A、块B 201B等)及子块(例如，子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)的若干串存储器单元(例如，第一到第三A0存储器串205A0到207A0、第一到第三An存储器串205An到207An、第一到第三B0存储器串205B0到207B0、第一到第三Bn存储器串205Bn到207Bn等)。存储器阵列200表示通常将存在于块、装置或存储器装置的其它单元中的较大数目个类似结构的一部分。
每一串存储器单元包含在Z方向上(源极到漏极)堆叠在源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一到第三A0 SGS 231A0到233A0、第一到第三An SGS 231An到233An、第一到第三B0 SGS 231B0到233B0、第一到第三Bn SGS 231Bn到233Bn等)与漏极侧选择栅极(SGD)(例如，第一到第三A0 SGD 226A0到228A0、第一到第三An SGD 226An到228An、第一到第三B0 SGD 226B0到228B0、第一到第三Bn SGD 226Bn到228Bn等)之间的电荷存储晶体管(例如，浮动栅极晶体管、电荷捕捉结构等)的若干阶层。3D存储器阵列中的每一串存储器单元可沿X方向布置为数据线(例如，位线(BL)BL0到BL2 220到222)，且沿Y方向布置为物理页面。
在物理页面内，每一阶层表示一行存储器单元，且每一串存储器单元表示列。子块可包含一或多个物理页面。块可包含若干子块(或物理页面)(例如，128个、256个、384个等)。尽管在本文中说明为具有两个块，每一块具有两个子块，每一子块具有单一物理页面，每一物理页面具有三串存储器单元，且每一块具有存储器单元的8个阶层，但在其它实例中，存储器阵列200可包含更多或更少个块、子块、物理页面、存储器单元串、存储器单元或阶层。举例来说，每一串存储器单元可根据需要包含更多或更少个阶层(例如，16个、32个、64个、128个等)以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的半导体材料的一或多个额外阶层。作为实例，48GB TLC NAND存储器装置可包含每页面18,592个字节(B)的数据(16,384+2208个字节)、每块1536个页面、每平面548个块及每装置4个或更多个平面。
存储器阵列200中的每一存储器单元包含耦合到(例如，电性地或以其它方式可操作地连接到)存取线(例如，字线(WL)WL00到WL70 210A到217A、WL01到WL71 210B到217B等)的控制栅极(CG)，其根据需要共同耦合跨特定阶层或阶层的一部分的控制栅极(CG)。可使用相应存取线来存取或控制3D存储器阵列中的特定阶层及因此串中的特定存储器单元。可使用各种选择线来存取选择栅极群组。举例来说，可使用A0 SGD线SGDA0 225A0来存取第一到第三A0 SGD 226A0到228A0，可使用An SGD线SGDAn 225An来存取第一到第三An SGD 226An到228An，可使用B0 SGD线SGDB0 225B0来存取第一到第三B0 SGD 226B0到228B0，且可使用BnSGD线SGDBn 225Bn来存取第一到第三Bn SGD 226Bn到228Bn。可使用栅极选择线SGS0 230A来存取第一到第三A0 SGS 231A0到233A0及第一到第三An SGS 231An到233An，且可使用栅极选择线SGS1 230B来存取第一到第三B0 SGS 231B0到233B0及第一到第三Bn SGS 231Bn到233Bn。
在实例中，存储器阵列200可包含经配置以耦合阵列的相应阶层的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)的若干层级的半导体材料(例如，多晶硅等)。可使用位线(BL)及选择栅极等的组合来存取、选择或控制阵列中的特定串存储器单元，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个阶层处的特定存储器单元。
图3说明NAND架构半导体存储器阵列300的一部分的实例示意图，其包含布置成串(例如，第一到第三串305到307)及阶层(例如，说明为相应字线(WL)WL0到WL7 310到317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列的多个存储器单元302及感测放大器或装置360。举例来说，存储器阵列300可说明例如图2中说明的3D NAND架构半导体存储器装置的存储器单元的一个物理页面的一部分的实例示意图。
每一串存储器单元使用相应源极侧选择栅极(SGS)(例如，第一到第三SGS 331到333)耦合到源极线(SRC)335，且使用相应漏极侧选择栅极(SGD)(例如，第一到第三SGD 326到328)耦合到相应数据线(例如，第一到第三位线(BL)BL0到BL2 320到322)。尽管在图3的实例中说明为具有8个阶层(例如，使用字线(WL)WL0到WL7 310到317)及三个数据线(BL0到BL2 320到322)，但其它实例可根据需要包含具有更多或更少个阶层或数据线的存储器单元串。
在例如实例存储器阵列300的NAND架构半导体存储器阵列中，可通过感测与含有选定存储器单元302的特定数据线相关联的电流或电压变化而存取所述选定存储器单元的状态。可使用一或多个驱动器来存取(例如，通过控制电路、一或多个处理器、数字逻辑等)存储器阵列300。在实例中，一或多个驱动器可通过将特定电势驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极(此取决于期望对特定存储器单元或存储器单元组执行的操作的类型)而激活所述特定存储器单元或存储器单元组。
为将数据编程或写入到存储器单元，编程电压(Vpgm)(例如，一或多个编程脉冲等)可施加到选定字线(例如，WL4)且因此施加到耦合到选定字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一到第三控制栅极(CG)341到343)。编程脉冲可例如在15V或15V附近开始，且在某些实例中可在每一编程脉冲施加期间增大量值。在编程电压施加到选定字线时，电势(例如接地电势(例如，Vss))可施加到目标用于编程的存储器单元的数据线(例如，位线)及衬底(及因此源极与漏极之间的沟道)，而导致从沟道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或福勒-诺得海姆(Fowler-Nordheim(FN))隧穿等)。
相比之下，通过电压(Vpass)可施加到具有目标非用于编程的存储器单元的一或多个字线，或抑制电压(例如，Vcc)可施加到具有目标非用于编程的存储器单元的数据线(例如，位线)，以例如抑制电荷从沟道转移到此类非目标存储器单元的浮动栅极。通过电压可为可变的，这例如取决于经施加通过电压与目标用于编程的字线的近接性。抑制电压可包含相对于接地电势(例如，Vss)的供应电压(Vcc)，例如来自外部源或供应器(例如，电池、AC转DC转换器等)的电压。
作为实例，如果编程电压(例如，15V或更大)施加到特定字线(例如WL4)，那么10V的通过电压可施加到一或多个其它字线(例如WL3、WL5等)以抑制非目标存储器单元的编程，或保存存储于目标非用于编程的此类存储器单元上的值。随着经施加编程电压与非目标存储器单元之间的距离的增加，避免编程非目标存储器单元所需的通过电压可降低。举例来说，在15V的编程电压施加到WL4时，10V的通过电压可施加到WL3及WL5，8V的通过电压可施加到WL2及WL6，7V的通过电压可施加到WL1及WL7等。在其它实例中，通过电压或字线的数目等可更高或更低、或更多或更少。
耦合到数据线(例如，第一、第二或第三位线(BL0到BL2)320到322)中的一或多者的感测放大器360可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。
在施加一或多个编程脉冲(例如，Vpgm)之间，可执行验证操作以确定选定存储器单元是否已达到其预期编程状态。如果选定存储器单元已达到其预期编程状态，那么可抑制其进一步编程。如果选定存储器单元尚未达到其预期编程状态，那么可施加额外编程脉冲。如果选定存储器单元在特定数目个编程脉冲(例如，最大数目)之后尚未达到其预期编程状态，那么可将选定存储器单元或与此选定存储器单元相关联的串、块或页面标记为有缺陷。
为擦除存储器单元或存储器单元群组(例如，通常按块或子块执行擦除)，擦除电压(Vers)(例如，通常为Vpgm)可施加到目标用于擦除的存储器单元的衬底(及因此源极与漏极之间的沟道)(例如，使用一或多个位线、选择栅极等)，同时目标存储器单元的字线保持在例如接地电势(例如，Vss)的电势，而导致从目标存储器单元的浮动栅极到沟道的电荷转移(例如，直接注入或福勒-诺得海姆(Fowler-Nordheim(FN))隧穿等)。
图4说明存储器装置400的实例框图，其包含具有多个存储器单元404的存储器阵列402及提供与存储器阵列402的通信或对存储器阵列402执行一或多个存储器操作的一或多个电路或组件。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页面缓冲器422、选择器424、输入/输出(I/O)电路426及存储器控制单元430。
存储器阵列402的存储器单元404可布置成块，例如第一及第二块402A、402B。每一块可包含子块。举例来说，第一块402A可包含第一及第二子块402A0、402An，且第二块402B可包含第一及第二子块402B0、402Bn。每一子块可包含若干物理页面，每一页面包含若干存储器单元404。尽管在本文中说明为具有两个块，每一块具有两个子块，且每一子块具有若干存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少个块、子块、存储器单元等。在其它实例中，存储器单元404可布置成若干行、列、页面、子块、块等，且使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等进行存取。
存储器控制单元430可根据在控制线432上接收的一或多个信号或指令(包含例如指示所要操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号)或在一或多个地址线416上接收的地址信号(A0到AX)来控制存储器装置400的存储器操作。存储器装置400外部的一或多个装置可控制控制线432上的控制信号或地址线416上的地址信号的值。存储器装置400外部的装置的实例可包含但不限于主机、存储器控制器、处理器或图4中未说明的一或多个电路或组件。
存储器装置400可使用存取线406及第一数据线410来将数据传送到(例如，写入或擦除)存储器单元404中的一或多者或从存储器单元404中的一或多者传送(例如，读取)数据。行解码器412及列解码器414可从地址线416接收地址信号(A0到AX)且对其进行解码，可确定待存取哪些存储器单元404，且可将信号提供到存取线406(例如，多个字线(WL0到WLm)中的一或多者)或第一数据线410(例如，多个位线(BL0到BLn)中的一或多者)中的一或多者，例如上文描述。
存储器装置400可包含感测电路，例如感测放大器420，其经配置以使用第一数据线410确定(例如，读取)存储器单元404上的数据的值，或确定待写入到存储器单元404的数据的值。举例来说，在选定串的存储器单元404中，感测放大器420中的一或多者可响应于在存储器阵列402中流动通过选定串而到数据线410的读取电流而读取选定存储器单元404中的逻辑电平。
存储器装置400外部的一或多个装置可使用I/O线(DQ0到DQN)408、地址线416(A0到AX)或控制线432与存储器装置400通信。输入/输出(I/O)电路426可根据例如控制线432及地址线416而使用I/O线408将数据的值传送进入或离开存储器装置400，例如进入或离开页面缓冲器422或存储器阵列402。页面缓冲器422可在将数据编程到存储器阵列402的相关部分中之前存储从存储器装置400外部的一或多个装置接收的数据，或可在将数据传输到存储器装置400外部的一或多个装置之前存储从存储器阵列402读取的数据。
列解码器414可接收地址信号(A0到AX)且将其解码成一或多个列选择信号(CSEL1到CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1到CSELn)且在页面缓冲器422中选择表示待从存储器单元404读取或编程到存储器单元404中的数据的值的数据。可使用第二数据线418在页面缓冲器422与I/O电路426之间传送选定数据。
存储器控制单元430可从外部源或供应器(例如，内部或外部电池、AC转DC转换器等)接收正及负供应信号，例如供应电压(Vcc)434及负供应(Vss)436(例如，接地电势)。在某些实例中，存储器控制单元430可包含用以在内部提供正或负供应信号的调节器428。
存储器装置可针对每一存储器单元写入一或多个页面中的存储器单元。举例来说，MLC单元可具有下部页面及上部页面(对于每单元2个位)且在一些实例中具有额外页面(对于每单元3个位)。在一些实例中，术语下部页面、上部页面及额外页面可能因制造商而不同，因此受益于本发明的所属领域的一般技术人员将明白，不管命名如何，每一页面都对应于编程遍次。
图5展示根据一些实例的使用两个遍次编程每单元两个位的MLC的图500。图将电压展示为x轴，其中随着线向右移动电压增加。图展示在给定施加编程电压时跨存储器单元的预期电压分布。存储器单元在擦除状态502下以处于擦除功率电平的功率电平开始。第一阶段505是下部页面编程。在此编程中，存储器装置使存储器单元处于擦除状态(如果下部页面将编程为1)或如果下部页面将编程为0则添加电压到单元。在此实例中，单元现具有X1或X0的值，其中X是尚未编程的上部页面的值。下一阶段508是上部页面编程。在此阶段中，通过维持功率电平(在11的情况中)或将补偿电压添加到单元中已存在的电压而编程单元的第二位。这在单元中产生对应于值11、01、00、10的四个可能电压电平。对于具有三个电平的存储器单元配置，还写入额外页面而导致每单元3个位的最多八个功率电平。
如同写入编程，读取操作还利用两个或更多个阶段。图6展示根据一些实例的读取MLC的图600。在电压线上展示用于每一位组合的典型电压电平。首先，运用第一电压电平(电压A)读取下部页面610。此确定下部页面：如果读取的结果是单元中的电压小于电压A，那么下部页面是1，否则如果读取的结果是单元中的电压大于电压A，那么下部单元是0。接着，运用两个单独电压电平(电压B及C)读取上部页面615。如果电压介于电压阈值B与电压阈值C之间，那么上部页面是0。否则，如果电压小于电压阈值B或大于电压阈值C，那么上部页面是1。
当存储器装置在页面中的一或多者已编程或部分编程时但在全部页面已完全编程之前发生非预期功率损耗(下文中称为异步功率损耗)时，这些多阶段操作出现一个问题。这可能使一或多个存储器单元处于未知状态。目前，存储器装置发现存储器装置中的第一未写入存储器单元且试图读取下部页面(这是因为其是最可能写入的页面)。问题是：如可从图6了解，下部页面读取电压阈值对于读取单元中的全部可能电压不敏感。举例来说，如果从单元读取的电压小于电压阈值A，那么单元仍可能部分写入。举例来说，期望读取尽可能低的电压以确定任何部分编程。
在一些实例中，控制器可使读取电压偏移而更接近零以进行补偿，如图7中在图700展示。不幸地，在未进入特殊管理模式的情况下，电压可能未足够偏移以检测未适当编程的单元。
在一些实例中揭示检测可因若干条件(例如通过异步功率损耗)产生的部分编程存储器单元的方法、系统、存储器装置及机器可读媒体。代替使用下部页面电压读取下部页面，存储器装置可代替性地读取具有最接近零的电压的页面，举例来说，上部页面或额外页面。在一些实例中，可利用上部页面或额外页面(而非两个页面)的较低电压。在一些实例中，这电压接着可足够偏移以在未进入管理模式的情况下(例如，在用户模式中)检测部分编程。举例来说，如图7的图710中演示。使用上部页面的电压B读取电压，这是因为其较接近零且随着偏移，电压更接近零。这允许对部分编程的较快速检查，这是因为存储器装置无需进入及退出管理模式。
现转向图8，其展示根据本发明的一些实例的确定一部分编程存储器单元的方法的流程图。在操作805，存储器装置可确定已发生异步功率损耗。在一些实例中，这可通过在发生适当同步关机时在非易失性存储器中的数据结构中设置旗标而完成。如果存储器装置激活且未设置旗标，那么存储器装置可推断发生异步关机。
在操作810，存储器装置可识别存储器单元以测试不完全编程。举例来说，存储器装置可确定存储器单元群组中的第一非编程存储器单元且针对不完全编程对其进行测试。在操作815，存储器装置可使存储器单元的第一页面的读取电压朝向零偏移。第一页面可为多个页面的具有与第一页面相关联的读取电压的页面，所述读取电压在全部多个页面中最接近零伏特。此电压可在量值上朝向零偏移预定量。在操作820，可读取存储器单元的电压，且在操作825，可评估结果。如果读取指示数据，那么在操作835，可使存储器单元无效化或以其它方式标记以进行无效化。如果读取未指示数据，那么在操作830，存储器装置可将存储器单元标记为空。
图9说明根据本发明的一些实例的存储器控制器915。存储器控制器915可为图1的存储器控制器115的一个实例实施方案。存储器管理器925可为存储器管理器125的实例，表930可为表130的实例，控制器935可为控制器135的实例，且ECC 940可为ECC 140的实例。在一些实例中，存储器管理器925可包含程序设计器932。
程序设计器932可在激活存储器控制器915时查询关机指示符934。设置关机指示符934可为同步关机操作完成之前的最后(或几乎最后)操作。举例来说，在已执行全部待决写入且全部缓冲器为空之后。在下一起动时，程序设计器将检查关机指示符934以查看是否设置旗标。如果设置旗标，那么将其清除且存储器控制器915继续激活程序。如果未设置旗标，那么程序设计器932可识别存储器单元以测试不完全编程，使第一页面的读取电压朝向零偏移，运用最接近零的读取电压读取存储器单元的页面，且评估结果。举例来说，程序设计器932可使读取电压朝向零偏移预定量(例如，在固件中配置为小于或等于在未进入特殊管理模式的情况下允许的量的量的量)。如果结果指示存储器单元不完全写入，那么存储器单元可被擦除或标记以进行擦除。如果结果指示存储器单元非不完全写入，那么可将存储器单元标记为空。关机指示符934可存储于非易失性存储器中以经受住功率损耗且可写入到存储器装置的一或多个单元。虽然在异步关机的内容背景中论述所揭示技术，但将了解，所揭示技术可在其中存储器控制器确定存在编程错误的可能性的任何情形中使用。
图10说明实例机器1000的框图，可在实例机器1000上执行本文中论述的技术(例如，方法论)中的任一或多者。在替代实施例中，机器1000可操作为独立装置或可连接(例如，网络化)到其它机器。在网络部署中，机器1000可在服务器-客户端网络环境中以服务器机器、客户端机器或所述两者的能力操作。在实例中，机器1000可充当对等(P2P)(或其它分布式)网络环境中的同级机器。机器1000可为个人计算机(PC)、平板计算机PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统或能够执行指定由所述机器采取的动作的指令(循序或以其它方式)的任何机器。此外，虽然仅说明单一机器，但术语“机器”还应被视为包含个别或联合执行指令集(或多个指令集)以执行本文中论述的方法论中的任一或多者的任何机器集合，例如云端运算、软件即服务(SaaS)、其它计算机集群配置。
如本文中描述的实例可包含逻辑、组件、装置、封装或机构或可由其操作。电路是在包含硬件(例如，简单电路、门、逻辑等)的有形物理中实施的电路集合(例如，组)。电路隶属性可随时间及基本硬件可变性而随机应变。电路包含可在操作时单独或组合执行特定任务的部件。在实例中，电路的硬件可不变地设计以实行特定操作(例如，硬接线)。在实例中，电路的硬件可包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，其包含经物理修改(例如，磁性地、电性地、不变集中粒子的可移动放置等)以编码特定操作的指令的计算机可读媒体。在连接物理组件时，硬件组成的基本电性质例如从绝缘体变成导体，或反之亦然。指令使参与硬件(例如，执行单元或载入机构)能够经由可变连接在硬件中建立电路的部件，以在操作时实行特定任务的部分。因此，计算机可读媒体在装置操作时通信耦合到电路的其它组件。在实例中，物理组件中的任一者可用于一个以上电路的一个以上部件中。举例来说，在操作下，执行单元可在一个时间点用于第一电路的第一电路中且由第一电路中的第二电路重新使用，或在不同时间由第二电路中的第三电路重新使用。
机器(例如，计算机系统)1000(例如，主机装置105、存储器装置110等)可包含硬件处理器1002(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器1004及静态存储器1006，一些或全部其可经由互连(例如，总线)1008彼此通信。机器1000可进一步包含显示单元1010、文数字输入装置1012(例如，键盘)及用户接口(UI)导航装置1014(例如，鼠标)。在实例中，显示单元1010、输入装置1012及UI导航装置1014可为触摸屏显示器。机器1000可额外地包含存储装置(例如，驱动单元)1016、信号产生装置1018(例如，扬声器)、网络接口装置1020及一或多个传感器1016，例如全球定位系统(GPS)传感器、罗盘、加速度计或其它传感器。机器1000可包含输出控制器1028(例如串行(例如，通用串行总线(USB)、平行或其它有线或无线(例如，红外线(IR)、近场通信(NFC)等))连接)以与一或多个外围装置(例如，打印机、读卡器等)通信或对其进行控制。
存储装置1016可包含机器可读媒体1022，其上存储具体实施本文中描述的技术或功能中的任一或多者或由其利用的一或多组数据结构或指令1024(例如，软件)。指令1024在由机器1000执行期间还可完全或至少部分驻留在主存储器1004内、静态存储器1006内或硬件处理器1002内。在实例中，硬件处理器1002、主存储器1004、静态存储器1006或存储装置1016中的一者或任何组合可构成机器可读媒体1022。
虽然将机器可读媒体1022说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令1024的单个媒体或多个媒体(例如，集中式或分布式数据库或相关联高速缓冲存储器及服务器)。
术语“机器可读媒体”可包含能够存储、编码或携载指令以由机器1000执行且引起机器1000执行本发明的技术中的任一或多者，或能够存储、编码或携载由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学及磁性媒体。在实例中，集中机器可读媒体包括具有具不变(例如，静止)质量的多个粒子的机器可读媒体。因此，集中机器可读媒体并非暂时传播信号。集中机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可抽换式磁盘；磁光盘；及CD-ROM及DVD-ROM磁盘。
指令1024(例如，软件、程序、操作系统(OS)等)或其它数据存储于存储装置1021上，其可由存储器1004存取以由处理器1002使用。存储器1004(例如，DRAM)通常为快速的但易失性的，且因此为与存储装置1021(例如，SSD)不同的存储类型，存储装置1021适于长期存储，包含在处于“关断”状态时。由用户或机器1000使用的指令1024或数据通常载入于存储器1004中以由处理器1002使用。当存储器1004已满时，可分配来自存储装置1021的虚拟空间以补充存储器1004；然而，因为存储装置1021通常比存储器1004慢，且写入速度通常不及读取速度的一半，所以归因于存储装置延时，使用虚拟存储器可极大地降低用户体验(与存储器1004(例如，DRAM)相反)。此外，使用存储装置1021用于虚拟存储器可极大地减少存储装置1021的可用寿命。
与虚拟存储器相反，虚拟存储器压缩(例如，
Figure GDA0002443791550000151
核心特征“ZRAM”)使用存储器的部分作为压缩块存储器以避免对存储装置1021的分页。分页发生在压缩块中，直到有必要将此数据写入到存储装置1021。虚拟存储器压缩增加存储器1004的可用大小，同时减少存储装置1021上的耗损。
针对移动电子装置或移动存储器优化的存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的若干平行接口(例如，8位平行接口)，且通常为可移除且与主机装置分离的组件。相比之下，eMMCTM装置附接到电路板且被视为主机装置的组件，其读取速度可与基于串行ATATM(串行AT(高级技术)附接或SATA)的SSD装置媲美。然而，对移动装置性能的需求持续增长，例如完全启用虚拟或增强现实装置、利用不断增长的网络速度等。响应于此需求，存储装置已从平行通信接口转变为串行通信接口。包含控制器及固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，从而进一步推进较大读取/写入速度。
进一步可经由网络接口装置1020利用若干传送协议(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)中的任一者使用传输媒体经由通信网络1026传输或接收指令1024。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝式网络)、简易老式电话(POTS)网络及无线数据网络(例如，称为
Figure GDA0002443791550000161
的电气与电子工程师协会(IEEE)802.11系列标准、称为
Figure GDA0002443791550000162
的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络等。在实例中，网络接口装置1020可包含一或多个物理插口(例如，乙太网络、同轴或电话插口)或一或多个天线以连接到通信网络1026。在实例中，网络接口装置1020可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者来无线通信。术语“传输媒体”应被视为包含任何无形媒体，其能够存储、编码或携载用于由机器1000执行的指令，且包含数字或模拟通信信号或其它无形媒体以有利于此软件的通信。
上文具体实施方式包含对附图的参考，附图形成具体实施方式的一部分。图式通过说明展示其中可实践本发明的特定实施例。这些实施例在本文中还称为“实例”。此类实例可包含除所展示或描述的元件以外的元件。然而，本发明者还预期其中仅提供所展示或描述的所述元件的实例。此外，本发明者还预期使用关于特定实例(或其一或多个方面)或关于本文中展示或描述的其它实例(或其一或多个方面)展示或描述的所述元件(或其一或多个方面)的任何组合或排列的实例。
在本文件中，独立于“至少一个”或“一或多个”的任何其它例子或使用，如专利文件中常见的术语“一(a)”或“一(an)”用以包含一个或一个以上。在本文件中，使用术语“或”来指代非排他性或，使得“A或B”可包含“A但非B”、“B但非A”及“A及B”，除非另有指示。在所附权利要求书中，使用术语“包含”及“其中”作为相应术语“包括”及“其中”的简明英语等效物。此外，在所附权利要求书中，术语“包含”及“包括”是开放式的，即，包含除在权利要求中的此术语之后列出的元件以外的元件的系统、装置、物品或过程仍被视为在所述权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”及“第三”等仅用作标签，且并不希望对其对象强加数字要求。
在各种实例中，本文中描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路或固件。如本文中使用，“处理器”表示任何类型的运算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器群组或多核装置。
如本文件中使用的术语“水平”定义为平行于例如下伏于晶片或裸片的衬底的常规平面或表面的平面，而不管衬底在任何时间点的实际定向。术语“垂直”指代正交于如上文定义的水平的方向。例如“在…上”、“在…上方”及“在…下方”的介词涉及在衬底的顶表面或暴露表面上的常规平面或表面定义，而不管衬底的定向；且同时“在…上”希望表明一个结构相对于其位于其“上”的另一结构的直接接触(在缺少相反的明确指示的情况下)；术语“在…上方”及“在…下方”明确希望识别结构(或层、特征等)的相对放置，其明确包含但不限于所识别结构之间的直接接触，除非如此明确识别。类似地，术语“在…上方”及“在…下方”不限于水平定向，这是因为如果结构在某一时间点是所论述的构造的最外部分，那么所述结构可在参考结构“上方”，即使此结构相对于参考结构垂直延伸而非呈水平定向。
在本文中使用术语“晶片”及“衬底”以大体上指代在其上形成集成电路的任何结构，且还指代在集成电路制作的各个阶段期间的此类结构。因此，不应以限制意义理解以下具体实施方式，且仅通过所附权利要求书连同此权利要求书所授权的等效物的全范围定义各种实施例的范围。
根据本发明且在本文中描述的各种实施例包含利用存储器单元的垂直结构(例如，存储器单元的NAND串)的存储器。如本文中使用，方向形容词将被视为相对于在其上形成存储器单元的衬底的表面(即，垂直结构将被视为延伸远离衬底表面，垂直结构的底端将被视为最接近衬底表面的端且垂直结构的顶端将被视为最远离衬底表面的端)。
如本文中使用，例如水平、垂直、法向、平行、正交等的方向形容词可指代相对定向，且不希望要求严格遵守特定几何性质，除非另有指明。举例来说，如本文中使用，垂直结构无需严格正交于衬底的表面，而是可代替性地大致正交于衬底的表面，且可与衬底的表面形成锐角(例如，介于60度与120度之间等)。
在本文中描述的一些实施例中，不同掺杂配置可应用于源极侧选择栅极(SGS)、控制栅极(CG)及漏极侧选择栅极(SGD)，其中的每一者在此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些阶层(例如，多晶硅等)可在暴露于蚀刻溶液时具有不同蚀刻速率。举例来说，在于3D半导体装置中形成单片支柱的过程中，SGS及CG可形成凹部，而SGD可保持较少凹入或甚至不凹入。因此，这些掺杂配置可通过使用蚀刻溶液(例如，氢氧化四甲基铵(TMCH))而实现选择性地蚀刻到3D半导体装置中的不同阶层(例如，SGS、CG及SGD)中。
如本文中使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。将存储器单元置于预期状态的操作在本文中称为“编程”，且可包含写入到存储器单元或从存储器单元擦除两者(例如，存储器单元可编程到擦除状态)。
根据本发明的一或多个实施例，定位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、运算、改变、清除、传达、调适、导出、定义、利用、修改、应用等)一定数量的耗损周期或耗损状态(例如，记录耗损周期、在存储器装置的操作发生时对其进行计数、跟踪其起始的存储器装置的操作、评估对应于耗损状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可经配置以运用每一存储器操作提供耗损周期信息到存储器装置。存储器装置控制电路(例如，控制逻辑)可经编程以补偿对应于耗损周期信息的存储器装置性能变化。存储器装置可接收耗损周期信息且响应于耗损周期信息而确定一或多个操作参数(例如，值、特性)。
将了解，当元件被称为“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件连接或耦合或可存在中介元件。相比之下，当元件被称为“直接在另一元件上”、“直接连接到另一元件”或“直接与另一元件耦合”时，不存在中介元件或层。如果两个元件在图式中被展示为具有连接其线，那么两个元件可经耦合或直接耦合，除非另有指示。
本文中描述的方法实例可至少部分为机器或计算机实施。一些实例可包含用指令编码的计算机可读媒体或机器可读媒体，所述指令可操作以配置电子装置以执行如上文实例中描述的方法。此类方法的实施方案可包含程序代码，例如微程序代码、汇编语言码、较高级语言码或类似者。此代码可包含用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于硬盘、可抽换式磁盘、可抽换式光盘(例如，光盘及数字视频光盘)、卡式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置及类似者。
上文描述希望为阐释性的且非限制性的。举例来说，上述实例(或其一或多个方面)可彼此结合使用。例如所属领域的一般技术人员在检视上文描述之后可使用其它实施例。应了解，其将不会用于解释或限制权利要求书的范围或含义。此外，在上文具体实施方式中，各种特征可群组在一起以简化本发明。此不应解释为预期未主张揭示特征对于任何权利要求是必不可少的。而是，本发明标的物可在于少于特定所揭示实施例的全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立作为单独实施例，且预期此类实施例可以各种组合或排列彼此组合。应参考所附权利要求书连同此权利要求书所授权的等效物的全范围确定本发明的范围。
其它注记及实例
实例1是一种由存储器装置的控制器执行的方法，所述方法包括：确定发生异步功率损耗；及响应于确定发生所述异步功率损耗：识别所述存储器装置的存储器单元以测试不完全编程操作，所述存储器单元配置为多电平单元；使预定量值的所述存储器单元的第一页面的读取电压朝向零电压偏移，所述第一页面具有所述存储器单元的多个页面的最低读取电压；使用所述偏移读取电压读取所述存储器单元的所述第一页面中的值；基于所述值确定所述存储器单元不完全编程；且响应于确定所述存储器单元不完全编程而标记所述存储器单元以擦除。
在实例2中，实例1的标的物任选地包含：其中所述第一页面是额外页面。
在实例3中，实例1到2中任一或多者的标的物任选地包含：其中所述第一页面是上部页面。
在实例4中，实例1到3中任一或多者的标的物任选地包含：其中所述异步功率损耗是非预期功率损耗，且其中确定发生所述异步功率损耗包括：确定在电力开启时不存在关机指示。
在实例5中，实例1到4中任一或多者的标的物任选地包含：其中读取所述第一页面中的所述值是用户模式读取操作。
在实例6中，实例1到5中任一或多者的标的物任选地包含：其中所述第一页面并非下部页面。
在实例7中，实例1到6中任一或多者的标的物任选地包含：其中识别所述存储器装置的所述存储器单元以测试不完全编程操作包括：发现最后完全写入的存储器单元。
实例8是一种存储器装置，其包括：控制器，其经配置以执行包括以下各者的操作：确定发生异步功率损耗；及响应于确定发生所述异步功率损耗：识别所述存储器装置的存储器单元以测试不完全编程操作，所述存储器单元配置为多电平单元；使预定量值的所述存储器单元的第一页面的读取电压朝向零电压偏移，所述第一页面具有所述存储器单元的多个页面的最低读取电压；使用所述偏移读取电压读取所述存储器单元的所述第一页面中的值；基于所述值确定所述存储器单元不完全编程；且响应于确定所述存储器单元不完全编程而标记所述存储器单元以擦除。
在实例9中，实例8的标的物任选地包含：其中所述第一页面是额外页面。
在实例10中，实例8到9中任一或多者的标的物任选地包含：其中所述第一页面是上部页面。
在实例11中，实例8到10中任一或多者的标的物任选地包含：其中所述异步功率损耗是非预期功率损耗，且其中确定发生所述异步功率损耗的操作包括：确定在电力开启时不存在关机指示的操作。
在实例12中，实例8到11中任一或多者的标的物任选地包含：其中读取所述第一页面中的所述值的操作是用户模式读取操作。
在实例13中，实例8到12中任一或多者的标的物任选地包含：其中所述第一页面并非下部页面。
在实例14中，实例8到13中任一或多者的标的物任选地包含：其中识别所述存储器装置的所述存储器单元以测试不完全编程操作的操作包括：发现最后完全写入的存储器单元的操作。
实例15是一种包括指令的机器可读媒体，所述指令在由机器执行时引起所述机器执行包括以下各者的操作：确定发生异步功率损耗；及响应于确定发生所述异步功率损耗：识别所述存储器装置的存储器单元以测试不完全编程操作，所述存储器单元配置为多电平单元；使预定量值的所述存储器单元的第一页面的读取电压朝向零电压偏移，所述第一页面具有所述存储器单元的多个页面的最低读取电压；使用所述偏移读取电压读取所述存储器单元的所述第一页面中的值；基于所述值确定所述存储器单元不完全编程；且响应于确定所述存储器单元不完全编程而标记所述存储器单元以擦除。
在实例16中，实例15的标的物任选地包含：其中所述第一页面是额外页面。
在实例17中，实例15到16中任一或多者的标的物任选地包含：其中所述第一页面是上部页面。
在实例18中，实例15到17中任一或多者的标的物任选地包含：其中所述异步功率损耗是非预期功率损耗，且其中确定发生所述异步功率损耗的操作包括：确定在电力开启时不存在关机指示的操作。
在实例19中，实例15到18中任一或多者的标的物任选地包含：其中读取所述第一页面中的所述值的操作是用户模式读取操作。
在实例20中，实例15到19中任一或多者的标的物任选地包含：其中所述第一页面并非下部页面。
在实例21中，实例15到20中任一或多者的标的物任选地包含：其中识别所述存储器装置的所述存储器单元以测试不完全编程操作的操作包括：发现最后完全写入的存储器单元的操作。
实例22是一种存储器装置，其包括：用于确定发生异步功率损耗的构件；及响应于确定发生所述异步功率损耗：用于识别所述存储器装置的存储器单元以测试不完全编程操作的构件，所述存储器单元配置为多电平单元；用于使预定量值的所述存储器单元的第一页面的读取电压朝向零电压偏移的构件，所述第一页面具有所述存储器单元的多个页面的最低读取电压；用于使用所述偏移读取电压读取所述存储器单元的所述第一页面中的值的构件；用于基于所述值确定所述存储器单元不完全编程的构件；及响应于确定所述存储器单元不完全编程而用于标记所述存储器单元以擦除的构件。
在实例23中，实例22的标的物任选地包含：其中所述第一页面是额外页面。
在实例24中，实例22到23中任一或多者的标的物任选地包含：其中所述第一页面是上部页面。
在实例25中，实例22到24中任一或多者的标的物任选地包含：其中所述异步功率损耗是非预期功率损耗，且其中用于确定发生所述异步功率损耗的构件包括用于确定在电力开启时不存在关机指示的构件。
在实例26中，实例22到25中任一或多者的标的物任选地包含：其中用于读取所述第一页面中的所述值的构件是用户模式读取操作。
在实例27中，实例22到26中任一或多者的标的物任选地包含：其中所述第一页面并非下部页面。
在实例28中，实例22到27中任一或多者的标的物任选地包含：其中用于识别所述存储器装置的所述存储器单元以测试不完全编程操作的构件包括用于发现最后完全写入的存储器单元的构件。

Claims (20)

1.一种由存储器装置执行的方法，所述方法包括：
识别所述存储器装置的存储器单元以测试不完全编程，所述存储器单元经配置以存储多个位；
识别用于读取所述存储器单元的第一位的第一读取电压，所述第一读取电压具有比用于读取存储在所述存储器单元中的其他位的其他读取电压低的读取电压；
通过将所述第一读取电压降低指定量来测试所述不完全编程且使用经降低的所述第一读取电压读取所述存储器单元的所述第一位中的值；
基于从所述存储器单元读取的所述值确定所述存储器单元不完全编程；
响应于确定所述存储器单元不完全编程而标记所述存储器单元；及
其中在所述存储器装置的管理模式下读取所述值不会发生。
2.根据权利要求1所述的方法，其中所述第一位是所述存储器单元的第一页面。
3.根据权利要求1所述的方法，其进一步包括：
基于确定不存在关机指示符而检测异步功率损耗且响应于检测所述异步功率损耗而识别所述存储器单元。
4.根据权利要求3所述的方法，其进一步包括：
接收正在进行同步关机的指示；
响应于正在进行所述同步关机的所述指示，设置关机指示符旗标；
在随后的电力开启时，检测到设置所述关机指示符旗标；及
响应于检测到设置所述关机指示符旗标，避免针对不完全编程测试存储器单元。
5.根据权利要求1所述的方法，其中识别所述存储器装置的所述存储器单元包括发现最后完全写入的存储器单元。
6.根据权利要求1所述的方法，其中所述存储器单元能够存储以下各项中的一者：两位、三位或四位数据。
7.根据权利要求1所述的方法，其中所述存储器单元经标记以擦除。
8.根据权利要求1所述的方法，其中所述方法进一步包括：
识别所述存储器装置的第二存储器单元以测试所述不完全编程，所述第二存储器单元经配置以存储多个位；
使用经降低的所述第一读取电压读取所述第二存储器单元的第一位中的第二值；
基于所述值确定所述第二存储器单元不完全编程；及
响应于确定所述第二存储器单元不完全编程而将所述第二存储器单元标记为空。
9.一种存储器装置，其包括：
控制器，其经配置以执行包括以下各者的操作：
识别所述存储器装置的存储器单元以测试不完全编程，所述存储器单元经配置以存储多个位；
识别用于读取所述存储器单元的第一位的第一读取电压，所述第一读取电压具有比用于读取存储在所述存储器单元中的其他位的其他读取电压低的读取电压；
通过将所述第一读取电压降低指定量来测试所述不完全编程且使用经降低的所述第一读取电压读取所述存储器单元的所述第一位中的值；
基于从所述存储器单元读取的所述值确定所述存储器单元不完全编程；
响应于确定所述存储器单元不完全编程而标记所述存储器单元；及
其中在所述存储器装置的管理模式下读取所述值不会发生。
10.根据权利要求9所述的存储器装置，其中所述第一位是所述存储器单元的第一页面。
11.根据权利要求9所述的存储器装置，其中所述操作进一步包括：
基于确定不存在关机指示符而检测异步功率损耗且响应于检测所述异步功率损耗而识别所述存储器单元。
12.根据权利要求11所述的存储器装置，其中所述操作进一步包括：
接收正在进行同步关机的指示；
响应于正在进行所述同步关机的所述指示，设置关机指示符旗标；
在随后的电力开启时，检测到设置所述关机指示符旗标；及
响应于检测到设置所述关机指示符旗标，避免针对不完全编程测试存储器单元。
13.根据权利要求9所述的存储器装置，其中识别所述存储器装置的所述存储器单元的所述操作包括发现最后完全写入的存储器单元。
14.根据权利要求9所述的存储器装置，其中所述存储器单元能够存储以下各项中的一者：两位、三位或四位数据。
15.根据权利要求9所述的存储器装置，其中所述存储器单元经标记以擦除。
16.根据权利要求9所述的存储器装置，其中所述操作进一步包括：
识别所述存储器装置的第二存储器单元以测试所述不完全编程，所述第二存储器单元经配置以存储多个位；
使用经降低的所述第一读取电压读取所述第二存储器单元的第一位中的第二值；
基于所述值确定所述第二存储器单元不完全编程；及
响应于确定所述第二存储器单元不完全编程而将所述第二存储器单元标记为空。
17.一种机器可读介质，其存储指令，所述指令在经由机器执行时，致使所述机器执行包括以下各项的操作：
识别存储器装置的存储器单元以测试不完全编程，所述存储器单元经配置以存储多个位；
识别用于读取所述存储器单元的第一位的第一读取电压，所述第一读取电压具有比用于读取存储在所述存储器单元中的其他位的其他读取电压低的读取电压；
通过将所述第一读取电压降低指定量来测试所述不完全编程且使用经降低的所述第一读取电压读取所述存储器单元的所述第一位中的值；
基于从所述存储器单元读取的所述值确定所述存储器单元不完全编程；
响应于确定所述存储器单元不完全编程而标记所述存储器单元；及
其中在所述存储器装置的管理模式下读取所述值不会发生。
18.根据权利要求17所述的机器可读介质，其中所述第一位是所述存储器单元的第一页面。
19.根据权利要求17所述的机器可读介质，其中所述操作进一步包括：
基于确定不存在关机指示符而检测异步功率损耗且响应于检测所述异步功率损耗而识别所述存储器单元。
20.根据权利要求17所述的机器可读介质，其中所述操作进一步包括：
接收正在进行同步关机的指示；
响应于正在进行所述同步关机的所述指示，设置关机指示符旗标；
在随后的电力开启时，检测到设置所述关机指示符旗标；及
响应于检测到设置所述关机指示符旗标，避免针对不完全编程测试存储器单元。
CN201880065789.5A 2017-08-31 2018-08-28 擦除页面检查 Active CN111213208B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/692,962 2017-08-31
US15/692,962 US10096380B1 (en) 2017-08-31 2017-08-31 Erase page check
PCT/US2018/048230 WO2019046230A1 (en) 2017-08-31 2018-08-28 ERASING PAGE CONTROL

Publications (2)

Publication Number Publication Date
CN111213208A CN111213208A (zh) 2020-05-29
CN111213208B true CN111213208B (zh) 2021-05-11

Family

ID=63685135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880065789.5A Active CN111213208B (zh) 2017-08-31 2018-08-28 擦除页面检查

Country Status (4)

Country Link
US (3) US10096380B1 (zh)
CN (1) CN111213208B (zh)
TW (1) TWI681395B (zh)
WO (1) WO2019046230A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347344B2 (en) 2017-08-29 2019-07-09 Micron Technology, Inc. Read voltage calibration based on host IO operations
US10096380B1 (en) 2017-08-31 2018-10-09 Micron Technology, Inc. Erase page check
US10872639B2 (en) 2018-12-31 2020-12-22 Micron Technology, Inc. Recovery of memory from asynchronous power loss
US10922010B2 (en) 2019-03-25 2021-02-16 Micron Technology, Inc. Secure data removal
US11211136B2 (en) * 2019-06-26 2021-12-28 Micron Technology, Inc. Memory system tester using test pad real time monitoring
CN111509992B (zh) * 2020-04-30 2021-09-07 华为技术有限公司 交流电源电路、其控制方法及交流电源
TWI748507B (zh) * 2020-06-08 2021-12-01 瑞昱半導體股份有限公司 資料存取系統及操作資料存取系統的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101107673A (zh) * 2004-12-14 2008-01-16 桑迪士克股份有限公司 使用早期数据对非易失性存储器进行管线式编程
CN101529426A (zh) * 2006-10-16 2009-09-09 汤姆逊许可公司 现场可编程门阵列（fpga）的容错系统内编程
CN101685676A (zh) * 2008-09-26 2010-03-31 美光科技公司 确定存储器页状况
CN106170833A (zh) * 2013-11-15 2016-11-30 桑迪士克科技有限责任公司 在数据存储系统中的具有模块化擦除的数据管理

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725257A (en) * 2005-12-21 2007-07-01 Inventec Corp Method for assisting debugging of basic input-output system (BIOS) by complementary metal–oxide–semiconductor (CMOS) memory
US8200885B2 (en) * 2007-07-25 2012-06-12 Agiga Tech Inc. Hybrid memory system with backup power source and multiple backup an restore methodology
US7979626B2 (en) * 2008-05-13 2011-07-12 Microsoft Corporation Flash recovery employing transaction log
US8407400B2 (en) 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
US9612954B2 (en) * 2008-12-31 2017-04-04 Micron Technology, Inc. Recovery for non-volatile memory after power loss
EP2280348B1 (en) * 2009-07-27 2011-09-21 International Business Machines Corporation Method and system for saving operational state of running applications when unexpected shutdown events occur
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
JP5596143B2 (ja) * 2010-06-29 2014-09-24 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
JP5029734B2 (ja) * 2010-07-16 2012-09-19 コニカミノルタビジネステクノロジーズ株式会社 画像処理装置および画像の低階調化方法
US8472274B2 (en) 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
US8886911B2 (en) 2011-05-31 2014-11-11 Micron Technology, Inc. Dynamic memory cache size adjustment in a memory device
KR101996004B1 (ko) * 2012-05-29 2019-07-03 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법 및 그것의 메모리 시스템
US8887011B2 (en) * 2012-09-13 2014-11-11 Sandisk Technologies Inc. Erased page confirmation in multilevel memory
US20140372710A1 (en) * 2013-06-18 2014-12-18 Samsung Electronics Co., Ltd. System and method for recovering from an unexpected shutdown in a write-back caching environment
US9235509B1 (en) * 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9478292B2 (en) * 2013-10-27 2016-10-25 Sandisk Technologies Llc Read operation for a non-volatile memory
US9229806B2 (en) * 2013-11-14 2016-01-05 Sandisk Technologies Inc. Block closure techniques for a data storage device
US9329932B2 (en) * 2014-04-25 2016-05-03 Freescale Semiconductor, Inc. Imminent read failure detection based upon unacceptable wear for NVM cells
US9653154B2 (en) * 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
US10229000B2 (en) * 2016-08-09 2019-03-12 Seagate Llc Erasure codes to prevent lower page corruption in flash memory
JP6765313B2 (ja) * 2017-01-23 2020-10-07 キオクシア株式会社 半導体記憶装置
CN106888125A (zh) * 2017-03-30 2017-06-23 努比亚技术有限公司 一种处理异常关机日志的方法、移动终端和服务器
US10096380B1 (en) 2017-08-31 2018-10-09 Micron Technology, Inc. Erase page check

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101107673A (zh) * 2004-12-14 2008-01-16 桑迪士克股份有限公司 使用早期数据对非易失性存储器进行管线式编程
CN101529426A (zh) * 2006-10-16 2009-09-09 汤姆逊许可公司 现场可编程门阵列（fpga）的容错系统内编程
CN101685676A (zh) * 2008-09-26 2010-03-31 美光科技公司 确定存储器页状况
CN106170833A (zh) * 2013-11-15 2016-11-30 桑迪士克科技有限责任公司 在数据存储系统中的具有模块化擦除的数据管理

Also Published As

Publication number Publication date
WO2019046230A1 (en) 2019-03-07
US20200005884A1 (en) 2020-01-02
CN111213208A (zh) 2020-05-29
US10096380B1 (en) 2018-10-09
US10685731B2 (en) 2020-06-16
US10325670B2 (en) 2019-06-18
TWI681395B (zh) 2020-01-01
TW201921366A (zh) 2019-06-01
US20190066817A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
CN111758091B (zh) 单电平单元高速缓存管理
CN111433752B (zh) Nand装置及其操作方法
TWI680461B (zh) 快閃記憶體區塊報廢策略
US10121551B1 (en) Detecting power loss in NAND memory devices
CN111213208B (zh) 擦除页面检查
CN111383683B (zh) 通过堆叠多个可靠性规范进行扫描优化
CN111183481B (zh) 数据损坏的安全擦除
CN110660441A (zh) 存储器装置中多个块的擦除
CN112400206B (zh) 温度敏感性nand编程
KR102362767B1 (ko) 정정 불가능 ecc
CN111226280B (zh) 改进数据完整性的nand单元编码
CN113366575A (zh) 使用nand存储器阵列的物理不可复制函数(puf)
US10366763B2 (en) Block read count voltage adjustment
CN112074908B (zh) Nand数据放置模式
CN114115716B (zh) 使用半良块的存储器装置虚拟块
CN109426621B (zh) 存储器受约束的转换表管理
CN112074816A (zh) Nand数据放置模式的集群奇偶校验
CN113380305B (zh) 电荷损失补偿
CN111045852B (zh) 移动nand奇偶校验信息技术
CN111684529B (zh) 读取重试暂存空间

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant