CN114115716B - 使用半良块的存储器装置虚拟块 - Google Patents

使用半良块的存储器装置虚拟块 Download PDF

Info

Publication number
CN114115716B
CN114115716B CN202110995374.1A CN202110995374A CN114115716B CN 114115716 B CN114115716 B CN 114115716B CN 202110995374 A CN202110995374 A CN 202110995374A CN 114115716 B CN114115716 B CN 114115716B
Authority
CN
China
Prior art keywords
block
memory
data
virtual block
nand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110995374.1A
Other languages
English (en)
Other versions
CN114115716A (zh
Inventor
S·R·纳马拉
辉俊胜
J·黄
A·马尔谢
罗贤钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114115716A publication Critical patent/CN114115716A/zh
Application granted granted Critical
Publication of CN114115716B publication Critical patent/CN114115716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G11C2029/4002—Comparison of products, i.e. test results of chips or with golden chip
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及使用半良块的存储器装置虚拟块。在一些实例中公开用于使用在不同部分上存在缺陷的存储器块的无缺陷部分的方法、系统、装置、存储器装置和机器可读媒体。替代停用整个块，所述系统可仅停用所述块的一部分(例如，所述块的第一叠组)且挽救所述块的不同部分(例如，所述块的第二叠组)。

Description

使用半良块的存储器装置虚拟块
技术领域
实施例涉及存储器装置，例如NAND存储器装置。一些实施例涉及通过使用不受缺陷影响的块的良好部分来利用具有缺陷的存储器块的部分。一些实施例涉及将有缺陷块的良好部分与其它有缺陷块的其它良好部分组合以形成各种虚拟块结构。
背景技术
用于计算机或其它电子装置的存储器装置可分类为易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。非易失性存储器可在未供电时保持所存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器、相变存储器、存储级存储器、电阻式随机存取存储器(RRAM)和磁阻式随机存取存储器(MRAM)等。
快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的例如浮动栅极或电荷阱存储器单元等晶体管的一或多个群组。
发明内容
本公开的一实施例提供一种存储器装置，其包括：处理器；存储器，其存储指令，所述指令在执行时使得处理器执行包括以下各项的操作：识别所述存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分；识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分；使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块；以及通过将数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将所述数据存储在所述虚拟块中。
本公开的另一实施例提供一种用于挽救存储器装置的存储器单元块的部分的方法，所述方法包括：识别所述存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分；识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分；使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块；以及通过将数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将所述数据存储在所述虚拟块中。
本公开的又一实施例提供一种机器可读媒体，其存储指令，所述指令在由机器执行时使得所述机器执行包括以下各项的操作：识别所述存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分；识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分；使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块；以及通过将数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将所述数据存储在所述虚拟块中。
附图说明
在不一定按比例绘制的图式中，相同标号可在不同视图中描述类似组件。具有不同字母后缀的相同标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所论述的各种实施例。
图1说明根据本公开的一些实例的例如存储装置的存储器装置的图。
图2说明根据本公开的一些实例的NAND架构半导体存储器阵列的一部分的实例示意图。
图3说明根据本公开的一些实例的3D NAND架构半导体存储器的实例示意图。
图4说明根据本公开的一些实例的存储器裸片的实例框图。
图5说明根据本公开的一些实例的存储器块的水平横截面。
图6说明根据本公开的一些实例的3D NAND架构半导体存储器装置的实例三维横截面。
图7说明根据本公开的一些实例的存储器块的图，其说明根据本公开的一些实例的仍允许使用底部叠组的顶部叠组中的缺陷。
图8说明根据本公开的一些实例的存储器块的图，其示出根据本公开的一些实例的并不允许挽救底部叠组的顶部叠组中的实例缺陷。
图9说明根据本公开的一些实例的识别存储器块的可挽救部分并在第一部分有缺陷时利用可挽救部分的方法的流程图。
图10说明根据本公开的一些实例的确定可挽救的块部分的方法的流程图。
图11说明根据本公开的一些实例的来自可挽救块部分的虚拟结构的组成。
图12说明根据本公开的一些实例的由多个可挽救块部分形成单个平面虚拟块的方法的流程图。
图13说明根据本公开的一些实例的由多个单个平面虚拟块形成多平面虚拟块的方法的流程图。
图14说明根据本公开的一些实例的由多个多平面虚拟块形成多平面多裸片虚拟块的方法的流程图。
图15说明上面可执行本文中所论述的技术(例如，方法)中的任何一或多个的实例机器的框图。
具体实施方式
现代快闪存储器装置可具有数百万个个别半导体存储器单元，其中的每一个存储一个、两个、三个或更多个位的数据。在这些数百万个单元中，由于制造中的不完美，在统计学上一些单元将有缺陷。对于例如NAND的一些存储器装置架构，特定存储器单元中的缺陷可能不仅影响特定存储器单元，这是由于每一存储器单元经由字线和位线连接到存储器单元块中的其它存储器单元。这些缺陷可能影响放置在块中的其它存储器单元上的电压或从其它存储器单元读取的电压。通常将致使整个块不可用的实例缺陷包含两个字线之间的短路(字线到字线短路)、未恰当形成且因此不传递电力的字线(开放字线)、对字线编程缓慢等。鉴于典型存储器装置中的大量存储器单元，在统计学上，预期这些缺陷中的若干缺陷。由于这些缺陷，通常产生具有比确保存储器装置的容量符合特定指定大小所必要的更多的存储器块的存储器装置。还添加额外块用于冗余以补偿操作期间存储器单元的故障且允许例如垃圾收集等各种操作。
可通过测试来确定存储器单元中的缺陷。举例来说，在制造之后且在存储器装置的使用期限内，各种测试程序可测试存储器装置中的每一存储器单元以确保其按预期执行。通常，当在存储器单元中发现缺陷时，将其所位于的块标记为不良，从已知良块的列表中去除所述块，且不再使用所述块来存储数据。对于几个存储器单元上的缺陷停用整个块会浪费可能仍起作用的巨大量的存储器单元。
在一些实例中公开用于使用在不同部分上存在缺陷的存储器块的无缺陷部分的方法、系统、装置、存储器装置和机器可读媒体。替代停用整个块，系统可仅停用块的一部分(例如，块的第一叠组)且挽救块的不同部分(例如，块的第二叠组)。如本文中所使用，不良部分是块的一部分，由于所述部分中的缺陷而不使用所述部分，而可挽救部分是块的不具有缺陷的一部分，可通过对块上的一或多个不良部分应用补偿技术来利用所述不具有缺陷的一部分。可通过应用一或多个补偿技术来利用可挽救部分，例如在对可挽救部分执行操作时对一或多个不良部分施加一或多个偏置电压。
为在从可挽救块部分读取或写入到所述可挽救块部分时寻址可挽救块部分，可使用一或多个额外地址位来指示正寻址的块的可挽救部分。举例来说，部分可包括块中的两个叠组中的一个，且地址位可指示上部或下部叠组。在一些实例中，块的可挽救部分的恢复可自动地发生，但在其它实例中，这可以是可在装置设定和/或初始化期间或在运行期间启用的特征(例如，响应于操作期间标记为有缺陷的有缺陷块的数目超过阈值)。
两个或更多个可挽救块部分可聚合在一起以形成虚拟块。在一些实例中，可组织这些虚拟块以利用NAND存储器装置的增加的并行性。举例来说，NAND可能够在存储器装置的不同平面上同时执行多个操作(例如，读取、写入、擦除)。因此，可产生虚拟块，使得来自第一平面的第一挽救块部分可在虚拟块中与来自第二平面的第二挽救块部分配对等。这些虚拟块可由任何数目的不同挽救块部分构成，且可存储用户数据、系统数据、系统表信息等。
如所提及，不良块部分可以是块的由于缺陷而不可用的一部分，所述缺陷是制造缺陷或来自操作的缺陷(例如，单元耗损)。可挽救块部分可以是块的其中存在不良块部分的一部分，但通过对块的一或多个部分(包含不良块部分和/或挽救块部分)应用补偿技术，所述挽救部分仍可用。实例补偿技术包含在挽救块部分上的操作期间对不良块部分施加特定偏置电压。
存储器装置概览
如前文所提及，快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器通常包含允许高存储器密度、高可靠性和低功耗的例如浮动栅极或电荷阱存储器单元等晶体管的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一个的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置在矩阵中。在实例中，阵列的一行中的每一存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。
NOR和NAND架构半导体存储器阵列均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦激活，所选存储器单元便将其数据值置于位线上，从而依据特定单元经编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加到漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每一群组的未选存储器单元的栅极的字线，以使每一群组的未选存储器单元作为传递晶体管操作(例如，以不受其所存储数据值限制的方式传递电流)。电流随后从源极线通过每一串联耦合的群组流动到位线，仅受每一群组中的所选存储器单元限制，从而将所选存储器单元的当前编码数据值置于位线上。
NOR或NAND架构半导体存储器阵列中的快闪存储器单元可个别地或共同地编程到一个或数个已编程状态。举例来说，单层级单元(SLC)可表示两个已编程状态(例如，1或0)中的一个，从而表示一个数据位。然而，快闪存储器单元也可表示多于两个已编程状态中的一个，从而允许制造更高密度的存储器而不增加存储器单元的数目，因为每一单元可表示多于一个二进制数字(例如，多于一个位)。这类单元可称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可以指每单元可存储两个数据位(例如，四个已编程状态中的一个)的存储器单元，三层级单元(TLC)可以指每单元可存储三个数据位(例如，八个已编程状态中的一个)的存储器单元，且四层级单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，可指每单元可存储多于一个数据位(即，可表示多于两个已编程状态)的任何存储器单元。
传统存储器阵列是布置在半导体衬底的表面上的二维(2D)结构。为了增大给定面积的存储器容量且减小成本，已减小个别存储器单元的大小。然而，个别存储器单元大小的减小存在技术限制，且因此，2D存储器阵列的存储器密度也存在技术限制。作为响应，使用例如3D NAND架构半导体存储器装置的三维(3D)存储器结构来进一步增大存储器密度且降低存储器成本。
这些3D NAND装置通常包含存储单元串，其串联(例如，漏极到源极)耦合于接近于源极的一或多个源极侧选择栅极(SGS)与接近于位线的一或多个漏极侧选择栅极(SGD)之间。在实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直地延伸穿过含有相应字线的多个竖直地间隔开的层次。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸柱的形式。在一些实例中，串可“折叠”，且因此相对于U形柱而布置。在其它实例中，多个竖直结构可堆叠于彼此上以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成例如固态驱动器(SSD)的存储器系统或各种形式的受管理存储器装置中的一个的存储容量。可根据公认的行业标准来配置和操作存储器装置。举例来说，NAND装置可以是(作为非限制性实例)通用快闪存储(UFSTM)装置或嵌入式MMC装置(eMMCTM)等。举例来说，在以上实例的情况下，可根据名称为“JEDEC UFS快闪存储3.0(JEDEC UFS Flash Storage 3.0)”的电子装置工程设计联合协会(JEDEC)标准(例如，JEDEC标准JESD223D)和/或对这类标准的更新或后续版本来配置UFS装置。类似地，可根据名称为“JEDEC eMMC标准5.1(JEDEC eMMC standard 5.1)”的JEDEC标准JESD84-A51(同样)和/或对这类标准的更新或后续版本来配置所识别的eMMC装置。
SSD尤其可用作计算机的主存储装置，其关于例如性能、大小、重量、耐用性、操作温度范围和功耗具有优于具有移动部件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元的非易失性存储器单元来避免内部电池电源需求，因此允许驱动器更为多功能且紧凑。
SSD可包含数个存储器装置，其包含数个裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这类SSD可包含一或多个快闪存储器裸片，其上包含数个存储器阵列和外围电路。快闪存储器阵列可包含组织成数个物理页的数个存储器单元块。在许多实例中，SSD还将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可与存储器操作结合从主机接收命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据和相关联完整性数据，例如错误数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
存储器装置包含个别存储器裸片，所述存储器裸片可例如包含存储区，所述存储区包括一或多个存储器单元阵列，从而实现一个(或多个)所选存储技术。这类存储器裸片通常将包含用于操作存储器阵列的支持电路。有时大体上称为“受管理存储器装置”的其它实例包含与配置成控制一或多个存储器裸片的操作的控制器功能性相关联的一或多个存储器裸片的组合件。这类控制器功能性可以简化与例如“主机”的外部装置的互操作性，如本文稍后所论述。在这类受管理存储器装置中，控制器功能性可以在也合并了存储器阵列的一或多个裸片上或在单独裸片上实施。在其它实例中，一或多个存储器裸片可以与控制器功能性组合以形成固态级驱动器(SSD)存储容量。术语“存储器装置”在本文中用作包含一或多个存储器裸片以及用于这类存储器裸片的任何控制器功能性(当存在时)；且因此，包含个别存储器装置、受管理存储器装置和SSD。
出于当前描述的目的，实例实施例包含实施NAND快闪存储器单元的受管理存储器装置，被称为“受管理NAND”装置。这类受管理NAND装置可大体上根据所描述的JEDEC UFS快闪存储3.0规范来构造和操作，可按需要修改以并入有本文中所描述的结构和功能性。然而，所描述功能性可利用如上文所描述的可并入有其它存储技术的其它类型的存储器装置来实施，其若干非限制性实例在本文中早先论述；且可配置成用于根据如上文所论述的其它行业标准操作；或根据非行业标准协议操作。
例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等)和因特网连接的电器设备或装置(例如，物联网(IoT)装置等)的电子装置尤其取决于电子装置的类型、使用环境、性能期望等而具有变化的存储需要。
电子装置可分解为若干主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双数据速率同步DRAM(DDR SDRAM)等)；以及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、电力管理电路、基带处理器或一或多个收发器电路等。
图1说明根据本公开的一些实例的例如存储装置的存储器装置100的图。存储器装置100可包含可利用一或多个协议的一或多个主机接口123，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口，或与主机装置135通信的一或多个其它连接器或接口。主机装置135可通过主机接口123将例如读取命令、写入命令、擦除命令等一或多个命令发送到存储器装置100。主机接口123可以是控制器105的一部分或可由单独电路实施。存储器装置100可经由主机总线137经由主机接口将数据、命令响应等发送到主机装置135。
存储器装置100可包含一或多个存储器控制器105。控制器105可包含处理电路110，其可包含一或多个硬件处理器115。处理器115可以是通用硬件处理器，其执行固件或其它软件指令以用于执行存储器装置的操作，包含实施主机接口123和存储器裸片接口125。在其它实例中，处理器115可以是专用硬件处理器，其经特别设计以通过硬件逻辑和/或通过软件指令的执行来执行存储器装置100的操作。处理电路110还可包含逻辑电路和配置成执行各种控制功能性和存储器管理操作的其它电路组件，或其部分，其实例在下文描述。
在所描绘的实例中，存储器装置100包含提供通过主机总线137到外部主机装置135的通信的主机接口123。取决于存储器装置100(其也可称为“存储器系统”)的特定配置，主机接口123的配置可具有各种形式。举例来说，在存储器装置100为UFS装置的实例中，主机接口将根据可适用的UFS标准。
存储器装置100还并入有控制器105的处理电路110与存储器装置100内的存储器裸片130-A到130N+1的至少某一部分之间的一或多个存储器裸片接口125。存储器裸片接口125可以是控制器105的一部分或可由单独电路实施。举例来说，在UFS装置的实例中，存储器裸片接口125中的一或多个将是合适的存储器接口，例如，比如由开放式NAND快闪接口(“ONFI”)4.0规范或其稍后版本或修正限定的ONFI。
存储器装置100的组件，例如控制器105，可包含用于执行存储器装置100的操作的随机存取存储器120。随机存取存储器120可与控制器105分离，或如所示出，可整合在控制器105中。
控制器105可通过与作为一或多个存储器裸片130-A到130N+1的一部分的存储器装置的存储器单元交互来处置存储器的一或多个功能。图4中示出存储器裸片130的实例实施方案的示意图。控制器105可跨存储器裸片总线127通过存储器裸片接口125与这些存储器裸片通信。在一些实例中，存储器裸片可具有其自身的装置控制器以控制相应存储器裸片上的操作，所述装置控制器包含处理电路和处理器。这类装置控制器可形成在与装置存储阵列共同的裸片上，或可在与含有装置存储阵列的裸片分离的裸片上。两种配置均由本文中所描述的所识别的“存储器裸片”(130A到N+1)涵盖。存储器裸片可以是NAND裸片、三维NAND裸片、相变存储器裸片等。
主机装置135可以是个人计算机、智能电话、平板计算机、集成电路的一部分、物联网(IoT)装置(例如，冰箱或其它电器设备、传感器、电机或致动器、移动通信装置、汽车、无人机等)，等等。
出于当前描述的目的，将在NAND存储器的上下文中描述实例存储器操作和管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。这类NAND管理功能包含耗损均衡(例如，垃圾收集或回收)、错误检测或校正、块引退或一或多个其它存储器管理功能。
存储器裸片130-A到130-N+1可包含以例如数个平面、子块、块或页布置的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块和每装置4个或更多个平面。作为另一实例，32GB MLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1024页、每平面548块及每装置4个平面，但与对应TLC存储器装置相比所需的写入时间为一半且编程/擦除(P/E)周期为两倍。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所需MLC模式(例如TLC、QLC等)中选择性地操作。
在操作中，数据通常以页写入到存储器装置100或从所述存储器装置100读取，且以块擦除。然而，可按需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。存储器装置100的数据传送大小通常称为页，而主机的数据传送大小通常称为扇区。
虽然数据页可包含数个字节的用户数据(例如，包含数个数据扇区的数据有效负载)和其对应的元数据，但页的大小通常仅指代用以存储用户数据的字节的数目。作为实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，假定扇区大小为512B的8个扇区)以及对应于用户数据的数个字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元可提供不同的页大小，或可能需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误率，这可能导致需要不同量的元数据来确保数据页的完整性(例如，相比于具有较低位错误率的存储器装置，具有较高位错误率的存储器装置可能需要更多字节的错误校正码数据)。作为实例，多层级单元(MLC)NAND快闪装置可具有比对应单层级单元(SLC)NAND快闪装置高的位错误率。由此，相比于对应SLC装置，MLC装置可能需要更多的元数据字节用于错误数据。
图2说明根据本公开的一些实例的NAND架构半导体存储器阵列200的一部分的实例示意图，其包含布置在串(例如，串205到207)和层次(例如，说明为相应字线(WL)WL0210到WL7 217、漏极侧选择栅极(SGD)线225、源极侧选择栅极(SGS)线230等)的二维阵列中的多个存储器单元202，以及感测放大器或装置260。举例来说，存储器阵列200可说明来自图1的存储器裸片130的存储器单元的一个物理页的一部分的实例示意图。
每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，SGS 231到233)耦合到源极线(SRC)235，且使用相应漏极侧选择栅极(SGD)(例如，SGD 226到228)耦合到相应数据线(例如，位线(BL)BL0 220到BL2 222)。尽管在图2的实例中说明为具有8个层次(例如，使用字线(WL)WL0 210到WL7 217)和三个数据线(BL0 226到BL2 228)，但其它实例可按需要包含具有更多或更少层次或数据线的存储器单元串。
在例如实例存储器阵列200的NAND架构半导体存储器阵列中，可通过感测与含有所选存储器单元的特定数据线相关联的电流或电压变化来存取所选存储器单元202的状态。可使用一或多个驱动器(例如，通过控制电路、一或多个处理器、数字逻辑等)来存取存储器阵列200。在实例中，一或多个驱动器可通过取决于待对特定存储器单元或存储器单元集执行的所需操作的类型而驱动特定电位到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极来激活特定存储器单元或存储器单元集。
为将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到所选字线(例如，WL4)，且因此施加到耦合到所选字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的控制栅极(CG)241到243)。举例来说，编程脉冲可以在15V处或附近开始，且在某些实例中，可在每一编程脉冲施加期间增加幅度。在将编程电压施加到所选字线时，可将例如地面电位(例如，Vss)的电位施加到作为编程的目标的存储器单元的数据线(例如，位线)和衬底(且因此源极与漏极之间的通道)，从而引起从所述通道到目标存储器单元的电荷存储结构的电荷转移(例如，直接注入或福勒-诺德海姆(Fowler-Nordheim，FN)隧穿等)。这类电荷存储结构可包含例如相应存储器单元的浮动栅极或电荷阱区。在浮动栅极存储器单元中，电荷存储在隔离的多晶硅结构中；而在电荷阱存储器单元中，电荷通常存储在介电结构中。
相反地，可将传递电压(Vpass)施加到具有并不作为编程的目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并不作为编程的目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从通道转移到这类非目标存储器单元的电荷存储结构。传递电压可以取决于例如所施加传递电压与作为编程的目标的字线的接近度而变化。禁止电压可包含电源电压(Vcc)，例如相对于地面电位(例如，Vss)来自外部源或电源(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线，例如WL4，那么可将10V的传递电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或保持并非作为编程的目标的这类存储器单元上存储的值。随着所施加编程电压与非目标存储器单元之间的距离增大，制止对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或字线的数目等可更高或更低，或更多或更少。
耦合到数据线(例如，第一、第二或第三位线(BL0到BL2)220到222)中的一或多个的感测放大器260可通过感测特定数据线上的电压或电流来检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可以执行验证操作以确定所选存储器单元是否已达到其预期已编程状态。如果所选存储器单元已达到其预期已编程状态，那么可禁止其进一步编程。如果所选存储器单元尚未达到其预期已编程状态，那么可施加额外编程脉冲。如果所选存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其预期已编程状态，那么可以将所选存储器单元或与这一所选存储器单元相关联的串、块或页标记为有缺陷的。
对于单层级单元(SLC)，存在两个编程到单元中的可能的电压电平，一个电压电平表示二进制‘1’，且另一电压电平表示二进制‘0’。对于多层级单元(MLC)，存在编程到单元中的四个可能的电压电平。四个可能的电压电平表示‘00’、‘01’、‘10’和‘11’。为了对MLC单元进行编程，施加多个编程脉冲。第一脉冲对表示单元的最高有效位或最低有效位的第一数据“页”进行编程。第二脉冲对表示单元的未由第一脉冲编程的另一位的第二数据“页”进行编程。类似地，三层级单元(TLC)存储八个可能的电压电平，且四层级单元(QLC)存储16个可能的电压电平。
为了读取存储在一或多个存储器单元中的值，将读取电压施加到所选单元的字线。如果存储在字线的单元中的电压大于读取电压，那么单元将电压传递到感测放大器。对于SLC单元，将读取电压选择为在表示‘1’和‘0’的两个电压之间。对于MLC、TLC和QLC，使用多个读取操作来读取存储在单元中的每一位，每一读取操作利用不同的读取电压。
为擦除存储器单元或存储器单元群组(例如，通常以块或子块执行擦除)，擦除电压(Vers)可(例如，使用一或多个位线、选择栅极等)施加到作为擦除的目标的存储器单元的衬底(且因此，源极与漏极之间的通道)，同时目标存储器单元的字线保持在例如地面电位(例如，Vss)的电位处，从而导致从目标存储器单元的电荷存储结构到通道的电荷转移(例如，直接注入或福勒-诺德海姆(FN)隧穿等)。
图3说明包含数个存储器单元串(例如，A0存储器串305A0到307A0、An存储器串305An到307An、B0存储器串305B0到307B0、Bn存储器串305Bn到307Bn等)的3D NAND架构半导体存储器阵列300的实例示意图，所述存储器单元串组织成块(例如，块A 301A、块B 301B等)和子块(例如，子块A0 301A0、子块An 301An、子块B0 301B0、子块Bn 301Bn等)。存储器阵列300表示通常将在存储器装置的块、装置或其它单元中发现的较大数目的类似结构的一部分。
每一存储器单元串包含以源极到漏极方式在Z方向上堆叠于源极线(SRC)335或源极侧选择栅极(SGS)(例如，A0 SGS 331A0到333A0、An SGS 331An到333An、B0 SGS 331B0到333B0、Bn SGS 331Bn到333Bn等)与漏极侧选择栅极(SGD)(例如，A0 SGD 326A0到328A0、AnSGD 326An到328An、B0 SGD 326B0到328B0、Bn SGD 326Bn到328Bn等)之间的电荷存储晶体管(例如，浮动栅极晶体管、电荷捕获结构等)的数个层次。3D存储器阵列中的每一存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0 320到BL2322)，且沿着Y方向布置为物理页。
在物理页内，每一层次表示一行存储器单元，且每一存储器单元串表示一列。子块可包含一或多个物理页。块可包含数个子块(或物理页)(例如，128、256、384等)。尽管本文中说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，且每一串具有8个层次的存储器单元，但在其它实例中，存储器阵列300可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，每一存储器单元串可按需要包含更多或更少层次(例如，16、32、64、128等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的半导体材料的一或多个额外层次。作为实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块，和每装置4个或更多个平面。
存储器阵列300中的每一存储器单元包含耦合到(例如，以电或另外以操作方式连接到)存取线(例如，字线(WL)WL00 310A到WL70 317A、WL01 310B到WL71 317B等)的控制栅极(CG)，所述存取线按需要跨特定层次或层次的一部分共同地耦合控制栅极(CG)。可使用相应存取线来存取或控制3D存储器阵列中的特定层次，且因此存取或控制串中的特定存储器单元。可使用各种选择线来存取多组选择栅极。举例来说，可使用A0 SGD线SGDA0 325A0来存取A0 SGD 326A0到328A0，可使用SGD线SGDAn 325An来存取An SGD 326An到328An，可使用B0SGD线SGDB0 325B0来存取B0 SGD 326B0到328B0，且可使用Bn SGD线SGDBn 325Bn来存取BnSGD 326Bn到328Bn。可使用栅极选择线SGS0 330A来存取A0 SGS 331A0到333A0和An SGS331An到333An，且可使用栅极选择线SGS1 330B来存取B0 SGS 331B0到333B0和Bn SGS 331Bn到333Bn。
在实例中，存储器阵列300可包含数个层级的半导体材料(例如，多晶硅等)，其配置成耦合阵列的相应层次的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。可使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层次处的特定存储器单元。
图4说明根据本公开的一些实例的存储器裸片400的实例框图，所述存储器裸片400包含具有多个存储器单元404的存储器阵列402，以及用以提供与存储器阵列402的通信或在存储器阵列402上执行一或多个存储器操作的一或多个电路或组件。存储器裸片400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426和存储器控制单元430。
存储器阵列402的存储器单元404可布置在块中，例如第一块402A和第二块402B。每一块可包含子块。举例来说，第一块402A可包含第一子块402A0和第二子块402An，且第二块402B可包含第一子块402B0和第二子块402Bn。在一些实例中，子块可称为叠组。每一子块可包含数个物理页，每一页包含数个存储器单元404。虽然在本文中说明为具有两个块，每一块具有两个子块，且每一子块具有数个存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元404可布置在数个行、列、页、子块、块等中，并使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等存取。
存储器控制单元430可根据利用存储器控制器在存储器接口处(如关于图1的存储器装置100的控制器105和主机接口123所描述)在控制线432上接收的一或多个信号和/或指令/命令控制存储器裸片400的存储器操作。这些信号和/或指令可包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号和/或控制信号，或一或多个地址线416上接收的地址信号(A0到AX)。存储器裸片400外部的一或多个装置可控制控制线432上的控制信号或地址线416上的地址信号的值。存储器裸片400外部的装置的实例可包含但不限于主机、存储器控制器、处理器或图4中未说明的一或多个电路或组件。
存储器裸片400可使用存取线406和第一数据线410将数据传送到(例如，写入或擦除)存储器单元404中的一或多个或从存储器单元404中的一或多个(例如，读取)数据。行解码器412和列解码器414可接收及解码来自地址线416的地址信号(A0到AX)，可确定待存取哪些存储器单元404，且可将信号提供到例如上文所描述的存取线406(例如，多个字线(WL0到WLm)中的一或多个)或第一数据线410(例如，多个位线(BL0到BLn)中的一或多个)中的一或多个。
存储器裸片400可包含例如感测放大器420的感测电路，其配置成使用第一数据线410来确定(例如，读取)存储器单元404上的数据的值，或确定待写入到存储器单元404的数据的值。举例来说，在存储器单元404的所选串中，感测放大器420中的一或多个可响应于读取电流在存储器阵列402中穿过所选串流动到数据线410而读取所选存储器单元404中的逻辑电平。
存储器裸片400外部的一或多个装置(例如，控制器105)可使用I/O线(DQ0到DQN)408、地址线416(A0到AX)或控制线432与存储器裸片400通信。输入/输出(I/O)电路426可根据例如控制线432和地址线416使用I/O线408将数据值传送到存储器裸片400中或从其中传送数据值，例如将数据值传送到页缓冲器422或存储器阵列402中或从其中传送数据值。页缓冲器422可在数据编程到存储器阵列402的相关部分中之前存储从存储器裸片400外部的一或多个装置接收到的数据，或可在数据传输到存储器裸片400外部的一或多个装置之前存储从存储器阵列402读取的数据。
列解码器414可将地址信号(A0到AX)接收且解码为一或多个列选择信号(CSEL1到CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1到CSELn)且选择页缓冲器422中的表示待从存储器单元404读取或待编程到存储器单元404中的数据的值的数据。所选数据可使用第二数据线418在页缓冲器422与I/O电路426之间传送。在一些实例中，快闪转译层(未示出)可将由主机提供的地址映射到由行解码器412和列解码器414使用以读取存储器阵列402中的数据的物理存储器地址。
存储器控制单元430可从外部源或电源(例如，内部或外部电池、AC到DC转换器等)接收正和负电源信号，例如电源电压(Vcc)434和负电源(Vss)436(例如，地面电位)。在某些实例中，存储器控制单元430可包含调节器428以内部地提供正或负电源信号。
挽救不良块的部分
如前文所提及，在每一存储器裸片中分配数个块以用于冗余、良率和过度供应。在某些补偿技术的情况下，一些缺陷可允许部分地使用块。可挽救的实例缺陷包含在：仅影响数据字线的字线到字线短路；电阻性字线；对字线编程缓慢；以及并未通过原始位错误率(RBER)要求的字线。在一些实例中，可通过使用一或多个补偿技术来将块的具有上述缺陷中的一或多个的可挽救部分与块的不良部分隔离。可挽救部分可接着单独或结合存储器的其它部分利用以存储数据。因此，在块的一个部分有缺陷且块的其它部分没有有缺陷的情况下，可启用无缺陷部分以数据存储。实例补偿技术包含将一或多个偏置电压施加到不良部分的字线。
图5说明根据本公开的一些实例的存储器块500的水平横截面。存储器块500可包括3D NAND快闪存储器阵列，其中存储器单元可物理上位于多个层级中，使得存储器单元可竖直地叠加堆叠。存储器块500的存储器单元可围绕共享共同通道区形成，所述共享共同通道区例如可形成为半导体材料(例如，多晶硅)的相应柱的区515、516、520、521、525、526、530和531。字线(数据和虚拟字线两者)和选择栅极(包含SGD和SGS)可由多晶硅和介电材料的交替层形成。在一些实例中，多晶硅和介电材料的层可通过沉积工艺在衬底上方形成。图6中更详细地示出柱周围的存储器单元的结构。
存储器块500可包含两个分离部分或“叠组”505和510。每一叠组具有围绕多个柱形成的一或多个数据字线、一或多个虚拟字线(DWL)和一或多个选择栅极。叠组1 505围绕柱515、520、525和530形成。叠组2 510围绕柱516、521、526和531形成。叠组通过一或多个虚拟字线彼此分隔开。另外，每一叠组的柱可例如通过多晶硅插塞或其它连接件电连接。因此，柱515与516可连接；柱520与521可连接；柱525与526可连接；且柱530与531等等。如所示出，存储器块500包含每叠组三个字线、每叠组4个柱以及两个叠组505和510，但在其它实例中，可利用更多或更少的字线、柱和叠组且可利用多于两个叠组。叠组可定义为形成一或多个字线的导电材料和介电材料的一组交替层级，所述一组交替层级通过一或多个虚拟字线、一或多个其它分离层等与形成一或多个其它字线的导电材料和介电材料的另一组交替层级分隔开。延伸到叠组的柱可单独地形成到每一叠组且经连接，或在一些实例中可为连续的。在一些实例中，虚拟字线是具有不用于存储主机数据的存储器单元的完全功能字线。
图6说明3D NAND架构半导体存储器装置600的实例三维横截面，其包含：两个通道或柱616和626(例如，其可为例如图5的通道515、516、520、521、525、526、530和531中的相邻两个)的部分；第一存取线604、第二存取线606和第三存取线608(其可为来自图5的一或多个字线)；以及存储器单元628。
柱616、626中的每一个包含导电结构630，优选地，例如多晶硅的半导体材料。在许多实例中，多晶硅将定义中心孔隙，其将通常填充有介电材料。图7中所说明的第二柱616和第三柱626的部分包含三个个别存储器单元628。每一3D存储器单元628包含半导体材料的体积，例如，在许多实例中，充当浮动栅极的部分环结构632(例如，p+类型多晶硅等)，其通过隧道介电质634与第二柱616和第三柱626的多晶硅分隔开，且通过一或多个中间多晶硅介电层与相应的第一存取线604、第二存取线606、第三存取线608分隔开，所述中间多晶硅介电层例如氧化物-氮化物-氧化物(ONO)结构，包含例如第一二氧化硅(SiO2)层636、氮化硅(Si3N4)层638和第二二氧化物层640。相应存储器单元628通过介电材料642的额外层次彼此分隔开。虽然图6中的存储器单元628包含浮动栅极存储结构，但在其它实例中，可利用其它电荷存储机构，例如电荷捕获结构或其它形式的存储结构。导电层次602之间的空间可包含介电材料，例如二氧化硅(SiO2)，或一或多个其它介电材料。
图7说明根据本公开的一些实例的存储器块700的图，其说明根据本公开的一些实例的仍允许使用底部叠组的顶部叠组710中的缺陷。第一缺陷720为字线到字线短路。举例来说，字线之间的介电材料中的缺陷可允许在两个字线之间产生短路。第二缺陷为电阻性字线730。
通常，这些缺陷中的任一个将使整个存储器块700不可用。然而，在一些实例中，在一个叠组具有这些缺陷且另一叠组不具有缺陷的情况下，存储器装置可通过对不良叠组应用一或多个补偿技术来挽救不具有缺陷的叠组，以使用可挽救叠组。
在图7的情况下，存储器装置可通过在对底部叠组的操作期间将偏置电压施加到顶部叠组710来利用底部叠组715。底部叠组715可因此为可用于存储用户数据、系统数据、系统过度供应等的可挽救叠组。如前文所提及，在一些实例中，可挽救叠组为存储器单元并不具有来自第一组缺陷类型的缺陷的叠组，但为至少一个其它叠组具有来自第二组缺陷类型的缺陷的块的一部分。在一些实例中，第二组缺陷类型可包含字线到字线短路、电阻性字线、对单元编程缓慢以及其中原始位错误率(RBER)度量超过阈值的缺陷。在一些实例中，第一组缺陷类型包含第二组缺陷类型和额外缺陷类型，例如字线到柱短路、SGS和SGD短路、虚拟字线短路以及通常将导致块标记为不良的其它缺陷。因此，所属领域的一般技术人员应了解，得益于本公开的益处，某些缺陷可允许挽救块的一部分，而其它缺陷并不允许挽救块的任何部分。
图7示出有缺陷的顶部叠组和不含缺陷的底部叠组，但在其它实例中，顶部叠组可不含缺陷(且因此可挽救)，但底部叠组可具有一或多个缺陷。在另外其它实例中，在块具有多于两个叠组的情况下，只要单个叠组不含缺陷，便可认为不含缺陷的叠组可挽救且可使用一或多个补偿技术来利用所述不含缺陷的叠组，所述一或多个补偿技术例如将一或多个偏置电压施加到不良叠组、可挽救叠组或这两者。
尽管存在这些改进，但如所提及，一些缺陷不允许挽救另一叠组。图8说明根据本公开的一些实例的存储器块800的图，其示出并不允许挽救任何其它部分(在这种情况下，底部叠组815)的一个部分(顶部叠组810)中的实例缺陷。举例来说，柱之间的短路820、字线与漏极侧选择栅极(SGD)之间的短路830、字线到柱短路840或字线与源极侧所选栅极(SGS)之间的短路845。具有这些缺陷的块中的两个叠组将标记为不良，即使缺陷仅存在于一个叠组中。
图9说明根据本公开的一些实例的识别存储器块的可挽救部分并在第一部分有缺陷时利用可挽救部分的方法900的流程图。方法900可由控制器(例如控制器105)或由一或多个存储器裸片(例如存储器裸片400、130A到130N+1)上的存储器控制单元(例如存储器控制单元430)中的任一个或两个执行。在操作910处，可识别具有可允许利用另一部分的存储器单元块的第一部分的缺陷，所述缺陷属于第一已识别缺陷类型列表中的类型。第一已识别列表可包括数据字线中的字线到字线短路、对字线编程缓慢、并未通过RBFR要求的字线以及电阻性字线。如所提及，可例如通过对存储器单元进行的一或多个测试来识别缺陷。实例测试可包含写入测试、擦除测试、读取测试等。操作910处的测试可在制造之后且在使用存储器装置之前进行。在其它实例中，操作910处的测试可在正常存储器装置操作期间进行或由于正常存储器装置操作而进行。举例来说，通过读取和/或写入特定存储器单元以及在使用装置期间遇到错误，可识别缺陷。测试可由存储器装置、由测试装置或由存储器装置和测试装置两者进行。
在操作915处，系统可识别在操作910处识别的块的第二部分并不具有来自第二已识别缺陷类型列表的缺陷。举例来说，第二缺陷类型列表可包含第一缺陷类型列表和其它缺陷，例如字线到柱短路、SG短路和虚拟字线短路。在一些实例中，第二缺陷类型列表可为任何缺陷。在一些实例中，第二缺陷类型列表可为使得第二部分不可用的任何缺陷，即使在对第一部分应用补偿技术的情况下也是如此。
响应于识别在操作910处存在具有第一部分的缺陷以及在操作915处第二部分并不具有缺陷，可通过存储器装置将第一部分标记为有缺陷，且第二部分可标记为可挽救。举例来说，可在控制器中的逻辑到物理(L2P)表中、存储器部分自身中、存储器裸片中的标注有缺陷块和/或部分的表中、单次可编程区域等中标记所述部分。在一些实例中，两个部分可首先标记为“不良”，且在开启特定特征以使用可挽救部分之后，如果存在可挽救部分，那么存储器装置可更新标记为不良的每一块的每一部分的指定。在一些实例中，在将部分标记为可挽救之前，系统可测试第二部分，如图10中所示出。
在操作920处，存储器裸片可接收用以对第二部分(可挽救部分)执行操作的请求。举例来说，控制器可确定待对第二部分执行操作，且可请求存储器裸片执行操作(例如，通过经由内部总线传输请求)。实例操作可包含擦除操作、写入操作、读取操作等。在一些实例中，请求可包含来自控制器的指示所述操作针对哪一部分(例如，叠组)的额外地址位。在例如每块具有两个部分的其它实例中，存储器裸片可基于如由存储在存储器裸片自身内的一或多个指示符所指示的哪一部分标记为不良而推断操作针对哪一部分。
在操作925处，存储器裸片可在对第二部分执行操作时选择或识别施加到第一部分的字线的偏置电压。举例来说，存储器裸片可识别或选择偏置电压，或控制器可选择偏置电压且将适当的偏置电压输送到存储器裸片。偏置电压的选择可取决于正执行的操作的类型(例如，操作为读取、写入还是擦除)。举例来说，对于擦除操作，擦除脉冲阶段通常可在跨良和不良部分两者的所有字线上按等电位操作。擦除验证阶段可将均匀Vpass电压施加到不良叠组中的所有字线以通过正常验证偏置(低压)绕过缺陷点以确认擦除操作的合格或失效。虚拟字线和SGD或SGS保持与正常块相同。对于读取和编程操作，除了保持相同的虚拟字线和SGD/SGS之外，不良叠组中的所有字线偏置到未选字线电压。可选择所选偏置电压以便防止不良部分中的缺陷在电流传递到存储器单元及从存储器单元传递出时干扰，所述存储器单元与可挽救部分的字线相关联。
在操作930处，存储器裸片可对第二部分执行所请求操作。举例来说，通过将一个或电压施加到一或多个字线、SGS、SGD等到第二部分以及将所选偏置电压施加到第一部分。举例来说，存储器裸片可从第二部分读取值，将值存储在第二部分中，擦除第二部分等。
图10说明根据本公开的一些实例的确定可挽救的块部分的方法1000的流程图。方法1000可由控制器(例如控制器105)或由一或多个存储器裸片(例如存储器裸片400、130A到130N+1)上的存储器控制单元(例如存储器控制单元430)中的任一个或两个执行。举例来说，且如方法1000中所展现，系统可能不仅确定错误存在于一个部分中而非第二部分中，且还可验证第二部分的合适性以确保其能够可靠地存储数据。虽然方法1000的操作包含擦除、编程以及擦除和读取空白图案的操作，但所属领域的一般技术人员应了解，得益于本公开，可使用更多或更少操作来测试第二部分的合适性。举例来说，系统可仅进行擦除程序且跳过图10的其余操作。在其它实例中，系统可编程及读取预定值，且擦除及读取空白图案，且跳过操作1025处的擦除步骤。在另外其它实例中，可执行未在图10中示出的额外合适性测试。
可针对特定存储器装置的一或多个特定裸片的一或多个块(例如，所有块)执行图10的操作。在操作1010处，可针对错误筛检存储器单元。在一些实例中，在制造之后，可进行各种测试以找到错误，例如字线短路、开放字线等。在其它实例中，可在存储器装置的操作期间进行各种测试。测试可由存储器装置(例如，由存储器装置的控制器)、测试装置等执行。
在操作1015处，系统可从具有其它部分(所述其它部分具有在操作1010处检测到的错误)的块中识别潜在可挽救的块的部分。这些潜在可挽救块部分称为候选可挽救部分。可识别第一部分上的而非第二部分上的具有某些类型的指定错误的块。
图10的其余操作流程可应用于在操作1015中识别的候选可挽救部分中的一或多个(或全部)。在操作1020处，存储器装置可设定擦除修整和擦除验证修整。举例来说，通过设定候选可挽救部分上的擦除修整和擦除验证修整以及块的其它部分中的一或多个上的偏置电压(例如，补偿技术)。在操作1025处，可擦除候选可挽救部分。
在操作1030处，可确定擦除操作是否成功。举例来说，操作1025处的擦除操作可具有验证擦除是否成功的验证阶段。举例来说，可使用阈值电压读取单元的值以确保所需擦除值已编程到单元中。在一些实例中，仅对可挽救候选部分执行验证。对于其中擦除并不成功的任何候选可挽救部分，接着在操作1060处，可将对应于失败的特定候选可挽救部分的整个块标记为不良。
如果擦除成功，那么在操作1035处，例如通过对块的一或多个不良部分应用补偿技术(例如，偏置电压)，预定值可能已编程到候选可挽救块部分中。接着读取候选可挽救块部分，且在操作1040处，如果在验证步骤期间确定的错误的数目大于原始位错误(RBER)阈值，那么在操作1060处将块标记为不良。如果在验证步骤期间确定的错误的数目小于RBER阈值，那么在操作1045处，再次通过对块的不良部分应用适当补偿技术(例如，偏置电压)，可针对空白图案擦除及读取候选可挽救块部分。
在操作1047处，确定用于读取操作的候选可挽救部分的原始位错误率(RBER)，且如果RBER小于阈值(其可以是与操作1040处相同的阈值，或不同的阈值)，那么在操作1050处，将候选可挽救块部分标记为可挽救，另外在操作1060处将整个块标记为不良。
使用可挽救部分
取决于系统配置和存储需求，可以各种不同方式使用可挽救部分。可在物理模式中使用可挽救部分。举例来说，可配合在可挽救部分内的数据可写入到可挽救部分。举例来说，系统保留数据，例如文件系统块。在一些实例中，物理模式中使用以存储系统保留数据的可挽救部分可仅配置为SLC。
在其它实例中，多个可挽救部分可一起使用，以形成单个平面上的单个虚拟块。举例来说，如图11中所示出，单个平面虚拟块1100可包括两个可挽救块部分1110和1120。这些部分可来自相同裸片和相同平面。也就是说，第一裸片和第一平面中的第一块的第一部分可与来自第一裸片和第一平面中的第一块的不同部分配对。数据可以按与数据存储在常规块上的方式相同的方式存储在这一结构上。单个平面虚拟块1100可存储系统保留数据、系统表块(例如，L2P表块)、用户数据块等。这些部分可配置为SLC、MLC、TLC、QLC等。单个平面虚拟块可以是来自处于相同平面上的不同块的两个不同可挽救部分。
在另外其它实例中，多个单个平面虚拟块可组合以形成多平面虚拟块。举例来说，多个单个平面虚拟块1100可跨多个平面配对在一起。举例来说，单个平面虚拟块1100可与各自处于彼此不同的平面上的单个平面虚拟块1130、1140和1150组合。这允许存储器装置以并行方式存储数据，以利用存储器装置同时写入到多个平面的能力。多平面虚拟块可以是由驻存在不同平面上的至少两个单个平面虚拟块形成的任何虚拟块。这些部分可配置为SLC、MLC、TLC、QLC等。多平面虚拟块可存储系统保留数据、系统表块(例如，L2P表块)、用户数据块等。虽然图11中示出来自四个不同平面的四个单个平面虚拟块，但所属领域的一般技术人员应了解，可使用来自更少或更小平面的更少或更小单个平面虚拟块。举例来说，来自五个不同平面的五个虚拟块。在其它实例中，只要至少一个虚拟块来自与至少一个其它虚拟块不同的平面，便可包含来自相同平面的多个虚拟块。
处于不同裸片上的多个多平面虚拟块也可组合以形成多平面多裸片虚拟块(称为虚拟超级块或VSB)。举例来说，在图11中，单个平面虚拟块1100、1130、1140和1150可与虚拟块1160、1165、1170和1175组合。在这些实例中，跨裸片和平面剥离数据以利用存储器装置并行地将数据写入到单独平面和裸片以及通过跨裸片写入相同数据段的部分来保护数据的能力。由于利用错误校正码写入数据，因此单个裸片的单个失败为可校正的且将不导致数据丢失。
构成多平面多裸片虚拟块的块部分可配置为SLC、MLC、TLC、QLC等。多平面多裸片虚拟块可存储系统保留数据、系统表块(例如，L2P表块)、用户数据块等。虽然图11中示出来自两个不同裸片的两个多平面虚拟块，但所属领域的一般技术人员应了解，可使用来自更少或更小裸片的更少或更小多平面虚拟块。举例来说，来自五个不同裸片的五个多平面虚拟块可形成多平面多裸片虚拟块。在其它实例中，只要至少一个多平面虚拟块来自与至少一个其它多平面虚拟块不同的裸片，便可包含来自相同裸片的多个多平面虚拟块。此外，如上文所提及，构成多平面多裸片虚拟块的多平面虚拟块可具有如上文所论述的不同配置。
图12说明根据本公开的一些实例的由多个可挽救块部分形成单个平面虚拟块的方法1200的流程图。方法1200可由控制器(例如控制器105)或由一或多个存储器裸片(例如存储器裸片400、130A到130N+1)上的存储器控制单元(例如存储器控制单元430)中的任一个或两个执行。方法1200可在存储器装置处于使用中时执行或可在稍后时间动态地执行。举例来说，如果块部分在使用期间变为不良且一或多个块部分为可挽救的，那么可挽救部分可在使用期间与另一可挽救部分组合。
在操作1210处，识别第一平面上的第一块的第一可挽救部分。举例来说，使用图10的流程图。在操作1215处，识别第一平面上的第二块的第二可挽救部分。举例来说，使用图10的流程图。
在操作1220处，可使用第一和第二可挽救部分产生虚拟块。举例来说，存储器控制器可在数据结构中存储有关虚拟块的组成的信息，且将虚拟块插入为有效块。还可更新将逻辑地址转换为有效物理地址的逻辑到物理转换表，以反映虚拟块的可用性且指示虚拟块的构成部分的适当地址。
在操作1225处，可通过将数据的第一部分存储在第一部分中且将数据的第二部分存储在第二部分中来将数据存储在虚拟块中。数据可包含从主机接收到的主机数据；系统数据(例如，L2P表的一部分)；系统保留数据；在执行垃圾收集操作时产生的数据等。如先前所描述，可通过将适当偏置电压施加到与可挽救部分相同的物理块上的不良部分(其中正对可挽救部分执行操作)来将数据写入到可挽救部分、从可挽救部分读取数据。
现转而参考图13，示出根据本公开的一些实例的由多个单个平面虚拟块形成多平面虚拟块的方法1300的流程图。方法1300可由控制器(例如控制器105)或由一或多个存储器裸片(例如存储器裸片400、130A到130N+1)上的存储器控制单元(例如存储器控制单元430)中的任一个或两个执行。在操作1310处，识别第一平面上的第一单个平面虚拟块。举例来说，使用图12的过程。在操作1315处，识别第二平面上的第二虚拟块。举例来说，使用图12的过程。在操作1320处，可由在操作1310和1315中识别的第一和第二虚拟块两者产生多平面虚拟块。举例来说，存储器控制器可在数据结构中存储有关多平面虚拟块的组成的信息。举例来说，可使用将逻辑地址转换为有效物理地址的逻辑到物理转换表。在操作1325处，数据的第一部分可存储在第一虚拟块中，且第二部分同时存储在第二虚拟块中。也就是说，由于第一虚拟块处于第一平面中且第二虚拟块处于第二平面中，因此第一虚拟块上的写入或读取操作可与第二虚拟块上的写入或读取操作同时或几乎同时执行。
现转而参考图14，示出根据本公开的一些实例的由多个多平面虚拟块形成多平面多裸片虚拟块的方法1400的流程图。方法1400可由控制器(例如控制器105)或由一或多个存储器裸片(例如存储器裸片400、130A到130N+1)上的存储器控制单元(例如存储器控制单元430)中的任一个或两个执行。在操作1410处，识别第一裸片上的第一多平面虚拟块。举例来说，使用图13的过程。在操作1415处，识别第二裸片上的第二多平面虚拟块。举例来说，使用图13的过程。在操作1420处，可由在操作1410和1415中识别的第一和第二多平面虚拟块两者产生多平面多裸片虚拟块。举例来说，存储器控制器可在数据结构中存储有关多平面多裸片虚拟块的组成的信息。举例来说，可使用将逻辑地址转换为有效物理地址的逻辑到物理转换表。在操作1425处，数据的第一部分可存储在第一虚拟块中，且第二部分同时存储在第二虚拟块中。举例来说，可跨裸片且跨每一裸片内的平面剥离数据。
如前文所提及，使用标记为有缺陷的存储器块的可挽救部分自动地发生，但在其它实例中，这可以是可在装置设定和/或初始化期间或在运行期间启用的特征。举例来说，可在制造之后在初始测试而非启用期间将可挽救的块标记为可挽救。一旦数个初始良块被标记为不良(例如，其因使用而降级且其上的数据未能对错误校正码(ECC)解码达到阈值数目次)，便可启用可挽救块。这允许存储器装置持续较长时间地继续存储所告知容量，且因此延长存储器装置的使用期限。举例来说，新可用的可挽救块可用于存储用户数据、用于过度供应、用于临时存储(例如在垃圾收集期间)、用于系统数据等。可挽救部分的使用可由存储器裸片自身上的逻辑启用，由存储器装置的控制器、主机等启用。一旦激活，存储器裸片或控制器便可将先前所识别的可挽救部分作为可用块或块部分添加到逻辑到物理映射表。在一些实例中，如先前所描述，控制器可利用一或多个多个块部分形成虚拟块，如相对于图11到14所描述。在另外其它实例中，所有部分最初标记为不良，且一旦启用特征，系统便可确定可挽救哪些部分且启用所述部分。
如先前所描述，虽然图具有两个部分(叠组)且一个部分为可挽救的，但在其它实例中，存储器裸片可具有多于两个部分(例如，三个叠组)，且多于一个部分可为可挽救的。在另外其它实例中，存储器裸片可具有仅一个叠组，但部分可为叠组的其它部分，例如子块等。
图9、10、12到14中示出的方法可由配置成执行所述方法的专用硬件、通用处理器上的配置成使得通用处理器执行所述方法的软件或专用硬件与软件的组合来实施。在基于软件的实施方案中，指令可存储在计算机可读或机器可读媒体(其可为非暂时性的)上。指令在执行时使得处理器或其它硬件执行用以执行方法的操作。
图15说明上面可执行本文中所论述的技术(例如，方法)中的任何一或多个的实例机器1500的框图。机器1500或机器1500的一或多个组件可实施本文中所描述的存储器装置或存储器装置的组件中的一或多个。举例来说，机器1500或机器1500的一或多个组件可实施存储器装置100。在一些实例中，机器1500可以是主机装置135。在一些实例中，主存储器1504、静态存储器1506和/或大容量存储装置1521可通过例如本文中相对于图1到12所论述的所述装置的存储器来实施。
在替代实施例中，机器1500可操作为独立装置或可连接(例如，网络连接)到其它机器。在网络连接部署中，机器1500可以服务器-客户端网络环境中的存储器装置、主机装置、服务器机器、客户端机器或这两者的容量操作。在实例中，机器1500可充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器1500可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、IoT装置、汽车系统、主机装置或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”还应被视为包含单独或联合执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多种的任何机器集合，例如云计算、软件即服务(SaaS)、其它计算机集群配置。
如本文中所描述，实例可包含逻辑或数个组件、模块或机构(下文中的“模块”)，或可以在所述逻辑或数个组件、模块或机构上操作。模块是能够执行指定的操作的有形实体(例如，硬件)，并且可以某种方式配置或布置。在实例中，电路可以特定方式布置(例如，内部地或相对于例如其它电路的外部实体)为模块。在实例中，一或多个计算机系统(例如，独立式、客户端或服务器计算机系统)的整体或部分或一或多个硬件处理器可以通过固件或软件(例如，指令、应用程序部分或应用程序)配置为操作以执行指定操作的模块。在实例中，软件可以驻存在机器可读媒体上。在实例中，软件在由模块的底层硬件执行时使得硬件执行指定操作。
因此，术语“模块”被理解成涵盖有形实体，即以物理方式构造、特定地配置(例如，硬连线的)或临时地(例如，暂时地)配置(例如，编程)来以特定方式操作或执行本文中所描述的任何操作的部分或全部的实体。考虑到其中模块是临时地配置的实例，模块中的每一个不必在任何一个时刻实体化。举例来说，在模块包括使用软件配置的通用硬件处理器的情况下，通用硬件处理器可以在不同时间配置为相应的不同模块。软件可将硬件处理器相应地配置成例如在一个时刻构成特定模块并且配置成在不同时刻构成不同模块。
机器(例如，计算机系统)1500(例如，主机装置135、存储器装置100等)可包含硬件处理器1502(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合等)、主存储器1504和静态存储器1506，其中的一些或全部可经由互连件(例如，总线)1508彼此通信。机器1500可进一步包含显示单元1510、字母数字输入装置1512(例如键盘)和用户接口(UI)导航装置1514(例如鼠标)。在实例中，显示单元1510、输入装置1512和UI导航装置1514可以是触摸屏显示器。机器1500可另外包含存储装置(例如，大容量存储装置1521)、信号产生装置1518(例如，扬声器)、网络接口装置1520和一或多个传感器1516，例如全球定位系统(GPS)传感器、指南针、加速计或其它传感器。机器1500可包含输出控制器1528，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
存储装置1521可包含机器可读媒体1522，体现本文中所描述的技术或功能中的任何一或多个或由其利用的数据结构或指令1524(例如，软件)的一或多个集合存储于所述机器可读媒体上。指令1524也可在其由机器1500执行期间完全或至少部分地驻存在主存储器1504内、在静态存储器1506内或在硬件处理器1502内。在实例中，硬件处理器1502、主存储器1504、静态存储器1506或存储装置1521中的一个或任何组合可构成机器可读媒体1522。
虽然机器可读媒体1522说明为单个媒体，但术语“机器可读媒体”可包含配置成存储一或多个指令1524的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联高速缓冲存储器和服务器)。
术语“机器可读媒体”可包含能够存储、编码或携载供机器1500执行的指令且使得机器1500执行本公开的技术中的任何一或多个或能够存储、编码或携载由这些指令使用或与这些指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学和磁性媒体。在实例中，集结的机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集结的机器可读媒体为非暂时性传播信号。集结的机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可移动磁盘；磁光盘；以及CD-ROM和DVD-ROM盘。
指令1524(例如，软件、程序、操作系统(OS)等)或其它数据存储在存储装置1521上，可由存储器1504存取以供处理器1502使用。存储器1504(例如，DRAM)通常是快速但易失性的，且因此为与存储装置1521(例如，SSD)不同类型的存储，所述存储装置1521适合于长期存储，包含在处于“断开”状态中时。供用户或机器1500使用的指令1524或数据通常加载在存储器1504中以供处理器1502使用。当存储器1504已满时，可分配来自存储装置1521的虚拟空间以增补存储器1504；然而，因为存储装置1521通常比存储器1504慢且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置时延(相比于存储器1504，例如DRAM)可能极大地降低用户体验。此外，用于虚拟存储器的存储装置1521的使用可极大地减少存储装置1521的可用使用寿命。
相比于虚拟存储器，虚拟存储器压缩(例如，内核特征“ZRAM”)使用存储器的部分作为压缩块存储以避免寻呼到存储装置1521。在压缩块中进行寻呼，直到有必要将这些数据写入到存储装置1521为止。虚拟存储器压缩增大存储器1504的可用大小，同时减少存储装置1521上的耗损。
针对移动电子装置或移动存储而优化的存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的数个并行接口(例如，8位并行接口)，且通常为从主机装置可拆卸及分离的组件。相比之下，eMMCTM装置附接到电路板且被视为主机装置的组件，其读取速度比得上基于串行ATATM(串行高级技术(AT)附件，或SATA)的SSD装置。然而，对移动装置性能的需求继续增加，以便完全启用虚拟或扩增现实装置，利用提高的网络速度等。响应于这一需求，存储装置已从并行通信接口转换到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低压差分信令(LVDS)串行接口与主机装置通信，进一步推进了更高的读取/写入速度。
可进一步利用数个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置1520使用传输媒体在通信网络1526上传输或接收指令1524。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、普通老式电话(POTS)网络，以及无线数据网络(例如，电气和电子工程师协会(IEEE)802.11系列标准，称为IEEE 802.16系列标准，称为/>)、IEEE 802.15.4系列标准、对等(P2P)网络等。在实例中，网络接口装置1520可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络1526。在实例中，网络接口装置1520可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线地通信。术语“传输媒体”应被视为包含能够存储、编码或携带指令以用于由机器1500执行的任何无形媒体，且包含数字或模拟通信信号或用以促进这类软件的通信的其它无形媒体。
以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。图式借助于说明示出可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。这些实例可包含除了所示出或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所示出或所描述的那些元件的实例。此外，本发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文中所示出或所描述的其它实例(或其一或多个方面)示出或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在本文件中，如专利文件中常见，使用术语“一(a或an)”以包含一个或多于一个，这与“至少一个”或“一或多个”的任何其它例子或用途无关。在本文件中，除非另外指示，否则术语“或”用于指代非排他性的或使得“A或B”可包含“A而非B”、“B而非A”以及“A和B”。在所附权利要求书中，术语“包含”和“在其中(in which)”用作相应术语“包括”和“其中(wherein)”的通俗等效术语。此外，在以下权利要求书中，术语“包含”和“包括”为开放式的，即，包含除权利要求书中在此术语之后列出的那些元件之外的元件的系统、装置、物品或过程仍被视为在权利要求书的范围内。此外，在以下权利要求书中，术语“第一”、“第二”和“第三”等仅用作标记，且并不意欲对其对象施加数字要求。
在各种实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储在物理装置上的物理电路或固件。如本文中所使用，“处理器”意指任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)，或任何其它类型的处理器或处理电路，包含处理器或多核心装置群组。
根据本公开且在本文中所描述的各种实施例包含利用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，将采用相对有存储器单元形成在上面的衬底的表面的方向性形容词(即，竖直结构将被视为远离衬底表面而延伸，竖直结构的底端将被视为最接近衬底表面的端部，并且竖直结构的顶端将被视为最远离衬底表面的端部)。
如本文中所使用，方向性形容词，例如水平、竖直、正交、平行、垂直等，可指相对定向，并且除非另外指出，否则并不意欲需要严格遵守具体几何性质。举例来说，如本文中所使用，竖直结构无需精确地垂直于衬底的表面，而是可以替代地大体上垂直于衬底的表面，并且可以与衬底的表面形成锐角(例如，在60度与120度之间等)。
在本文中所描述的一些实施例中，不同掺杂配置可应用于源极侧选择栅极(SGS)、控制栅极(CG)和漏极侧选择栅极(SGD)，其中的每一个在这一实例中可由多晶硅形成或至少包含多晶硅，结果为使得这些层次(例如，多晶硅等)在暴露于蚀刻溶液时可具有不同的蚀刻速率。举例来说，在3D半导体装置中形成单体柱的过程中，SGS和CG可形成凹陷，而SGD可保持较少凹陷或甚至不凹陷。这些掺杂配置可因此通过使用蚀刻溶液(例如，四甲基铵氢氧化物(TMCH))来实现选择性蚀刻到3D半导体装置中的不同层次(例如，SGS、CG和SGD)中。
如本文中所使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。使存储器单元置于预期状态中的操作在本文中称为“编程”，且可包含对存储器单元写入或从存储器单元擦除(例如，存储器单元可编程为擦除状态)。
根据本公开的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如选择、设定、调整、计算、改变、清除、传达、调适、导出、定义、利用、修改、施加等)一定数量的耗损周期或耗损状态(例如，记录耗损周期、当其出现时对存储器装置的操作计数、追踪其发起的存储器装置的操作、评估对应于耗损状态的存储器装置特性等)。
根据本公开的一或多个实施例，存储器存取装置可配置成通过每一存储器操作将耗损周期信息提供到存储器装置。存储器装置控制电路(例如，控制逻辑)可编程以补偿对应于耗损周期信息的存储器装置性能改变。存储器装置可接收耗损周期信息且响应于耗损周期信息而确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称为“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合，或可存在中间元件。相比之下，当一元件被称为“直接在另一元件上”、“直接连接到另一元件”或“与另一元件直接耦合”时，不存在中间元件或层。如果两个元件在图式中示出为被线连接，那么除非另外指示，否则所述两个元件可耦合或直接耦合。
本文中所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有指令的计算机可读媒体或机器可读媒体，所述指令可操作以将电子装置配置成执行如在以上实例中描述的方法。这类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码等。这类代码可包含用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储在一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可移动磁盘、可移动光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置等。
以上描述意欲是说明性而非限制性的。举例来说，上文所描述的实例(或其一或多个方面)可以彼此组合使用。如所属领域的一般技术人员在查阅以上描述后可使用其它实施例。其在遵守以下理解的情况下提交：其将不会用于解释或限制权利要求的范围或含义。同样，在以上详细描述中，可以将各种特征分组在一起以简化本公开。此情况不应解释为期望未要求的所公开特征对任何权利要求来说是必需的。实际上，本发明主题可在于比特定公开的实施例的所有特征要少。因此，特此将以下权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期这些实施例可以各种组合或排列彼此组合。本发明的范围应该通过参考所附权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。
其它注释及实例
实例1为一种用于挽救存储器装置的有缺陷块的部分的方法，所述方法包括：接收用以对存储器单元块的第二部分执行操作的请求，所述存储器单元块的第一部分具有属于第一已识别缺陷类型列表的类型的缺陷且第二部分并不具有属于第二已识别缺陷类型列表的类型的缺陷，所述第二已识别缺陷类型集合包含所述第一已识别缺陷类型集合；基于操作的类型识别用于块的第一部分的偏置电压；对第二部分执行操作，所述执行操作包括通过将偏置电压施加到第一部分的字线来在所述操作期间停用第一部分。
在实例2中，根据实例1所述的标的物包含其中第一部分为块的第一叠组且第二部分为块的第二叠组。
在实例3中，根据实例1至2所述的标的物包含其中缺陷包括两个或更多个字线之间的短路。
在实例4中，根据实例1至3所述的标的物包含其中缺陷包括电阻性字线。
在实例5中，根据实例1至4所述的标的物包含其中操作是以下各项中的一个：将主机数据存储在第二部分中，从第二部分读取主机数据，或擦除第二部分。
在实例6中，根据实例1至5所述的标的物包含其中识别具有第一部分的缺陷包括基于操作期间第一部分的错误率而确定缺陷存在。
在实例7中，根据实例1至6所述的标的物包含其中对第二部分执行操作包括解码请求消息的地址位，所述地址位指定存储器单元块的部分以对其应用操作。
实例8为一种存储器装置，其包括：处理器；存储器，其存储指令，所述指令在执行时使得处理器执行包括以下各项的操作：接收用以对存储器单元块的第二部分执行操作的请求，所述存储器单元块的第一部分具有属于第一已识别缺陷类型列表的类型的缺陷且第二部分并不具有属于第二已识别缺陷类型列表的类型的缺陷，所述第二已识别缺陷类型集合包含所述第一已识别缺陷类型集合；基于操作的类型识别用于块的第一部分的偏置电压；对第二部分执行操作，所述执行操作包括通过将偏置电压施加到第一部分的字线来在所述操作期间停用第一部分。
在实例9中，根据实例8所述的标的物包含其中第一部分为块的第一叠组且第二部分为块的第二叠组。
在实例10中，根据实例8到9所述的标的物包含其中缺陷包括两个或更多个字线之间的短路。
在实例11中，根据实例8到10所述的标的物包含其中缺陷包括电阻性字线。
在实例12中，根据实例8到11所述的标的物包含其中对第二部分执行的操作是以下各项中的一个：将主机数据存储在第二部分中，从第二部分读取主机数据，或擦除第二部分。
在实例13中，根据实例8到12所述的标的物包含其中识别具有第一部分的缺陷的操作包括基于操作期间第一部分的错误率而确定缺陷存在。
在实例14中，根据实例8到13所述的标的物包含其中对第二部分执行操作的操作包括解码请求消息的地址位，所述地址位指定存储器单元块的部分以对其应用操作。
实例15为一种机器可读存储媒体，其存储指令，所述指令在执行时使得机器执行包括以下各项的操作：接收用以对存储器单元块的第二部分执行操作的请求，所述存储器单元块的第一部分具有属于第一已识别缺陷类型列表的类型的缺陷且第二部分并不具有属于第二已识别缺陷类型列表的类型的缺陷，所述第二已识别缺陷类型集合包含所述第一已识别缺陷类型集合；基于操作的类型识别用于块的第一部分的偏置电压；对第二部分执行操作，所述执行操作包括通过将偏置电压施加到第一部分的字线来在所述操作期间停用第一部分。
在实例16中，根据实例15所述的标的物包含其中第一部分为块的第一叠组且第二部分为块的第二叠组。
在实例17中，根据实例15到16所述的标的物包含其中缺陷包括两个或更多个字线之间的短路。
在实例18中，根据实例15到17所述的标的物包含其中缺陷包括电阻性字线。
在实例19中，根据实例15到18所述的标的物包含其中对第二部分执行的操作是以下各项中的一个：将主机数据存储在第二部分中，从第二部分读取主机数据，或擦除第二部分。
在实例20中，根据实例15到19所述的标的物包含其中识别具有第一部分的缺陷的操作包括基于操作期间第一部分的错误率而确定缺陷存在。
在实例21中，根据实例15到20所述的标的物包含其中对第二部分执行操作的操作包括解码请求消息的地址位，所述地址位指定存储器单元块的部分以对其应用操作。
实例22为一种存储器装置，其包括：用于接收用以对存储器单元块的第二部分执行操作的请求的构件，所述存储器单元块的第一部分具有属于第一已识别缺陷类型列表的类型的缺陷且第二部分并不具有属于第二已识别缺陷类型列表的类型的缺陷，所述第二已识别缺陷类型集合包含所述第一已识别缺陷类型集合；用于基于操作的类型识别用于块的第一部分的偏置电压的构件；用于对第二部分执行操作的构件，所述执行操作包括通过将偏置电压施加到第一部分的字线来在所述操作期间停用第一部分。
在实例23中，根据实例22所述的标的物包含其中第一部分为块的第一叠组且第二部分为块的第二叠组。
在实例24中，根据实例22到23所述的标的物包含其中缺陷包括两个或更多个字线之间的短路。
在实例25中，根据实例22到24所述的标的物包含其中缺陷包括电阻性字线。
在实例26中，根据实例22到25所述的标的物包含其中操作是以下各项中的一个：将主机数据存储在第二部分中，从第二部分读取主机数据，或擦除第二部分。
在实例27中，根据实例22到26所述的标的物包含其中用于识别具有第一部分的缺陷的构件包括用于基于操作期间第一部分的错误率而确定缺陷存在的构件。
在实例28中，根据实例22到27所述的标的物包含其中用于对第二部分执行操作的构件包括用于解码请求消息的地址位的构件，所述地址位指定存储器单元块的部分以对其应用操作。
实例29一种用于挽救存储器装置的存储器单元块的部分的方法，所述方法包括：识别所述存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分；识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分；使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块；以及通过将所述数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将数据存储在所述虚拟块中。
在实例30中，根据实例29所述的标的物包含其中形成虚拟块包括在L2P表中产生指示第一部分和第二部分形成虚拟块的表条目。
在实例31中，根据实例29到30所述的标的物包含将第二虚拟块与虚拟块分组且将数据的第三部分存储在第二虚拟块中。
在实例32中，根据实例31所述的标的物包含基于第二虚拟块处于与虚拟块不同的平面上而选择第二虚拟块，且其中存储数据的第三部分与存储数据的第一部分同时进行。
在实例33中，根据实例32所述的标的物包含将第一虚拟块和第二虚拟块与第三虚拟块分组，所述第三虚拟块处于与第一虚拟块和第二虚拟块不同的裸片上。
在实例34中，根据实例29到33所述的标的物包含其中数据为从主机接收到的主机数据。
在实例35中，根据实例29到34所述的标的物包含其中数据为系统数据。
在实例36中，根据实例34到35所述的标的物包含其中系统数据为逻辑到物理转换表的一部分。
实例37为一种存储器装置，其包括：处理器；存储器，其存储指令，所述指令在执行时使得处理器执行包括以下各项的操作：识别所述存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分；识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分；使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块；以及通过将所述数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将数据存储在所述虚拟块中。
在实例38中，根据实例37所述的标的物包含其中形成虚拟块的操作包括在L2P表中产生指示第一部分和第二部分形成虚拟块的表条目。
在实例39中，根据实例37到38所述的标的物包含其中操作进一步包括将第二虚拟块与虚拟块分组且将数据的第三部分存储在第二虚拟块中。
在实例40中，根据实例39所述的标的物包含其中操作进一步包括基于第二虚拟块处于与虚拟块不同的平面上而选择第二虚拟块，且其中存储数据的第三部分的操作与存储数据的第一部分同时进行。
在实例41中，根据实例40所述的标的物包含其中操作进一步包括将第一虚拟块和第二虚拟块与第三虚拟块分组，所述第三虚拟块处于与第一虚拟块和第二虚拟块不同的裸片上。
在实例42中，根据实例37到41所述的标的物包含其中数据为从主机接收到的主机数据。
在实例43中，根据实例37到42所述的标的物包含其中数据为系统数据。
在实例44中，根据实例42到43所述的标的物包含其中系统数据为逻辑到物理转换表的一部分。
实例45为一种机器可读媒体，其存储指令，所述指令在由机器执行时使得所述机器执行包括以下各项的操作：识别所述存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分；识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分；使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块；以及通过将所述数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将数据存储在所述虚拟块中。
在实例46中，根据实例45所述的标的物包含其中形成虚拟块的操作包括在L2P表中产生指示第一部分和第二部分形成虚拟块的表条目。
在实例47中，根据实例45到46所述的标的物包含其中操作进一步包括将第二虚拟块与虚拟块分组且将数据的第三部分存储在第二虚拟块中。
在实例48中，根据实例47所述的标的物包含其中操作进一步包括基于第二虚拟块处于与虚拟块不同的平面上而选择第二虚拟块，且其中存储数据的第三部分的操作与存储数据的第一部分同时进行。
在实例49中，根据实例48所述的标的物包含其中操作进一步包括将第一虚拟块和第二虚拟块与第三虚拟块分组，所述第三虚拟块处于与第一虚拟块和第二虚拟块不同的裸片上。
在实例50中，根据实例45到49所述的标的物包含其中数据为从主机接收到的主机数据。
在实例51中，根据实例45到50所述的标的物包含其中数据为系统数据。
在实例52中，根据实例50到51所述的标的物包含其中系统数据为逻辑到物理转换表的一部分。
实例53为一种存储器装置，其包括：用于识别所述存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分的构件；用于识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分的构件；用于使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块的构件；以及用于通过将所述数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将数据存储在所述虚拟块中的构件。
在实例54中，根据实例53所述的标的物包含其中用于形成虚拟块的构件包括用于在L2P表中产生指示第一部分和第二部分形成虚拟块的构件。
在实例55中，根据实例53到54所述的标的物包含用于将第二虚拟块与虚拟块分组且将数据的第三部分存储在第二虚拟块中的构件。
在实例56中，根据实例55所述的标的物包含用于基于第二虚拟块处于与虚拟块不同的平面上而选择第二虚拟块的构件，以及其中用于存储数据的第三部分与存储数据的第一部分同时进行的构件。
在实例57中，根据实例56所述的标的物包含用于将第一虚拟块和第二虚拟块与第三虚拟块分组的构件，所述第三虚拟块处于与第一虚拟块和第二虚拟块不同的裸片上。
在实例58中，根据实例53到57所述的标的物包含其中数据为从主机接收到的主机数据。
在实例59中，根据实例53到58所述的标的物包含其中数据为系统数据。
在实例60中，根据实例58到59所述的标的物包含其中系统数据为逻辑到物理转换表的一部分。
实例61为包含指令的至少一个机器可读媒体，所述指令在由处理电路执行时使得所述处理电路执行操作以实施实例1至60中的任一个。
实例62为一种设备，其包括用以实施实例1至60中的任一个的构件。
实例63为一种系统，其用以实施实例1至60中的任一个。
实例64为一种方法，其用以实施实例1至60中的任一个。

Claims (20)

1.一种存储器装置，其包括：
处理器；
存储器，其存储指令，所述指令在执行时使得所述处理器执行包括以下各项的操作：
识别所述存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分；
识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分；
使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块；以及
通过将数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将所述数据存储在所述虚拟块中，
其中将所述数据存储在所述虚拟块中包括通过将偏置电压施加到所述第一NAND块的所述第一部分和所述第二NAND块的所述第一部分来将所述数据写入到所述虚拟块。
2.根据权利要求1所述的存储器装置，其中形成所述虚拟块的操作包括在L2P表中产生指示所述第一部分和所述第二部分形成虚拟块的表条目。
3.根据权利要求1所述的存储器装置，其中所述操作进一步包括将第二虚拟块与所述虚拟块分组且将数据的第三部分存储在所述第二虚拟块中。
4.根据权利要求3所述的存储器装置，其中所述操作进一步包括基于所述第二虚拟块处于与所述虚拟块不同的平面上而选择所述第二虚拟块，且其中存储数据的所述第三部分的操作与存储数据的所述第一部分同时进行。
5.根据权利要求4所述的存储器装置，其中所述操作进一步包括将所述虚拟块和所述第二虚拟块与第三虚拟块分组，所述第三虚拟块处于与所述虚拟块和所述第二虚拟块不同的裸片上。
6.根据权利要求1所述的存储器装置，其中所述数据为从主机接收到的主机数据。
7.根据权利要求1所述的存储器装置，其中所述数据为系统数据。
8.根据权利要求7所述的存储器装置，其中所述系统数据为逻辑到物理转换表的一部分。
9.一种用于挽救存储器装置的存储器单元块的部分的方法，所述方法包括：
识别所述存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分；
识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分；
使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块；以及
通过将数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将所述数据存储在所述虚拟块中，
其中将所述数据存储在所述虚拟块中包括通过将偏置电压施加到所述第一NAND块的所述第一部分和所述第二NAND块的所述第一部分来将所述数据写入到所述虚拟块。
10.根据权利要求9所述的方法，其中形成所述虚拟块包括在L2P表中产生指示所述第一部分和所述第二部分形成虚拟块的表条目。
11.根据权利要求9所述的方法，其进一步包括将第二虚拟块与所述虚拟块分组且将数据的第三部分存储在所述第二虚拟块中。
12.根据权利要求11所述的方法，其进一步包括基于所述第二虚拟块处于与所述虚拟块不同的平面上而选择所述第二虚拟块，且其中存储数据的所述第三部分与存储数据的所述第一部分同时进行。
13.根据权利要求12所述的方法，其进一步包括将所述虚拟块和所述第二虚拟块与第三虚拟块分组，所述第三虚拟块处于与所述虚拟块和所述第二虚拟块不同的裸片上。
14.根据权利要求9所述的方法，其中所述数据为从主机接收到的主机数据。
15.根据权利要求9所述的方法，其中所述数据为系统数据。
16.根据权利要求15所述的方法，其中所述系统数据为逻辑到物理转换表的一部分。
17.一种机器可读介质，其存储指令，所述指令在由机器执行时使得所述机器执行包括以下各项的操作：
识别存储器装置中的第一NAND块的具有属于第一部分中的第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第一NAND块的并不具有来自第二已识别缺陷类型列表的缺陷的第二部分；
识别所述存储器装置中的第二NAND块的具有属于第一部分中的所述第一已识别缺陷类型列表中的类型的缺陷的所述第一部分以及所述第二NAND块的并不具有来自所述第二已识别缺陷类型列表的缺陷的第二部分；
使用所述第一NAND块的所述第二部分和所述第二NAND块的所述第二部分形成虚拟块；以及
通过将数据的第一部分存储在所述第一NAND块的所述第二部分中且将所述数据的第二部分存储在所述第二NAND块的所述第二部分中来将所述数据存储在所述虚拟块中，
其中将所述数据存储在所述虚拟块中包括通过将偏置电压施加到所述第一NAND块的所述第一部分和所述第二NAND块的所述第一部分来将所述数据写入到所述虚拟块。
18.根据权利要求17所述的机器可读介质，其中形成所述虚拟块的操作包括在L2P表中产生指示所述第一部分和所述第二部分形成虚拟块的表条目。
19.根据权利要求17所述的机器可读介质，其中所述操作进一步包括将第二虚拟块与所述虚拟块分组且将数据的第三部分存储在所述第二虚拟块中。
20.根据权利要求19所述的机器可读介质，其中所述操作进一步包括基于所述第二虚拟块处于与所述虚拟块不同的平面上而选择所述第二虚拟块，且其中存储数据的所述第三部分的操作与存储数据的所述第一部分同时进行。
CN202110995374.1A 2020-08-27 2021-08-27 使用半良块的存储器装置虚拟块 Active CN114115716B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063071022P 2020-08-27 2020-08-27
US63/071,022 2020-08-27

Publications (2)

Publication Number Publication Date
CN114115716A CN114115716A (zh) 2022-03-01
CN114115716B true CN114115716B (zh) 2024-04-16

Family

ID=80441122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110995374.1A Active CN114115716B (zh) 2020-08-27 2021-08-27 使用半良块的存储器装置虚拟块

Country Status (2)

Country Link
US (2) US11475974B2 (zh)
CN (1) CN114115716B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11475974B2 (en) 2020-08-27 2022-10-18 Micron Technology, Inc. Memory device virtual blocks using half good blocks
US11537484B2 (en) 2020-08-27 2022-12-27 Micron Technology, Inc. Salvaging bad blocks in a memory device
CN115687171B (zh) * 2022-10-26 2023-06-06 深圳三地一芯电子股份有限公司 闪存块绑定方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622306A (zh) * 2012-02-21 2012-08-01 中颖电子股份有限公司 存储装置的坏块管理方法
CN103946805A (zh) * 2011-11-21 2014-07-23 桑迪士克科技股份有限公司 用于动态读取的清除技术
JP2018073312A (ja) * 2016-11-04 2018-05-10 東芝メモリ株式会社 メモリシステムおよび制御方法
CN108028071A (zh) * 2015-09-29 2018-05-11 桑迪士克科技有限责任公司 3-d非易失性存储器中的部分坏的块的操作
CN110491435A (zh) * 2013-06-12 2019-11-22 三星电子株式会社 包括非易失性存储器设备的存储器系统及其动态存取方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671439A (en) * 1995-01-10 1997-09-23 Micron Electronics, Inc. Multi-drive virtual mass storage device and method of operating same
JP3872062B2 (ja) 2004-02-10 2007-01-24 シャープ株式会社 半導体記憶装置
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
DE102007004638A1 (de) 2007-01-30 2008-08-07 Qimonda Ag Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines Datenpfads in einem Halbleiterspeicher
US8456905B2 (en) * 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8885411B2 (en) * 2013-03-15 2014-11-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9070449B2 (en) 2013-04-26 2015-06-30 Sandisk Technologies Inc. Defective block management
US9368197B2 (en) 2014-01-29 2016-06-14 Kabushiki Kaisha Toshiba Memory system
US20160232088A1 (en) * 2014-07-17 2016-08-11 Sandisk Enterprise Ip Llc Garbage Collection in Storage System with Distributed Processors
US9312026B2 (en) 2014-08-22 2016-04-12 Sandisk Technologies Inc. Zoned erase verify in three dimensional nonvolatile memory
US10073627B2 (en) * 2015-01-13 2018-09-11 Sandisk Technologies Llc Addressing, interleave, wear leveling, and initialization schemes for different chip enables and memory arrays of different types
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US11675520B2 (en) * 2017-03-10 2023-06-13 Pure Storage, Inc. Application replication among storage systems synchronously replicating a dataset
US10535411B2 (en) 2017-05-26 2020-01-14 Western Digital Technologies, Inc. System and method for string-based erase verify to create partial good blocks
WO2019095190A1 (en) 2017-11-16 2019-05-23 Qualcomm Incorporated Reduced overhead error detection code design for decoding a codeword
US10325665B2 (en) 2017-12-08 2019-06-18 Intel Corporation Block by deck operations for NAND memory
KR102447152B1 (ko) 2017-12-26 2022-09-26 삼성전자주식회사 비휘발성 메모리 장치, 비휘발성 메모리 장치의 동작 방법 및 저장 장치
GB2589576B (en) 2019-12-02 2021-11-24 Ezycorp Ltd A handheld dispenser for dispensing a powder
US11475974B2 (en) 2020-08-27 2022-10-18 Micron Technology, Inc. Memory device virtual blocks using half good blocks
US11537484B2 (en) 2020-08-27 2022-12-27 Micron Technology, Inc. Salvaging bad blocks in a memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103946805A (zh) * 2011-11-21 2014-07-23 桑迪士克科技股份有限公司 用于动态读取的清除技术
CN102622306A (zh) * 2012-02-21 2012-08-01 中颖电子股份有限公司 存储装置的坏块管理方法
CN110491435A (zh) * 2013-06-12 2019-11-22 三星电子株式会社 包括非易失性存储器设备的存储器系统及其动态存取方法
CN108028071A (zh) * 2015-09-29 2018-05-11 桑迪士克科技有限责任公司 3-d非易失性存储器中的部分坏的块的操作
JP2018073312A (ja) * 2016-11-04 2018-05-10 東芝メモリ株式会社 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
US11776655B2 (en) 2023-10-03
US20230033870A1 (en) 2023-02-02
CN114115716A (zh) 2022-03-01
US20220199189A1 (en) 2022-06-23
US11475974B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
US10529434B2 (en) Detecting power loss in NAND memory devices
US11735269B2 (en) Secure erase for data corruption
CN112400206B (zh) 温度敏感性nand编程
US10685731B2 (en) Erase page check
CN112424865B (zh) Nand温度感知操作
JP7167164B2 (ja) 訂正不可能なｅｃｃ
US11688473B2 (en) SLC page read
CN114115716B (zh) 使用半良块的存储器装置虚拟块
US11537484B2 (en) Salvaging bad blocks in a memory device
US11163692B2 (en) Memory constrained translation table management
CN111381778B (zh) 从异步功率损耗中恢复存储器
CN112214422A (zh) 静态slc高速缓存的动态大小
US20190066791A1 (en) Log data storage for flash memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant