CN111226280B - 改进数据完整性的nand单元编码 - Google Patents
改进数据完整性的nand单元编码 Download PDFInfo
- Publication number
- CN111226280B CN111226280B CN201880066934.1A CN201880066934A CN111226280B CN 111226280 B CN111226280 B CN 111226280B CN 201880066934 A CN201880066934 A CN 201880066934A CN 111226280 B CN111226280 B CN 111226280B
- Authority
- CN
- China
- Prior art keywords
- encoding
- nand
- nand cell
- memory
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009826 distribution Methods 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 39
- 230000004044 response Effects 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 claims description 16
- 238000012423 maintenance Methods 0.000 claims description 12
- 238000010926 purge Methods 0.000 claims description 7
- 238000004378 air conditioning Methods 0.000 claims 7
- 230000015654 memory Effects 0.000 description 252
- 238000003860 storage Methods 0.000 description 33
- 239000004065 semiconductor Substances 0.000 description 20
- 239000000758 substrate Substances 0.000 description 15
- 238000004891 communication Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 12
- 238000003491 array Methods 0.000 description 8
- 238000007667 floating Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000005291 magnetic effect Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- POSWICCRDBKBMH-UHFFFAOYSA-N dihydroisophorone Natural products CC1CC(=O)CC(C)(C)C1 POSWICCRDBKBMH-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本文中揭示用于改进数据完整性的NAND单元编码的装置及技术。获得高温指示符且接收写入操作。接着，响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作。所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，其中每一电压分布对应于离散编码状态集合。
Description
优先权申请案
本申请案要求2017年8月31日申请的序列号为15/692,508的美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。
易失性存储器需要电力来维持其数据，且其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。
非易失性存储器可在未被供电时保存所存储数据，且其包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM))或3D XPointTM存储器等。
利用快闪存储器作为广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性及低功率消耗的一或多个群组的单晶体管浮动栅极或电荷俘获存储器单元。
两种常见类型的快闪存储器阵列架构包含NAND架构及NOR架构，它们是以布置每一架构的基本存储器单元配置的逻辑形式命名的。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极在源极线与位线之间串联耦合在一起(源极到漏极)。
通过解码器存取NOR及NAND架构半导体存储器阵列两者，解码器通过选择耦合到其栅极的字线而激活特定存储器单元。在NOR架构半导体存储器阵列中，所选择的存储器单元一旦经激活就将其数据值放置在位线上，从而引起不同电流流动，此取决于特定单元编程的状态。在NAND架构半导体存储器阵列中，将高偏压电压施加到漏极侧选择栅极(SGD)线。以指定通过电压(例如，Vpass)驱动耦合到每一群组的未经选择的存储器单元的栅极的字线，以将每一群组的未经选择的存储器单元操作为传递晶体管(例如，以不受其存储数据值限制的方式传递电流)。接着，电流通过每一串联耦合的群组从源极线流动到位线，其仅受每一群组的所选择的存储器单元限制，从而将所选择的存储器单元的当前编码数据值放置在位线上。
NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别或共同编程到一个或若干编程状态。例如，单级单元(SLC)可表示两个编程状态(例如，1或0)中的一者，其表示一个数据位。
然而，快闪存储器单元还可表示两个以上编程状态中的一者，此允许在不增加存储器单元的数目的情况下制造较高密度存储器，这是因为每一单元可表示一个以上二进制数字(例如，一个以上位)。此类单元可被称为多状态存储器单元、多数字单元或多级单元(MLC)。在某些实例中，MLC可指每单元可存储两个数据位(例如，四个编程状态中的一者)的存储器单元，三级单元(TLC)可指每单元可存储三个数据位(例如，八个编程状态中的一者)的存储器单元，且四级单元(QLC)可每单元存储四个数据位。MLC在本文中在其更广泛上下文中使用而可指每单元可存储一个以上数据位(即，可表示两个以上编程状态)的任何存储器单元。
传统存储器阵列是布置在半导体衬底的表面上的二维(2D)结构。为增加给定面积的存储器容量且降低成本，已减小个别存储器单元的大小。然而，个别存储器单元的大小缩减及因此2D存储器阵列的存储器密度存在技术限制。作为响应，正在发展三维(3D)存储器结构(例如3D NAND架构半导体存储器装置)以进一步增加存储器密度且降低存储器成本。
此类3D NAND装置往往包含串联耦合(例如，漏极到源极)到靠近源极的一或多个源极侧选择栅极(SGS)与靠近位线的一或多个漏极侧选择栅极(SGD)之间的存储单元的串。在实例中，SGS或SGD可包含一或多个场效晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，串将垂直延伸通过含有相应字线的多个垂直间隔的阶层。半导体结构(例如，多晶硅结构)可在一串存储单元附近延伸以形成用于串的存储单元的通道。在垂直串的实例中，多晶硅结构可呈垂直延伸支柱的形式。在一些实例中，串可“折叠”且因此相对于U形支柱布置。在其它实例中，多个垂直结构可彼此堆叠以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储容量(storagevolume)，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。可尤其使用SSD作为计算机的主存储装置，其在例如性能、大小、重量、坚固性、操作温度范围及功率消耗方面优于具有移动零件的传统硬驱动器。例如，SSD可具有减少的寻道时间、延时或与磁盘驱动器相关联的其它延迟(例如，机电延迟等)。SSD使用例如快闪存储器单元的非易失性存储器单元来免除内部电池供应需求，因此允许驱动器更通用且更紧凑。
SSD可包含若干存储器装置(包含若干裸片或逻辑单元(例如，逻辑单元号或LUN))，且其可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其上包含若干存储器阵列及外围电路。快闪存储器阵列可包含组织成若干物理页面的存储器单元的若干块。在许多实例中，SSD还将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可从主机接收与存储器操作(例如用以在存储器装置与主机之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据及地址数据等)的读取或写入操作，或用以从存储器装置擦除数据的擦除操作)相关联的命令。
附图说明
在不一定按比例绘制的图式中，相似元件符号可描述不同视图中的类似组件。具有不同字母下标的相似元件符号可表示类似组件的不同例子。图式大体上通过实例而非限制方式说明本文件中论述的各种实施例。
图1说明包含存储器装置的环境的实例。
图2到3说明3D NAND架构半导体存储器阵列的实例的示意图。
图4说明存储器模块的实例框图。
图5说明用于对多级NAND的单元进行编码的方法的实例的流程图。
图6说明用于多级NAND的三级编码的电压分布。
图7说明用于多级NAND的经修改三级编码的电压分布。
图8说明用于改进数据完整性的NAND单元编码的方法的流程图。
图9是说明可在其上实施一或多个实施例的机器的实例的框图。
具体实施方式
快闪装置通过将不同电荷存储在装置(例如，浮动栅极)上而操作。所存储电荷干扰控制栅极以指示存储在单元中的值。例如，在单级单元中，控制栅极的读取电压被校准为在“1”位的电荷与“0”位的电荷之间；因此读取电压足够强以克服“1”电荷且不够强而无法克服“0”位电荷。对于两个位或三个位的多级单元(MLC)，浮动栅极电荷可具有许多状态(例如，分别四个及八个)以在每一状态下表示两个或三个位。
来自单元的电荷积累及耗散随温度改变。归因于不同写入及读取温度(例如，在40℃下写入及在109℃下读取，且反之亦然)的较高读取错误与NAND单元电压与读取电压之间的不等Vt分布偏移(例如，其可由装置在内部补偿)有关。此被称作交叉温度，其中单元上的电荷归因于温度而与读取边界交叉。在一些情况中，归因于页面中的每一单元的非均匀交叉温度响应，交叉温度情形可能导致电压分布变宽。
高温情形可出现在例如工业机械中的一些环境中。其也可出现在装置的生命周期中的特定时间。例如，装置可运用数据(例如，固件、开机代码等)来制造且运送到集成制造商。接着，装置封装可附接到完成组件且经受焊料回流以确保封装的电连接。此焊料回流(例如，3xIR回流)可使单元经受高温且诱发错误。
为解决这些问题，提出经修改编码用于增加电压读取窗预算(budget)同时还维持装置的可接受容量。三级单元(TLC)边限(margin)一般过窄而无法支持跨极端温度范围(例如，-40℃到109℃)的交叉温度保持要求。即使采取显著tPROG影响以提供较大边限，传统TLC仍将可能在此极端温度要求下失效。转变为SLC可提供边限以解决大温度摆动，但往往牺牲客户所期望的过多存储容量。因此，当驱动器在标称温度范围外操作时，使用八级电压分布将用户数据写入于四级分布中将有助于满足交叉温度保持要求，同时提供比SLC编码增加的容量。因此，将4个状态编程于八状态窗分布中以增加极端温度编程的读取窗预算(RWB)边限。此技术不影响编程时间，而是代替对于每一单元存储三个位，对于每一单元存储两个位，从而允许装置在高温情形中发生损坏的情况下保持数据高达其TLC容量的66％。下文提供额外细节及实例。
电子装置(例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用中的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等)及因特网连接的电器或装置(例如，物联网(IoT)装置等))具有尤其取决于电子装置的类型、使用环境、性能预期等的变化的存储需求。
电子装置可分解成数个主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双倍数据速率同步DRAM(DDR SDRAM)等)；及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储器卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏幕、键盘、一或多个按钮等)、图形处理单元(GPU)、功率管理电路、基带处理器或一或多个收发器电路等。
图1说明包含经配置以经由通信接口通信的主机装置105及存储器装置110的环境100的实例。主机装置105或存储器装置110可包含于多种产品150(例如物联网(IoT)装置(例如，冰箱或其它电器、传感器、电动机或致动器、移动通信装置、汽车、无人机等))中以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115及包含例如若干个别存储器裸片(例如，三维(3D)NAND裸片堆叠)的存储器阵列120。在3D架构半导体存储器技术中，堆叠垂直结构而增加阶层、物理页面的数目及因此增加存储器装置(例如，存储装置)的密度。在实例中，存储器装置110可为主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可为与主机装置105的一或多个其它组件堆叠或以其它方式包含在一起的集成电路(例如，芯片上系统(SOC)等)的一部分。
可使用一或多个通信接口在存储器装置110与主机装置105的一或多个其它组件之间传送数据，所述一或多个通信接口例如串行高级技术附接(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储装置(UFS)接口、eMMCTM接口或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储器卡读取器或存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有关于图9的机器900论述的组件的某一部分或全部组件的机器。
存储器控制器115可从主机105接收指令，且其可与存储器阵列通信以例如将数据传送到(例如，写入或擦除)存储器阵列的存储器单元、平面、子块、块或页面中的一或多者或从所述一或多者传送(例如，读取)数据。存储器控制器115可尤其包含电路或固件，包含一或多个组件或集成电路。例如，存储器控制器115可包含经配置以控制跨存储器阵列120的存取且提供主机105与存储器装置110之间的转译层的一或多个存储器控制单元、电路或组件。存储器控制器115可包含用以将数据传送到存储器阵列120或从存储器阵列120传送数据的一或多个输入/输出(I/O)电路、线或接口。存储器控制器115可包含存储器管理器125及阵列控制器135。
存储器管理器125可尤其包含电路或固件，例如与各种存储器管理功能相关联的若干组件或集成电路。为本描述的目的，将在NAND存储器的上下文中描述实例存储器操作及管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似存储器操作或管理功能。此类NAND管理功能包含耗损均衡(例如，垃圾数据收集或回收)、错误检测或校正、块报废或一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收的命令)剖析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以完成各种存储器管理功能)。
存储器管理器125可包含经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储器单元相关联的各种信息)的一组管理表130。例如，管理表130可包含关于耦合到存储器控制器115的存储器单元的一或多个块的块年限、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果错误计数中的一或多者的所检测错误的数目超过阈值，那么位错误可被称为无法校正的位错误。管理表130尤其可维持可校正或无法校正位错误的计数。
阵列控制器135可尤其包含经配置以控制与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元、从所述一或多个存储器单元读取数据或擦除所述一或多个存储器单元相关联的存储器操作的电路或组件。存储器操作可基于例如从主机105接收或通过存储器管理器125(例如，结合耗损均衡、错误检测或校正等)在内部产生的主机命令。
阵列控制器135可包含错误校正码(ECC)组件140，其可尤其包含ECC引擎或经配置以检测或校正与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元或从所述一或多个存储器单元读取数据相关联的错误的其它电路。存储器控制器115可经配置以主动检测并修复与数据的各种操作或存储相关联的错误发生(例如，位错误、操作错误等)，同时维持在主机105与存储器装置110之间传送的数据的完整性，或维持所存储数据的完整性(例如，使用冗余RAID存储等)，且可移除(例如，报废)失效存储器资源(例如，存储器单元、存储器阵列、页面、块等)以防止未来错误。
存储器阵列120可包含布置于例如若干装置、平面、子块、块或页面中的数个存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页面18,592个字节(B)的数据(16,384+2208个字节)、每块1536个页面、每平面548个块及每装置4个或更多个平面。作为另一实例，32GB MLC存储器装置(其每单元存储两个数据位(即，4个可编程状态))可包含每页面18,592个字节(B)的数据(16,384+2208个字节)、每块1024个页面、每平面548个块及每装置4个平面，但具有对应TLC存储器装置的一半的所需写入时间及两倍的编程/擦除(P/E)周期。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其一部分可选择性地在SLC模式中或在所要MLC模式(例如TLC、QLC等)中操作。
在操作中，数据通常按页面写入到NAND存储器装置110或从其读取且按块擦除。然而，可视需要对较大或较小存储器单元群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常被称为页面，而主机的数据传送大小通常被称为区段。
尽管数据页面可包含若干字节的用户数据(例如，包含若干数据区段的数据有效负载)及其对应元数据，但页面的大小往往仅指用以存储用户数据的字节的数目。作为实例，具有4KB的页面大小的数据页面可包含4KB的用户数据(例如，8个区段，假定区段大小为512B)以及对应于用户数据的若干字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同页面大小，或可需要与其相关联的不同数量的元数据。例如，不同存储器装置类型可具有不同位错误率，此可导致确保数据页面的完整性所必需的不同数量的元数据(例如，与具有较低位错误率的存储器装置相比，具有较高位错误率的存储器装置可需要更多字节的错误校正码数据)。作为实例，与对应单级单元(SLC)NAND快闪装置相比，多级单元(MLC)NAND快闪装置可具有较高位错误率。因而，与对应SLC装置相比，MLC装置可需要更多元数据字节用于错误数据。
为处理高温情形，存储器控制器115进一步经布置以获得(例如，检索或接收)高温指示符且经布置以接收写入操作。存储器控制器115经布置以响应于高温指示符而使用经修改编码对NAND单元执行写入操作。如本文中使用，编码指单元的可观察状态与位表示之间的映射。因此，在SLC单元中，编码对于低于读取电压的电荷为“1”且对于高于读取电压的电荷为“0”。在实例中，经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度。此处，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界。每一电压分布对应于离散编码状态集合。图6说明具有电压位置及对应位表示的此TLC编码。
在实例中，经修改编码包含将电压分布位置从未修改编码中的第一位置改变到经修改编码中的第二位置。在此实例中，给定编码位置的实际目标电压从其在未修改编码上的位置向上或向下修改(例如，修整)。这些修整可进一步增加读取边限。在实例中，第二位置在经定义电压范围内。在实例中，设置由未修改编码的离散状态集合中对应于所述电压分布位置的状态的读取电压定义的电压范围。这些实例约束电压位置偏移，使得未修改编码读取仍正确地作用于经修改编码数据。因此，读取电压不必改变以读取经修改编码数据。在实例中，第二位置增加电压分布的读取边限。
在实例中，未修改编码具有八个离散状态(例如，TLC)。在实例中，经修改编码具有四个离散状态(例如，从未修改编码减少四个电压位置)。在实例中，四个离散状态对应于来自八个离散状态的状态三、状态四及状态七，状态按电压从低到高排序。在实例中，状态三的电压分布位置向下移动。在实例中，七的电压分布位置向下移动。在实例中，状态四的电压分布位置向上移动。这些实例说明其中最大化读取边限而未修改TLC读取电压的经修改TLC编码。
在实例中，未修改编码具有四个离散状态。在实例中，经修改编码具有两个离散状态。此编码具有SLC容量，且进一步增加读取边限。
在实例中，分两遍执行写入操作。在实例中，第一遍根据未修改编码的参数操作且第二遍操作以进行经修改编码。在实例中，第一遍写入下部页面。因此，TLC编码的下部页面以与未修改TLC编码相同的方式写入。然而，第二遍通过限制可用于编程的中间电压状态的数目而完成经修改编码。
如上文提及，经修改编码在读取电压方面不影响数据的读取。因此，控制器115经布置以使用未修改编码对单元执行读取操作。在实例中，可在读取期间忽略XP页面。
存储器控制器115还可经布置以获得高温指示符的清除且对单元执行维护以释放NAND单元用于另一写入操作。随后，可接收第二写入操作且可响应于高温指示符的清除而使用未修改编码对单元执行第二写入操作。因此，一旦高温状况已过，单元就可与未修改编码一起使用，因此提高利用率。
图2说明3D NAND架构半导体存储器阵列200的实例示意图，其包含组织成块(例如，块A 201A、块B 201B等)及子块(例如，子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)的若干串存储器单元(例如，第一到第三A0存储器串205A0到207A0、第一到第三An存储器串205An到207An、第一到第三B0存储器串205B0到207B0、第一到第三Bn存储器串205Bn到207Bn等)。存储器阵列200表示通常在存储器装置的块、装置或其它单元中找到的较多数目个类似结构的一部分。
每一存储器单元串包含在Z方向上(源极到漏极)堆叠在源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一到第三A0 SGS 231A0到233A0、第一到第三An SGS 231An到233An、第一到第三B0 SGS 231B0到233B0、第一到第三Bn SGS 231Bn到233Bn等)与漏极侧选择栅极(SGD)(例如，第一到第三A0 SGD 226A0到228A0、第一到第三An SGD 226An到228An、第一到第三B0 SGD 226B0到228B0、第一到第三Bn SGD 226Bn到228Bn等)之间的电荷存储晶体管(例如，浮动栅极晶体管、电荷俘获结构等)的若干阶层。3D存储器阵列中的每一存储器单元串可沿X方向布置为数据线(例如，位线(BL)BL0到BL2 220到222)，且沿Y方向布置为物理页面。
在物理页面内，每一阶层表示一行存储器单元，且每一存储器单元串表示一列。子块可包含一或多个物理页面。块可包含若干子块(或物理页面)(例如，128个、256个、384个等)。尽管在本文中说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页面，每一物理页面具有三个存储器单元串，且每一串具有8个阶层的存储器单元，但在其它实例中，存储器阵列200可包含更多或更少个块、子块、物理页面、存储器单元串、存储器单元或阶层。例如，每一存储器单元串可视需要包含更多或更少个阶层(例如，16个、32个、64个、128个等)以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的半导体材料的一或多个额外阶层。作为实例，48GB TLC NAND存储器装置可包含每页面18,592个字节(B)的数据(16,384+2208个字节)、每块1536个页面、每平面548个块及每装置4个或更多个平面。
存储器阵列200中的每一存储器单元包含耦合到(例如，电性地或以其它方式可操作地连接到)存取线(例如，字线(WL)WL00到WL70 210A到217A、WL01到WL71210B到217B等)的控制栅极(CG)，所述存取线视需要共同耦合跨特定阶层或阶层的一部分的控制栅极(CG)。可使用相应存取线来存取或控制3D存储器阵列中的特定阶层及因此存取或控制串中的特定存储器单元。可使用各种选择线来存取选择栅极群组。例如，可使用A0 SGD线SGDA0 225A0来存取第一到第三A0 SGD 226A0到228A0，可使用An SGD线SGDAn 225An来存取第一到第三AnSGD 226An到228An，可使用B0 SGD线SGDB0 225B0来存取第一到第三B0 SGD 226B0到228B0，且可使用Bn SGD线SGDBn 225Bn来存取第一到第三Bn SGD 226Bn到228Bn。可使用栅极选择线SGS0 230A来存取第一到第三A0 SGS 231A0到233A0及第一到第三An SGS 231An到233An，且可使用栅极选择线SGS1 230B来存取第一到第三B0 SGS 231B0到233B0及第一到第三Bn SGS231Bn到233Bn。
在实例中，存储器阵列200可包含经配置以耦合阵列的相应阶层的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)的若干层级的半导体材料(例如，多晶硅等)。可使用位线(BL)及选择栅极等的组合来存取、选择或控制阵列中的特定串存储器单元，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个阶层处的特定存储器单元。
图3说明NAND架构半导体存储器阵列300的一部分的实例示意图，其包含布置成串(例如，第一到第三串305到307)及阶层(例如，说明为相应字线(WL)WL0到WL7 310到317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列的多个存储器单元302及感测放大器或装置360。例如，存储器阵列300可说明例如图2中说明的3D NAND架构半导体存储器装置的存储器单元的一个物理页面的一部分的实例示意图。
每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一到第三SGS 331到333)耦合到源极线(SRC)335，且使用相应漏极侧选择栅极(SGD)(例如，第一到第三SGD 326到328)耦合到相应数据线(例如，第一到第三位线(BL)BL0到BL2 320到322)。尽管在图3的实例中说明为具有8个阶层(例如，使用字线(WL)WL0到WL7 310到317)及三个数据线(BL0到BL2 320到322)，但其它实例可视需要包含具有更多或更少个阶层或数据线的存储器单元串。
在例如实例存储器阵列300的NAND架构半导体存储器阵列中，可通过感测与含有所选择的存储器单元302的特定数据线相关联的电流或电压改变而存取所述所选择的存储器单元的状态。可使用一或多个驱动器来存取(例如，通过控制电路、一或多个处理器、数字逻辑等)存储器阵列300。在实例中，一或多个驱动器可通过将特定电势驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极(此取决于期望对特定存储器单元或存储器单元组执行的操作的类型)而激活所述特定存储器单元或存储器单元组。
为将数据编程或写入到存储器单元，编程电压(Vpgm)(例如，一或多个编程脉冲等)可施加到所选择的字线(例如，WL4)且因此施加到耦合到所选择的字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一到第三控制栅极(CG)341到343)。编程脉冲可例如在15V或15V附近开始，且在某些实例中可在每一编程脉冲施加期间增大量值。在编程电压施加到所选择的字线时，电势(例如接地电势(例如，Vss))可施加到目标用于编程的存储器单元的数据线(例如，位线)及衬底(及因此源极与漏极之间的通道)，从而导致从通道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或Fowler-Nordheim(FN)穿隧等)。
相比之下，通过电压(Vpass)可施加到具有目标非用于编程的存储器单元的一或多个字线，或抑制电压(例如，Vcc)可施加到具有目标非用于编程的存储器单元的数据线(例如，位线)，以例如抑制电荷从通道转移到此类非目标存储器单元的浮动栅极。通过电压可为可变的，此例如取决于经施加通过电压与目标用于编程的字线的近接性。抑制电压可包含相对于接地电势(例如，Vss)的供应电压(Vcc)，例如来自外部源或供应器(例如，电池、AC到DC转换器等)的电压。
作为实例，如果编程电压(例如，15V或更大)施加到特定字线(例如WL4)，那么10V的通过电压可施加到一或多个其它字线(例如WL3、WL5等)以抑制非目标存储器单元的编程，或保存存储在目标非用于编程的此类存储器单元上的值。随着经施加编程电压与非目标存储器单元之间的距离增加，避免对非目标存储器单元进行编程所需的通过电压可降低。例如，在15V的编程电压施加到WL4时，10V的通过电压可施加到WL3及WL5，8V的通过电压可施加到WL2及WL6，7V的通过电压可施加到WL1及WL7等。在其它实例中，通过电压或字线的数目等可更高或更低、或更多或更少。
耦合到数据线(例如，第一、第二或第三位线(BL0到BL2)320到322)中的一或多者的感测放大器360可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。
在施加一或多个编程脉冲(例如，Vpgm)之间，可执行验证操作以确定所选择的存储器单元是否已达到其预期编程状态。如果所选择的存储器单元已达到其预期编程状态，那么可抑制其进一步编程。如果所选择的存储器单元尚未达到其预期编程状态，那么可施加额外编程脉冲。如果所选择的存储器单元在特定数目个编程脉冲(例如，最大数目)之后尚未达到其预期编程状态，那么可将所选择的存储器单元或与此所选择的存储器单元相关联的串、块或页面标记为有缺陷。
为擦除存储器单元或存储器单元群组(例如，通常按块或子块执行擦除)，擦除电压(Vers)(例如，通常为Vpgm)可施加到目标用于擦除的存储器单元的衬底(及因此源极与漏极之间的通道)(例如，使用一或多个位线、选择栅极等)，同时目标存储器单元的字线保持在例如接地电势(例如，Vss)的电势，从而导致从目标存储器单元的浮动栅极到通道的电荷转移(例如，直接注入或Fowler-Nordheim(FN)穿隧等)。
图4说明存储器装置400的实例框图，其包含具有多个存储器单元404的存储器阵列402及提供与存储器阵列402的通信或对存储器阵列402执行一或多个存储器操作的一或多个电路或组件。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页面缓冲器422、选择器424、输入/输出(I/O)电路426及存储器控制单元430。
存储器阵列402的存储器单元404可布置成块，例如第一及第二块402A、402B。每一块可包含子块。例如，第一块402A可包含第一及第二子块402A0、402An，且第二块402B可包含第一及第二子块402B0、402Bn。每一子块可包含若干物理页面，每一页面包含若干存储器单元404。尽管在本文中说明为具有两个块，每一块具有两个子块，且每一子块具有若干存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少个块、子块、存储器单元等。在其它实例中，存储器单元404可布置成若干行、列、页面、子块、块等，且使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等进行存取。
存储器控制单元430可根据在控制线432上接收的一或多个信号或指令(包含例如指示所要操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号)或在一或多个地址线416上接收的地址信号(A0到AX)来控制存储器装置400的存储器操作。存储器装置400外部的一或多个装置可控制控制线432上的控制信号或地址线416上的地址信号的值。存储器装置400外部的装置的实例可包含(但不限于)主机、存储器控制器、处理器或图4中未说明的一或多个电路或组件。
存储器装置400可使用存取线406及第一数据线410来将数据传送到(例如，写入或擦除)存储器单元404中的一或多者或从存储器单元404中的一或多者传送(例如，读取)数据。行解码器412及列解码器414可从地址线416接收地址信号(A0到AX)且对其进行解码，可确定待存取哪些存储器单元404，且可将信号提供到存取线406(例如，多个字线(WL0到WLm)中的一或多者)或第一数据线410(例如，多个位线(BL0到BLn)中的一或多者)中的一或多者，例如上文描述。
存储器装置400可包含感测电路，例如感测放大器420，其经配置以使用第一数据线410确定(例如，读取)存储器单元404上的数据的值，或确定待写入到存储器单元404的数据的值。例如，在所选择的串的存储器单元404中，感测放大器420中的一或多者可响应于在存储器阵列402中流动通过所选择的串而到数据线410的读取电流而读取所选择的存储器单元404中的逻辑电平。
存储器装置400外部的一或多个装置可使用I/O线(DQ0到DQN)408、地址线416(A0到AX)或控制线432与存储器装置400通信。输入/输出(I/O)电路426可根据例如控制线432及地址线416而使用I/O线408将数据的值传送进入或离开存储器装置400，例如进入或离开页面缓冲器422或存储器阵列402。页面缓冲器422可在将数据编程到存储器阵列402的相关部分中之前存储从存储器装置400外部的一或多个装置接收的数据，或可在将数据传输到存储器装置400外部的一或多个装置之前存储从存储器阵列402读取的数据。
列解码器414可接收地址信号(A0到AX)且将其解码成一或多个列选择信号(CSEL1到CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1到CSELn)且在页面缓冲器422中选择表示待从存储器单元404读取或编程到存储器单元404中的数据的值的数据。可使用第二数据线418在页面缓冲器422与I/O电路426之间传送所选择的数据。
存储器控制单元430可从外部源或供应器(例如，内部或外部电池、AC到DC转换器等)接收正及负供应信号，例如供应电压(Vcc)434及负供应(Vss)436(例如，接地电势)。在某些实例中，存储器控制单元430可包含用以在内部提供正或负供应信号的调节器428。
图5说明用于对多级NAND的单元进行编码的方法500的实例的流程图。通过例如上文关于图1到4及下文关于图9描述的硬件(例如，处理电路)执行方法500的操作。当正在写入单元时，以传统方式写入第一遍(例如，下部页面或LP)。之后，如果不存在高温情形(决策505)，那么第二遍编程照常进行(操作510)。然而，如果存在高温情形(决策505)，那么进行经修改编码。首先，检索修整设置(操作515)。这些修整设置定义给定编码位置的传统电压与经修改编码之间的差异。接着，根据经修改编码编组(操作520)且写入(操作525)用户数据。接着，可复位修整(操作530)且标记块以进行维护(535)。因此，第一遍编程使用默认修整照常对LP进行编程。第二遍编程可向下调整PV3、向上调整PV4且向下调整PV7以为交叉温度情形提供更多边限。主机数据可加载到UP页面上，且最后页面(XP)接收“1”。编程时间及读取时间类似于TLC。如上文提及，不管是8状态编码还是4状态编码，读取都涉及正常TLC读取。然而，关于数据读取，有效数据限制为LP及UP页面(XP具有虚设数据)。
图6说明用于多级NAND的三级编码的电压分布。分布说明对应于八个编码状态的八个电压值。从顶部到底部且通过指示如何在编程的每一阶段添加电压以实现后续状态的箭头标记以多个编程遍次对数据进行编码的顺序。通过底部线上的阴影协调箭头指示页面的读取电压。图6表示未修改TLC编码。
图7说明用于多级NAND的经修改三级编码的电压分布。图7中说明的编码表示图6中说明的TLC编码的经修改编码。此处，底部线上的PV箭头指示TLC状态的电压。应注意，位置PV011、PV001、PV000及PV010在经修改编码中不具有电压；消除这些位置。应注意，位置PV101不同于L3的中心。此处，已向上调整PV101上的修整。如上文提及，XP页面具有相同数据“1”。因此，有效位保存在LP及UP页面中。
图8说明用于改进数据完整性的NAND单元编码的方法800的流程图。通过例如上文关于图1到4及下文关于图9描述的硬件(例如，处理电路)执行方法800的操作。
在操作805，获得高温指示符。
在操作810，接收写入操作。
在操作815，响应于高温指示符而使用经修改编码对NAND单元执行写入操作。在实例中，经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度。此处，电压分布的位置定义为电压范围的集中趋势，所述电压范围由集中趋势的宽度的一半内的值所定界。每一电压分布对应于离散编码状态集合。
在实例中，经修改编码包含将电压分布位置从未修改编码中的第一位置改变到经修改编码中的第二位置。在实例中，第二位置在经定义电压范围内。在实例中，设置由未修改编码的离散状态集合中对应于电压分布位置的状态的读取电压定义的电压范围。在实例中，第二位置增加电压分布的读取边限。
在实例中，未修改编码具有八个离散状态。在实例中，经修改编码具有四个离散状态。在实例中，四个离散状态对应于来自八个离散状态的状态三、状态四及状态七，状态按电压从低到高排序。在实例中，状态三的电压分布位置向下移动。在实例中，七的电压分布位置向下移动。在实例中，状态四的电压分布位置向上移动。
在实例中，未修改编码具有四个离散状态。在实例中，经修改编码具有两个离散状态。
在实例中，分两遍执行写入操作。在实例中，第一遍根据未修改编码的参数操作且第二遍操作以进行经修改编码。在实例中，第一遍写入下部页面。
在实例中，方法800可扩展到使用未修改编码对NAND单元执行读取操作。
在实例中，方法800可扩展到获得高温指示符的清除且对NAND单元执行维护以释放NAND单元用于另一写入操作。随后，可接收第二写入操作且可响应于高温指示符的清除而使用未修改编码对NAND单元执行第二写入操作。
图9说明实例机器900的框图，可在实例机器900上执行本文中论述的技术(例如，方法论)中的任一或多者。在替代实施例中，机器900可操作为独立装置或可连接(例如，网络化)到其它机器。在网络化部署中，机器900可在服务器-客户端网络环境中以服务器机器、客户端机器或所述两者的能力操作。在实例中，机器900可充当对等(P2P)(或其它分布式)网络环境中的同级机器。机器900可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统或能够执行指定由所述机器采取的动作的指令(循序或以其它方式)的任何机器。此外，虽然仅说明单个机器，但术语“机器”还应被视为包含个别或联合执行指令集(或多个指令集)以执行本文中论述的方法论中的任一或多者的任何机器集合，例如云端计算、软件即服务(SaaS)、其它计算机集群配置。
如本文中描述的实例可包含逻辑、组件、装置、封装或机构或可由其操作。电路是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路集合(例如，组)。电路成员关系可随时间及基本硬件可变性而随机应变。电路包含可在操作时单独或组合执行特定任务的部件。在实例中，电路的硬件可不变地设计以实行特定操作(例如，硬接线)。在实例中，电路的硬件可包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，其包含经物理修改(例如，磁性地、电性地、不变集中粒子的可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件组成的基本电性质例如从绝缘体变成导体，或反之亦然。指令使参与硬件(例如，执行单元或加载机构)能够经由可变连接在硬件中建立电路的部件，以在操作时实行特定任务的部分。因此，计算机可读媒体在装置操作时通信耦合到电路的其它组件。在实例中，物理组件中的任一者可用于一个以上电路的一个以上部件中。例如，在操作下，执行单元可在一个时间点用于第一电路的第一电路中且由第一电路中的第二电路再使用，或在不同时间由第二电路中的第三电路再使用。
机器(例如，计算机系统)900(例如，主机装置105、存储器装置110等)可包含硬件处理器902(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器904及静态存储器906，其中的一些或全部可经由互连(例如，总线)908彼此通信。机器900可进一步包含显示器单元910、字母数字输入装置912(例如，键盘)及用户接口(UI)导航装置914(例如，鼠标)。在实例中，显示器单元910、输入装置912及UI导航装置914可为触摸屏显示器。机器900可额外地包含存储装置(例如，驱动单元)916、信号产生装置918(例如，扬声器)、网络接口装置920及一或多个传感器916，例如全球定位系统(GPS)传感器、罗盘、加速度计或其它传感器。机器900可包含输出控制器928(例如串行(例如，通用串行总线(USB)、平行或其它有线或无线(例如，红外线(IR)、近场通信(NFC)等))连接)以与一或多个外围装置(例如，打印机、读卡器等)通信或对其进行控制。
存储装置916可包含机器可读媒体922，其上存储具体实施本文中描述的技术或功能中的任一或多者或由其利用的一或多组数据结构或指令924(例如，软件)。指令924在由机器900执行期间也可完全或至少部分驻留在主存储器904内、静态存储器906内或硬件处理器902内。在实例中，硬件处理器902、主存储器904、静态存储器906或存储装置916中的一者或任何组合可构成机器可读媒体922。
虽然将机器可读媒体922说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令924的单个媒体或多个媒体(例如，集中式或分布式数据库或相关联高速缓冲存储器及服务器)。
术语“机器可读媒体”可包含能够存储、编码或携载指令以由机器900执行且引起机器900执行本发明的技术中的任一或多者，或能够存储、编码或携载由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学及磁性媒体。在实例中，集中机器可读媒体包括具有具不变(例如，静止)质量的多个粒子的机器可读媒体。因此，集中机器可读媒体并非暂时传播信号。集中机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可抽换式磁盘；磁光盘；及CD-ROM及DVD-ROM磁盘。
指令924(例如，软件、程序、操作系统(OS)等)或其它数据存储在存储装置921上，其可由存储器904存取以由处理器902使用。存储器904(例如，DRAM)通常为快速的但易失性的，且因此为与存储装置921(例如，SSD)不同的存储类型，存储装置921适于长期存储，包含在处于“关断”状态时。由用户或机器900使用的指令924或数据通常加载于存储器904中以由处理器902使用。当存储器904已满时，可分配来自存储装置921的虚空间以补充存储器904；然而，因为存储装置921通常比存储器904慢，且写入速度通常不及读取速度的一半，所以归因于存储装置延时，使用虚拟存储器可极大地降低用户体验(与存储器904(例如，DRAM)相反)。此外，使用存储装置921用于虚拟存储器可极大地减少存储装置921的可用寿命。
与虚拟存储器相反，虚拟存储器压缩(例如，核心特征“ZRAM”)使用存储器的部分作为压缩块存储器以避免对存储装置921的分页。分页发生在压缩块中，直到有必要将此数据写入到存储装置921。虚拟存储器压缩增加存储器904的可用大小，同时减少存储装置921上的耗损。
针对移动电子装置或移动存储器优化的存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的若干并行接口(例如，8位并行接口)，且通常为可移除且与主机装置分离的组件。相比之下，eMMCTM装置附接到电路板且被视为主机装置的组件，其读取速度可与基于串行ATATM(串行AT(高级技术)附接或SATA)的SSD装置媲美。然而，对移动装置性能的需求持续增长，例如完全启用虚拟或扩增现实装置、利用不断增长的网络速度等。响应于此需求，存储装置已从并行通信接口转变为串行通信接口。包含控制器及固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差动信令(LVDS)串行接口与主机装置通信，从而进一步推进较大读取/写入速度。
进一步可经由网络接口装置920利用若干传送协议(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)中的任一者使用传输媒体经由通信网路926传输或接收指令924。实例通信网路可包含局域网络(LAN)、广域网(WAN)、包数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络及无线数据网络(例如，称为的电气与电子工程师协会(IEEE)802.11系列标准、称为/>的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络等。在实例中，网络接口装置920可包含一或多个物理插口(例如，以太网络、同轴或电话插口)或一或多个天线以连接到通信网路926。在实例中，网络接口装置920可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者来进行无线通信。术语“传输媒体”应被视为包含任何无形媒体，其能够存储、编码或携载用于由机器900执行的指令，且包含数字或模拟通信信号或其它无形媒体以有利于此软件的通信。
额外实例：
实例1是一种用于NAND单元编码的NAND装置，所述NAND装置包括：NAND单元；及控制器，其用以：获得高温指示符；接收写入操作；且响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于离散编码状态集合。
在实例2中，实例1的标的物包含，其中所述经修改编码包含从所述未修改编码中的第一位置到所述经修改编码中的第二位置的不同电压分布位置。
在实例3中，实例2的标的物包含，其中所述第二位置在经定义电压范围内。
在实例4中，实例2到3的标的物包含，其中设置由所述未修改编码的所述离散状态集合中对应于所述电压分布位置的状态的读取电压定义的所述电压范围。
在实例5中，实例2到4的标的物包含，其中所述第二位置增加所述电压分布的读取边限。
在实例6中，实例1到5的标的物包含，其中所述未修改编码具有八个离散状态。
在实例7中，实例6的标的物包含，其中所述经修改编码具有四个离散状态。
在实例8中，实例7的标的物包含，其中分两遍执行所述写入操作，所述第一遍根据所述未修改编码的参数操作，且所述第二遍操作以进行所述经修改编码。
在实例9中，实例8的标的物包含，其中所述第一遍写入下部页面。
在实例10中，实例8到9的标的物包含，其中所述四个离散状态对应于来自所述八个离散状态的状态三、状态四及状态七，所述状态按电压从低到高排序。
在实例11中，实例10的标的物包含，其中状态三的所述电压分布位置向下移动。
在实例12中，实例10到11的标的物包含，其中七的所述电压分布位置向下移动。
在实例13中，实例10到12的标的物包含，其中状态四的所述电压分布位置向上移动。
在实例14中，实例1到13的标的物包含，其中所述未修改编码具有四个离散状态。
在实例15中，实例14的标的物包含，其中所述经修改编码具有两个离散状态。
在实例16中，实例1到15的标的物包含，其中所述控制器经布置以使用所述未修改编码对所述NAND单元执行读取操作。
在实例17中，实例1到16的标的物包含，其中所述控制器经布置以：获得所述高温指示符的清除；对所述NAND单元执行维护以释放所述NAND单元用于另一写入操作；接收第二写入操作；且响应于所述高温指示符的清除而使用所述未修改编码对所述NAND单元执行所述第二写入操作。
实例18是一种用于NAND单元编码的方法，所述方法包括：获得高温指示符；接收写入操作；及响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于离散编码状态集合。
在实例19中，实例18的标的物包含，其中所述经修改编码包含将电压分布位置从所述未修改编码中的第一位置改变到所述经修改编码中的第二位置。
在实例20中，实例19的标的物包含，其中所述第二位置在经定义电压范围内。
在实例21中，实例19到20的标的物包含，其中设置由所述未修改编码的所述离散状态集合中对应于所述电压分布位置的状态的读取电压定义的所述电压范围。
在实例22中，实例19到21的标的物包含，其中所述第二位置增加所述电压分布的读取边限。
在实例23中，实例18到22的标的物包含，其中所述未修改编码具有八个离散状态。
在实例24中，实例23的标的物包含，其中所述经修改编码具有四个离散状态。
在实例25中，实例24的标的物包含，其中分两遍执行所述写入操作，所述第一遍根据所述未修改编码的参数操作，且所述第二遍操作以进行所述经修改编码。
在实例26中，实例25的标的物包含，其中所述第一遍写入下部页面。
在实例27中，实例25到26的标的物包含，其中所述四个离散状态对应于来自所述八个离散状态的状态三、状态四及状态七，所述状态按电压从低到高排序。
在实例28中，实例27的标的物包含，其中状态三的所述电压分布位置向下移动。
在实例29中，实例27到28的标的物包含，其中七的所述电压分布位置向下移动。
在实例30中，实例27到29的标的物包含，其中状态四的所述电压分布位置向上移动。
在实例31中，实例18到30的标的物包含，其中所述未修改编码具有四个离散状态。
在实例32中，实例31的标的物包含，其中所述经修改编码具有两个离散状态。
在实例33中，实例18到32的标的物包含，使用所述未修改编码对所述NAND单元执行读取操作。
在实例34中，实例18到33的标的物包含，获得所述高温指示符的清除；对所述NAND单元执行维护以释放所述NAND单元用于另一写入操作；接收第二写入操作；及响应于所述高温指示符的清除而使用所述未修改编码对所述NAND单元执行所述第二写入操作。
实例35是包含指令的至少一个机器可读媒体，所述指令在由处理电路执行时引起所述处理电路执行实例18到34的任一方法。
实例36是一种包括用以执行实例18到34的任一方法的构件的系统。
实例37是包含指令的至少一个机器可读媒体，所述指令在由处理电路执行时引起所述处理电路执行包括以下各者的操作：获得高温指示符；接收写入操作；及响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于离散编码状态集合。
在实例38中，实例37的标的物包含，其中所述经修改编码包含将电压分布位置从所述未修改编码中的第一位置改变到所述经修改编码中的第二位置。
在实例39中，实例38的标的物包含，其中所述第二位置在经定义电压范围内。
在实例40中，实例38到39的标的物包含，其中设置由所述未修改编码的所述离散状态集合中对应于所述电压分布位置的状态的读取电压定义的所述电压范围。
在实例41中，实例38到40的标的物包含，其中所述第二位置增加所述电压分布的读取边限。
在实例42中，实例37到41的标的物包含，其中所述未修改编码具有八个离散状态。
在实例43中，实例42的标的物包含，其中所述经修改编码具有四个离散状态。
在实例44中，实例43的标的物包含，其中分两遍执行所述写入操作，所述第一遍根据所述未修改编码的参数操作，且所述第二遍操作以进行所述经修改编码。
在实例45中，实例44的标的物包含，其中所述第一遍写入下部页面。
在实例46中，实例44到45的标的物包含，其中所述四个离散状态对应于来自所述八个离散状态的状态三、状态四及状态七，所述状态按电压从低到高排序。
在实例47中，实例46的标的物包含，其中状态三的所述电压分布位置向下移动。
在实例48中，实例46到47的标的物包含，其中七的所述电压分布位置向下移动。
在实例49中，实例46到48的标的物包含，其中状态四的所述电压分布位置向上移动。
在实例50中，实例37到49的标的物包含，其中所述未修改编码具有四个离散状态。
在实例51中，实例50的标的物包含，其中所述经修改编码具有两个离散状态。
在实例52中，实例37到51的标的物包含，其中所述操作包括：使用所述未修改编码对所述NAND单元执行读取操作。
在实例53中，实例37到52的标的物包含，其中所述操作包括：获得所述高温指示符的清除；对所述NAND单元执行维护以释放所述NAND单元用于另一写入操作；接收第二写入操作；及响应于所述高温指示符的清除而使用所述未修改编码对所述NAND单元执行所述第二写入操作。
实例54是一种用于NAND单元编码的系统，所述系统包括：用于获得高温指示符的构件；用于接收写入操作的构件；及用于响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作的构件，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于离散编码状态集合。
在实例55中，实例54的标的物包含，其中所述经修改编码包含将电压分布位置从所述未修改编码中的第一位置改变到所述经修改编码中的第二位置。
在实例56中，实例55的标的物包含，其中所述第二位置在经定义电压范围内。
在实例57中，实例55到56的标的物包含，其中设置由所述未修改编码的所述离散状态集合中对应于所述电压分布位置的状态的读取电压定义的所述电压范围。
在实例58中，实例55到57的标的物包含，其中所述第二位置增加所述电压分布的读取边限。
在实例59中，实例54到58的标的物包含，其中所述未修改编码具有八个离散状态。
在实例60中，实例59的标的物包含，其中所述经修改编码具有四个离散状态。
在实例61中，实例60的标的物包含，其中分两遍执行所述写入操作，所述第一遍根据所述未修改编码的参数操作，且所述第二遍操作以进行所述经修改编码。
在实例62中，实例61的标的物包含，其中所述第一遍写入下部页面。
在实例63中，实例61到62的标的物包含，其中所述四个离散状态对应于来自所述八个离散状态的状态三、状态四及状态七，所述状态按电压从低到高排序。
在实例64中，实例63的标的物包含，其中状态三的所述电压分布位置向下移动。
在实例65中，实例63到64的标的物包含，其中七的所述电压分布位置向下移动。
在实例66中，实例63到65的标的物包含，其中状态四的所述电压分布位置向上移动。
在实例67中，实例54到66的标的物包含，其中所述未修改编码具有四个离散状态。
在实例68中，实例67的标的物包含，其中所述经修改编码具有两个离散状态。
在实例69中，实例54到68的标的物包含，用于使用所述未修改编码对所述NAND单元执行读取操作的构件。
在实例70中，实例54到69的标的物包含，用于获得所述高温指示符的清除的构件；用于对所述NAND单元执行维护以释放所述NAND单元用于另一写入操作的构件；用于接收第二写入操作的构件；及用于响应于所述高温指示符的清除而使用所述未修改编码对所述NAND单元执行所述第二写入操作的构件。
实例71是包含指令的至少一个机器可读媒体，所述指令在由处理电路执行时引起所述处理电路执行操作以实施实例1到70中的任一者。
实例72是一种包括用以实施实例1到70中的任一者的构件的设备。
实例73是一种用以实施实例1到70中的任一者的系统。
实例74是一种用以实施实例1到70中的任一者的方法。
上文具体实施方式包含对附图的参考，附图形成具体实施方式的一部分。图式通过说明展示其中可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。这些实例可包含除所展示或描述的元件以外的元件。然而，本发明者还预期其中仅提供所展示或描述的所述元件的实例。此外，本发明者还预期使用关于特定实例(或其一或多个方面)或关于本文中展示或描述的其它实例(或其一或多个方面)展示或描述的所述元件(或其一或多个方面)的任何组合或排列的实例。
在本文件中，独立于“至少一个”或“一或多个”的任何其它例子或使用，如专利文件中常见的术语“一(a)”或“一个(an)”用以包含一个或一个以上。在本文件中，使用术语“或”来指非排他性或，使得“A或B”可包含“A但非B”、“B但非A”及“A及B”，除非另有指示。在所附权利要求书中，使用术语“包含”及“其中”作为相应术语“包括”及“其中”的简明英语等效物。此外，在所附权利要求书中，术语“包含”及“包括”是开放式的，即，包含除在权利要求中的此术语之后列出的元件以外的元件的系统、装置、物品或过程仍被视为在所述权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”及“第三”等仅用作标签，且并不希望对其对象强加数字要求。
在各种实例中，本文中描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储在物理装置上的物理电路或固件。如本文中使用，“处理器”表示任何类型的运算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核装置的群组。
如本文件中使用的术语“水平”定义为平行于例如下伏于晶片或裸片的衬底的常规平面或表面的平面，而不管衬底在任何时间点的实际定向。术语“垂直”指正交于如上文定义的水平的方向。例如“在…上”、“在…上方”及“在…下方”的介词是关于在衬底的顶表面或曝露表面上的常规平面或表面定义，而不管衬底的定向；且同时“在…上”希望表明一个结构相对于其位于其“上”的另一结构的直接接触(在缺少相反的明确指示的情况下)；术语“在…上方”及“在…下方”明确希望识别结构(或层、特征等)的相对放置，其明确包含(但不限于)所识别结构之间的直接接触，除非如此明确识别。类似地，术语“在…上方”及“在…下方”不限于水平定向，这是因为如果结构在某一时间点是所论述的构造的最外部分，所述结构可在参考结构“上方”，即使此结构相对于参考结构垂直延伸而非呈水平定向。
在本文中使用术语“晶片”及“衬底”以大体上指在其上形成集成电路的任何结构，且还指在集成电路制作的各个阶段期间的此类结构。因此，不应以限制意义理解以下具体实施方式，且仅通过所附权利要求书连同此权利要求书所授权的等效物的全范围定义各种实施例的范围。
根据本发明且在本文中描述的各种实施例包含利用存储器单元的垂直结构(例如，存储器单元的NAND串)的存储器。如本文中使用，方向形容词将被视为相对于在其上形成存储器单元的衬底的表面(即，垂直结构将被视为延伸远离衬底表面，垂直结构的底端将被视为最接近衬底表面的端，且垂直结构的顶端将被视为最远离衬底表面的端)。
如本文中使用，例如水平、垂直、法向、平行、正交等的方向形容词可指相对定向，且不希望要求严格遵守特定几何性质，除非另有指明。例如，如本文中使用，垂直结构无需严格正交于衬底的表面，而是可代替性地大致正交于衬底的表面，且可与衬底的表面形成锐角(例如，介于60度与120度之间等)。
在本文中描述的一些实施例中，不同掺杂配置可应用于源极侧选择栅极(SGS)、控制栅极(CG)及漏极侧选择栅极(SGD)，其中每一者在此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些阶层(例如，多晶硅等)可在曝露于蚀刻溶液时具有不同蚀刻速率。例如，在于3D半导体装置中形成单片支柱的过程中，SGS及CG可形成凹部，而SGD可保持较少凹入或甚至不凹入。因此，这些掺杂配置可通过使用蚀刻溶液(例如，氢氧化四甲基铵(TMCH))而实现选择性地蚀刻到3D半导体装置中的不同阶层(例如，SGS、CG及SGD)中。
如本文中使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。将存储器单元置于预期状态的操作在本文中称为“编程”，且可包含写入到存储器单元或从存储器单元擦除两者(例如，存储器单元可编程到擦除状态)。
根据本发明的一或多个实施例，定位在存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、计算、改变、清除、传达、调适、导出、定义、利用、修改、应用等)一定数量的耗损周期或耗损状态(例如，记录耗损周期、在存储器装置的操作发生时对其进行计数、跟踪其起始的存储器装置的操作、评估对应于耗损状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可经配置以运用每一存储器操作提供耗损周期信息到存储器装置。存储器装置控制电路(例如，控制逻辑)可经编程以补偿对应于耗损周期信息的存储器装置性能变化。存储器装置可接收耗损周期信息且响应于耗损周期信息而确定一或多个操作参数(例如，值、特性)。
将理解，当元件被称为“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件连接或耦合或可存在中介元件。相比之下，当元件被称为“直接在另一元件上”、“直接连接到另一元件”或“直接与另一元件耦合”时，不存在中介元件或层。如果两个元件在图式中被展示为具有连接它们的线，那么两个元件可经耦合或直接耦合，除非另有指示。
本文中描述的方法实例可至少部分为机器或计算机实施。一些实例可包含用指令编码的计算机可读媒体或机器可读媒体，所述指令可操作以配置电子装置以执行如上文实例中描述的方法。此类方法的实施方案可包含代码，例如微代码、汇编语言码、较高级语言码或类似代码。此代码可包含用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储在一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含(但不限于)硬盘、可抽换式磁盘、可抽换式光盘(例如，光盘及数字视频光盘)、卡式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置及类似物。
上文描述希望为说明性的且非限制性的。例如，上述实例(或其一或多个方面)可彼此结合使用。例如所属领域的一般技术人员在检视上文描述之后可使用其它实施例。应理解，其将不会用于解释或限制权利要求书的范围或含义。此外，在上文具体实施方式中，各种特征可分组在一起以简化本发明。此不应解释为预期未主张揭示特征对于任何权利要求是必不可少的。实情是，本发明标的物可在于少于特定所揭示实施例的全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立作为单独实施例，且预期此类实施例可以各种组合或排列彼此组合。应参考所附权利要求书连同此类权利要求所授权的等效物的全范围确定本发明的范围。
Claims (33)
1.一种用于NAND单元编码的NAND装置，所述NAND装置包括：
NAND单元；及
控制器，其用以：
获得高温指示符；
接收写入操作；及
响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，从而导致每一单元存储的位更少，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于编码的离散状态集合。
2.根据权利要求1所述的用于NAND单元编码的NAND装置，其中所述经修改编码包含从所述未修改编码中的第一位置到所述经修改编码中的第二位置的不同电压分布位置。
3.根据权利要求2所述的用于NAND单元编码的NAND装置，其中所述第二位置在经定义电压范围内。
4.根据权利要求2所述的用于NAND单元编码的NAND装置，其中由所述未修改编码的所述离散状态集合中对应于所述电压分布位置的状态的读取电压来定义所述电压范围。
5.根据权利要求2所述的用于NAND单元编码的NAND装置，其中所述第二位置增加所述电压分布的读取边限。
6.根据权利要求1所述的用于NAND单元编码的NAND装置，其中所述未修改编码具有八个离散状态。
7.根据权利要求6所述的用于NAND单元编码的NAND装置，其中所述经修改编码具有四个离散状态。
8.根据权利要求7所述的用于NAND单元编码的NAND装置，其中分两遍执行所述写入操作，所述两遍中的第一遍根据所述未修改编码的参数操作，且所述两遍中的第二遍操作以进行所述经修改编码。
9.根据权利要求8所述的用于NAND单元编码的NAND装置，其中所述四个离散状态对应于来自所述八个离散状态的状态零、状态三、状态四及状态七，所述状态按电压从低到高排序。
10.根据权利要求1所述的用于NAND单元编码的NAND装置，其中所述控制器经布置以使用所述未修改编码对所述NAND单元执行读取操作。
11.根据权利要求1所述的用于NAND单元编码的NAND装置，其中所述控制器经布置以：
获得所述高温指示符的清除；
对所述NAND单元执行维护以释放所述NAND单元用于另一写入操作；
接收第二写入操作；及
响应于所述高温指示符的清除而使用所述未修改编码对所述NAND单元执行所述第二写入操作。
12.一种用于NAND单元编码的方法，所述方法包括：
获得高温指示符；
接收写入操作；及
响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，从而导致每一单元存储的位更少，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于编码的离散状态集合。
13.根据权利要求12所述的用于NAND单元编码的方法，其中所述经修改编码包含将电压分布位置从所述未修改编码中的第一位置改变到所述经修改编码中的第二位置。
14.根据权利要求13所述的用于NAND单元编码的方法，其中所述第二位置在经定义电压范围内。
15.根据权利要求13所述的用于NAND单元编码的方法，其中由所述未修改编码的所述离散状态集合中对应于所述电压分布位置的状态的读取电压来定义所述电压范围。
16.根据权利要求13所述的用于NAND单元编码的方法，其中所述第二位置增加所述电压分布的读取边限。
17.根据权利要求12所述的用于NAND单元编码的方法，其中所述未修改编码具有八个离散状态。
18.根据权利要求17所述的用于NAND单元编码的方法，其中所述经修改编码具有四个离散状态。
19.根据权利要求18所述的用于NAND单元编码的方法，其中分两遍执行所述写入操作，所述两遍的第一遍根据所述未修改编码的参数操作，且所述两遍的第二遍操作以进行所述经修改编码。
20.根据权利要求19所述的用于NAND单元编码的方法，其中所述四个离散状态对应于来自所述八个离散状态的状态零、状态三、状态四及状态七，所述状态按电压从低到高排序。
21.根据权利要求12所述的用于NAND单元编码的方法，其包括使用所述未修改编码对所述NAND单元执行读取操作。
22.根据权利要求12所述的用于NAND单元编码的方法，其包括：
获得所述高温指示符的清除；
对所述NAND单元执行维护以释放所述NAND单元用于另一写入操作；
接收第二写入操作；及
响应于所述高温指示符的清除而使用所述未修改编码对所述NAND单元执行所述第二写入操作。
23.至少一种包含指令的机器可读媒体，所述指令在由处理电路执行时引起所述处理电路执行包括以下各者的操作：
获得高温指示符；
接收写入操作；及
响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，从而导致每一单元存储的位更少，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于编码的离散状态集合。
24.根据权利要求23所述的机器可读媒体，其中所述经修改编码包含将电压分布位置从所述未修改编码中的第一位置改变到所述经修改编码中的第二位置。
25.根据权利要求24所述的机器可读媒体，其中所述第二位置在经定义电压范围内。
26.根据权利要求24所述的机器可读媒体，其中由所述未修改编码的所述离散状态集合中对应于所述电压分布位置的状态的读取电压来定义所述电压范围。
27.根据权利要求24所述的机器可读媒体，其中所述第二位置增加所述电压分布的读取边限。
28.根据权利要求23所述的机器可读媒体，其中所述未修改编码具有八个离散状态。
29.根据权利要求28所述的机器可读媒体，其中所述经修改编码具有四个离散状态。
30.根据权利要求29所述的机器可读媒体，其中分两遍执行所述写入操作，所述两遍的第一遍根据所述未修改编码的参数操作，且所述两遍的第二遍操作以进行所述经修改编码。
31.根据权利要求30所述的机器可读媒体，其中所述四个离散状态对应于来自所述八个离散状态的状态零、状态三、状态四及状态七，所述状态按电压从低到高排序。
32.根据权利要求23所述的机器可读媒体，其中所述操作包括：使用所述未修改编码对所述NAND单元执行读取操作。
33.根据权利要求23所述的机器可读媒体，其中所述操作包括：
获得所述高温指示符的清除；
对所述NAND单元执行维护以释放所述NAND单元用于另一写入操作；
接收第二写入操作；及
响应于所述高温指示符的清除而使用所述未修改编码对所述NAND单元执行所述第二写入操作。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/692,508 US10360947B2 (en) | 2017-08-31 | 2017-08-31 | NAND cell encoding to improve data integrity |
| US15/692,508 | 2017-08-31 | ||
| PCT/US2018/048735 WO2019046524A1 (en) | 2017-08-31 | 2018-08-30 | CODING NAND CELLS TO ENHANCE DATA INTEGRITY |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111226280A CN111226280A (zh) | 2020-06-02 |
| CN111226280B true CN111226280B (zh) | 2023-11-21 |
Family
ID=65436120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880066934.1A Active CN111226280B (zh) | 2017-08-31 | 2018-08-30 | 改进数据完整性的nand单元编码 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10360947B2 (zh) |
| KR (1) | KR102350446B1 (zh) |
| CN (1) | CN111226280B (zh) |
| TW (1) | TWI679644B (zh) |
| WO (1) | WO2019046524A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10360947B2 (en) | 2017-08-31 | 2019-07-23 | Micron Technology, Inc. | NAND cell encoding to improve data integrity |
| JP2020155167A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 不揮発性メモリ |
| US11347403B2 (en) | 2019-09-04 | 2022-05-31 | Seagate Technolagy LLC | Extending the life of a solid state drive by using MLC flash blocks in SLC mode |
| EP4332973A3 (en) * | 2020-02-20 | 2024-05-01 | Yangtze Memory Technologies Co., Ltd. | Method of programming multi-plane memory device |
| US11043266B1 (en) * | 2020-06-15 | 2021-06-22 | Western Digital Technologies, Inc. | Multi-level read after heating event in non-volatile storage |
| JP2022144754A (ja) | 2021-03-19 | 2022-10-03 | キオクシア株式会社 | 半導体記憶装置 |
| US11755237B2 (en) * | 2021-08-31 | 2023-09-12 | Micron Technology, Inc. | Overwriting at a memory system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101842847A (zh) * | 2007-10-31 | 2010-09-22 | 美光科技公司 | 存储器单元中的分数位 |
| CN101868829A (zh) * | 2007-11-21 | 2010-10-20 | 美光科技公司 | 用于m位存储器单元的m+n位编程和m+l位读取 |
| CN102682841A (zh) * | 2011-03-02 | 2012-09-19 | 苹果公司 | 具有存储设备的温度传感器的使用 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842996B1 (ko) | 2006-02-06 | 2008-07-01 | 주식회사 하이닉스반도체 | 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법 |
| US9123422B2 (en) | 2012-07-02 | 2015-09-01 | Super Talent Technology, Corp. | Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells |
| TWI541810B (zh) | 2014-04-21 | 2016-07-11 | 群聯電子股份有限公司 | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 |
| US9639282B2 (en) | 2015-05-20 | 2017-05-02 | Sandisk Technologies Llc | Variable bit encoding per NAND flash cell to improve device endurance and extend life of flash-based storage devices |
| US9722635B2 (en) | 2015-07-01 | 2017-08-01 | Nandext Srl | Controller for a solid-state drive, and related solid-state |
| US9633702B2 (en) | 2015-07-30 | 2017-04-25 | Macronix International Co., Ltd. | Memory system with uniform decoder and operating method of same |
| US20170060425A1 (en) * | 2015-08-27 | 2017-03-02 | Kabushiki Kaisha Toshiba | Memory system and method of controlling nonvolatile memory |
| US9837146B2 (en) | 2016-01-08 | 2017-12-05 | Sandisk Technologies Llc | Memory system temperature management |
| US10360947B2 (en) | 2017-08-31 | 2019-07-23 | Micron Technology, Inc. | NAND cell encoding to improve data integrity |
-
2017
- 2017-08-31 US US15/692,508 patent/US10360947B2/en active Active
-
2018
- 2018-08-30 WO PCT/US2018/048735 patent/WO2019046524A1/en active Application Filing
- 2018-08-30 KR KR1020207008810A patent/KR102350446B1/ko active IP Right Grant
- 2018-08-30 CN CN201880066934.1A patent/CN111226280B/zh active Active
- 2018-08-31 TW TW107130464A patent/TWI679644B/zh active
-
2019
- 2019-07-22 US US16/518,651 patent/US10741224B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101842847A (zh) * | 2007-10-31 | 2010-09-22 | 美光科技公司 | 存储器单元中的分数位 |
| CN101868829A (zh) * | 2007-11-21 | 2010-10-20 | 美光科技公司 | 用于m位存储器单元的m+n位编程和m+l位读取 |
| CN102682841A (zh) * | 2011-03-02 | 2012-09-19 | 苹果公司 | 具有存储设备的温度传感器的使用 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200036051A (ko) | 2020-04-06 |
| US10741224B2 (en) | 2020-08-11 |
| TW201921360A (zh) | 2019-06-01 |
| TWI679644B (zh) | 2019-12-11 |
| US20200058327A1 (en) | 2020-02-20 |
| KR102350446B1 (ko) | 2022-01-14 |
| CN111226280A (zh) | 2020-06-02 |
| US20190066736A1 (en) | 2019-02-28 |
| WO2019046524A1 (en) | 2019-03-07 |
| US10360947B2 (en) | 2019-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111758091B (zh) | 单电平单元高速缓存管理 | |
| US10529434B2 (en) | Detecting power loss in NAND memory devices | |
| CN111226280B (zh) | 改进数据完整性的nand单元编码 | |
| CN113994432A (zh) | 快闪存储器块报废策略 | |
| CN112400206B (zh) | 温度敏感性nand编程 | |
| CN111164697B (zh) | 回流焊保护 | |
| CN111213208B (zh) | 擦除页面检查 | |
| KR102362767B1 (ko) | 정정 불가능 ecc | |
| US11031089B2 (en) | Block read count voltage adjustment | |
| CN112074908B (zh) | Nand数据放置模式 | |
| US11682462B2 (en) | Charge loss compensation | |
| CN111045852B (zh) | 移动nand奇偶校验信息技术 | |
| CN111684529B (zh) | 读取重试暂存空间 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |