CN111164697B

CN111164697B - 回流焊保护

Info

Publication number: CN111164697B
Application number: CN201880063932.7A
Authority: CN
Inventors: S·A·琼; 罗婷
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2017-08-29
Filing date: 2018-08-21
Publication date: 2023-11-24
Anticipated expiration: 2038-08-21
Also published as: US20190066775A1; US11587613B2; US20220130457A1; CN111164697A; US11222692B2; KR20210125092A; US10347329B2; US20200327934A1; US20190108878A1; US10699780B2; KR102410930B1; KR102309501B1; KR20200036050A; WO2019046044A1

Abstract

本文公开用于在装配期间减少预加载数据的损坏的装置和技术。一种存储器装置可执行以下操作：在回流焊保护模式中将至多阈值量的包含预加载数据的所接收数据存储在存储器阵列上；且在初始数据超过所述阈值量之后从所述回流焊保护模式转变为正常操作模式。

Description

回流焊保护

优先权申请

本申请案要求2017年8月29日申请的美国申请案第15/689,989号的优先权益，所述申请案以全文引用的方式并入本文中。

背景技术

通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。

易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。

非易失性存储器可在不被供电时保存所存储的数据，且包含闪存存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3D XPoint^TM存储器等等。

快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低电力消耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。

两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在一实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的一串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。

NOR和NAND架构半导体存储器阵列均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活所述特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，所选存储器单元便将其数据值置于位线上，从而取决于特定单元经编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏压电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如Vpass)驱动耦合到每一群组的未经选择的存储器单元的栅极的字线，以使每一群组的未经选择的存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线通过每一串联耦合的群组流动到位线，仅受每一群组中的所选存储器单元限制，从而将所选择的存储器单元的当前经编码数据值置于位线上。

传统存储器阵列是布置于半导体衬底表面上的二维(2D)结构。为了增大给定面积的存储器容量且减小成本，已减小个别存储器单元的大小。然而，个别存储器单元大小的减小存在技术限制，且因此2D存储器阵列的存储器密度也存在技术限制。作为响应，正开发三维(3D)存储器结构，例如3D NAND架构半导体存储器装置，以进一步增大存储器密度且降低存储器成本。

此类3D NAND装置通常包含存储单元串，其串联(例如，以漏极到源极方式)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在一实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直间隔开的层。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸柱的形式。在一些实例中，串可以“折叠”，且因此相对于U形支柱而布置。在其它实例中，多个竖直结构可堆叠于彼此上以形成存储单元串的堆叠阵列。

存储器阵列或装置可组合在一起以形成存储器系统的存储体，例如固态驱动器(SSD)、通用快闪存储(UFS^TM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMC^TM)等。SSD尤其可用作计算机的主存储装置，其在例如性能、大小、重量、强度、操作温度范围和电力消耗方面具有优于具有移动零件的传统硬盘驱动器的优点。例如，SSD可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它延迟(例如，机电延迟等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。

SSD可包含多个存储器装置，包含多个裸片或逻辑单元(例如，逻辑单元号或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这类SSD可包含一或多个快闪存储器裸片，其上包含多个存储器阵列和外围电路系统。快闪存储器阵列可包含组织成多个物理页的多个存储器单元块。在许多实例中，SSD还会包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可从主机接收与存储器操作相关联的命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。

存储器阵列中的每一存储器单元可以个别地或共同地编程为一个或多个编程状态。举例来说，单层级单元(SLC)可表示两个编程状态(例如，1或0)中的一个，从而表示一个数据位。在其它实例中，存储器单元可表示多于两个编程状态中的一个，从而允许在不增加存储器单元数目的情况下制造更高密度的存储器，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指每单元可存储两个数据位(例如四个编程状态中的一个)的存储器单元，三层级单元(TLC)可指每单元可存储三个数据位(例如八个编程状态中的一个)的存储器单元，且四层级单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，可以指每单元可存储多于一个数据位(即，可表示多于两个编程状态)的任何存储器单元。

存储器单元可在存储器装置的装配期间、包含存储器装置的电子装置或印刷电路板(PCB)的装配期间或与存储器单元相关联的其它制造过程期间经受高温。举例来说，可使用温度可超过240℃的红外(IR)回流焊操作来将存储器装置附接到PCB。将存储器单元暴露于高温可改变存储器单元的阈值电压，从而在所存储数据中造成错误。SLC存储器单元相比于MLC存储器单元(例如，MLC、TLC、QLC存储器单元等)通常具有更大的阈值温度裕度。因此，在一些高温应用之前预加载到存储器单元上的数据(例如在装配之前加载到存储器装置上的固件)可作为SLC数据存储在存储器单元上。

某些存储器装置具有单独的SLC和MLC部分，例如让渡给闪迪技术有限公司(SanDisk Technologies LLC)的梅哈尼克(Mekhanik)等人的美国专利第9,229,806号(本文中简称为‘806专利)中所公开。‘806专利检测存储器装置中的错误率。当错误率大于阈值时，假定IR回流焊过程完成，且预加载的数据可从存储器装置的SLC部分移动到存储器装置的MLC部分。然而，当错误率小于此阈值时，此方法需要检测存储器中的错误率且与阈值进行比较，并且需要存储器的单独SLC和MLC部分。

附图说明

在不一定按比例绘制的图式中，相似标号可以在不同视图中描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所论述的各种实施例。

图1说明包含存储器装置的环境的实例。

图2至3说明3D NAND架构半导体存储器阵列的实例的示意图。

图4说明存储器模块的实例框图。

图5A至5B说明单层级和多层级单元的实例电荷分布。

图6说明存储器装置的实例框图。

图7说明用于管理存储器装置的实例方法。

图8是说明其上可实施一或多个实施例的机器的实例的框图。

具体实施方式

本发明人已尤其认识到在装配或制造期间可靠地保护存储器单元上易受温度损坏的数据，在某些实例中，不计算错误率，不比较所计算错误率与阈值，不需要存储器的单独物理SLC和MLC部分，不在装配或制造之前接收易受温度损坏的数据的大小或量的指示，不接收装配或制造已发生或完成的单独指示，或不接收预加载数据的单独验证。

在制造或装配期间，例如在材料的模制或固化期间、将一或多个组件附接或安装到电路板或另一组件期间、焊接期间等，电子零件经受高温。举例来说，存储器装置可包含多个裸片或逻辑单元，以及一或多个存储器控制器、处理器或其它逻辑单元和接口。在某些实例中，相应的裸片和存储器控制器分开制造，随后装配到存储器装置中。存储器装置的装配可包含涉及热量的多种工艺。此外，存储器装置可经附接或包含作为电子装置的组件。

在一实例中，可使用热量，例如回流焊(例如，红外(IR)回流焊)，来将存储器装置附接到电路板或电子装置的其它触点(或其它组件)。在对存储器装置进行回流焊期间，可将焊膏涂覆到存储器装置中需要焊接的区域(例如，触点)(且不涂覆到不需要焊接的区域，例如使用焊膏的选择性涂覆，或使用阻焊剂或防焊剂等)。一旦涂覆焊膏，便可将存储器装置放置于附接位置，且进行加热。回流焊工艺可包含多个步骤，小心地控制所述步骤以避免对存储器装置、电路板或其它组件造成热损坏。实例回流焊工艺包含：预加热；热浸；回流焊(例如，使焊膏融化且产生焊点)；及冷却。在某些实例中，作为冗余工艺步骤以确保连接，或在其它组件附接到存储器装置、电路板或与存储器装置相关联的其它组件时，单个存储器装置可经受多次加热。

然而，即使物理组件或存储器装置的封装在回流焊期间未被损坏，但存储在存储器装置上的数据在加热期间可移位(例如，可泄漏)或变得受损。虽然擦除/编程循环可导致分布错误变平坦且变宽，但在某些实例中，IR回流焊可导致所存储数据的电压分布从现有阈值电压变窄(例如，泄漏、左移位等)。阈值电压之间的较小间隙(例如，与单层级单元(SLC)相比，在多层级单元(MLC)中存在的较小间隙)更容易发生热量相关的读取错误和数据损坏。

因此，在制造或装配包含存储器阵列的存储器装置或包含存储器装置的电子装置之前，存储在存储器阵列上的数据可经受热量相关损坏。在某些实例中，存储器阵列(例如，NAND存储器阵列、三维(3D)NAND存储器阵列等)中的存储器单元可用作单层级单元(SLC)或多层级单元(MLC)(包含双层级单元、三层级单元(TLC)、四层级单元(QLC)等)。在其它实例中，存储器阵列可包含SLC与MLC的组合，或可包含专用作SLC或MLC的存储器阵列的不同部分(例如，块、页、裸片等)。然而，在某些实例中，针对给定的所存储信息或使用条件或情境，此类组合可能无法充分利用存储器阵列的存储能力(例如，容量)。

在一个实例中，数据可在单层级或回流焊保护模式中(例如，以SLC形式)存储在存储器阵列上，直至主机装置将包含包括具有存储器阵列的存储器装置的主机装置的电子装置的回流焊、加热或装配完成的指示(例如，旗标、指令等)提供到存储器装置，且将存储器装置的操作从单层级或回流焊保护模式转变为正常操作或多层级模式(例如，MLC、TLC、QLC、「正常」模式等形式)，以便更充分地利用存储器阵列的存储能力。举例来说，UFS2.1标准提供产品状态感知(Production State Awareness)，其中第一主机装置(例如，被配置成将一或多个存储器阵列编码有信息(例如电子装置的预加载数据)的装置)加载且验证预加载数据在第二主机装置的回流焊、装配或制造之前已写入存储器阵列中。在验证之后，主机装置告知存储器装置加载完成，此时存储器装置预期进行回流焊或装配，且随后在下一次写入时转变为正常操作。然而，如果任何数据在主机告知加载完成之后写入，那么驱动器可在回流焊或装配之前转变，且数据可受损。此外，一些制造商或用户拒绝向存储器装置提供预加载数据已写入或装配完成的指示，或者需要单独或冗余的系统或方法。

因此，本发明人已认识到，在不接收装配已完成的单独指示的情况下，可针对既定使用条件假定某些条件，或可在可用于充分利用存储器阵列的存储容量的装配之前接收信息(例如，预加载数据)，同时在装配期间保护所存储的数据。在某些实例中，可假定存储器装置将在最后装配之前进行一定数目的功率循环，且存储器装置可在多个功率循环(例如，3、4、5个或者更多或更少个，视制造商、存储器装置、电子装置、典型使用情形等而定)之后从回流焊保护模式转变为正常操作模式。在其它实例中，阈值量可包含比率(例如，MLC与SLC的比率3:1等)或一或多个其它预设量。在某些实例中，存储器阵列的MLC部分可保持MLC，且存储器阵列的SLC部分可保持SLC。此配置可降低存储器阵列的能力，但在操作时可更稳定。如果在回流焊保护模式中写入所接收数据的指令将超过存储器阵列的SLC部分的容量，那么可返回错误信息，且主机装置可在正常操作模式中提供所述指令。

在其它实例中，经配置以在装配之前将预加载数据(例如，内核、预加载软件或指令等)提供到存储器装置的主机装置可不同于经配置成在装配之后包含存储器装置的电子装置。在某些实例中，存储器装置可在从与提供预加载数据的主机装置不同的装置接收数据之后从回流焊保护模式转变为正常操作模式。在一实例中，如果命令描述符块包含主机地址，那么存储器装置可使用检测到的主机地址改变而在模式之间转变。

在一实例中，可接收(例如，从制造商、用户等接收)或假定预加载数据的量，且可设定阈值量超过所述量(例如，3GB、5GB、7GB等)，或可例如基于存储器装置的类型、预加载数据的类型、预加载数据中的描述符或经配置成包含存储器装置的电子装置的指示而另外手动或自动地配置。数据可在回流焊保护模式中(例如，以SLC形式)存储在低于阈值量的存储器装置中。一旦已超过阈值量，则存储器装置可从回流焊保护模式转变为正常操作模式，其中数据可在多层级模式中(例如，以MLC形式)存储在存储器装置中。在一实例中，存储器装置可在接收到将把数据写入到会超过阈值量的存储器阵列中的指令之后转变。在其它实例中，如果写入数据的指令将导致所存储的数据超过阈值量，那么存储器控制器可提供返回错误，随后转变。在其它实例中，存储器控制器可经配置以在回流焊保护模式中存储所接收数据，随后测试以查看在执行指令之后是否已超过阈值量。

在其它实例中，阈值量可包含逻辑块寻址(LBA)地址的接收或假定编号。举例来说，数据可使用LBA地址的初始编号而在回流焊保护模式中存储在存储器装置上。当存储器装置接收到将数据写入到与LBA的初始编号(或初始设定)不同的LBA地址时，存储器装置可转变为正常操作模式。在其它实例中，可使用一或多个其它触发事件或转变事件，例如特定命令，或超出正常操作范围的动作，例如在一段时间(例如，5秒等)内保持复位。

在一实例中，代替向存储器装置发送从单层级模式转变为多层级模式的指令或旗标，主机装置可写入伪文件以超过阈值量或写入大于阈值量的伪文件(所述伪文件可稍后在正常操作模式中在后台操作期间被清除)。在其它实例中，如果阈值量是功率循环的数目、LBA地址或一或多个其它阈值量，那么电子装置可在装配完成后便执行操作以超过阈值量，或电子装置可在装配后保持单层级模式直至超过阈值量，此情形不会明显影响电子装置的使用寿命或用户体验。

在一实例中，如果存储器装置包含多个存储器裸片(例如，多于两个存储器裸片)，那么存储器控制器可经配置以在回流焊保护模式中将所述多个存储器裸片的子集(例如，1/8存储器裸片、2/8存储器裸片等)上的预加载数据以SLC形式存储在所述存储器裸片子集上。当所接收的数据可不再包含在所述存储器裸片子集上时，存储器控制器可转变为正常操作，包含将所接收数据以MLC形式存储在所述多个存储器裸片或其余存储器裸片上。

在某些实例中，在回流焊保护模式中以SLC形式存储在存储器阵列上的数据(例如，预加载数据等)可在正常操作模式中以MLC形式重新定位到存储器阵列中。在一实例中，一旦存储器装置从回流焊保护模式转变为正常操作模式，则用于以回流焊保护模式存储数据的存储器单元可从SLC重新分配到MLC(例如，双层级单元、TLC、QLC等)，以便充分利用驱动器容量。在其它实例中，视电子装置、使用条件等而定，存储器阵列可经配置为SLC与MLC的其它组合。

在一实例中，存储器控制器可经配置以在回流焊保护模式期间暂停正常媒体管理。举例来说，例如数据迁移、耗损均衡、垃圾收集、坏块管理或其它错误校正或数据管理操作等后台操作可暂停，直至正常操作恢复。在一实例中，一旦已接收阈值量的数据，且存储器控制器从回流焊保护模式转变为正常操作模式，则后台操作可再次启用，且存储器控制器可管理先前存储在驱动器上的数据，以防错误或损坏，如同在存储器阵列中的数据已经历一或多个回流焊工艺(例如，3X回流焊等)的情况一般。

例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等)和因特网连接的电器设备或装置(例如，物联网(IoT)装置等)等电子装置尤其取决于电子装置的类型、使用环境、性能期望等而具有变化的存储需要。

电子装置可分解为若干主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双数据速率同步DRAM(DDR SDRAM)等)；以及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC，或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、电力管理电路、基带处理器或者一或多个收发器电路等。

图1说明包含经配置以经由通信接口通信的主机装置105和存储器装置110的环境100的实例。主机装置105或存储器装置110可包含在多种产品150中，例如物联网(IoT)装置(例如，电冰箱或其它电器、传感器、马达或致动器、移动通信装置、汽车、无人机等)，以支持产品150的处理、通信或控制。

存储器装置110包含存储器控制器115和存储器阵列120，其包含例如多个个别存储器裸片(例如，三维(3D)NAND裸片的堆叠)。在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层次、物理页的数目，并因此增大存储器装置(例如，存储装置)的密度。在一实例中，存储器装置110可以是主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可以是与主机装置105的一或多个其它组件堆叠或以其它方式包含的集成电路(例如，芯片上系统(SOC)等)的部分。

可使用一或多个通信接口在存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMC^TM接口，或一或多个其它连接件或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读卡器，或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有参考图8的机器800所论述的组件中的某一部分或全部的机器。

存储器控制器115可从主机105接收指令，并且可与存储器阵列通信，以便将数据传送到存储器阵列的存储器单元、平面、子块、块或页中的一或多个(例如，写入或擦除)或传送来自存储器阵列的存储器单元、平面、子块、块或页中的一或多个的数据(例如，读取)。存储器控制器115可尤其包含电路系统或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含一或多个存储器控制单元、电路或组件，前述各项经配置以控制跨越存储器阵列120的存取且提供主机105与存储器装置110之间的转换层。存储器控制器115可包含一或多个输入/输出(I/O)电路、线或接口以向存储器阵列120传送数据或传送来自所述存储器阵列的数据。存储器控制器115可包含存储器管理器125和阵列控制器135。

存储器管理器125尤其可包含电路系统或固件，例如与各种存储器管理功能相关联的多个组件或集成电路。为了当前描述的目的，将在NAND存储器的背景下描述实例存储器操作及管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。此类NAND管理功能包含耗损均衡(例如，垃圾收集或回收)、错误检测或校正、块引退或者一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收到的命令)解析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。

存储器管理器125可包含一组管理表130，其经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储器单元相关联的各种信息)。举例来说，管理表130可以包含关于耦合到存储器控制器115的一或多个存储器单元块的块年龄、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个检测到的错误的数目高于阈值，那么位错误可称为不可校正位错误。管理表130可尤其维持可校正或不可校正的位错误的计数。

阵列控制器135尤其可包含经配置以控制与以下操作相关联的存储器操作的电路系统或组件：向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据、从所述存储器单元读取数据或擦除所述存储器单元。存储器操作可基于例如从主机105接收到或由存储器管理器125在内部产生的主机命令(例如，与耗损均衡、错误检测或校正等相关联)。

阵列控制器135可包含错误校正码(ECC)组件140，其可尤其包含ECC引擎、或经配置以检测或校正与向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据或从中读取数据相关联的错误的其它电路系统。存储器控制器115可经配置以有效地检测与各种操作或数据存储相关联的错误现象(例如，位错误、操作错误等等)并从所述错误现象中恢复，同时维持在主机105与存储器装置110之间传送的数据的完整性，或维持所存储的数据的完整性(例如，使用冗余RAID存储等等)，且可移除(例如，引退)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等等)以防止未来错误。

存储器阵列120可包含布置于例如多个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548个块和每装置4个或更多个平面。作为另一实例，32GBMLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1024页、每平面548个块和每装置4个平面，但与对应TLC存储器装置相比所需的写入时间为一半且编程/擦除(P/E)循环为两倍。其它实例可以包含其它数目或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所需MLC模式(例如TLC、QLC等)中选择性操作。

在操作中，数据通常以页写入到NAND存储器装置110或从其读取，且以块擦除。然而，可视需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常被称作页，而主机的数据传送大小通常被称作扇区。

尽管数据页可包含多个字节的用户数据(例如，包含多个数据扇区的数据有效负载)和其对应的元数据，但页的大小经常仅指代用以存储用户数据的字节的数目。作为一实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，假定512B的扇区大小的8个扇区)以及对应于用户数据的多个字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正代码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。

不同类型的存储器单元或存储器阵列120可提供不同的页大小，或可需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误率，其可导致必需要不同量的元数据来确保数据页的完整性(例如，具有较高位错误率的存储器装置可需要比具有较低位错误率的存储器装置更多字节的错误校正码数据)。作为一实例，多层级单元(MLC)NAND快闪装置可具有比对应单层级单元(SLC)NAND快闪装置高的位错误率。因此，MLC装置可需要比对应SLC装置更多的用于错误数据的元数据字节。

图2说明包含多个存储器单元串(例如，第一到第三A₀存储器串205A₀到207A₀，第一到第三A_n存储器串205A_n到207A_n，第一到第三B₀存储器串205B₀到207B₀，第一到第三B_n存储器串205B_n到207B_n等)的3D NAND架构半导体存储器阵列200的实例示意图，所述存储器单元串组织成块(例如，块A 201A、块B 201B等)和子块(例如，子块A₀ 201A₀、子块A_n 201A_n、子块B₀ 201B₀、子块B_n 201B_n等)。存储器阵列200表示在存储器装置的块、装置或其它单元中通常将存在的较大数目的相似结构的一部分。

每一存储器单元串包含多个层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷截留结构等)，所述电荷存储晶体管在Z方向上以源极到漏极方式堆叠于源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一到第三A₀ SGS231A₀到233A₀、第一到第三A_n SGS 231A_n到233A_n、第一到第三B₀ SGS231B₀到233B₀、第一到第三B_n SGS231B_n到233B_n等)与漏极侧选择栅极(SGD)(例如，第一到第三A₀ SGD 226A₀到228A₀、第一到第三A_n SGD 226A_n到228A_n、第一到第三B₀ SGD 226B₀到228B₀、第一到第三B_n SGD 226B_n到228B_n等)之间。3D存储器阵列中的每一存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0到BL2 220到222)，且沿着Y方向布置为物理页。

在物理页内，每一层次表示一行存储器单元，且每一存储器单元串表示一列。子块可包含一或多个物理页。块可包含多个子块(或物理页)(例如128、256、384等)。尽管本文中说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三个存储器单元串，且每一串具有8个层次的存储器单元，但在其它实例中，存储器阵列200可包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，每一存储器单元串按需要可包含更多或更少层次(例如，16、32、64、128等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的半导体材料的一或多个额外层次。作为一实例，48GBTLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块和每装置4个或更多个平面。

存储器阵列200中的每一存储器单元包含耦合到(例如，电连接到或以其它方式可操作地连接到)存取线(例如，字线(WL)WL0₀到WL7₀ 210A到217A、WL0₁到WL7₁ 210B到217B等)的控制栅极(CG)，所述存取线按需要跨越特定层次或层次的一部分共同地耦合控制栅极(CG)。可使用相应存取线来存取或控制3D存储器阵列中的特定层次且因此存取或控制串中的特定存储器单元。可使用各种选择线来存取多组选择栅极。举例来说，可使用A₀ SGD线SGDA₀ 225A₀存取第一到第三A₀ SGD 226A₀到228A₀，可使用A_n SGD线SGDA_n 225A_n存取第一到第三A_n SGD 226A_n到228A_n，可使用B₀ SGD线SGDB₀ 225B₀存取第一到第三B₀ SGD 226B₀到228B₀，且可使用B_n SGD线SGDB_n 225B_n存取第一到第三B_n SGD 226B_n到228B_n。可使用栅极选择线SGS₀ 230A来存取第一到第三A₀ SGS 231A₀到233A₀和第一到第三A_n SGS231A_n到233A_n，且可使用栅极选择线SGS₁ 230B来存取第一到第三B₀ SGS231B₀到233B₀和第一到第三B_nSGS231B_n到233B_n。

在一实例中，存储器阵列200可包含多个层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应层次的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。可使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层次处的特定存储器单元。

图3说明NAND架构半导体存储器阵列300的一部分的实例示意图，所述阵列包含布置于串(例如第一到第三串305到307)和层次(例如示出为相应字线(WL)WL0到WL7310到317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列中的多个存储器单元302和感测放大器或装置360。举例来说，存储器阵列300可说明例如图2中所说明的3D NAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。

每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一到第三SGS 331到333)耦合到源极线(SRC)，且使用相应漏极侧选择栅极(SGD)(例如，第一到第三SGD 326到328)耦合到相应数据线(例如，第一到第三位线(BL)BL0到BL2 320到322)。虽然在图3的实例中说明为具有8个层次(例如，使用字线(WL)WL0到WL7 310到317)和三个数据线(BL0到BL2 326到328)，但其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。

在例如实例存储器阵列300的NAND架构半导体存储器阵列中，可通过感测与含有所选存储器单元的特定数据线相关联的电流或电压变化来存取所选存储器单元302的状态。可使用一或多个驱动器(例如，由控制电路、一或多个处理器、数字逻辑等)存取存储器阵列300。在一实例中，取决于将对特定存储器单元或存储器单元集合执行的所需操作的类型，一或多个驱动器可通过将特定电位驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极来激活特定存储器单元或存储器单元集合。

为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，WL4)，且因此施加到耦合到选定字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一到第三控制栅极(CG)341到343)。编程脉冲可例如在15V处或附近开始，且在某些实例中，可在每一编程脉冲施加期间增加幅度。在将编程电压施加到选定字线的同时，可将例如接地电位(例如，Vss)等电位施加到以编程为目标的存储器单元的数据线(例如，位线)和衬底(且因此源极与漏极之间的通道)，从而导致从通道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(Fowler-Nordheim，FN)隧穿等)。

相比之下，可将传递电压(Vpass)施加到具有并不以编程为目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并不以编程为目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从通道转移到此类非目标存储器单元的浮动栅极。传递电压可例如取决于施加的传递电压与以编程为目标的字线的接近度而变化。禁止电压可包含电源电压(Vcc)，例如相对于接地电位(例如，Vss)的来自外部源或电源(例如，电池、AC-DC转换器等)的电压。

作为一实例，如果将编程电压(例如，15V或更高)施加到特定字线(例如WL4)，那么可将10V的传递电压施加到一或多个其它字线(例如WL3、WL5等)，以禁止非目标存储器单元的编程，或保留存储在并不以编程为目标的此类存储器单元上的值。随着所施加编程电压与非目标存储器单元之间的距离增大，制止对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或字线的数目等可更高或更低，或更多或更少。

耦合到数据线(例如，第一、第二或第三位线(BL0到BL2)320到322)中的一或多个的感测放大器360可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。

在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行验证操作以确定所选存储器单元是否已达到其既定编程状态。如果所选存储器单元已达到其预期编程状态，那么可以禁止其进一步编程。如果所选存储器单元尚未达到其既定编程状态，那么可施加额外编程脉冲。如果所选存储器单元在特定数目(例如最大数目)的编程脉冲之后尚未达到其预期编程状态，那么可以将所选存储器单元或与此所选存储器单元相关联的串、块或页标记为有缺陷的。

为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到以擦除为目标的存储器单元的衬底(且因此源极与漏极之间的通道)，同时目标存储器单元的字线保持在例如接地电位(例如，Vss)等电位，从而导致从目标存储器单元的浮动栅极到所述通道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。

图4说明存储器装置400的实例框图，所述存储器装置包含具有多个存储器单元404的存储器阵列402和一或多个电路或组件以提供与存储器阵列402的通信或对存储器阵列402执行一或多个存储器操作。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426和存储器控制单元430。

存储器阵列402的存储器单元404可布置于块中，如第一块402A和第二块402B。每一块可包含子块。举例来说，第一块402A可包含第一子块402A₀和第二子块402A_n，且第二块402B可包含第一子块402B₀和第二子块402B_n。每一子块可包含多个物理页，每一页包含多个存储器单元404。尽管本文中说明为具有两个块，每一块具有两个子块，且每一子块具有多个存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元404可布置于多个行、列、页、子块、块等中，且使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等来存取。

存储器控制单元430可根据在控制线432上接收的一或多个信号或指令来控制存储器装置400的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线416上接收的地址信号(A0到AX)。在存储器装置400外部的一或多个装置可控制控制线432上的控制信号或地址线416上的地址信号的值。在存储器装置400外部的装置的实例可包含(但不限于)主机、存储器控制器、处理器或图4中未说明的一或多个电路或组件。

存储器装置400可使用存取线406和第一数据线410向存储器单元404中的一或多个传送数据(例如，写入或擦除)或从存储器单元404中的一或多个传送数据(例如，读取)。行解码器412和列解码器414可接收和解码来自地址线416的地址信号(A0到AX)，可确定将存取哪些存储器单元404，且可将信号提供到例如上文描述的存取线406(例如，多个字线(WL0到WLm)中的一或多个)或第一数据线410(例如，多个位线(BL0到BLn)中的一或多个)中的一或多个。

存储器装置400可包含例如感测放大器420的感测电路系统，其经配置以使用第一数据线410来确定(例如，读取)存储器单元404上的数据的值，或确定待写入到存储器单元404的数据的值。举例来说，在存储器单元404的所选串中，感测放大器420中的一或多个可响应于读取电流在存储器阵列402中穿过所述所选串流动到数据线410而读取所选存储器单元404中的逻辑电平。

在存储器装置400外部的一或多个装置可使用I/O线(DQ0到DQN)408、地址线416(A0到AX)或控制线432来与存储器装置400通信。输入/输出(I/O)电路426可根据例如控制线432和地址线416，使用I/O线408将数据的值传送进出存储器装置400，例如进出页缓冲器422或存储器阵列402。页缓冲器422可存储从在存储器装置400外部的一或多个装置接收的数据，然后将所述数据编程到存储器阵列402的相关部分中，或者可存储从存储器阵列402读取的数据，然后将所述数据发射到在存储器装置400外部的一或多个装置。

列解码器414可接收地址信号(A0到AX)并且将其解码为一或多个列选择信号(CSEL1到CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1到CSELn)，且选择页缓冲器422中表示待从存储器单元404读取或待编程到存储器单元404中的数据值的数据。可使用第二数据线418在页缓冲器422与I/O电路426之间传送所选数据。

存储器控制单元430可从外部源或电源(例如，内部或外部电池、AC-DC转换器等)接收正和负电源信号，例如电源电压(Vcc)434和负电源(Vss)436(例如，接地电位)。在某些实例中，存储器控制单元430可包含调节器428以在内部提供正或负电源信号。

图5A到5B说明实例电荷分布，包含实例单层级单元(SLC)电荷分布500和实例多层级单元(MLC)电荷分布501。在图5A中，SLC电荷分布500说明由参考点分离的两个可用状态(“1”和“0”)。单元的参考点的值和阈值电压(Vt)的标度尤其取决于存储器装置的逻辑电平。在图5B中，MLC电荷分布501(在此实例中为双层级单元)说明由多个参考点分离的四个可能状态(“11”、“10”、“01”和“00”)。与SLC相比，MLC中的电压分布与参考点之间的裕度更窄，且更容易由于在暴露于高温(例如，大于180℃、大于200℃、大于220℃等)时的单元泄漏和电压移位而损坏。

图6说明包含存储器装置610的电子装置600的实例框图，所述存储器装置610包含存储器控制器615和存储器阵列620。存储器阵列620可以多种模式操作，包括(例如)回流焊保护模式(例如，单层级模式)和正常操作模式(例如，多层级模式)。在回流焊保护模式中，存储器阵列620可包含多个块，包含SLC块602。在一实例中，当达到阈值时，存储器装置610可将存储器阵列620从回流焊保护模式(例如，作为单层级存储器单元(SLC))转变为正常操作模式(例如，作为多层级单元，例如双层级单元、三层级单元(TLC)、四层级单元(QLC)等)，所述阈值例如存储在存储器阵列620上或写入到存储器阵列620的数据的阈值量、存储器装置610的功率循环的数目、存储器装置610所使用或写入的LBA地址的数目或者一或多个其它阈值或阈值条件。在一实例中，SLC块602可转变为MLC块，例如TLC块等。

图7说明用于管理存储器装置的实例方法700。在701处，可在回流焊保护模式中以SLC形式将包含预加载数据的数据存储在存储器阵列上或写入到存储器阵列中。在702处，可将在所述回流焊保护模式中写入、正写入、存储在存储器阵列上或经指示存储在存储器阵列上的数据的量与阈值量进行比较。在一实例中，例如在接收预加载数据之前，存储器控制器可接收来自主机装置的信息，且可使用所述所接收信息来建立阈值量。在其它实例中，可在不参考主机装置的情况下在存储器控制器中设定阈值量。在一实例中，阈值量的比较结果可决定操作流程，而无需例如从主机装置或将预加载数据提供到存储器装置的装置接收预加载数据的单独验证，或无需接收回流焊或装配完成的单独指示。在一实例中，存储在存储器装置上的包含预加载数据的数据与阈值量的比较结果可单独控制。

在702处，如果在回流焊保护模式中写入、正写入、存储在存储器阵列上或经指示存储在存储器阵列上的数据并未或尚未超过阈值量，那么在701处数据可继续以SLC形式存储在存储器阵列上或写入到存储器阵列中。在702处，如果在回流焊保护模式中写入、正写入、存储在存储器阵列上或经指示存储在存储器阵列上的数据超过阈值量，那么在703处存储器阵列可从回流焊保护模式转变为正常操作模式，且可任选地在超过阈值量之后的开机(例如，重新启动、上电复位等)之后，任选地将在回流焊保护模式中存储的数据以MLC(例如，双层级单元、TLC、QLC等)形式或在正常操作(例如，多层级或第二模式)中重新定位、重写或重新存储到存储器阵列上的相同或另一位置。例如在702处在写入、正写入、存储在存储器阵列上或经指示存储在存储器阵列上的数据超过阈值量之后，且任选地在超过阈值量之后的开机之后，处于或高于阈值量的后续数据可以MLC形式存储在存储器阵列上或写入到存储器阵列中。

在其它实例中，模式可包含第一较低层级模式和第二较高层级模式，而非回流焊保护模式和正常操作模式(例如，双层级模式、三层级模式、四层级模式等)。在一实例中，第一模式可包含双层级模式(例如，双层级单元)，且第二模式可包含三层级模式(例如，TLC)、四层级模式(例如，QLC)等。在一实例中，第一模式可包含三层级模式，且第二模式可包含四层级模式(或更高)。

图8说明实例机器800的框图，本文所论述的任何一或多种技术(例如，方法)可以在所述实例机器上执行。在替代实施例中，机器800可作为独立装置而操作，或可连接(例如，联网)到其它机器。在联网部署中，机器800可在服务器-客户端网络环境中以伺服器机器、客户端机器或这两者的容量操作。在一实例中，机器800可充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器800可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络电器、IoT装置、汽车系统，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单一机器，但术语“机器”也将被视为包含个别地或共同地执行指令集合(或多个集合)以执行本文中所论述的任何一或多种方法(例如，云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器集合。

如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构而操作。电路系统是在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路系统成员可随时间推移和基础硬件变化而为灵活的。电路系统包含当操作时可单独或组合地执行特定任务的部件。在一实例中，可以不可改变的方式设计电路系统的硬件以进行特定操作(例如，硬连线)。在一实例中，电路系统的硬件可以包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，包含以物理方式修改(例如，以磁性方式、以电学方式、恒定集结粒子的可移动放置等)以编码特定操作的指令的计算机可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统的部件以当在操作中时实行特定任务的部分。因此，当装置操作时，计算机可读媒体以通信方式耦合到电路系统的其它组件。在一实例中，物理组件中的任一个可用于超过一个电路系统的超过一个部件中。举例来说，在操作下，执行单元可在一个时间点用于第一电路系统的第一电路，且由第一电路系统中的第二电路重新使用，或在不同时间由第二电路系统中的第三电路重新使用。

机器(例如，计算机系统)800(例如，主机装置105、存储器装置110等)可包含硬件处理器802(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器804和静态存储器806，其中的一些或全部可经由互连件(例如，总线)808彼此通信。机器800可进一步包含显示单元810、字母数字输入装置812(例如，键盘)和用户接口(UI)导航装置814(例如，鼠标)。在一实例中，显示单元810、输入装置812和UI导航装置814可以是触摸屏显示器。机器800可额外包含存储装置(例如，驱动单元)、信号产生装置818(例如，扬声器)、网络接口装置820和一或多个传感器816，例如全球定位系统(GPS)传感器、指南针、加速计或其它传感器。机器800可包含输出控制器828，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。

存储装置可包含机器可读媒体822，在所述机器可读媒体上存储体现本文中所描述的技术或功能中的任何一或多个或者由本文中所描述的技术或功能中的任何一或多个利用的一或多个数据结构或指令集824(例如，软件)。指令824还可在其由机器800执行期间完全或至少部分地驻留于主存储器804、静态存储器806或硬件处理器802内。在一实例中，硬件处理器802、主存储器804、静态存储器806或存储装置821中的一个或任何组合可构成机器可读媒体822。

虽然机器可读媒体822被说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令824的单个媒体或多个媒体(例如，集中或分布式数据库，或相关联高速缓冲存储器和服务器)。

术语“机器可读媒体”可包含能够存储、编码或载送用于由机器800执行且使机器800执行本公开的任何一或多种技术的指令，或能够存储、编码或载送由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学和磁性媒体。在一实例中，集中式机器可读媒体包括具有质量不变(例如静止)的多个粒子的机器可读媒体。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可拆卸磁盘；磁光盘；以及CD-ROM和DVD-ROM磁盘。

指令824(例如，软件、程序、操作系统(OS)等)或其它数据存储在存储装置821上，可由存储器804存取以供处理器802使用。存储器804(例如，DRAM)通常是快速但易失性的，且因此是与存储装置821(例如，SSD)不同类型的存储，所述存储装置821适合于长期存储，包含在“断开”条件中时的长期存储。供用户或机器800使用的指令824或数据通常加载在存储器804中，以供处理器802使用。在存储器804满时，存储装置821的虚拟空间可经分配以补充存储器804；然而，由于存储装置821通常比存储器804慢且写入速度通常比读取速度慢至少两倍，因此归因于存储装置时延(相比于存储器804，例如DRAM)，虚拟存储器的使用可能极大地降低用户体验。此外，用于虚拟存储器的存储装置821的使用可极大地减少存储装置821的可用使用寿命。

相比于虚拟存储器，虚拟存储器压缩(例如，内核特征“ZRAM”)使用存储器的部分作为压缩块存储以避免寻呼到存储装置821。在压缩块中进行寻呼，直至有必要将此类数据写入到存储装置821为止。虚拟存储器压缩增大存储器804的可用大小，同时减少对存储装置821的耗损。

针对移动电子装置优化的存储装置或移动存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSD^TM)卡等)。MMC装置包含与主机装置的多个并行接口(例如，8位并行接口)，且通常是从主机装置可拆卸和分离的组件。相比之下，eMMC^TM装置附接到电路板且视为主机装置的组件，其读取速度堪比基于串行ATA^TM(串行高级技术(AT)附件，或SATA)的SSD装置。然而，对移动装置性能的需求继续增大，例如完全启用虚拟或扩增现实装置，利用提高的网络速度等。响应于此需求，存储装置已从并行通信接口转换到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，从而进一步推进了更高的读取/写入速度。

可进一步利用多个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置820使用传输媒体在通信网络826上发射或接收指令824。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如因特网)、移动电话网络(例如蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如称为的电气电子工程师学会(IEEE)802.11系列标准、称为/>的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等式(P2P)网络等等。在一实例中，网络接口装置820可包含一或多个物理插口(例如，以太网(Ethernet)、同轴或电话插口)或一或多个天线以连接到通信网络826。在一实例中，网络接口装置820可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线地通信。术语“发射媒体”应被视为包含能够存储、编码或载送指令以用于由机器800执行的任何无形媒体，且包含数字或模拟通信信号或用以促进此类软件的通信的其它无形媒体。

以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。所述图式借助于说明展示可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所展示或描述的那些要素之外的要素。然而，本发明人还预期其中仅提供所展示或所描述的那些要素的实例。此外，本发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)而展示或描述的那些要素的任何组合或排列的实例(或其一或多个方面)。

在本文件中，如专利文件中常见，使用术语“一(a/an)”以包含一个或多于一个，这与“至少一个”或“一或多个”的任何其它情形或使用无关。在此文献中，术语“或”用于指代非排它性或，使得除非另有指示，否则“A或B”可包含“A而非B”、“B而非A”以及“A和B”。在所附权利要求书中，术语“包含”和“在其中”用作相应术语“包括”和“其中”的简明等效用语。另外，在以下权利要求书中，术语“包含”和“包括”是开放式的，即，包含除了权利要求中列在此类术语后的那些要素之外的要素的系统、装置、物件或过程仍被认为处于所述权利要求的范围内。此外，在以下技术方案中，术语“第一”、“第二”和“第三”等仅用作标记，且并不在于对其对象施加数字要求。

在各种实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路系统或固件。如本文中所使用，“处理器”意指任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核心装置的群组。

如在本文件中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如下伏于晶片或裸片的常规平面或表面，而不管在任何时间点所述衬底的实际定向如何。术语“竖直”指代垂直于如上定义的水平的方向。例如“上”、“在……上”和“在……下”的介词是相对于常规平面或表面在衬底的顶部或暴露表面上而定义，而无论衬底的定向如何；且同时“上”意图表明一个结构相对于其位于其“上”的另一结构的直接接触(在不存在相反指示的表达的情况下)；术语“在……上”和“在……下”明确地意图识别结构(或层、特征等)的相对放置，其明确地包含但不限于所识别结构之间的直接接触，除非特定如此指示。类似地，术语“在……上”和“在……下”不限于水平定向，因为如果一结构在某个时间点是所讨论的构造的最外部分，那么即使所述结构相对于参考结构竖直延伸而不是在水平定向上延伸，此结构也可在参考结构“上”。

本文中使用术语“晶片”和“衬底”来大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的这些结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同所述权利要求书授权的等效物的完整范围定义。

根据本公开且在本文中描述的各种实施例包含利用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，将采用相对其上形成有存储器单元的衬底的表面的方向性形容词(即，竖直结构将视为远离衬底表面延伸，竖直结构的底端将视为最接近衬底表面的端部，且竖直结构的顶端将视为最远离衬底表面的端部)。

如本文中所使用，方向性形容词(例如水平、竖直、正交、平行、垂直等)可指相对定向，并且除非另外指出，否则并不意图需要严格遵守特定几何性质。举例来说，如本文中所使用，竖直结构无需精确地垂直于衬底的表面，而是可替代地大体上垂直于衬底的表面，并且可与衬底的表面形成锐角(例如在60度与120度之间等)。

在本文中所描述的一些实施例中，可将不同掺杂配置应用于源极侧选择栅极(SGS)、控制栅极(CG)和漏极侧选择栅极(SGD)，其中的每一个在此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些层次(例如多晶硅等)可在暴露于蚀刻溶液时具有不同蚀刻速率。举例来说，在3D半导体装置中形成单片支柱的过程中，SGS和CG可形成凹部，而SGD可保持较少凹入或甚至不凹入。这些掺杂配置可因此通过使用蚀刻溶液(例如四甲基铵氢氧化物(TMCH))来实现对3D半导体装置中的不同层次(例如SGS、CG和SGD)的选择性蚀刻。

如本文所使用，操作存储器单元包含从存储器单元读取、向存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中被称作“编程”，且可包含向存储器单元写入或从存储器单元擦除(例如，存储器单元可经编程为擦除状态)。

根据本公开的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、计算、改变、清除、传达、调适、导出、限定、利用、修改、施加等)一定数量的耗损循环或耗损状态(例如，记录耗损循环、当其发生时对存储器装置的操作计数、跟踪其起始的存储器装置的操作、评估对应于耗损状态的存储器装置特性等)。

根据本公开的一或多个实施例，存储器存取装置可经配置以关于每一存储器操作将耗损循环信息提供到存储器装置。存储器装置控制电路系统(例如，控制逻辑)可经编程以补偿对应于耗损循环信息的存储器装置性能改变。存储器装置可接收损耗循环信息并且响应于损耗循环信息而确定一或多个操作参数(例如，值、特性)。

将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合，或可存在中间元件。相比之下，当一元件被称作“直接在另一元件上”、“直接连接到另一元件”或“与另一元件直接耦合”时，不存在中间元件或层。如果两个元件在图式中展示为被线连接，那么除非另外指明，否则所述两个元件可耦合或直接耦合。

本文所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包括编码有指令的计算机可读媒体或机器可读媒体，所述指令可用于配置电子装置以执行如在以上实例中所描述的方法。这类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码或类似物。这类代码可包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可拆卸磁盘、可拆卸光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置及类似物。

实例1是一种经配置以在装配期间减少预加载数据的损坏的存储器装置，所述存储器装置包括：存储器阵列，其具有多个存储器单元块的群组；和存储器控制器，其以可操作方式耦合到所述存储器阵列，所述存储器控制器执行包含以下的操作：在回流焊保护模式中将至多阈值量的包含预加载数据的所接收数据存储在所述存储器阵列上；且在所述所接收数据超过所述阈值量之后从所述回流焊保护模式转变为正常操作模式。

在实例2中，根据实例1所述的主题任选地包含其中所述存储器控制器经配置以在所述回流焊保护模式中在所述存储器阵列上以单层级单元(SLC)形式写入所述所接收数据，且在所述正常操作模式中以多层级单元(MLC)形式写入所接收数据。

在实例3中，根据实例2所述的主题任选地包含其中在所述所接收数据超过所述阈值量之后，所述存储器控制器经配置以将在所述回流焊保护模式中以SLC形式存储的所述所接收数据以MLC形式写入到所述存储器阵列中。

在实例4中，根据实例1至3中的任何一或多个实例所述的主题任选地包含其中所述存储器控制器经配置以在所述正常操作模式中执行后台操作，且在所述回流焊保护模式中暂停后台操作，其中后台操作包含数据迁移。

在实例5中，根据实例1至4中的任何一或多个实例所述的主题任选地包含其中所述回流焊保护模式相比于所述正常操作模式具有较大阈值温度裕度，其中所述阈值量大于包含用于经配置成包含所述存储器装置的电子装置的内核和预加载软件的预加载数据的量，且其中所述存储器控制器经配置以在所述回流焊保护模式中以SLC形式将所述预加载数据存储在所述存储器阵列上，以在装配包含所述存储器装置的所述电子装置期间减少所述预加载数据的损坏。

在实例6中，根据实例5所述的主题任选地包含其中由于所述阈值量大于预加载数据的所述量，因此所述存储器装置经配置以在装配所述电子装置之后的短时间内在所述回流焊保护模式中存储所接收数据，随后在装配所述电子装置之后在所述所接收数据超过所述阈值量后转变为所述正常操作模式，而无需从主机装置接收装配已完成的单独指示。

在实例7中，根据实例5至6中的任何一或多个实例所述的主题任选地包含D)NAND存储器阵列。

在实例8中，根据实例1至7中的任何一或多个实例所述的主题任选地包含其中所述存储器控制器经配置以在接收所述预加载数据之前从主机装置接收所述阈值量。

在实例9中，根据实例1至8中的任何一或多个实例所述的主题任选地包含千兆字节(GB)的数据。

在实例10中，根据实例1至9中的任何一或多个实例所述的主题任选地包含其中所述存储器控制器经配置以在未接收预加载数据的单独验证的情况下从所述回流焊保护模式转变为所述正常操作模式。

在实例11中，根据实例1至10中的任何一或多个实例所述的主题任选地包含其中所述存储器控制器经配置以在未接收装配已完成的单独指示的情况下从所述回流焊保护模式转变为所述正常操作模式。

实例12是一种用于管理存储器装置以在装配期间减少预加载数据的损坏的方法，所述方法包含由存储器阵列的存储器控制器执行的多个操作，所述存储器阵列具有多个存储器单元块的群组，所述操作包含：在回流焊保护模式中将至多阈值量的包含预加载数据的所接收数据存储在存储器阵列上；在所述所接收数据超过所述阈值量之后从所述回流焊保护模式转变为正常操作模式。

在实例13中，根据实例12所述的主题任选地包含包括以下的操作：在所述回流焊保护模式中在所述存储器阵列上以单层级单元(SLC)形式写入所接收数据；且在所述正常操作模式中在所述存储器阵列上以多层级单元(MLC)形式写入所接收数据，其中预加载数据包含用于经配置成包含所述存储器装置的电子装置的内核和预加载软件，且其中在所述回流焊保护模式中以SLC形式写入所接收数据包含在装配包含所述存储器装置的所述电子装置期间减少所述预加载数据的损坏。

在实例14中，根据实例13所述的主题任选地包含其中从所述回流焊保护模式转变为所述正常操作模式包含将在所述回流焊保护模式中以SLC形式存储的所述所接收数据以MLC形式写入到所述存储器阵列中。

在实例15中，根据实例12至14中的任何一或多个实例所述的主题任选地包含包括以下的操作：在所述正常操作模式中对所述存储器装置执行后台操作；且在所述回流焊保护模式中暂停后台操作，其中后台操作包含数据迁移。

在实例16中，根据实例12至15中的任何一或多个实例所述的主题任选地包含包括以下的操作：在接收所述预加载数据之前从主机装置接收所述阈值量。

在实例17中，根据实例12至16中的任何一或多个实例所述的主题任选地包含：其中从所述回流焊保护模式转变为所述正常操作模式包含不接收预加载数据的单独验证，或不接收装配已完成的单独指示。

实例18是一种装置可读存储媒体，其提供指令，所述指令在由存储器装置的存储器控制器执行时使得所述存储器控制器执行用于在装配期间减少预加载数据的损坏的操作，所述操作包含：在回流焊保护模式中将至多阈值量的包含预加载数据的所接收数据存储在存储器阵列上；在所述所接收数据超过所述阈值量之后从所述回流焊保护模式转变为正常操作模式。

在实例19中，根据实例18所述的主题任选地包含包括以下的操作：在所述回流焊保护模式中在所述存储器阵列上以单层级单元(SLC)形式写入所接收数据以在装配包含所述存储器装置的电子装置期间减少所述预加载数据的损坏，其中所述预加载数据包含用于所述电子装置的内核和预加载软件；且在所述正常操作模式中在所述存储器阵列上以多层级单元(MLC)形式写入所接收数据。

在实例20中，根据实例18至19中的任何一或多个实例所述的主题任选地包含：其中从所述回流焊保护模式转变为所述正常操作模式的所述操作包含将在所述回流焊保护模式中以SLC形式存储的所述所接收数据以MLC形式写入到所述存储器阵列中。

在实例21中，根据实例18至20中的任何一或多个实例所述的主题任选地包含包括以下的操作：在所述正常操作模式中对所述存储器装置执行后台操作；且在所述回流焊保护模式中暂停后台操作，其中后台操作包含数据迁移。

在实例22中，根据实例18至21中的任何一或多个实例所述的主题任选地包含包括以下的操作：在接收所述预加载数据之前从主机装置接收所述阈值量。

在实例23中，根据实例18至22中的任何一或多个实例所述的主题任选地包含：其中从所述回流焊保护模式转变为所述正常操作模式的所述操作包含不接收预加载数据的单独验证，或不接收装配已完成的单独指示。

实例24是一种装置可读存储媒体，其提供指令，所述指令在由存储器装置的控制器执行时使所述存储器装置中的电压读取电平校准优化，其中所述指令使得所述控制器执行根据实例1至23的技术中的任一者的操作。

实例25是一种包括用于执行实例1至23的方法或技术中的任一者的相应装置的设备。

实例26是一种用于执行实例1至23中的任一者的操作的系统、设备或装置。

实例27是一种有形机器可读媒体，其体现用于执行或实施实例1至23中的任一者的操作的指令。

实例28是一种用于执行实例1至23中的任一者的操作的方法。

上文描述打算是说明性的，而不是限定性的。举例来说，上述实例(或其一或多个方面)可以彼此组合使用。例如所属领域的普通技术人员在查阅以上描述后可使用其它实施例。应理解，所述实施例将不会用于解释或限制权利要求书的范围或含义。另外，在以上具体实施方式中，可将各种特征分组在一起以简化本公开。不应将此情况解释为希望未要求保护的公开特征对任何权利要求来说是必需的。实际上，本发明主题可在于比特定所公开实施例的所有特征要少。因此，特此将以下权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期这些实施例可以各种组合或排列彼此组合。本发明的范围应该通过参考所附的权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。

Claims

1.一种存储器装置，其经配置以在装配期间减少预加载数据的损坏，所述存储器装置包括：

存储器阵列，其具有多个存储器单元块的群组；和

存储器控制器装置，其经配置以：

在回流焊保护模式中将至多阈值量的包含预加载数据的所接收数据存储在所述存储器阵列上；以及

响应于确定所述所接收数据超过所述阈值量而在不接收装配已完成的单独指示的情况下从所述回流焊保护模式转变为正常操作模式。

2.根据权利要求1所述的存储器装置，其中所述存储器控制器装置包括以可操作方式耦合到所述存储器阵列的存储器控制器，所述存储器控制器用于执行包括以下的操作：

在回流焊保护模式中将至多阈值量的包含预加载数据的所接收数据存储在所述存储器阵列上；且

在所述所接收数据超过所述阈值量之后从所述回流焊保护模式转变为正常操作模式。

3.根据权利要求2所述的存储器装置，其中所述存储器控制器经配置以在所述回流焊保护模式中在所述存储器阵列上以单层级单元SLC形式写入所述所接收数据，且在所述正常操作模式中以多层级单元MLC形式写入所接收数据。

4.根据权利要求3所述的存储器装置，其中在所述所接收数据超过所述阈值量之后，所述存储器控制器经配置以将在所述回流焊保护模式中以SLC形式存储的所述所接收数据以MLC形式写入到所述存储器阵列中。

5.根据权利要求2所述的存储器装置，其中所述存储器控制器经配置以在所述正常操作模式中执行后台操作，且在所述回流焊保护模式中暂停后台操作，其中后台操作包含数据迁移。

6.根据权利要求2至5中任一权利要求所述的存储器装置，其中所述回流焊保护模式相比于所述正常操作模式具有较大阈值温度裕度，其中所述阈值量大于包含用于经配置成包含所述存储器装置的电子装置的内核和预加载软件的预加载数据的量，且其中所述存储器控制器经配置以在所述回流焊保护模式中以SLC形式将所述预加载数据存储在所述存储器阵列上，以在装配包含所述存储器装置的所述电子装置期间减少所述预加载数据的损坏。

7.根据权利要求6所述的存储器装置，其中由于所述阈值量大于预加载数据的所述量，因此所述存储器装置经配置以在装配所述电子装置之后的短时间内在所述回流焊保护模式中存储所接收数据，随后在装配所述电子装置之后在所述所接收数据超过所述阈值量后转变为所述正常操作模式，而无需从主机装置接收装配已完成的单独指示。

8.根据权利要求3所述的存储器装置，其中所述多层级单元MLC包含双层级单元、三层级单元TLC或四层级单元QLC，且其中所述存储器阵列包含三维3D NAND存储器阵列。

9.根据权利要求2至5中任一权利要求所述的存储器装置，其中所述存储器控制器经配置以在接收所述预加载数据之前从主机装置接收所述阈值量。

10.根据权利要求1至5中任一权利要求所述的存储器装置，其中所述阈值量为5千兆字节的数据。

11.根据权利要求2至5中任一权利要求所述的存储器装置，其中所述存储器控制器经配置以在未接收预加载数据的单独验证的情况下从所述回流焊保护模式转变为所述正常操作模式。

12.根据权利要求2至5中任一权利要求所述的存储器装置，其中所述存储器控制器经配置以在不接收装配已完成的所述单独指示的情况下从所述回流焊保护模式转变为所述正常操作模式。

13.一种用于管理存储器装置以在装配期间减少预加载数据的损坏的方法，所述方法包含由存储器阵列的存储器控制器执行的多个操作，所述存储器阵列具有多个存储器单元块的群组，所述操作包含：

在回流焊保护模式中将至多阈值量的包含预加载数据的所接收数据存储在所述存储器阵列上；

14.根据权利要求13所述的方法，所述操作包括：

在所述回流焊保护模式中在所述存储器阵列上以单层级单元SLC形式写入所接收数据；且

在所述正常操作模式中在所述存储器阵列上以多层级单元MLC形式写入所接收数据，

其中预加载数据包含用于经配置成包含所述存储器装置的电子装置的内核和预加载软件，且

其中在所述回流焊保护模式中以SLC形式写入所接收数据包含在装配包含所述存储器装置的所述电子装置期间减少所述预加载数据的损坏。

15.根据权利要求14所述的方法，其中从所述回流焊保护模式转变为所述正常操作模式包含将在所述回流焊保护模式中以SLC形式存储的所述所接收数据以MLC形式写入到所述存储器阵列中。

16.根据权利要求13至15中任一权利要求所述的方法，所述操作包括：

在所述正常操作模式中对所述存储器装置执行后台操作；且

在所述回流焊保护模式中暂停后台操作，

其中后台操作包含数据迁移。

17.根据权利要求13至15中任一权利要求所述的方法，所述操作包括：

在接收所述预加载数据之前从主机装置接收所述阈值量。

18.根据权利要求13至15中任一权利要求所述的方法，其中从所述回流焊保护模式转变为所述正常操作模式包含不接收预加载数据的单独验证。