CN110993006A - 存储器装置中的回写操作 - Google Patents

存储器装置中的回写操作 Download PDF

Info

Publication number
CN110993006A
CN110993006A CN201910950268.4A CN201910950268A CN110993006A CN 110993006 A CN110993006 A CN 110993006A CN 201910950268 A CN201910950268 A CN 201910950268A CN 110993006 A CN110993006 A CN 110993006A
Authority
CN
China
Prior art keywords
memory device
bits
data
memory
write back
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910950268.4A
Other languages
English (en)
Inventor
G·卡列洛
F·罗里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110993006A publication Critical patent/CN110993006A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本文公开了用于在存储器装置中执行回写操作的装置和技术。可检测用以相对于存储在所述存储器装置上的数据区段执行回写操作的触发。所述存储器装置的电路系统可接着分别在读取窗口内的两个电压电平下读取所述数据区段以获得第一组位和第二组位。将所述第一组位与所述第二组位‑其在正常情形下应相同‑进行比较以确定所述组位之间的差是否超出阈值。如果所述差超出阈值，那么在完成所述回写操作之前调用错误校正。

Description

存储器装置中的回写操作
技术领域
本发明涉及存储器装置，且确切地说涉及存储器装置中的回写操作。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在未被供电时保持所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或存储类(例如，忆阻器)存储器等等。
快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷捕获存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每个存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的一串中的每个存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。以指定传递电压(例如，Vpass)驱动耦合到每个群组的未选定存储器单元的栅极的字线以使每个群组的未选定存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。
NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可个别地或共同地编程到一个或数个经编程状态。举例来说，单电平单元(SLC)可表示两个经编程状态(例如，1或0)中的一个，表示一个数据位。然而，快闪存储器单元也可表示多于两个经编程状态中的一个，从而允许制造较高密度的存储器而不增加存储器单元的数目，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。这些单元可称为多状态存储器单元、多数字单元或多电平单元(MLC)。在某些实例中，MLC可以指每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三电平单元(TLC)可以指每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，以指代每单元可存储多于一个数据位(即，可表示多于两个经编程状态)的任何存储器单元。
发明内容
根据本申请的一个方面，提供一种存储器装置。所述存储器装置包括：到所述存储器装置的控制器的接口；以及控制电路系统，其用以：检测用以相对于存储在所述存储器装置上的数据区段执行回写操作的触发；在读取窗口内的第一电压电平下从所述存储器装置读取所述数据区段以获得第一组位；在所述读取窗口中的第二电压电平下从所述存储器装置读取所述数据区段以获得第二组位；确定所述第一组位与所述第二组位之间的差超出阈值；以及响应于所述第一组位与所述第二组位之间的所述差超出所述阈值而经由所述接口对所述数据区段调用错误校正，所述错误校正是在所述回写操作完成之前被调用。
根据本申请的另一方面，提供一种方法。所述方法包括：在存储器装置处检测用以相对于存储在所述存储器装置上的数据区段执行回写操作的触发；通过所述存储器装置，在读取窗口内的第一电压电平下从所述存储器装置读取所述数据区段以获得第一组位；通过所述存储器装置，在所述读取窗口中的第二电压电平下从所述存储器装置读取所述数据区段以获得第二组位；通过所述存储器装置，确定所述第一组位与所述第二组位之间的差超出阈值；以及通过所述存储器装置，响应于所述第一组位与所述第二组位之间的所述差超出所述阈值而对所述数据区段调用错误校正，所述错误校正是在所述回写操作完成之前被调用。
根据本申请的又另一方面，提供一种非暂时性机器可读媒体。所述非暂时性机器可读媒体包含指令，所述指令在由存储器装置的处理电路系统执行时使所述存储器装置执行包括以下各项的操作：检测用以相对于存储在所述存储器装置上的数据区段执行回写操作的触发；在读取窗口内的第一电压电平下从所述存储器装置读取所述数据区段以获得第一组位；在所述读取窗口中的第二电压电平下从所述存储器装置读取所述数据区段以获得第二组位；确定所述第一组位与所述第二组位之间的差超出阈值；以及响应于所述第一组位与所述第二组位之间的所述差超出所述阈值而对所述数据区段调用错误校正，所述错误校正是在所述回写操作完成之前被调用。
附图说明
在不一定按比例绘制的图式中，相似标号在不同视图中可描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所论述的各种实施例。
图1说明包含可在上面实施一或多个实施例的存储器装置的环境的实例。
图2A到2B说明读取窗口内的电荷分布和读取电压的相对位置。
图3到4说明可在上面实施一或多个实施例的3D NAND架构半导体存储器阵列的实例的示意图。
图5说明可在上面实施一或多个实施例的存储器模块的实例框图。
图6是说明可在上面实施一或多个实施例的回写模块的实例的框图。
图7是可在上面实施一或多个实施例的用于执行回写操作的过程的流程图。
图8是可在上面实施一或多个实施例的用于执行回写操作的过程的流程图。
图9是说明可在上面实施一或多个实施例的机器的实例的框图。
具体实施方式
存储到NAND装置的数据可能在电力损耗或其它事件期间变得损坏。存储器控制器(例如，包含在受管理NAND装置、主机等中的控制器)可响应于这些事件执行电力损耗管理(例如，当电力恢复时)以检测并可能校正此类损坏数据。举例来说，主机可执行单次刷新操作，在所述操作中，从源地址读取数据，检查数据错误，且接着将数据写回到同一源或目的地地址。通常，错误检查由主机或存储器控制器执行，且不例如在NAND裸片上寻址。因此，在这些情况下，离裸片错误检测及校正引入时延，效率低下，且不利地影响用户体验。
一些NAND装置(例如，NAND集成电路(IC)、存储器装置等)可执行从一个地址或地址块读取数据并将数据写回到目的地地址或地址块的内部回写操作，而不与存储器控制器交互(无论是在受管理NAND封装还是主机内)。然而，在此类常规NAND内部回写操作中，不检查数据完整性和错误，这使其不适合用于电力损耗管理。需要一种损坏检测技术，其不依赖于用于所有操作的存储器控制器，但在怀疑损坏时可涉及存储器控制器。
本文件阐述用于在执行一或多个存储器装置中的或与一或多个存储器装置相关联的回写操作期间最小化存储器控制器干预的各种技术。具体地说，所描述的回写操作(在一些实例中，可至少部分地由回写模块执行，在存储器装置中或与存储器装置相关联，如本文稍后描述)是在来自存储器控制器的干预最小或不存在的情况下通过内部(例如，在NAND裸片内)检查存储在给定存储器区段中的经受回写操作的数据是否损坏来执行。在一些实例中，可参考所存储的数据的电荷分布检测损坏。通常，在NAND装置中，数据被写入到电荷存储结构(例如浮动栅极或电荷捕获元件)，使得存储结构在表示位的若干分布中的一个内具有一电荷(例如，对于SLC，所述分布中的两个分别表示‘0’或‘1’)。分布从彼此扩散，使得所施加的读取电压将克服一个分布而非另一分布的浮动栅极干扰。当电荷分布由于损坏而移位到此读取窗口中时-一系列电压，如果用于读取，那么其将克服一个电荷分布而非另一电荷分布，从而实现关于所读取的元件是否为一个符号(例如，由第一电荷分布表示的零)或另一符号(例如，由第二电荷分布表示的一)的检测-写入为‘1’的位有可能在读取电压的错误侧上-通常朝向读取窗口中间且解译为‘0’。检测此条件表明存储器装置的部分将受益于错误校正。
为了检测存储器装置的一部分的经移位电荷分布，回写模块在读取窗口内的两个不同的电压下读取数据时检查数据并比较结果。因为电压在读取窗口内，所以当电荷分布与设计参数一致时，两个读数的结果应相同。然而，如果移位电荷分布发生异常，那么在电荷分布中的一个移动到读取窗口中的情况下，两个读数可以不同。此条件表明可受益于错误校正的一个问题，例如交叉温度写入、读取干扰或其它情形。因此，当两个读数的结果例如相差阈值时，回写模块可能引起错误校正(例如，通过发信号通知主机或存储器控制器)。
下文说明其中回写模块提供比先前技术更好的操作的使用情况。例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适度系统等)和因特网连接的电器或装置(例如，物联网(IoT)装置等)等电子装置通常在可能引起数据完整性问题的极端温度或电力条件下操作。举例来说，关于电池电力的装置操作可能在电池随时间消耗时经历断电或低压电力情形。在此类情况下，电子装置可能变得不稳定。在电力在给定电力损耗事件以后恢复之后，存储器装置或存储器控制器可执行数个操作以确保数据的稳定性。一个此类操作包含对在电力损耗事件之前存储的最后一个块(或最后一组块)执行刷新，例如，将来自第一组块的有效数据复制到第二组块。对于例如装置元数据等一些区域，刷新可在每次初始化时发生以确保NAND装置的操作参数不受损坏。由于在电池操作的装置中可能频繁地发生初始化，且由于此数据的完整性引起推迟读取或写入请求直到刷新完成，因此用户可能在这些周期期间经历高时延。当不存在显而易见的错误时，回写模块可通过使用裸片上回写执行刷新来缓解这些时延。此外，通过在检测到错误时调用存储器控制器的错误校正设施，所得数据完整性不慢于基于存储器控制器的刷新，或其准确度不低于基于存储器控制器的刷新。下文论述额外细节和实例。
图1说明经配置以经由通信接口彼此通信的包含主机装置105和受管理存储器装置110的环境100的实例。因此，如本文中所描述，归于主机装置105的动作在受管理存储器装置110的那些动作之外，如所说明，甚至在受管理存储器装置110是主机装置105内的封装时也是如此。因此，在一些实例中，受管理存储器装置110可被包含为主机105的部分(如图1中所描绘)，或受管理存储器装置110可以是在主机装置105外部的独立组件。主机装置105或受管理存储器装置110可包含在多种产品150中，例如物联网(IoT)装置(例如，冰箱或其它电器、传感器、电动机或致动器、移动通信装置、汽车、无人驾驶飞机等)，以支持产品150的处理、通信或控制。
受管理存储器装置110包含存储器控制器115和存储器阵列120，存储器阵列120包含例如数个个别存储器装置(例如，每个存储器装置是三维(3D)NAND裸片的堆叠)。因此，受管理存储器装置110包含存储器控制器115和一或多个存储器装置-存储器装置的实例说明在图5中。在没有受管理存储器装置110的实例中，存储器控制器115或其等效物将为主机装置105的部分且在包括存储器阵列120的一或多个存储器装置的封装外部。在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层次数、物理页且因此增加给定存储器装置(例如，存储装置)的密度。
在实例中，受管理存储器装置110可以是主机装置105的离散存储器或存储装置组件。在其它实例中，受管理存储器装置110可以是集成电路(例如，系统芯片(SoC)等)的部分，其与主机装置105的一或多个其它组件堆叠或以其它方式包含在一起。
可使用一或多个通信接口在受管理存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口，或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、控制电路系统或存储卡读卡器。在一些实例中，主机装置105可以是具有参考图9的机器900所论述的组件的某一部分或全部的机器。可经由I/O总线在受管理存储器装置110与其它组件之间传送数据。
存储器控制器115可从主机装置105的处理电路系统(例如，处理器)接收指令，并且可与存储器阵列120通信以便将数据传送(例如，写入或擦除)到存储器阵列120的存储器装置和相关联存储器单元、平面、子块、块或页中的一或多个或从存储器阵列120的存储器装置和相关联存储器单元、平面、子块、块或页中的一或多个传送(例如，读取)数据。存储器控制器115尤其可包含电路系统或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可以包含一或多个电路、控制电路系统或经配置以控制跨越存储器阵列120的存取并在主机装置105与存储器阵列120的存储器装置之间提供转换层的组件。存储器控制器115可包含一或多个输入/输出(I/O)电路、线或接口以向存储器阵列120传送数据或从存储器阵列120传送数据。存储器控制器115可包含存储器管理器125和阵列控制器135。
阵列控制器135尤其可包含经配置以控制与以下相关联的存储器操作的电路系统或组件：将数据写入到存储器阵列120中的存储器装置的一或多个存储器单元、从所述一或多个存储器单元读取数据或擦除所述一或多个存储器单元。存储器操作可基于例如从主机装置105的处理电路系统接收或由存储器管理器125内部产生的主机命令(例如，与耗损均衡、错误检测或校正等相关联)。
在操作中，数据通常以页写入到NAND受管理存储器装置110或从其读取，且以块擦除。但是，可按需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND受管理存储器装置110的数据传送大小通常被称作页，而主机的数据传送大小通常被称作扇区。
阵列控制器135可包含错误校正码(ECC)组件140，ECC组件140尤其可包含ECC引擎或经配置以检测或校正与以下相关联的错误的其它电路系统：将数据写入到耦合到存储器控制器115的存储器装置的一或多个存储器单元或从所述一或多个存储器单元读取数据。ECC组件140例如可检测或计算与执行数个存储器操作相关联的误码率(BER)。BER可对应于I/O总线的锁存器中发生的误码、控制器115的内部错误、受管理存储器装置110的存储器装置中的一或多个中发生的错误。存储器控制器115可经配置以有效地检测与各种操作或数据存储相关联的错误出现(例如，误码、操作错误等)并从中恢复，同时维持在主机装置105的处理器与受管理存储器装置110之间传送的数据的完整性，或维持所存储数据的完整性(例如，使用冗余RAID存储等)，并可去除(例如，引退(retire))发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等)以预防未来错误。在实例中，这些操作中的一些，例如检测读取故障，可实施于存储器阵列120中的每个存储器装置的存储器控制单元中。
存储器管理器125尤其可包含电路系统或固件，例如与各种存储器管理功能相关联的若干组件或集成电路。为了当前描述的目的，将在NAND存储器的上下文中描述实例存储器操作和管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。此类NAND管理功能包含耗损均衡(例如，垃圾收集或回收)、错误检测(例如，误码率(BER)监测)或校正、块引退或者一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机装置105的处理电路系统接收到的命令)剖析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或受管理存储器装置110的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。在实例中，这些操作中的一些可实施于存储器阵列120中的每个存储器装置的存储器控制单元中。
存储器管理器125可包含经配置以维持与受管理存储器装置110的一或多个组件相关联的各种信息(例如，与存储器阵列或耦合到存储器控制器115的一或多个存储器单元相关联的各种信息)的一组管理表130。举例来说，管理表130可包含关于耦合到存储器控制器115的存储器单元的一或多个块的块使用期(block age)、块擦除计数、错误历史、错误参数信息或一或多个错误计数(例如，写入操作错误计数、读取误码计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个(例如，错误参数)检测到的错误的数目高于阈值(例如，可允许的错误阈值)，那么误码可称为不可校正的误码。管理表130尤其可维持可校正或不可校正的误码的计数。
如上文所提及，存储器阵列120可包含一或多个存储器装置。个别存储器装置可包含布置于例如数个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLCNAND存储器装置可包含每页18,592个字节(16,384+2208个字节)的数据、每块1536页、每平面548个块和每装置四个或更多个平面。作为另一实例，32GB MLC存储器装置(每单元存储两个数据位(即，四个可编程状态))可包含每页18,592个字节(16,384+2208个字节)的数据、每块1024页、每平面548个块和每装置四个平面，但相比于对应TLC存储器装置，所需写入时间为一半且编码/擦除(P/E)循环为两倍。其它实例可以包含其它数目或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所需MLC模式(例如TLC、QLC等)中选择性地操作。
不同类型的存储器装置可提供不同的页大小，或可能需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同误码率，这可能引起需要不同量的元数据来确保数据页的完整性(例如，相比于具有较低误码率的存储器装置，具有较高误码率的存储器装置可能需要更多字节的错误校正码数据)。作为实例，相比于对应单电平单元(SLC)NAND快闪存储器装置，多电平单元(MLC)NAND快闪存储器装置可具有更高的误码率。因此，相比于对应SLC装置，MLC装置可能需要更多的元数据字节用于错误数据。
如上文所提及，存储器阵列120的个别存储器装置可包含用以执行各种操作的处理电路系统。存储器装置的实例说明于图5中且如下文描述。通常，存储器装置上的处理电路系统实现一些操作，例如地址解码、单元写入(例如，管理电压、故障检测等)，以及其它操作。通常，存储器装置中缺少处理密集型操作，例如错误校正路径(例如，读取重试、ECC等)。从存储器装置的一个部分到同一存储器装置的另一部分的点对点复制通常包含在此类存储器装置中。此操作在此被称作“回写”。
当初始化存储器阵列时，主机装置105或存储器控制器115可在例如电力损耗管理的部分等数个情形下执行刷新(例如，单次刷新)。刷新的目的是对存储器装置中由于电力损耗而可能受损的数据进行纠正(rectify)。实施刷新的一种方式包含从存储器装置读取数据，通过存储器控制器115或主机装置105执行错误校正，且接着将数据写回到存储器装置。此序列虽然产生良好数据，但在时延方面可能过高。另一方法为使用存储器装置自身的回写能力。虽然这非常快速，但存储器装置通常并不检测已经存储在其单元中的数据错误，并且操作可能导致仅传播不良数据。
为了解决这些问题，存储器装置可包含回写模块160。回写模块包含用以经由电荷分布移位的检测检测所存储的数据中的错误的电路系统。下文关于图4的描述描述了电力损耗可如何导致分布中的若干电荷存储问题。为了经由电荷分布移位进行错误检测，回写模块160读取在读取窗口内的两个不同的电压下的数据区段。因为两个不同的电压在读取窗口内，所以两个读数的结果应相同。回写模块160比较数据区段的两个读数的位以通过注意两个读数的不同程度来检测数据中的错误。如果不存在差，那么不存在错误。然而，如果两个读数具有不同结果，那么数据区段中的单元的一个或两个电荷分布有可能与其设计参数有偏差。
如果未检测到错误，那么回写模块160完成回写操作而不中断(例如，不接触存储器控制器115或主机装置105)。此操作路径产生低时延、存储器装置原生的回写效率。
然而，如果检测到错误，那么回写模块160调用对数据区段的错误校正。此处，错误校正可包含多种技术，例如读取重试、微调层级调整、ECC恢复或其它RAID操作，以恢复受损数据。通常，调用错误校正涉及存储器装置(例如，经由回写模块160)发信号通知存储器控制器115或主机装置105执行错误校正。实例信号可包含设置由存储器控制器115或主机装置105轮询的状态寄存器、使用中断，包含返回到另一操作的状态等。
中断回写操作，直到执行错误校正为止。在实例中，关于数据区段的中断是特定的，由此回写模块160在等待错误校正的结果时继续经由双重读取错误检测技术处理其它数据区段。当错误校正完成时，回写模块160可继续执行回写操作，直到完成。下文结合图6描述回写模块160的实例。
图2A到2B说明读取窗口内的电荷分布和读取电压的相对位置。下文参考图3和4给出关于装置组织的额外细节，所述装置组织引起页(例如，读取单元)中的单元的电荷分布，以及经施加以辨别逻辑值(例如，‘1’或‘0’，或MLC编码中的其它符号)的标准读取电压。
图2A说明如由装置的设计参数界定的处于恰当位置的SLC分布205和210。在这些分布的情况下，存在读取窗口215，在读取窗口215内，所施加的标准读取电压220将在分布205与分布210之间区分开。如此处所说明，第一读取电压225和第二读取电压230两者都在读取窗口内，且将产生与标准读取电压220相同的输出。因此，在图2A中说明的实例中，由第一读取电压225下的读数产生的第一组位或由第二读取电压230下的另一读数产生的第二组位将不存在差。
图2B说明图2A的实例的变型，其中分布210与其设计参数位置235有偏差。此移位可能已由大量源产生，例如，交叉温度写入、写入期间的电力异常等。如所说明，分布210已移位到读取窗口215中。在此情形下，标准读取电压220下的读数变得不明确，这是因为其不在分布205与210之间区分开，而是在分布210内。为了解决不明确性，可使用两个读取电压225和230。如此处所说明，由读取电压225下的读数产生的第一组位有可能会不同于由读取电压230下的读数产生的第二组位。因此，经由这两个读数，回写模块可易于确定分布存在问题。当分布205和210不存在问题时，回写模块可在不涉及离裸片资源的情况下继续回写，从而降低时延。然而，如果检测到分布问题，那么裸片可使用可能增加时延的传统错误校正机构，以向数据提供主机(例如，存储器控制器)可靠性。
图3说明包含数个存储器单元串(例如，第一A0存储器串305A0到第三A0存储器串307A0，第一An存储器串305An到第三An存储器串307An，第一B0存储器串305B0到第三B0存储器串307B0，第一Bn存储器串305Bn到第三Bn存储器串307Bn等)的3D NAND架构半导体存储器阵列300的实例示意图，所述存储器单元串组织成块(例如，块A301A、块B 301B等)和子块(例如，子块A0 301A0、子块An 301An、子块B0 301B0、子块Bn 301Bn等)。存储器阵列300表示通常在存储器装置的块、装置或其它单元中发现的较大数目的类似结构的一部分。
每个存储器单元串包含数个层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷捕获结构等)，所述电荷存储晶体管在Z方向上以源极到漏极方式堆叠于源极线(SRC)335或源极侧选择栅极(SGS)(例如，第一A0 SGS 331A0到第三A0 SGS 333A0、第一An SGS 331An到第三An SGS 333An、第一B0 SGS 331B0到第三B0 SGS 333B0、第一Bn SGS 331Bn到第三Bn SGS333Bn等)与漏极侧选择栅极(SGD)(例如，第一A0 SGD 326A0到第三A0SGD 328A0、第一An SGD326An到第三An SGD 328An、第一B0 SGD 326B0到第三B0 SGD 328B0、第一Bn SGD 326Bn到第三Bn SGD 328Bn等)之间。3D存储器阵列中的每个存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0 320到BL2 322)，且沿着Y方向布置为物理页。
在物理页内，每一层次表示一行存储器单元，且每个存储器单元串表示一列。子块可以包含一或多个物理页。块可包含数个子块(或物理页)(例如，128、256、384等)。出于描述的目的而提供的所说明的存储器装置包含两个块，每个块具有两个子块，每个子块具有单个物理页，其中每个物理页具有三个存储器单元串，且每个串具有8个层次的存储器单元。在实际装置中，存储器阵列300将通常包含数目大得多的块、子块、物理页、存储器单元串、存储器单元和/或层次。举例来说，按需要，每个存储器单元串可包含选定数目的层次(例如，16、32、64、128等)，以及高于或低于电荷存储晶体管的半导体材料的一或多个额外层次(例如，选择栅极、数据线等)。作为实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块，和每装置4个或更多个平面。
存储器阵列300中的每个存储器单元包含耦合到(例如，电连接或以其它可操作方式连接到)存取线(例如，字线(WL)WL00-WL70 310A-317A、WL01-WL71 310B-317B等)的控制栅极(CG)，所述控制栅极按需要共同地跨越特定层次或层次的一部分耦合控制栅极(CGs)。可使用相应存取线存取或控制3D存储器阵列300中的特定层次，并因此存取或控制串中的特定存储器单元。可以使用各种选择线存取多组选择栅极。举例来说，可使用A0 SGD线SGDA0325A0存取第一A0 SGD 326A0到第三A0 SGD 328A0，可使用SGD线SGDAn 325An存取第一An SGD326An到第三An SGD 328An，可使用B0 SGD线SGDB0 325B0存取第一B0 SGD 326B0到第三B0SGD 328B0，且可使用Bn SGD线SGDBn 325Bn存取第一Bn SGD 326Bn到第三Bn SGD 328Bn。可使用栅极选择线SGS0 330A存取第一A0 SGS 331A0到第三A0 SGS 333A0和第一An SGS 331An到第三An SGS 333An，且可使用栅极选择线SGS1 330B存取第一B0 SGS 331B0到第三B0 SGS333B0和第一Bn SGS 331Bn到第三Bn SGS 333Bn。
在实例中，存储器阵列300可包含数个层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应层次的每个存储器单元的控制栅极(CG)或选择栅极(或者CG或选择栅极的一部分)。可使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层次处的特定存储器单元。
图4说明NAND架构半导体存储器阵列400的一部分的实例示意图，NAND架构半导体存储器阵列400包含布置于串(例如，第一串405到第三串407)和层次(例如，说明为相应字线(WL)WL0 410到WL7 417、漏极侧选择栅极(SGD)线425、源极侧选择栅极(SGS)线430等)的二维阵列中的多个存储器单元402以及装置或感测放大器460。举例来说，存储器阵列400可说明例如图3中说明的3D NAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每个存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一SGS 431到第三SGS433)耦合到源极线(SRC)，且使用相应漏极侧选择栅极(SGD)(例如，第一SGD 426到第三SGD428)耦合到相应数据线(例如，第一位线(BL)BL0 420到第三位线BL2 422)。虽然在图4的实例中说明为具有8个层次(例如，使用字线(WL)WL0 410到WL7 417)和三个数据线(BL0 426到BL2 428)，但其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。
在例如实例存储器阵列400等NAND架构半导体存储器阵列中，可通过感测与含有所选存储器单元的特定数据线相关联的电流或电压变化而存取所选存储器单元402的状态。可使用一或多个驱动器(例如，由控制电路、一或多个处理器、数字逻辑等)存取存储器阵列400。在实例中，取决于将对特定存储器单元或存储器单元组执行的所需操作的类型，一或多个驱动器可通过将特定电位驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择栅极来激活特定存储器单元或存储器单元组。
为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到选定字线(例如，WL4)，且因此施加到耦合到选定字线的每个存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一控制栅极(CG)441到第三控制栅极443)。编程脉冲可以例如以15V或接近15V开始，并且在某些实例中，可以在每个编程脉冲施加期间增加幅度。在将编程电压施加到选定字线的同时，可将例如地电位(例如，Vss)等电位施加到作为编程目标的存储器单元的数据线(例如，位线)和衬底(且因此源极与漏极之间的沟道)，从而导致从沟道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(Fowler-Nordheim，FN)隧穿等)。
相比之下，可将传递电压(Vpass)施加到具有并不作为编程目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并不作为编程目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从沟道转移到此类非目标存储器单元的浮动栅极。传递电压可例如取决于施加的传递电压与作为编程目标的字线的接近度而变化。禁止电压可以包含电源电压(Vcc)，例如，相对于地电位(例如，Vss)来自外部源或电源(例如，电池、AC-DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线，例如WL4，那么可将10V的传递电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或保持并不作为编程目标的此类存储器单元上存储的值。随着施加的编程电压与非目标存储器单元之间的距离增加，制止对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或字线的数目等可更高或更低，或者更大或更小。
耦合到数据线(例如，第一位线、第二位线或第三位线(BL0到BL2)420到422)中的一或多个的感测放大器460可通过感测特定数据线上的电压或电流而检测相应数据线中的每个存储器单元402的状态。感测放大器460可确定给定存储器单元402或单元组的状态是否不稳定。在此类情形下，感测放大器460可将此不稳定性记录为错误参数。感测放大器460可与控制器通信以校正错误参数。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行验证操作以确定选定的存储器单元是否已达到其预期经编程状态。如果选定的存储器单元已达到其预期经编程状态，那么可以禁止其进一步编程。如果选定的存储器单元尚未达到其预期经编程状态，那么可以施加额外编程脉冲。如果选定的存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其预期经编程状态，那么可以将选定的存储器单元或与此类选定的存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到作为擦除目标的存储器单元的衬底(且因此源极与漏极之间的沟道)，同时目标存储器单元的字线保持在例如地电位(例如，Vss)的电位，从而导致从目标存储器单元的浮动栅极到沟道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
为了从存储器单元的给定页读取数据，将读取阈值电压或电位(Vt)施加到字线且从对应数据线感测电压。如果对给定单元编程，那么施加Vt(或在Vt范围内的电压)可能导致在对应位线处感测到给定电压电平(在经编程范围内)。如果所感测的电压电平在可接受的经编程范围内，那么可确定位值‘0’被存储在给定单元中。如果未编程给定单元，那么施加Vt(或在Vt范围内的电压)可能导致在对应位线处感测到给定电压电平(在经擦除范围内)。如果所感测的电压电平在可接受的经擦除范围内，那么可确定位值‘1’被存储在给定单元中。
在一些情形下，例如在电力损耗事件期间，某些存储器单元无法达到其预期经编程状态。结果，存储在给定存储器单元中的数据可能变得损坏。确切地说，如果存储器单元在电力损耗事件之前未达到其预期经编程状态，那么所述单元的后续读取操作可能不可靠。举例来说，在Vt的范围内施加第一电压可产生更接近在对应位线处感测到的经编程范围的给定电压电平，且因此可确定位值‘0’。另外，施加仍在Vt的范围内的第二不同电压可产生更接近在对应位线处感测到的经擦除范围的给定电压电平，且因此可确定位值‘1’。因而，存储在给定存储器单元中的数据损坏且不稳定，且可能需要校正。回写模块160检测此类损坏且根据需要使用存储器控制器115执行错误处置。
图5说明存储器装置500的实例框图，存储器装置500包含具有多个存储器单元504的阵列502和一或多个电路或组件以提供与阵列502的通信或在阵列502上执行一或多个存储器操作。存储器装置500可包含行解码器512、列解码器514、感测放大器520、页缓冲器522、选择器524、输入/输出(I/O)电路526和存储器控制单元530。存储器装置500是可包括图1的存储器阵列120的存储器装置的实例。
阵列502的存储器单元504可布置于块中，例如第一块502A和第二块502B。每个块可包含子块。例如，第一块502A可以包含第一子块502A0和第二子块502An，且第二块502B可以包含第一子块502B0和第二子块502Bn。每个子块可包含数个物理页，每一页包含数个存储器单元504。虽然本文中说明为具有两个块，每个块具有两个子块，并且每个子块具有数个存储器单元504，但在其它实例中，阵列502可以包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元504可按数个行、列、页、子块、块等布置，且使用例如存取线506、第一数据线510或一或多个选择栅极、源极线等存取。
存储器控制单元530可根据在控制线532上接收的一或多个信号或指令控制存储器装置500的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除、回写等)的一或多个时钟信号或控制信号，或在一或多个地址线516上接收的地址信号(A0到AX)。在存储器装置500外部的一或多个装置可控制控制线532上的控制信号或地址线516上的地址信号的值。在存储器装置500外部的装置的实例可包含但不限于存储器控制器(例如，图1的存储器控制器115)、控制电路系统、处理器(例如，来自图1的主机装置105)或图5中未说明的一或多个电路或组件。
存储器装置500可使用存取线506和第一数据线510将数据传送(例如，写入或擦除)到存储器单元504中的一或多个或从存储器单元504中的一或多个传送(例如，读取)数据。行解码器512和列解码器514可以从地址线516接收地址信号(A0到AX)并对其进行解码，可以确定将存取哪个存储器单元504，并且可以向存取线506(例如，多个字线(WL0到WLm)中的一或多个)或第一数据线510(例如，多个位线(BL0到BLn)中的一或多个)中的一或多个提供信号，如上所述。
存储器装置500可包含例如感测放大器520的感测电路系统，其经配置以使用第一数据线510确定(例如，读取)存储器单元504上的数据的值，或确定待写入到存储器单元504的数据的值。举例来说，在存储器单元504的选定串中，响应于读取电流在存储器阵列502中穿过选定串流动到数据线510，感测放大器520中的一或多个可以读取选定存储器单元504中的逻辑电平。
在存储器装置500外部的一或多个装置可使用I/O线(DQ0到DQN)508、地址线516(A0到AX)或控制线532与存储器装置500通信。输入/输出(I/O)电路526可根据例如控制线532和地址线516使用I/O线508将数据值传送到存储器装置500中或从其中传送数据值，例如将数据值传送到页缓冲器522或存储器阵列502中或从其中传送数据值。举例来说，I/O电路526可包含用于临时存储待写入到存储器阵列502的数据和待由来自存储器阵列502的一或多个外部装置读取的数据的一或多个锁存器521。页缓冲器522可在数据被编程到存储器阵列502的相关部分中之前存储从存储器装置500外部的一或多个装置接收到的数据，或可在数据被传输到存储器装置500外部的一或多个装置之前存储从存储器阵列502读取的数据。
列解码器514可接收地址信号(A0到AX)并将其解码为一或多个列选择信号(CSEL1到CSELn)。选择器524(例如，选择电路)可以接收列选择信号(CSEL1到CSELn)，并且在页缓冲器522中选择表示将从存储器单元504读取或将被编程到存储器单元504中的数据值的数据。可以使用第二数据线518在页缓冲器522与I/O电路526之间传送选定数据。
存储器控制单元530可以从外部源或电源(例如，内部或外部电池、AC-DC转换器等)接收正和负电源信号，例如电源电压(Vcc)534和负电源(Vss)536(例如，地电位)。在某些实例中，存储器装置500可包含调节器528以在内部将正或负电源信号提供到存储器控制单元530。
在图5中说明的实例中，存储器装置500包含回写模块535作为存储器控制单元530的独立组件(例如，电路系统)。在实例中，回写模块535集成到存储器控制单元530中。回写模块535可耦合到调节器528以改变施加到存储器阵列502的读取电压(Vt)以用于读取数据。
举例来说，回写模块535通过内部检测阵列502中的数据损坏而实施外部实体(例如，存储器控制器)参与最少或不参与的回写操作。回写模块535可经由信号529指示调节器528施加第一电压(在表示读取窗口的Vt的范围内)以从第一存储位置读取来自存储器阵列502的数据页。回写模块535获得在第一电压下从页缓冲器522读取的页数据537，并将此页数据537临时存储在存储装置(例如，寄存器或二级数据高速缓冲存储器(SDC))中。回写模块535接着经由信号529指示调节器528施加第二电压(在比第一电压小或大预定量的Vt的范围内)以从相同的第一存储位置读取来自存储器阵列502的数据页，并将此页数据临时存储在存储装置(例如，寄存器或初级数据高速缓冲存储器(PDC))中。回写模块535获得在第二电压下从页缓冲器522读取的页数据537，并将此页数据临时存储在存储装置(例如，寄存器)中。
回写模块535比较两个读取页数据集(例如，通过计算两个页数据集之间的差或对数据集执行逻辑XOR运算)。基于所述比较且使用Cfbyte运算，回写模块535对两个读取页之间不同的位数进行计数。响应于检测到两个数据集之间不同的位数超出损坏阈值，回写模块535调用错误校正。在实例中，此错误校正调用包含经由控制线532将读取页数据传送到外部装置(例如，主机装置105上的存储器控制器或处理器)以恢复读取页数据(例如，用于执行错误校正)。响应于检测到两个数据集之间不同的位数未超出损坏阈值，回写模块535将存储器阵列502中的读取页数据存储在目的地地址处。
当关于页数据的错误校正成功时，将页数据提供到回写模块535，回写模块535接着将经校正页存储到目的地地址。如果错误校正不成功，那么回写模块535可终止回写操作(例如，中断读取和写入由回写操作指示的后续页)。
回写模块535确定是否有额外或后续页待回写，并且在两个读取电压下执行相同读取操作且对任何此类额外或后续页执行回写。举例来说，回写模块535可增加页数和源地址。回写模块535在两个不同的电压下从增加的源地址读取下一页数，且比较不同的位数(如果存在的话)以检测损坏。
图6是说明可在上面实施一或多个实施例的回写模块535的实例的框图。回写模块535包含读取电压选择装置630、回写存储装置632、读数差检测装置640、读取损坏检测装置642和控制电路系统650。
控制电路系统650确定存储在给定存储器地址或位置中的数据是否损坏。举例来说，控制电路系统650执行上文和下文所描述的过程以在两个不同的电压下从给定地址读取数据，比较读取数据以确定读取数据之间不同的位数是否大于损坏阈值，且基于差处理数据。举例来说，控制电路系统650基于差，在读取数据损坏的情况下通过从外部实体调用错误校正(例如，设置寄存器、执行中断、传送读取数据等)，或在未发现损坏的情况下通过将读取数据存储到目的地地址来处理读取数据。
在一些实施例中，回写模块535的控制电路系统650可经由信号612接收指令以执行回写操作。指令可指定将对其执行回写操作的源地址、目的地地址、起始页和结束页。控制电路系统650存储起始页作为正在读取的当前页。控制电路系统650从源地址读取起始页(在两个不同的读取电压下)并将读取起始页存储到目的地地址(如果在读取页中检测到损坏，那么在从外部错误校正接收经校正页数据之后进行存储，或者如果在读取页中未检测到损坏，那么立刻进行存储而存储器控制器不参与)。控制电路系统650增加当前页计数且确定当前页计数与结束页数是否匹配。如果当前页与结束页数不匹配(意味着额外页有待回写)，那么控制电路系统650增加源地址和目的地地址。控制电路系统650重复从源地址(增加)读取当前页和在将读取页存储到目的地地址(增加)之前检查损坏的过程。重复此过程，直到当前页计数与指令中指示的结束页匹配以执行回写操作。
为了在两个不同的Vt电压下读取当前页，控制电路系统650可从读取电压选择装置630检索相关联存储器阵列502的当前Vt(或默认Vt)。控制电路系统650可使用此值作为第一读取电压。控制电路系统650可将指示第一读取电压值的信号529输出到调节器528(图5)。在读取页之后，控制电路系统650从页缓冲器522接收读取页数据537。控制电路系统650将接收到的页数据537(在第一电压电平下读取)存储在回写存储装置632中(例如，存储在二级数据高速缓冲存储器中)。回写存储装置632可包含任何合适的易失性或非易失性存储电路系统，例如寄存器、NAND存储装置、SSD存储装置或RAM。
在第一读取电压下读取当前页之后，控制电路系统650可从读取电压选择装置630检索第二读取电压电平以用于在回写操作期间执行相同存储器位置的第二读取。第二读取电压电平可以是相对于第一读取电压电平的任何值，其比第一读取电压电平大或小指定量或百分比的第一读取电压。第一读取电压和第二读取电压不可超出存储器阵列502的可允许读取电压的范围。控制电路系统650可使用此值作为第二读取电压。控制电路系统650可将指示第二读取电压值的信号529输出到调节器528。在第二读取电压电平下再次读取页之后，控制电路系统650从页缓冲器522接收读取页数据537。控制电路系统650将接收到的页数据537(在第二电压电平下读取)存储在回写存储装置632中(例如，存储在初级数据高速缓冲存储器中)。
控制电路系统650指示读数差检测装置640获得在两个电压下从回写存储装置632读取的数据且确定是否存在任何差。读数差检测装置640包含经配置以比较两个值以检测差的任何硬件或软件组件。举例来说，读数差检测装置640可包含比较器电路，所述比较器电路计算两个输入值之间的逐位差并输出逐位差量。在此类情况下，读取损坏检测装置642接收逐位差量且确定此量是否超出可允许的损坏阈值。在一些其它实施方案中，读数差检测装置640可包含XOR电路(或实施XOR运算的逻辑)。在此类情形下，读数差检测装置640确定在两个值处读取的页之间的哪些位不同(如果存在的话)。读取损坏检测装置642接收读数差检测装置640的输出(例如，两个页数据集的XOR运算的结果)且执行Cfbyte运算以对非零位数进行计数。确切地说，如果页数据集的位位置不同，那么XOR运算输出非零位(例如，‘1’)，并且如果页数据集的位位置相同，那么输出零位(例如，‘0’)。
读取损坏检测装置642可包含适合于执行比较操作的比较器电路或电路系统。读取损坏检测装置642从回写存储装置632检索可允许的损坏阈值。读取损坏检测装置642将由读数差检测装置640发现的非零位数与可允许的损坏阈值进行比较。响应于确定非零位数超出损坏阈值，读取损坏检测装置642向控制电路系统650指示读取页数据损坏。响应于确定非零位数未超出损坏阈值，读取损坏检测装置642向控制电路系统650指示读取页数据未损坏。
响应于从读取损坏检测装置642接收到指示数据未损坏的信号，控制电路系统650从一级或二级数据高速缓冲存储器(例如，从回写存储装置632)检索页数据，且经由信号622输出页数据以在目的地位置处存储在存储器阵列502中。响应于从读取损坏检测装置642接收到指示数据损坏的信号，控制电路系统650暂停或中断回写模块535的回写操作以校正读取数据。举例来说，控制电路系统650从一级或二级数据高速缓冲存储器(例如，从回写存储装置632)检索页数据且经由信号622将页数据输出到外部装置(例如，存储器控制器或主机处理器)以用于错误处置。由例如存储器控制器等外部实体处置的错误校正可采取许多形式，例如采用汉明码、三重模块化冗余、里德-所罗门错误校正或任何其它合适的错误校正过程。
控制电路系统650响应于接收到经校正数据而恢复回写模块535的回写操作。举例来说，控制电路系统650经由信号622输出接收到的经校正页数据以在目的地位置处存储在存储器阵列502中。
图7是可在上面实施一或多个实施例的用于执行回写操作的方法700的流程图。方法700的操作实施于存储器装置的硬件中，例如上文(例如，回写模块、存储器控制单元等)或下文(例如，处理电路系统)所描述的存储器装置，而不实施于存储器控制器内或以其它方式实施于主机装置内。
在操作705处，检测用以相对于存储在存储器装置上的数据区段执行回写操作的触发。在实例中，回写操作包含存储器装置从存储器装置上的第一位置读取数据集和将数据集存储到存储器装置上的第二位置。在实例中，所述位置具有作为页、块或超级块中的至少一个的分辨率。
在操作710处，在读取窗口内的第一电压电平下从存储器装置读取数据区段以获得第一组位。在实例中，数据区段包括数据页。此处，在第一电压电平下读取数据区段涉及将第一电压电平施加到与数据页相关联的字线，且将对应于字线的第一组位存储在第一临时存储装置中。
在操作715处，在读取窗口中的第二电压电平下从存储器装置读取相同数据区段以获得第二组位。在其中数据区段是页的实例中，在第二电压电平下读取数据页包含将第二电压电平施加到与数据页相关联的字线，且将对应于字线的第二组位存储在第二临时存储装置中。
在操作时，确定第一组位与第二组位之间的差超出阈值。在实例中，确定差包含对第一组位和第二组位执行逻辑XOR运算。在实例中，确定差包含对由logical XOR运算产生的非零位数进行计数和将所述数目与阈值进行比较。
在操作720处，响应于第一组位与第二组位之间的差超出阈值而对数据区段调用错误校正。此处，在完成回写操作之前调用错误校正。在实例中，调用错误校正包含中断回写操作以将数据区段传输到存储器装置的存储器控制器。在实例中，方法700可经扩展以包含从存储器控制器接收对应于数据区段的经校正数据区段，存储经校正数据区段，和恢复回写操作。
在实例中，方法700可经扩展以包含以下操作：
可获得(例如，检测、接收、检索等)相对于存储在存储器装置上的第二数据区段执行第二回写操作的第二指令。可在读取窗口内的第一电压电平和第二电压下从存储器装置读取第二数据区段以获得第三组位和第四组位。
可确定第三组位与第四组位之间的差在阈值内(例如，不超出阈值)，且作为响应，可在不等待存储器装置的存储器控制器的情况下完成第二回写操作。
图8是可在上面实施一或多个实施例的用于执行回写操作的实例过程800的流程图。在操作810处，利用存储器装置从存储器控制器接收相对于存储在存储器装置上的数据区段执行回写操作的指令。举例来说，回写模块535(例如，控制电路系统650)可接收对存储在存储器阵列120中的存储器装置的一或多个块中的一组页执行回写操作的请求。所述请求可包含源地址、目的地地址、起始页和结束页。
在操作820处，在第一电压电平下从存储器装置读取数据区段以获得第一组位。举例来说，回写模块535(例如，控制电路系统650)可指示调节器528将第一读取电压施加到阵列502以在第一电压电平下从源地址读取数据页。读取页存储在页缓冲器522中并且作为页数据537提供到回写模块535。
在操作830处，在第二电压电平下从存储器装置读取数据区段以获得第二组位。举例来说，回写模块535(例如，控制电路系统650)可指示调节器528将第二读取电压施加到阵列502(比第一读取电压大或小阵列502的Vt内的规定量)以在第二电压电平下从相同源地址读取数据页。读取页存储在页缓冲器522中并且作为页数据537提供到回写模块535。
在操作840处，确定第一组位与第二组位之间的差是否超出阈值。响应于确定所述差超出阈值，过程800前进到操作850；否则过程800前进到操作860。举例来说，回写模块535(例如，读数差检测装置640)可在两个不同的电压下读取的第一页和第二页上执行逐位比较或逻辑XOR运算。回写模块535(例如，读取损坏检测装置642)可确定两个读取页之间的任何位是否不同，且不同的这些位的数目是否超出损坏阈值。基于所述数目是否超出损坏阈值，回写模块535(例如，控制电路系统650)暂停回写操作且进行到操作860以指示外部组件(例如，存储器控制器115或主机装置105的电路系统)校正数据或在操作850中将读取数据存储到目的地位置。
在操作850处，将读取区段存储在目的地位置中。举例来说，回写模块535(例如，控制电路系统650)将读取区段存储到存储器装置的目的地位置。
在操作860处，将第一组位或第二组位传输到存储器控制器(例如，存储器控制器115)以用于对数据区段执行错误处置。举例来说，回写模块535(例如，控制电路系统650)将存储在回写存储装置632中的数据传输到存储器控制器115以用于执行错误校正。在其它实例中，例如中断、命令状态寄存器等信号可用以使例如存储器控制器115等错误校正实体感知需要错误校正。此信号是调用错误校正的另一形式。
在操作870处，选择将从存储器装置读取的另一区段。举例来说，回写模块535(例如，控制电路系统650)可增加页计数和目的地位置以从存储器装置读取下一页。在两个不同的电压下读取后续页以检测错误(例如，通过执行操作820、830、840等)。
在操作862处，确定数据校正是否成功。举例来说，控制单元530可确定应用于从存储器装置读取的数据页的错误校正技术(例如，汉明码、三重模块化冗余、里德-所罗门错误校正、读取重试或任何其它合适的错误校正过程)是否可校正。响应于确定数据页可校正，校正数据，且过程前进到操作880；否则过程前进到操作890。
在操作880处，接收对应于读取区段的经校正数据。举例来说，回写模块535(例如，控制电路系统650)可接收经校正数据，在操作850中将经校正数据存储到读取数据目的地位置，且恢复回写操作。
在操作890处，从存储器控制器接收终止回写操作的指令。举例来说，回写模块535(例如，控制电路系统650)可从存储器控制器115接收终止回写操作的信号。
过程800可由任何控制电路系统执行或可由专用电路系统执行。过程800中的任何步骤可以从图8中表示的序列中执行，或可完全省略。
图9示出实例机器900的框图，本文中所讨论的任何一或多种技术(例如，方法)可以在所述实例机器上执行。在替代实施例中，机器900可以充当独立装置或可以连接(例如，联网)到其它机器。在联网部署中，机器900可在服务器-客户端网络环境中以服务器机器、客户端机器或这两者的容量操作。在实例中，机器900可充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器900可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”也将被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任何一或多个(例如，云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器集合。
如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路系统成员可以随时间和基础硬件可变性而为灵活的。电路系统包含当操作时可单独或组合地执行特定任务的部件。在实例中，可以不可改变地设计电路系统的硬件以实行特定操作(例如，硬连线)。在实例中，电路系统的硬件可以包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电性质例如从绝缘体改变成导体或从导体改变成绝缘体。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统部件以当在操作中时实行特定任务的部分。因此，当装置操作时，计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路系统中的多于一个部件中。举例来说，在操作下，执行单元可以在一个时间点用于第一电路系统的第一电路，并且由第一电路系统中的第二电路重新使用，或在不同时间由第二电路系统中的第三电路重新使用。
机器(例如，计算机系统)900(例如，主机装置105、受管理存储器装置110等)可包含硬件处理器902(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器904和静态存储器906，其中的一些或全部可经由互连件(例如，总线)908彼此通信。机器900可进一步包含显示单元910、字母数字输入装置912(例如，键盘)和用户界面(UI)导航装置914(例如，鼠标)。在实例中，显示单元910、输入装置912和UI导航装置914可以是触摸屏显示器。机器900可另外包含存储装置(例如，驱动单元)、信号产生装置918(例如，扬声器)、网络接口装置920、一或多个传感器916，例如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器。机器900可包含输出控制器928，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以连通或控制一或多个外围装置(例如，打印机、读卡器等)。
机器可读媒体922可以包含存储装置921，存储装置921上存储有体现本文中所描述的技术或功能中的任何一或多个或由本文中所描述的技术或功能中的任何一或多个利用的一或多组数据结构或指令924(例如，软件)。指令924还可以在其由机器900执行期间完全或至少部分地驻留于主存储器904内、静态存储器906内或硬件处理器902内。在实例中，硬件处理器902、主存储器904、静态存储器906或存储装置921中的一个或任何组合可构成机器可读媒体922。
虽然机器可读媒体922被说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令924的单个媒体或多个媒体(例如，集中或分布式数据库，或相关联高速缓冲存储器和服务器)。
术语“机器可读媒体”可包含能够存储、编码或携载供机器900执行且使机器900执行本公开的技术中的任何一或多种的暂时性或非暂时性指令或能够存储、编码或携载由此类指令使用或与此类指令相关联的数据结构的任何暂时性或非暂时性媒体。非限制性机器可读媒体实例可以包含固态存储器以及光学和磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的具体实例可以包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)或电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可移动磁盘；磁光盘；以及CD-ROM和DVD-ROM磁盘。
指令924(例如，软件、程序、操作系统(OS)等)或其它数据存储于存储装置921上，可由存储器904存取以供处理器902使用。存储器904(例如，DRAM)通常是快速但易失性的，且因此与存储装置921(例如，SSD)相比属于不同存储类型，存储装置921适合于长期存储，包含在“断开”条件中时的长期存储。供用户或机器900使用的指令924或数据通常加载在存储器904中，以供处理器902使用。在存储器904已满时，可分配来自存储装置921的虚拟空间以补充存储器904；然而，因为存储装置921通常比存储器904慢且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置时延(相比于存储器904，例如DRAM)可能极大地降低用户体验。此外，用于虚拟存储器的存储装置921的使用可能极大地减少存储装置921的可用使用寿命。
相比于虚拟存储器，虚拟存储器压缩(例如，
Figure BDA0002225550810000221
内核特征“ZRAM”)使用存储器的部分作为压缩块存储以避免寻呼到存储装置921。在压缩块中进行寻呼直到有必要将此类数据写入到存储装置921。虚拟存储器压缩增大存储器904的可用大小，同时减少对存储装置921的损耗。
针对移动电子装置或移动存储而优化的存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的若干并行接口(例如，8位并行接口)，且经常是从主机装置可移除和分离的组件。相比之下，eMMCTM装置附接到电路板且视为主机装置的组件，其读取速度比得上基于串行ATATM(串行高级技术(AT)附件，或SATA)的SSD装置。然而，对移动装置性能的需求继续增加，以便完全启用虚拟或增强现实装置，利用提高的网络速度等。响应于此需求，存储装置已从并行移位到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，进一步推进了更高的读取/写入速度。
可以进一步利用数个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置920使用传输媒体在通信网络926上传输或接收指令924。实例通信网络可以包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如，称为
Figure BDA0002225550810000222
的电气电子工程师学会(IEEE)802.11系列标准、称为
Figure BDA0002225550810000231
的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络等等。在实例中，网络接口装置920可以包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络926。在实例中，网络接口装置920可以包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线地通信。术语“传输媒体”应被视为包含能够存储、编码或携载指令以由机器900执行的任何无形媒体，且包含数字或模拟通信信号或用以促进此软件的通信的其它无形媒体。
以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。附图借助于说明示出具体实施例，其中可实践本发明的主题。这些实施例在本文中也称为“实例”。此类实例可包含除了所示出或所描述的那些元件之外的元件。然而，本发明人还预期其中仅提供所示出或所描述的那些元件的实例。此外，本发明的发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可包含存储于物理装置上的物理电路系统或固件等。如本文所使用，“处理器”意味着任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、控制电路系统、数字信号处理器(DSP)，或任何其它类型的处理器或处理电路，包含一组处理器或多核心装置。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合或可存在介入元件。相比之下，当一元件被称为“直接在另一元件上”、“直接连接到另一元件”或“直接耦合到另一元件”时，不存在介入元件或层。如果两个元件在图式中展示为被线连接，那么除非另外指明，否则所述两个元件可耦合或直接耦合。
将理解，术语“模块”(例如，回写模块)可指代用以执行或经配置以执行所描述的功能的软件和电路系统的任何组合。“模块”可指代可编程装置、不可编程装置、ASIC、PLD、FGPA或经配置以执行所描述功能的其它专用或特定电路系统或硬件元件。“模块”可指代经配置以执行所描述功能的软件(例如，一或多个计算机可读指令、代码或在计算机或处理器或控制电路系统上运行的程序)。
本文所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含用可操作以配置电子装置以执行如以上实例中所描述的方法的暂时性或非暂时性指令编码暂时性或非暂时性计算机可读媒体或机器可读媒体。这类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码等等。此类代码可包含用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可移动磁盘、可移动光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置等等。
上文所描述的装置和技术的额外实例如下：
主题的实例(例如，“实例1”)(例如，方法或系统)可包含一种用于执行回写操作的方法。所述方法可包含：利用来自存储器控制器的存储器装置，接收相对于存储在存储器装置上的数据区段执行回写操作的指令；在第一电压电平下从存储器装置读取数据区段以获得第一组位；在第二电压电平下从存储器装置读取数据区段以获得第二组位；确定第一组位与第二组位之间的差；以及基于所述差处理第一组位和第二组位中的至少一个。
在实例2中，根据实例1所述的主题可任选地经配置以使得回写操作包括从给定块读取数据集且将数据集存储到给定块，且其中处理第一组位和第二组位中的至少一个包括响应于确定所述差超出阈值而将第一组位或第二组位传输到存储器控制器以用于对数据区段执行错误处置。
在实例3中，根据实例1至2中任一项所述的主题可任选地经配置以使得数据区段包括数据页，且其中在第一电压电平下读取数据区段包括：将第一电压电平施加到与数据页相关联的字线；以及将对应于字线的第一组位存储在第一临时存储装置中。
在实例4中，根据实例3所述的主题可任选地经配置以使得在第二电压电平下读取数据页包括：将第二电压电平施加到与数据页相关联的字线；以及将对应于字线的第二组位存储在第二临时存储装置中。
在实例5中，根据实例1至4中任一项所述的主题可任选地经配置以使得确定所述差包括对第一组位和第二组位执行逻辑XOR运算。
在实例6中，根据实例5所述的主题可任选地经配置以用于对由逻辑XOR运算产生的非零位的数目进行计数；以及将所述数目与阈值进行比较。
在实例7中，根据实例1至6中任一项所述的主题可任选地经配置以用于从存储器控制器接收对应于数据区段的经校正数据且将经校正数据存储到目的地存储位置。
在实例8中，根据实例1至7中任一项所述的主题可任选地经配置以使得区段是第一数据页，且其中基于所述差处理第一组位和第二组位中的至少一个包括：将所述差与阈值进行比较以检查第一数据页的错误；确定所述差小于阈值；以及响应于确定所述差小于阈值：将第一组位存储到第一数据页的目的地存储位置；选择第二数据页以检查错误；以及确定在第一电压电平和第二电压电平下从存储器装置读取的第二数据页的位之间的差是否对应于错误。
在实例9中，根据实例8所述的主题可任选地经配置以用于响应于确定在第一电压电平和第二电压电平下读取的第二数据页的位之间的差等于或大于阈值，中断回写操作以将在第一电压电平或第二电压电平下读取的第二数据页的位传输到存储器控制器。
在实例10中，根据实例9所述的主题可任选地经配置以用于利用存储器装置，从存储器控制器接收对应于第二数据页的经校正页；将经校正页存储到第二数据页的另一目的地存储位置；以及恢复回写操作。
主题(例如，方法或系统)的实例11可包含一种用于执行回写操作的存储器系统。存储器系统可包含控制电路系统，所述控制电路系统经配置以利用存储器装置从存储器控制器接收相对于存储在存储器装置上的数据区段执行回写操作的指令；在第一电压电平下从存储器装置读取数据区段以获得第一组位；在第二电压电平下从存储器装置读取数据区段以获得第二组位；确定第一组位与第二组位之间的差；以及基于所述差处理第一组位和第二组位中的至少一个。
在实例12中，根据实例11所述的主题可任选地经配置以使得回写操作包括从给定块读取数据集且将数据集存储到给定块，且其中控制电路系统经配置以通过响应于确定所述差超出阈值而将第一组位或第二组位传输到存储器控制器以用于对数据区段执行错误处置来处理第一组位和第二组位中的至少一个。
在实例13中，根据实例11至12中任一项所述的主题可任选地经配置以使得数据区段包括数据页，且其中控制电路系统经配置以通过以下操作在第一电压电平下读取数据区段：将第一电压电平施加到与数据页相关联的字线；以及将对应于字线的第一组位存储在第一临时存储装置中。
在实例14中，根据实例13所述的主题可任选地经配置以使得控制电路系统经配置以通过以下操作在第二电压电平下读取数据页：将第二电压电平施加到与数据页相关联的字线；以及将对应于字线的第二组位存储在第二临时存储装置中。
在实例15中，根据实例11至14中任一项所述的主题可任选地经配置以使得控制电路系统经配置以通过对第一组位和第二组位执行逻辑XOR运算来确定差。
在实例16中，根据实例15所述的主题可任选地经配置以使得控制电路系统进一步经配置以：对由逻辑XOR运算产生的非零位的数目进行计数；以及将所述数目与阈值进行比较。
在实例17中，根据实例11至16中任一项所述的主题可任选地经配置以使得控制电路系统进一步经配置以从存储器控制器接收对应于数据区段的经校正数据且将经校正数据存储到目的地存储位置。
在实例18中，根据实例11至17中任一项所述的主题可任选地经配置以使得区段是第一数据页，且其中控制电路系统经配置以通过以下操作基于所述差处理第一组位和第二组位中的至少一个：将所述差与阈值进行比较以检查第一数据页的错误；确定所述差小于阈值；以及响应于确定所述差小于阈值：将第一组位存储到第一数据页的目的地存储位置；选择第二数据页以检查错误；以及确定在第一电压电平和第二电压电平下从存储器装置读取的第二数据页的位之间的差是否对应于错误。
在实例19中，根据实例18所述的主题可任选地经配置以使得控制电路系统进一步经配置以响应于确定在第一电压电平和第二电压电平下读取的第二数据页的位之间的差等于或大于阈值，中断回写操作以将在第一电压电平或第二电压电平下读取的第二数据页的位传输到存储器控制器。
在实例20中，根据实例19所述的主题可任选地经配置以使得控制电路系统进一步经配置以从存储器控制器接收对应于第二数据页的经校正页；将经校正页存储到第二数据页的另一目的地存储位置；以及恢复回写操作。
实例21是一种存储器装置，其包括：到存储器装置的控制器的接口；以及控制电路系统，其用以：检测用以相对于存储在存储器装置上的数据区段执行回写操作的触发；在读取窗口内的第一电压电平下从存储器装置读取数据区段以获得第一组位；在读取窗口中的第二电压电平下从存储器装置读取数据区段以获得第二组位；确定第一组位与第二组位之间的差超出阈值；以及响应于第一组位与第二组位之间的差超出阈值而经由接口对数据区段调用错误校正，所述错误校正是在回写操作完成之前被调用。
在实例22中，根据实例21所述的主题，其中，为了执行回写操作，控制电路系统：从存储器装置上的第一位置读取数据集；以及将数据集存储到存储器装置上的第二位置。
在实例23中，根据实例22所述的主题，其中位置具有作为页、块或超级块中的至少一个的分辨率。
在实例24中，根据实例21至23中任一项所述的主题，其中数据区段包括数据页，且其中，为了在第一电压电平下读取数据区段，控制电路系统：将第一电压电平施加到与数据页相关联的字线；以及将对应于字线的第一组位存储在第一临时存储装置中。
在实例25中，根据实例24所述的主题，其中，为了在第二电压电平下读取数据页，控制电路系统：将第二电压电平施加到与数据页相关联的字线；以及将对应于字线的第二组位存储在第二临时存储装置中。
在实例26中，根据实例21至25中任一项所述的主题，其中，为了确定所述差，控制电路系统对第一组位和第二组位执行逻辑XOR运算。
在实例27中，根据实例26所述的主题，其中，为了确定所述差，控制电路系统：对由逻辑XOR运算产生的非零位的数目进行计数；以及将所述数目与阈值进行比较。
在实例28中，根据实例21至27中任一项所述的主题，其中，为了调用错误校正，控制电路系统中断回写操作以经由接口将数据区段传输到存储器装置的控制器。
在实例29中，根据实例28所述的主题，其中控制电路系统：从控制器接收对应于数据区段的经校正数据区段；存储经校正数据区段；以及恢复回写操作。
在实例30中，根据实例28至29中任一项所述的主题，其中控制器包含在受管理存储器封装中，所述受管理存储器封装还包含存储器装置。
在实例31中，根据实例28至30中任一项所述的主题，其中控制器在包含存储器装置的封装外部。
在实例32中，根据实例21至31中任一项所述的主题，其中控制电路系统：接收相对于存储在存储器装置上的第二数据区段执行第二回写操作的第二指令；在读取窗口内的第一电压电平下从存储器装置读取第二数据区段以获得第三组位；在读取窗口中的第二电压电平下从存储器装置读取第二数据区段以获得第四组位；确定第三组位与第四组位之间的差不超出阈值；以及在不等待存储器装置的存储器控制器的情况下完成第二回写操作。
实例33是一种方法，其包括：在存储器装置处检测用以相对于存储在存储器装置上的数据区段执行回写操作的触发；通过存储器装置，在读取窗口内的第一电压电平下从存储器装置读取数据区段以获得第一组位；通过存储器装置，在读取窗口中的第二电压电平下从存储器装置读取数据区段以获得第二组位；通过存储器装置，确定第一组位与第二组位之间的差超出阈值；以及通过存储器装置，响应于第一组位与第二组位之间的差超出阈值而对数据区段调用错误校正，所述错误校正是在回写操作完成之前被调用。
在实例34中，根据实例33所述的主题，其中回写操作包括存储器装置从存储器装置上的第一位置读取数据集以及将数据集存储到存储器装置上的第二位置。
在实例35中，根据实例34所述的主题，其中位置具有作为页、块或超级块中的至少一个的分辨率。
在实例36中，根据实例33至35中任一项所述的主题，其中数据区段包括数据页，且其中在第一电压电平下读取数据区段包括：将第一电压电平施加到与数据页相关联的字线；以及将对应于字线的第一组位存储在第一临时存储装置中。
在实例37中，根据实例36所述的主题，其中在第二电压电平下读取数据页包括：将第二电压电平施加到与数据页相关联的字线；以及将对应于字线的第二组位存储在第二临时存储装置中。
在实例38中，根据实例33至37中任一项所述的主题，其中确定差包括对第一组位和第二组位执行逻辑XOR运算。
在实例39中，根据实例38所述的主题，其中确定差包括：对由逻辑XOR运算产生的非零位的数目进行计数；以及将所述数目与阈值进行比较。
在实例40中，根据实例33至39中任一项所述的主题，其中调用错误校正包括中断回写操作以将数据区段传输到存储器装置的存储器控制器。
在实例41中，根据实例40所述的主题，其包括：利用存储器装置，从存储器控制器接收对应于数据区段的经校正数据区段；存储经校正数据区段；以及恢复回写操作。
在实例42中，根据实例40至41中任一项所述的主题，其中存储器控制器包含在受管理存储器封装中，所述受管理存储器封装还包含存储器装置。
在实例43中，根据实例40至42中任一项所述的主题，其中存储器控制器在包含存储器装置的封装外部。
在实例44中，根据实例33至43中任一项所述的主题，其包括：在存储器装置处接收相对于存储在存储器装置上的第二数据区段执行第二回写操作的第二指令；在读取窗口内的第一电压电平下从存储器装置读取第二数据区段以获得第三组位；在读取窗口中的第二电压电平下从存储器装置读取第二数据区段以获得第四组位；确定第三组位与第四组位之间的差不超出阈值；以及在不等待存储器装置的存储器控制器的情况下完成第二回写操作。
实例45是一种系统，其包括：用于在存储器装置处检测用以相对于存储在存储器装置上的数据区段执行回写操作的触发的构件；用于通过存储器装置在读取窗口内的第一电压电平下从存储器装置读取数据区段以获得第一组位的构件；用于通过存储器装置在读取窗口中的第二电压电平下从存储器装置读取数据区段以获得第二组位的构件；用于通过存储器装置确定第一组位与第二组位之间的差超出阈值的构件；以及用于通过存储器装置响应于第一组位与第二组位之间的差超出阈值而对数据区段调用错误校正的构件，所述错误校正是在回写操作完成之前被调用。
在实例46中，根据实例45所述的主题，其中回写操作包括存储器装置从存储器装置上的第一位置读取数据集以及将数据集存储到存储器装置上的第二位置。
在实例47中，根据实例46所述的主题，其中位置具有作为页、块或超级块中的至少一个的分辨率。
在实例48中，根据实例45至47中任一项所述的主题，其中数据区段包括数据页，且其中用于在第一电压电平下读取数据区段的构件包括：用于将第一电压电平施加到与数据页相关联的字线的构件；以及用于将对应于字线的第一组位存储在第一临时存储装置中的构件。
在实例49中，根据实例48所述的主题，其中用于在第二电压电平下读取数据页的构件包括：用于将第二电压电平施加到与数据页相关联的字线的构件；以及用于将对应于字线的第二组位存储在第二临时存储装置中的构件。
在实例50中，根据实例45至49中任一项所述的主题，其中用于确定差的构件包括用于对第一组位和第二组位执行逻辑XOR运算的构件。
在实例51中，根据实例50所述的主题，其中用于确定差的构件包括：用于对由逻辑XOR运算产生的非零位的数目进行计数的构件；以及用于将所述数目与阈值进行比较的构件。
在实例52中，根据实例45至51中任一项所述的主题，其中用于调用错误校正的构件包括用于中断回写操作以将数据区段传输到存储器装置的存储器控制器的构件。
在实例53中，根据实例52所述的主题，其包括：用于利用存储器装置从存储器控制器接收对应于数据区段的经校正数据区段的构件；用于存储经校正数据区段的构件；以及用于恢复回写操作的构件。
在实例54中，根据实例52至53中任一项所述的主题，其中存储器控制器包含在受管理存储器封装中，所述受管理存储器封装还包含存储器装置。
在实例55中，根据实例52至54中任一项所述的主题，其中存储器控制器在包含存储器装置的封装外部。
在实例56中，根据实例45至55中任一项所述的主题，其包括：用于在存储器装置处接收相对于存储在存储器装置上的第二数据区段执行第二回写操作的第二指令的构件；用于在读取窗口内的第一电压电平下从存储器装置读取第二数据区段以获得第三组位的构件；用于在读取窗口中的第二电压电平下从存储器装置读取第二数据区段以获得第四组位的构件；用于确定第三组位与第四组位之间的差不超出阈值的构件；以及用于在不等待存储器装置的存储器控制器的情况下完成第二回写操作的构件。
实例57是一种非暂时性机器可读媒体，其包含指令，所述指令在由存储器装置的处理电路系统执行时，使存储器装置执行包括以下各项的操作：检测用以相对于存储在存储器装置上的数据区段执行回写操作的触发；在读取窗口内的第一电压电平下从存储器装置读取数据区段以获得第一组位；在读取窗口中的第二电压电平下从存储器装置读取数据区段以获得第二组位；确定第一组位与第二组位之间的差超出阈值；以及响应于第一组位与第二组位之间的差超出阈值而对数据区段调用错误校正，所述错误校正是在回写操作完成之前被调用。
在实例58中，根据实例57所述的主题，其中回写操作包括：从存储器装置上的第一位置读取数据集以及将数据集存储到存储器装置上的第二位置。
在实例59中，根据实例58所述的主题，其中位置具有作为页、块或超级块中的至少一个的分辨率。
在实例60中，根据实例57至59中任一项所述的主题，其中数据区段包括数据页，且其中在第一电压电平下读取数据区段包括：将第一电压电平施加到与数据页相关联的字线；以及将对应于字线的第一组位存储在第一临时存储装置中。
在实例61中，根据实例60所述的主题，其中在第二电压电平下读取数据页包括：将第二电压电平施加到与数据页相关联的字线；以及将对应于字线的第二组位存储在第二临时存储装置中。
在实例62中，根据实例57至61中任一项所述的主题，其中确定差包括对第一组位和第二组位执行逻辑XOR运算。
在实例63中，根据实例62所述的主题，其中确定差包括：对由逻辑XOR运算产生的非零位的数目进行计数；以及将所述数目与阈值进行比较。
在实例64中，根据实例57至63中任一项所述的主题，其中调用错误校正包括中断回写操作以将数据区段传输到存储器装置的存储器控制器。
在实例65中，根据实例64所述的主题，其中所述指令包括：利用存储器装置，从存储器控制器接收对应于数据区段的经校正数据区段；存储经校正数据区段；以及恢复回写操作。
在实例66中，根据实例64至65中任一项所述的主题，其中存储器控制器包含在受管理存储器封装中，所述受管理存储器封装还包含存储器装置。
在实例67中，根据实例64至66中任一项所述的主题，其中存储器控制器在包含存储器装置的封装外部。
在实例68中，根据实例57至67中任一项所述的主题，其中所述指令包括：接收相对于存储在存储器装置上的第二数据区段执行第二回写操作的第二指令；在读取窗口内的第一电压电平下从存储器装置读取第二数据区段以获得第三组位；在读取窗口中的第二电压电平下从存储器装置读取第二数据区段以获得第四组位；确定第三组位与第四组位之间的差不超出阈值；以及在不等待存储器装置的存储器控制器的情况下完成第二回写操作。
实例69是至少一个机器可读媒体，其包含指令，所述指令在由处理电路系统执行时致使所述处理电路系统执行操作以实施实例1至68中的任一项。
实例70是一种设备，其包括用以实施实例1至68中的任一项的构件。
实例71是一种系统，其用以实施实例1至68中的任一项。
实例72是一种方法，其用以实施实例1至68中的任一项。
上文描述打算是说明性的，而不是限定性的。本发明主题的范围应通过参考所附权利要求书以及此类权利要求书所赋予的等效物的完整范围来确定。

Claims (24)

1.一种存储器装置，其包括：
到所述存储器装置的控制器的接口；以及
控制电路系统，其用以：
检测用以相对于存储在所述存储器装置上的数据区段执行回写操作的触发；
在读取窗口内的第一电压电平下从所述存储器装置读取所述数据区段以获得第一组位；
在所述读取窗口中的第二电压电平下从所述存储器装置读取所述数据区段以获得第二组位；
确定所述第一组位与所述第二组位之间的差超出阈值；以及
响应于所述第一组位与所述第二组位之间的所述差超出所述阈值而经由所述接口对所述数据区段调用错误校正，所述错误校正是在所述回写操作完成之前被调用。
2.根据权利要求1所述的存储器装置，其中，为了确定所述差，所述控制电路系统对所述第一组位和所述第二组位执行逻辑XOR运算。
3.根据权利要求2所述的存储器装置，其中，为了确定所述差，所述控制电路系统：
对由所述逻辑XOR运算产生的非零位的数目进行计数；以及
将所述数目与所述阈值进行比较。
4.根据权利要求1所述的存储器装置，其中，为了调用所述错误校正，所述控制电路系统中断所述回写操作以经由所述接口将所述数据区段传输到所述存储器装置的所述控制器。
5.根据权利要求4所述的存储器装置，其中所述控制电路系统：
从所述控制器接收对应于数据区段的经校正数据区段；
存储所述经校正数据区段；以及
恢复所述回写操作。
6.根据权利要求4所述的存储器装置，其中所述控制器包含在受管理存储器封装中，所述受管理存储器封装还包含所述存储器装置。
7.根据权利要求4所述的存储器装置，其中所述控制器在包含所述存储器装置的封装外部。
8.根据权利要求1所述的存储器装置，其中所述控制电路系统：
接收相对于存储在所述存储器装置上的第二数据区段执行第二回写操作的第二指令；
在所述读取窗口内的第一电压电平下从所述存储器装置读取所述第二数据区段以获得第三组位；
在所述读取窗口中的第二电压电平下从所述存储器装置读取所述第二数据区段以获得第四组位；
确定所述第三组位与所述第四组位之间的差不超出阈值；以及
在不等待所述存储器装置的存储器控制器的情况下完成所述第二回写操作。
9.一种方法，其包括：
在存储器装置处检测用以相对于存储在所述存储器装置上的数据区段执行回写操作的触发；
通过所述存储器装置，在读取窗口内的第一电压电平下从所述存储器装置读取所述数据区段以获得第一组位；
通过所述存储器装置，在所述读取窗口中的第二电压电平下从所述存储器装置读取所述数据区段以获得第二组位；
通过所述存储器装置，确定所述第一组位与所述第二组位之间的差超出阈值；以及
通过所述存储器装置，响应于所述第一组位与所述第二组位之间的所述差超出所述阈值而对所述数据区段调用错误校正，所述错误校正是在所述回写操作完成之前被调用。
10.根据权利要求9所述的方法，其中确定所述差包括对所述第一组位和所述第二组位执行逻辑XOR运算。
11.根据权利要求10所述的方法，其中确定所述差包括：
对由所述逻辑XOR运算产生的非零位的数目进行计数；以及
将所述数目与所述阈值进行比较。
12.根据权利要求9所述的方法，其中调用所述错误校正包括中断所述回写操作以将所述数据区段传输到所述存储器装置的存储器控制器。
13.根据权利要求12所述的方法，其包括：
利用所述存储器装置，从所述存储器控制器接收对应于数据区段的经校正数据区段；
存储所述经校正数据区段；以及
恢复所述回写操作。
14.根据权利要求12所述的方法，其中所述存储器控制器包含在受管理存储器封装中，所述受管理存储器封装还包含所述存储器装置。
15.根据权利要求12所述的方法，其中所述存储器控制器在包含所述存储器装置的封装外部。
16.根据权利要求9所述的方法，其包括：
在所述存储器装置处接收相对于存储在所述存储器装置上的第二数据区段执行第二回写操作的第二指令；
在所述读取窗口内的所述第一电压电平下从所述存储器装置读取所述第二数据区段以获得第三组位；
在所述读取窗口中的所述第二电压电平下从所述存储器装置读取所述第二数据区段以获得第四组位；
确定所述第三组位与所述第四组位之间的差不超出阈值；以及
在不等待所述存储器装置的存储器控制器的情况下完成所述第二回写操作。
17.一种非暂时性机器可读媒体，其包含指令，所述指令在由存储器装置的处理电路系统执行时使所述存储器装置执行包括以下各项的操作：
检测用以相对于存储在所述存储器装置上的数据区段执行回写操作的触发；
在读取窗口内的第一电压电平下从所述存储器装置读取所述数据区段以获得第一组位；
在所述读取窗口中的第二电压电平下从所述存储器装置读取所述数据区段以获得第二组位；
确定所述第一组位与所述第二组位之间的差超出阈值；以及
响应于所述第一组位与所述第二组位之间的所述差超出所述阈值而对所述数据区段调用错误校正，所述错误校正是在所述回写操作完成之前被调用。
18.根据权利要求17所述的机器可读媒体，其中确定所述差包括对所述第一组位和所述第二组位执行逻辑XOR运算。
19.根据权利要求18所述的机器可读媒体，其中确定所述差包括：
对由所述逻辑XOR运算产生的非零位的数目进行计数；以及
将所述数目与所述阈值进行比较。
20.根据权利要求17所述的机器可读媒体，其中调用所述错误校正包括中断所述回写操作以将所述数据区段传输到所述存储器装置的存储器控制器。
21.根据权利要求20所述的机器可读媒体，其中所述指令包括：
利用所述存储器装置，从所述存储器控制器接收对应于数据区段的经校正数据区段；
存储所述经校正数据区段；以及
恢复所述回写操作。
22.根据权利要求20所述的机器可读媒体，其中所述存储器控制器包含在受管理存储器封装中，所述受管理存储器封装还包含所述存储器装置。
23.根据权利要求20所述的机器可读媒体，其中所述存储器控制器在包含所述存储器装置的封装外部。
24.根据权利要求17所述的机器可读媒体，其中所述指令包括：
接收相对于存储在所述存储器装置上的第二数据区段执行第二回写操作的第二指令；
在所述读取窗口内的所述第一电压电平下从所述存储器装置读取所述第二数据区段以获得第三组位；
在所述读取窗口中的所述第二电压电平下从所述存储器装置读取所述第二数据区段以获得第四组位；
确定所述第三组位与所述第四组位之间的差不超出阈值；以及
在不等待所述存储器装置的存储器控制器的情况下完成所述第二回写操作。
CN201910950268.4A 2018-10-03 2019-10-08 存储器装置中的回写操作 Pending CN110993006A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/150,501 US10656995B2 (en) 2018-10-03 2018-10-03 Copy-back operations in a memory device
US16/150,501 2018-10-03

Publications (1)

Publication Number Publication Date
CN110993006A true CN110993006A (zh) 2020-04-10

Family

ID=70052126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910950268.4A Pending CN110993006A (zh) 2018-10-03 2019-10-08 存储器装置中的回写操作

Country Status (2)

Country Link
US (3) US10656995B2 (zh)
CN (1) CN110993006A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11042438B2 (en) 2018-10-03 2021-06-22 Micron Technology, Inc. Copy-back operations in a memory device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629278B2 (en) 2018-09-05 2020-04-21 Micron Technology, Inc. First-pass dynamic program targeting (DPT)
US10658066B2 (en) 2018-09-05 2020-05-19 Micron Technology, Inc. First-pass continuous read level calibration
US11119848B2 (en) * 2019-07-10 2021-09-14 Micron Technology, Inc. Logic based read sample offset in a memory sub system
US10970170B2 (en) * 2019-08-29 2021-04-06 Micron Technology, Inc. Shared parity protection
US11301343B2 (en) * 2020-06-12 2022-04-12 Taiwan Semiconductor Manufacturing Company Limited Memory block age detection
US11309052B2 (en) * 2020-08-25 2022-04-19 Micron Technology, Inc. Read voltage calibration for copyback operation
US11481141B1 (en) 2021-04-26 2022-10-25 Micron Technology, Inc. Secure self-purging memory partitions
US20230041983A1 (en) * 2021-08-04 2023-02-09 Micron Technology, Inc. Interface for refreshing non-volatile memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082048B2 (en) * 2003-09-05 2006-07-25 Zmos Technology, Inc. Low voltage operation DRAM control circuits
US20140063940A1 (en) * 2012-09-06 2014-03-06 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
CN106170773A (zh) * 2014-01-09 2016-11-30 桑迪士克科技有限责任公司 用于裸芯上缓冲式非易失性存储器的选择性回拷
CN107943712A (zh) * 2016-10-12 2018-04-20 三星电子株式会社 控制存储器设备的回收的方法、存储设备及其操作方法
CN110413440A (zh) * 2018-04-27 2019-11-05 爱思开海力士有限公司 存储器装置、存储器系统及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648286B1 (ko) * 2005-07-04 2006-11-23 삼성전자주식회사 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치
KR20090014036A (ko) * 2007-08-03 2009-02-06 삼성전자주식회사 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법
US8443263B2 (en) * 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
US9047210B2 (en) * 2011-09-15 2015-06-02 Sandisk Technologies Inc. Data storage device and method to correct bit values using multiple read voltages
US9218890B2 (en) * 2013-06-03 2015-12-22 Sandisk Technologies Inc. Adaptive operation of three dimensional memory
US20170220499A1 (en) * 2016-01-04 2017-08-03 Gray Research LLC Massively parallel computer, accelerated computing clusters, and two-dimensional router and interconnection network for field programmable gate arrays, and applications
KR102530905B1 (ko) * 2016-02-15 2023-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102708774B1 (ko) * 2016-09-01 2024-09-24 삼성전자주식회사 스토리지 장치 및 그것의 카피백 방법
US10656995B2 (en) 2018-10-03 2020-05-19 Micron Technology, Inc. Copy-back operations in a memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082048B2 (en) * 2003-09-05 2006-07-25 Zmos Technology, Inc. Low voltage operation DRAM control circuits
US20140063940A1 (en) * 2012-09-06 2014-03-06 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
CN106170773A (zh) * 2014-01-09 2016-11-30 桑迪士克科技有限责任公司 用于裸芯上缓冲式非易失性存储器的选择性回拷
CN107943712A (zh) * 2016-10-12 2018-04-20 三星电子株式会社 控制存储器设备的回收的方法、存储设备及其操作方法
CN110413440A (zh) * 2018-04-27 2019-11-05 爱思开海力士有限公司 存储器装置、存储器系统及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11042438B2 (en) 2018-10-03 2021-06-22 Micron Technology, Inc. Copy-back operations in a memory device
US11604695B2 (en) 2018-10-03 2023-03-14 Micron Technology, Inc. Copy-back operations in a memory device

Also Published As

Publication number Publication date
US20200278907A1 (en) 2020-09-03
US20200110660A1 (en) 2020-04-09
US11604695B2 (en) 2023-03-14
US20210311828A1 (en) 2021-10-07
US11042438B2 (en) 2021-06-22
US10656995B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
US11042438B2 (en) Copy-back operations in a memory device
US10529434B2 (en) Detecting power loss in NAND memory devices
US11694760B2 (en) Uncorrectable ECC
US11775181B2 (en) Read error recovery
CN112074908B (zh) Nand数据放置模式
US11705201B2 (en) Log data storage for flash memory
US10579307B2 (en) Correcting power loss in NAND memory devices
CN112470222A (zh) 存储器装置中的可调整电压降检测阈值
US20230367478A1 (en) Clustered parity for nand data placement schema

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination