CN112470222A - 存储器装置中的可调整电压降检测阈值 - Google Patents

存储器装置中的可调整电压降检测阈值 Download PDF

Info

Publication number
CN112470222A
CN112470222A CN201980048980.3A CN201980048980A CN112470222A CN 112470222 A CN112470222 A CN 112470222A CN 201980048980 A CN201980048980 A CN 201980048980A CN 112470222 A CN112470222 A CN 112470222A
Authority
CN
China
Prior art keywords
threshold
supply voltage
memory
voltage level
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980048980.3A
Other languages
English (en)
Other versions
CN112470222B (zh
Inventor
G·卡列洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112470222A publication Critical patent/CN112470222A/zh
Application granted granted Critical
Publication of CN112470222B publication Critical patent/CN112470222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本文中公开用于存储器装置中的可调整电压降检测阈值的装置及技术。动态地建立存储器装置的电压降检测阈值。在供应电压降到低于所述电压降检测阈值时，触发电力损失事件。收集与对所述存储器装置执行多个存储器操作相关联的错误参数。在应用处于所述存储器装置的第二供应电压电平下的供应电压的同时执行所述多个存储器操作，所述第二供应电压电平小于为所述存储器装置的第一操作电压建立的第一供应电压电平。确定所述错误参数是否低于可允许的错误阈值。响应于确定所述错误参数低于所述可允许的错误阈值，在小于所述第一供应电压电平的电压电平下建立所述电压降检测阈值。

Description

存储器装置中的可调整电压降检测阈值
本申请案主张2018年6月25日提交的美国申请案第16/017,315号的优先权权益，所述美国申请案以全文引用的方式并入本文中。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。
易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。
非易失性存储器可在不被供电时保存所存储的数据，且包含闪存存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3D XPointTM存储器等等。
快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。
两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在一实例中，阵列的一行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。以指定传递电压(例如Vpass)驱动耦合到每一群组的未经选择的存储器单元的栅极的字线，以使每一群组的未经选择的存储器单元作为传递晶体管操作(例如以不受其所存储的数据值限制的方式传递电流)。
NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可以个体地或共同地编程到一或数个经编程状态。举例来说，单层级单元(SLC)可表示两个编程状态(例如，1或0)中的一个，从而表示一个数据位。
然而，快闪存储器单元还可表示多于两个经编程状态中的一者，从而允许在不增大存储器单元数目的情况下制造较高密度的存储器，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。这类单元可称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指每单元可存储两位数据(例如，四个经编程状态中的一者)的存储器单元，三层级单元(TLC)可指每单元可存储三位数据(例如，八个经编程状态中的一者)的存储器单元，且四层级单元(QLC)可每单元存储四位数据。MLC在本文中以其广泛情形使用，指代每单元可存储多于一个数据位(即，可表示超过两个经编程状态)的任何存储器单元。
存储器阵列或装置可组合在一起以形成存储器系统的存储体，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可以用作计算机或移动装置(例如，智能手机)的主存储装置，相对于具有活动部件的传统硬盘驱动器在例如性能、尺寸、重量、坚固性、工作温度范围和功耗方面具有优势。举例来说，SSD可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。
NAND存储器装置(例如，在存储器装置中或与存储器装置相关联的控制器)可包含电压降检测电路(Vdet)，其指示电力损失事件或在到存储器装置的供应电力低于由规范界定的操作电压时的灾难性事件。存储器装置的不同组件可以不同电压电平操作，且基于存储器装置的规范指示电力损失事件可能产生保守的电力损失事件指示。而且，在一些情况下，存储器装置可能够以低于规范界定的操作电压的电压电平操作，而Vdet电路仍将指示此类电平下的电力损失。
附图说明
在不一定按比例绘制的附图中，类似标号可以在不同视图中描述类似组件。具有不同的字母后缀的类似标号可以表示类似组件的不同例子。图式大体上借助于实例而非限制性地示出本文件中所论述的各种实施例。
图1说明包含可在上面实施一或多个实施例的存储器装置的环境的实例。
图2-3说明可在上面实施一或多个实施例的3D NAND架构半导体存储器阵列的实例的示意图。
图4说明可在上面实施一或多个实施例的存储器模块的实例框图。
图5是说明可在上面实施一或多个实施例的Vdet模块的实例的框图。
图6是用于设定可实施一或多个实施例的Vdet阈值的过程的流程图。
图7是用于建立可实施一或多个实施例的Vdet阈值的过程的流程图。
图8是用于动态地更新可实施一或多个实施例的Vdet阈值的过程的流程图。
图9是说明可在上面实施一或多个实施例的机器的实例的框图。
具体实施方式
本文档解决用于优化一或多个存储器装置中或与一或多个存储器装置相关联的一或多个电压降检测模块(Vdet模块)的一或多个阈值电压(例如，触发供应电压)的各种技术。本文档论述用于通过逐渐地降低Vdet电压，同时监测错误参数(例如，I/O总线、存储器锁存器及/或存储器阵列的误码率)以识别Vdet模块的较低(或最低)可能的触发供应电压而在制造期间训练一组装置以给定Vdet触发供应电压操作的各种技术。在一些实施方案中，可监测存储器装置在其寿命期间的行为(例如，错误状况)以动态地调整(例如，降低)预先建立的Vdet触发供应电压。如本文中所提到的，存储器装置可包含存储器阵列单元、包含总线的锁存器的总线线路、存储器控制器、上面实施存储器阵列及其它存储器组件的裸片，及用以存储信息的任何其它组件。
Vdet模块可在芯片外、在存储器装置的外部及/或外侧，或可包含于存储器装置中。Vdet模块可包含一或多个供应电压阈值装置，其比较相应组件(例如，存储器装置的I/O总线的锁存器、包含平面的存储器阵列、存储器阵列的单元、块、子块或页)的相应当前供应电压与相应阈值。举例来说，Vdet模块可经耦合以从存储器装置的一或多个组件接收当前供应电压(例如，Vcc)。Vdet模块可确定供应电压是否低于Vdet电压阈值。响应于确定组件的供应电压低于Vdet阈值，Vdet模块可触发(例如，指示)电力损失事件(或灾难性事件)。
如本文中所提到的，电力损失事件可指示电力低于存储器装置的最小操作电压或可指示电力为高于存储器装置的最小操作电压的阈值量。在电力损失事件指示电压低于存储器装置的最小操作电压时，此类指示可起始电力损失保护程序(例如，使存储器装置复位)。在电力损失事件指示电压为高于存储器装置的最小操作电压的阈值量时，此类指示可起始中断以执行错误处置程序(例如，确定最末存储器操作的BER以确定是否可减小或改变Vdet模块的阈值)。在一些实施例中，Vdet模块可包含各自产生不同类型的电力损失事件的两个伴随阈值装置。两个伴随阈值装置中的第一者可配置有阈值电压，其始终为高于两个伴随阈值装置中的第二者的阈值电压的阈值装置。第一阈值装置可经配置以产生电力损失事件，其中断存储器装置的控制器且致使控制器执行错误处置程序以确定是否可改变两个伴随装置的阈值。第二阈值装置可经配置以产生电力损失事件，其起始电力损失保护程序。
Vdet阈值电压可在制造给定存储器装置或Vdet模块时建立，或可在制造存储器装置之后加以配置或调整。举例来说，Vdet模块可最初设定有对应于存储器装置的操作供应电压的Vdet阈值电压。处于或实质上高于(例如，高出1mV)Vdet阈值电压的供应电压可最初提供到存储器装置。在执行多个存储器操作(例如，写入及读取数据到存储器装置之后，可确定错误参数(例如，BER)。可将错误参数与可允许的错误参数阈值进行比较(例如，以检查BER是否低于数个可校正BER值)。如果错误参数低于可允许的错误参数阈值，则可将阈值电压减小给定量。此外，到存储器装置的供应电压可减小相同或不同的量。
在Vdet阈值电压及存储器装置供应电压减小到第二供应电压电平之后，可执行额外训练以评估错误参数值是否超过错误参数阈值。举例来说，可对存储器装置执行多个存储器操作。在以减小的第二供应电压电平执行多个存储器之后，可确定第二错误参数(例如，BER)。可将第二错误参数与可允许的错误参数阈值进行比较(例如，以检查BER是否低于数个可校正BER值)。如果第二错误参数低于可允许的错误参数阈值，则阈值电压及供应电压可进一步减小到低于第二供应电压电平(例如，如前所述，低出相同量)。如果第二错误参数超过可允许的错误参数阈值，则Vdet模块阈值可设定(或建立)为高于当前阈值给定量。在一些实施方案中，Vdet模块阈值可设定为使错误参数低于可允许的错误阈值的最末值。
在一些实施方案中，可对Vdet模块执行一致性检查以设定或建立Vdet阈值。为执行一致性检查，可以相同的第二电压供应电平执行额外存储器操作，其导致第二错误参数超过可允许的错误参数阈值。如果第二供应电压电平下的这些额外存储器操作导致相同或实质上相同数目的错误参数值，则系统可确定错误一致。在此类情形中，Vdet模块阈值可设定(或建立)为高于当前阈值给定量。举例来说，第二电压可增大1mV，且与存储器装置相关联的Vdet模块可经配置以在增大1mV的第二电压下触发。如果在第二供应电压电平下的额外存储器操作不导致相同或实质上相同数目的错误参数值(例如，如果确定更多或更少的错误参数值)，则系统可确定错误不一致。在此类情形中，Vdet模块阈值可设定(或建立)为高于当前阈值较大量。举例来说，第二电压可增大2mV，且与存储器装置相关联的Vdet模块可经配置以在增大2mV的第二电压下触发。
在一些实施方案中，Vdet模块可包含额外电压检测装置。在此类情形中，可对于Vdet模块的额外电压检测装置建立用于不同存储器装置或组件的额外阈值电压。为建立这些额外阈值电压，可以类似方式连续地减小应用于不同存储器组件的供应电压，同时监测与不同组件相关联的BER。在确定BER足够接近BER阈值时，可以与上文所论述的类似方式以当前供应电压值或高于当前供应电压值的某一量建立用于所述不同组件之阈值电压。在一些实施方案中，每一阈值装置可包含用于触发不同类型的电力损失事件的伴随阈值装置。如本文中所提到的，伴随阈值装置为经配置以在高于经配置以触发第二类型的电力损失事件(例如，起始电力损失保护程序的电力损失事件)的对应伴随阈值装置的一或多个步长触发第一类型的电力损失事件(例如，起始错误处置程序的电力损失事件)的装置。
在一些实施方案中，在建立Vdet模块阈值电压且以所建立的Vdet模块阈值电压制造一组存储器装置之后，控制电路系统(例如，Vdet模块的控制器)可动态地调整Vdet模块阈值电压。举例来说，Vdet模块的阈值电压可在存储器装置的操作期间增大或减小。举例来说，与Vdet模块相关联的控制电路系统可检测Vdet触发事件(例如，指示电力损失事件，例如错误处置事件)。响应于检测到Vdet触发事件，控制电路系统可确定触发事件是否为错误肯定。在一些实施方案中，控制电路系统可在检测到阈值数目个Vdet触发事件之后而非响应于每一Vdet触发事件来执行用于确定触发事件是否为错误肯定的过程。在此类情形中，控制电路系统可忽略由一个阈值装置指示的电力损失事件(例如，用于执行错误处置)，且可仅响应于由伴随阈值装置指示的电力损失事件(例如，用于执行电力损失保护程序)。如本文中所提到的，错误肯定Vdet触发事件是指在存储器装置仍处于安全或恰当操作电压时由Vdet模块指示低供应电力事件。举例来说，如果在供应电压低于与存储器装置相关联的Vdet阈值(例如，供应电压下降到1.13V，其低于总线锁存器的1.14V Vdet阈值)，但存储器装置在较低的1.13V下的BER仍高于可允许的错误阈值时，Vdet触发事件，则可确定错误肯定。
为确定Vdet触发事件是否为错误肯定，控制电路系统可重复执行仅在检测到触发事件之前执行的一或多个存储器操作(执行后续存储器操作)。在一些实施方案中，控制电路系统可执行特定集合或预定数目的存储器操作，以确定Vdet触发事件是否为错误肯定。控制电路系统亦可从存储器装置的存储器管理器检索最末存储器装置操作集合或最末存储器装置操作的错误参数值(例如，BER)。在于检测到Vdet触发事件之后执行后续存储器操作之后，控制电路系统可计算或确定与这些后续存储器操作的执行相关联的错误参数值(例如，BER)。响应于确定错误参数值匹配或低于检索到的错误参数值，控制电路系统可确定Vdet触发事件为错误肯定。控制电路系统可存储此指示或更新表示错误肯定Vdet触发事件的数目的度量。在一些实施方案中，响应于确定Vdet触发事件为错误肯定，控制电路系统可将Vdet阈值电压降低或调整一个或两个步长(且还可类似地将任何伴随Vdet阈值电压降低一个或两个步长)。在一些实施方案中，控制电路系统可在确定检测到数目超过阈值的错误肯定Vdet触发事件之后，将Vdet阈值电压降低或调整一个或两个步长。
例如移动电子装置(例如，智能电话、平板电脑等)的电子装置、供用于汽车应用中的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全性或舒适性系统，等)及因特网连接的电气设备或装置(例如，物联网(IoT)装置，等)尤其取决于电子装置的类型、使用环境、性能期望等而具有不同存储需要。此类装置(例如，移动电子装置)使用电池作为电力供应电压源来操作。这些电池可随时间推移而耗竭，且可提供低于电子装置的组件中的一者的操作电压(例如，低于移动装置的存储器装置操作电压)的供应电压。在此类情况下，电子装置可能变得不稳定，且对此类低功率或总电力损失条件的早期检测实现数据丢失防止。本公开中所描述的Vdet模块可检测这些供应电压条件、中断控制器或程序以指示电力损失条件以避免数据丢失或起始用于确定是否调整阈值电压的错误处置程序。Vdet模块触发此类中断时的供应电压在本文中称为Vdet阈值电压(或Vdet阈值供应电压)。Vdet模块监测一或多个存储器装置中或与一或多个存储器装置相关联的一或多个组件的Vcc及/或Vss供应电压，但可监测任何其它电压源或电压供应。
图1说明包含经配置以通过通信接口通信的主机装置105及存储器装置110的环境100的实例。主机装置105或存储器装置110可包含在多种产品150中，例如物联网(IoT)装置(例如，电冰箱或其它电器、传感器、马达或致动器、移动通信装置、汽车、无人机等)，以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115和存储器阵列120，其包含例如数个个别存储器裸片(例如，三维(3D)NAND裸片的堆叠)。在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层次、物理页的数目，且因此增加存储器装置(例如，存储装置)的密度。在一实例中，存储器装置110可为主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可以是与主机装置105的一或多个其它组件堆叠或以其它方式包含的集成电路(例如，芯片上系统(SOC)等等)的部分。
可使用一或多个通信接口在存储器装置110与主机装置105的一或多个其它组件之间传送数据，如串行高级技术附件(Serial Advanced Technology Attachment；SATA)接口、外围组件互连高速(Peripheral Component Interconnect Express；PCIe)接口、通用串行总线(Universal Serial Bus；USB)接口、通用快闪存储(Universal Flash Storage；UFS)接口、eMMCTM接口或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读卡器，或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有参考图9的机器900论述的组件中的某一部分或全部的机器。数据可经由I/O总线在存储器装置110与其它组件之间传送，所述输入/输出总线可包含在传送数据时(例如，在从存储器阵列读取或写入到存储器阵列之前)用于暂时地存储数据的一或多个锁存器。
存储器控制器115可从主机105接收指令，并且可与存储器阵列通信，以便将数据传送到存储器阵列的存储器单元、平面、子块、块或页中的一或多个(例如，写入或擦除)或传送来自存储器阵列的存储器单元、平面、子块、块或页中的一或多个的数据(例如，读取)。除其它之外，存储器控制器115可以包含电路系统或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含一或多个存储器控制单元、电路或组件，其被配置成控制跨存储器阵列120的存取并且提供主机105与存储器装置110之间的转译层。存储器控制器115可包含用以将数据传送到存储器阵列120或传送来自存储器阵列的数据的一或多个输入/输出(I/O)电路(和对应锁存器)、线或接口。存储器控制器115可以包含存储器管理器125和阵列控制器135。
阵列控制器135尤其可包含经配置以控制与以下操作相关联的存储器操作的电路系统或组件：向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据、从所述存储器单元读取数据或擦除所述存储器单元。存储器操作可基于例如从主机105接收到或由存储器管理器125在内部生成的主机命令(例如，与耗损均衡、错误检测或校正等相关联)。
阵列控制器135可包含错误校正码(ECC)组件140，所述ECC组件可尤其包含ECC引擎、或经配置以检测或校正与向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据或从中读取数据相关联的错误的其它电路系统。ECC组件140例如可检测或计算与进行数个存储器操作相关联的位错误率(BER)。BER可对应于I/O总线的锁存器中出现的位错误、控制器115的内部错误、NAND阵列中的一或多个或存储器装置110的一或多个多电平单元(MLC)中的任何一或多个中出现的错误。存储器控制器115可被配置成有效地检测与各种操作或数据存储相关联的错误现象(例如，位错误、操作错误等等)并从所述错误现象中恢复，同时维持在主机105与存储器装置110之间传送的数据的完整性，或维持所存储的数据的完整性(例如，使用冗余RAID存储等等)，并可移除(例如，注销)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等等)以防止未来错误。阵列控制器135可将检测到的BER信息发射到存储器管理器125以用于存储和跟踪。
阵列控制器135可包含一或多个Vdet模块160。在一些实施方案中，Vdet模块160可在芯片外、在控制器135的外部及/或外侧。举例来说，Vdet模块160可为耦合到环境100中的一或多个组件的独立组件。举例来说，Vdet模块160可为在上面实施存储器装置110的裸片上的单独装置。在Vdet模块160实施于控制器135外侧的情况下，Vdet模块160可实施ECC140或可与ECC 140或存储器装置上的其它组件通信以获得存储器装置110的一或多个组件的错误参数(例如，BER、来自NAND的状态寄存器的内容，及用于测量错误所需要的任何其它数据)。下文结合图5描述Vdet模块160的示范性实施方案。
在一些实施方案中，可在制造给定存储器装置110时建立Vdet阈值电压，或可在制造存储器装置110之后配置Vdet阈值电压。在此类情形中，存储器装置110可最初经配置而以给定供应电压操作。可训练Vdet模块160以基于对如上文所论述的存储器装置110执行多个存储器操作而以最低或实质上最低的供应电压触发。举例来说，Vdet模块160可最初设定有对应于存储器装置110的操作供应电压的Vdet阈值电压。处于或实质上高于(例如，高出1mV)Vdet阈值电压的供应电压可最初提供到存储器装置110。在执行多个存储器操作(例如，写入及读取数据到存储器装置110(例如，与存储器装置110的I/O总线相关联的锁存器))之后，可确定错误参数(例如，BER)。如果错误参数低于可允许的错误参数阈值，则可减小阈值电压。在一些实施方案中，可基于数字到模拟转换器(DAC)的输出而设定阈值电压。在此类情况下，可通过将到DAC的输入降低一个位(例如，一个步长)或两个位值(例如，两个步长)来将Vdet阈值电压减小到第二供应电压电平。此外，到存储器装置110的供应电压可减小相同或不同的量。举例来说，如果DAC的每一步长对应于1mV，到存储器装置110的供应电压可减小1mV，如Vdet阈值电压一样。
在Vdet阈值电压及存储器装置110供应电压减小到第二供应电压电平之后，可执行额外训练以评估错误参数值是否超过错误参数阈值且建立Vdet模块160的阈值电压。举例来说，可对存储器装置110执行多个存储器操作。在以减小的第二供应电压电平执行多个存储器操作(例如，写入及读取数据到存储器装置110(例如，与存储器装置110的I/O总线相关联的锁存器))之后，可确定第二错误参数(例如，BER)。举例来说，模块可跟踪及累加在每次在存储器装置以第二供应电压电平操作的同时执行一组多个存储器操作或在执行所述一组多个存储器操作之后发生的BER的数目。可将第二错误参数与可允许的错误参数阈值进行比较(例如，以检查BER是否低于数个可校正BER值)。如果第二错误参数低于可允许的错误参数阈值，则阈值电压及供应电压可进一步减小到低于第二供应电压电平(例如，如前所述，低出一个或两个DAC步长)。如果第二错误参数超过可允许的错误参数阈值，则Vdet模块阈值可设定(或建立)为高于电流阈值一个或两个DAC步长。在一些实施方案中，Vdet模块阈值可设定为使错误参数低于可允许的错误阈值的最末值。另外，可类似地调整及设定触发不同类型的电力损失事件的伴随Vdet模块阈值。
在一些实施方案中，在建立Vdet模块阈值电压(及对应伴随阈值电压)且以所建立的Vdet模块阈值电压制造一组存储器装置模块之后，控件135或其它控制电路系统可动态地调整Vdet模块160的阈值电压。举例来说，Vdet模块160的阈值电压可在存储器装置110的操作期间增大或减小。举例来说，在Vdet模块160中或与其相关联的控制电路系统(例如，主机105或控件135)可检测Vdet触发事件(例如，从Vdet模块160接收中断，其指示触发错误处置程序的类型的电力损失事件)。响应于检测到Vdet触发事件，控制电路系统可确定触发事件是否为错误肯定。在一些实施方案中，响应于确定Vdet触发事件为错误肯定，控制电路系统可将Vdet阈值电压降低或调整一个或两个步长。在一些实施方案中，控制电路系统可在确定检测到数目超过阈值的错误肯定Vdet触发事件之后，将Vdet阈值电压降低或调整一个或两个步长。控制电路系统还可将任何伴随Vdet阈值电压(其触发不同类型的电力损失事件)降低或调整相同量。
存储器管理器125尤其可包含电路系统或固件，例如与各种存储器管理功能相关联的多个组件或集成电路。出于当前描述的目的，将在NAND存储器的背景下描述实例存储器操作和管理功能。本领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。此类NAND管理功能包含耗损均衡(例如，垃圾数据收集或回收)、错误检测(例如，位错误率(BER)监测)或校正、块注销，或一或多个其它存储器管理功能。存储器管理器125可以将主机命令(例如，从主机接收到的命令)解析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或者产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。
存储器管理器125可包含一组管理表130，其配置成维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储器单元相关联的各种信息)。举例来说，管理表130可以包含关于耦合到存储器控制器115的一或多个存储器单元块的块年龄、块擦除计数、错误历史、错误参数信息、Vdet错误肯定事件历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个(例如，错误参数)检测到的错误的数量高于阈值(例如，可允许的错误阈值)，则位错误可称为不可校正的位错误。除其它之外，管理表130可以维持可校正或不可校正位错误的计数。管理表130还可跟踪、存储及监测Vdet模块160产生指示低供应电压的触发(例如，低于Vdet阈值的供应电压、触发错误处置程序的电力损失事件，或触发电力损失保护程序的电力损失事件)的次数及/或此类触发被确定为错误肯定的次数。明确地说，管理表130还可跟踪、存储及监测由Vdet模块160触发的低供应电压(例如，低于Vdet阈值的供应电压)为错误肯定的次数。
存储器阵列120可包含布置在例如数个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块和每装置4个或更多个平面。作为另一实例，32GBMLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1024页、每平面548个块及每装置4个平面，但与对应TLC存储器装置相比所需的写入时间为一半且编程/擦除(P/E)循环为两倍。其它实例可以包含其它数量或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所需MLC模式(例如TLC、QLC等)中选择性操作。
在操作中，数据通常以页写入到NAND存储器装置110或从其读取，且以块擦除。然而，可视需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常被称作页，而主机的数据传送大小通常被称作扇区。
不同类型的存储器单元或存储器阵列120可提供不同的页大小，或可需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误率，其可导致必需要不同量的元数据来确保数据页的完整性(例如具有较高位错误率的存储器装置可要求比具有较低位错误率的存储器装置更多字节的错误校正码数据)。作为一实例，多电平单元(MLC)NAND快闪装置可具有比对应单电平单元(SLC)NAND快闪装置高的位错误率。因此，MLC装置可需要比对应SLC装置更多的用于错误数据的元数据字节。在一些实施方案中，可提供各自具有不同或相同Vdet阈值的多个Vdet模块160。每一Vdet模块160可与每一存储器单元或阵列120包含在一起或相关联，且可配置有不同建立Vdet阈值(及对应的相应伴随阈值)。每一Vdet模块160可包含用于在触发给定Vdet事件或一组事件时动态地更新阈值(及伴随阈值)的独立控制电路系统或过程。
可以在操作期间将NAND装置中的存储器单元块重新配置成以SLC模式(例如但不一定作为高速缓存)或多种MLC模式中的任何一种来工作。结果，可允许的BER(例如，由Vdet模块160监测的错误参数阈值)可在装置的操作期间改变。在操作中的此类改变可能致使Vdet阈值改变。明确地说，给定存储器装置的不同操作模式可能影响Vdet阈值电压，因为不同的可允许的BER阈值可能与每一模式相关联。明确地说，在一个模式中，BER阈值可能高于另一模式中的BER阈值。举例来说，在存储器装置经配置以在第一模式中操作时，在制造期间，可随着供应电压减小而确定相对于对应模式BER阈值的BER。在第一模式中，BER阈值可能大于第二模式中的BER阈值，且因此，在第一模式中不超过BER阈值时的最低供应电压可能大于在第二模式中不超过BER阈值时的最低供应电压。由此，用于第一模式的阈值电压可能大于第二模式。Vdet模块160可从存储器装置接收关于当前操作模式的指示，且可基于与给定模式相关联的所建立阈值电压而配置阈值电压(及伴随阈值电压)。类似地，在操作期间，可基于在触发电力损失事件时是否超过对应于给定模式的BER的分析来调整阈值电压(及伴随阈值电压)。
图2说明包含多个存储器单元串(例如，第一到第三A0存储器串205A0到207A0，第一到第三An存储器串205An到207An，第一到第三B0存储器串205B0到207B0，第一到第三Bn存储器串205Bn到207Bn等)的3D NAND架构半导体存储器阵列200的实例示意图，所述存储器单元串组织成块(例如，块A 201A、块B 201B等)和子块(例如，子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)。存储器阵列200表示在存储器装置的块、装置或其它单元中通常将找到的较大数目的类似结构的一部分。
每一存储器单元串包含若干层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷截留结构等)，所述电荷存储晶体管在Z方向上以源极到漏极方式堆叠于源极线(SRC)235或源极侧选择栅极(SGS)(例如，第一到第三A0 SGS 231A0-233A0、第一到第三An SGS231An-233An、第一到第三B0 SGS 231B0-233B0、第一到第三Bn SGS 231Bn-233Bn等)与漏极侧选择栅极(SGD)(例如，第一到第三A0 SGD 226A0-228A0、第一到第三An SGD226An-228An、第一到第三B0 SGD 226B0-228B0、第一到第三Bn SGD 226Bn-228Bn等)之间。3D存储器阵列中的每个存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0 220到BL2 222)，且沿着Y方向布置为物理页。
在物理页内，每一层次表示一行存储器单元，且每一存储器单元串表示一列。子块可包含一或多个物理页。块可包含数个子块(或物理页)(例如128个、256个、384个等)。出于描述的目的提供的所说明的存储器装置包含两个块，每个块具有两个子块，每个子块具有单个物理页，其中每个物理页具有三个存储器单元串，且每个串具有8个层次的存储器单元。在实际装置中，存储器阵列200将通常包含数目大得多的块、子块、物理页、存储器单元串、存储器单元和/或层次。举例来说，按需要，每个存储器单元串可包含选定数目的层次(例如，16、32、64、128等)，以及高于或低于电荷存储晶体管的半导体材料的一或多个额外层次(例如，选择栅极、数据线等)。作为实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548个块，及每装置4个或更多个平面。
存储器阵列200中的每一存储器单元包含耦合到(例如，以电或另外以操作方式连接到)存取线(例如，字线(WL)WL00 210A到WL70 217A、WL01 210B到WL71 217B等)的控制栅极(CG)，所述存取线按需要跨越具体层次或层次的一部分共同地耦合控制栅极(CG)。可以使用各别存取线来存取或控制3D存储器阵列中的特定层且因此串中的特定存储器单元。可以使用各种选择线来存取选择栅极的群组。举例来说，可使用A0 SGD线SGDA0 225A0来存取第一到第三A0 SGD 226A0-228A0，可使用An SGD线SGDAn225An来存取第一到第三An SGD226An-228An，可使用B0 SGD线SGDB0 225B0来存取第一到第三B0 SGD 226B0-228B0，且可使用Bn SGD线SGDBn 225Bn来存取第一到第三Bn SGD 226Bn-228Bn。可使用栅极选择线SGS0 230A来存取第一A0 SGS 231A0到第三A0 SGS 233A0及第一An SGS 231An到第三An SGS 233An，且可使用栅极选择线SGS1230B来存取第一B0 SGS 231B0到第三B0 SGS 233B0及第一Bn SGS231Bn到第三Bn SGS233Bn。
在一实例中，存储器阵列200可包含数个层级的半导体材料(例如，多晶硅等)，其经配置以耦合阵列的相应层的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。可以使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层的特定存储器单元。
图3说明NAND架构半导体存储器阵列300的一部分的实例示意图，所述阵列包含布置于串(例如第一305到第三串307)及层(例如，说明为相应字线(WL)WL0 310到WL7317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列中的多个存储器单元302，及装置或感测放大器360。举例来说，存储器阵列300可示出例如图2中所示出的3DNAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每个存储器单元串使用相应的源极侧选择栅极(SGS)(例如，第一到第三SGS331-333)耦合到源极线(SRC)，且使用相应的漏极侧选择栅极(SGD)(例如，第一到第三SGD 326-328)耦合到相应数据线(例如，第一到第三位线(BL)BL0-BL2 320到322)。虽然在图3的实例中说明为具有8个层次(例如，使用字线(WL)WL0-WL7 310-317)和三个数据线(BL0-BL2326-328)，但其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。
在如实例存储器阵列300的NAND架构半导体存储器阵列中，可通过感测与含有所选择的存储器单元的特定数据线相关联的电流或电压变化来存取所选择的存储器单元302的状态。可使用一或多个驱动器(例如，由控制电路、一或多个处理器、数字逻辑等)存取存储器阵列300。在实例中，取决于将对特定存储器单元或存储器单元组执行的所需操作的类型，一或多个驱动器可通过将特定电势驱动到一或多个数据线(例如，位线BL0-BL2)、存取线(例如，字线WL0-WL7)或选择栅极来激活特定存储器单元或存储器单元组。
为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如，一或多个编程脉冲等)施加到所选择的字线(例如，WL4)，且因此施加到耦合到所选择的字线的每个存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一到第三控制栅极(CG)341-343)。举例来说，编程脉冲可在15V处或附近开始，并且在某些实例中，可在每个编程脉冲施加期间在量值上增加。在将编程电压施加于选定字线时，可将例如接地电势(例如，Vss)等电势施加到以编程为目标的存储器单元的数据线(例如，位线)及衬底(且因此源极与漏极之间的通道)，从而导致从通道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
相比之下，可将传递电压(Vpass)施加到具有并不以编程为目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并不以编程为目标的存储器单元的数据线(例如，位线)，以例如禁止电荷从通道转移到此类非目标存储器单元的浮动栅极。传递电压可以取决于例如施加的传递电压与以编程为目标的字线的接近度而可变。抑制电压可包含供应电压(Vcc)，例如相对于接地电位(例如，Vss)来自外部源或供应(例如，电池、AC到DC转换器等)的电压。
在一些实施方案中，Vdet模块160可经耦合以接收编程电压，且确定此类电压是否降到低于与编程电压特定地相关联的Vdet阈值。给定Vdet模块160可包含各自经耦合以接收不同电压值(例如，Vpgm、Vss及Vpass)的多个阈值检测电路系统或过程。或者，可提供多个Vdet模块160，每一Vdet模块与不同电压值相关联(例如，一个模块160与Vpgm相关联，且另一模块160与Vss相关联)。阈值检测电路系统或过程中的每一者可基于与给定电压线(例如，Vpgm及Vss)相关联或安全地且恰当地操作所述给定电压线而需要的最小功率值来配置或建立不同阈值。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线(例如WL4)，则可将10V的传递电压施加到一或多个其它字线(例如WL3、WL5等)，以抑制非目标存储器单元的编程，或保持并非作为编程的目标的此类存储器单元上存储的值。随着所施加编程电压与非目标存储器单元之间的距离增大，制止对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，通过电压或字线的数目等等可更高或更低、或更大或更小。
耦合到数据线(例如，第一、第二或第三位线(BL0-BL2)320-322)中的一或多个的感测放大器360可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。感测放大器360可确定给定存储器单元或单元组的状态是否不稳定。在此类情形下，感测放大器360可将此不稳定性记录为错误参数。感测放大器360可与控制器通信以校正错误参数。
在一或多个编程脉冲(例如Vpgm)的施加之间，可执行验证操作以确定所选存储器单元是否已达到其预期编程状态。如果所选存储器单元已达到其预期经编程状态，则可以禁止其进一步编程。如果所选存储器单元尚未达到其既定编程状态，则可施加额外编程脉冲。如果选定的存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其预期经编程状态，则可以将选定的存储器单元或与此类选定的存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到作为擦除的目标的存储器单元的衬底(及因此源极和漏极之间的通道)，同时目标存储器单元的字线保持在例如接地电位(例如，Vss)等电位，从而导致从目标存储器单元的浮动栅极到所述通道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
图4说明存储器装置400的实例框图，所述存储器装置包含具有多个存储器单元404的存储器阵列402，以及用以提供与存储器阵列402的通信或对所述存储器阵列执行一或多个存储器操作的一或多个电路或组件。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲区422、选择器424、输入/输出(I/O)电路426以及存储器控制单元430。
存储器阵列402的存储器单元404可布置成块，例如第一块402A及第二块402B。每个块可包含子块。举例来说，第一块402A可包含第一和第二子块402A0、402An，且第二块402B可包含第一和第二子块402B0、402Bn。每个子块可包含多个物理页，每一页包含多个存储器单元404。虽然在本文中说明为具有两个块，每个块具有两个子块，并且每个子块具有数个存储器单元404，但是在其它实例中，存储器阵列402可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元404可布置成数个行、列、页、子块、块等，并使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等进行存取。
存储器控制单元430可根据在控制线432上接收的一或多个信号或指令控制存储器装置400的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线416上接收的地址信号(A0到AX)。在存储器装置400外部的一或多个装置可控制控制线432上的控制信号或地址线416上的地址信号的值。在存储器装置400外部的装置的实例可包含但不限于主机、存储器控制器、处理器或图4中未说明的一或多个电路或组件。在一些实施方案中，存储器控制单元430可包含实施与Vdet模块160(图1)相同的功能的Vdet模块433。Vdet模块433可经配置以响应于检测到由存储器控制单元430接收的电力降到低于为Vdet模块433建立的阈值(导致触发错误处置程序))(或导致触发电力损失保护程序的伴随阈值)而触发电力损失事件(不同类型的电力损失事件：触发错误处置程序或触发电力损失保护程序)。
存储器装置400可使用存取线406和第一数据线410向(例如写入或擦除)或从(例如读取)存储器单元404中的一或多个传送数据。行解码器412及列解码器414可接收及解码来自地址线416的地址信号(A0到AX)，可确定待存取哪些存储器单元404，且可将信号提供到例如上文描述的存取线406(例如，多个字线(WL0-WLm)中的一或多者)或第一数据线410(例如，多个位线(BL0-BLn)中的一或多者)中的一或多者。
存储器装置400可包含例如感测放大器420的感测电路系统，其经配置以使用第一数据线410来确定(例如，读取)存储器单元404上的数据的值，或确定待写入到存储器单元404的数据的值。举例来说，在存储器单元404的选定串中，感测放大器420中的一或多个可响应于读取电流在存储器阵列402中穿过选定串流动到数据线410而读取选定存储器单元404中的逻辑电平。
在存储器装置400外部的一或多个装置可使用I/O线(DQ0-DQN)408、地址线416(A0-AX)或控制线432来与存储器装置400通信。输入/输出(I/O)电路426可根据例如控制线432和地址线416使用I/O线408将数据值传送到存储器装置400中或从其中传送数据值，例如将数据值传送到页缓冲区422或存储器阵列402中或从其中传送数据值。举例来说，I/O电路426可包含用于临时存储待写入到存储器阵列402的数据和待由来自存储器阵列402的一或多个外部装置读取的数据的一或多个锁存器429。页缓冲区422可在数据编程到存储器阵列402的相关部分中之前存储从存储器装置400外部的一或多个装置接收到的数据，或可在数据传输到存储器装置400外部的一或多个装置之前存储从存储器阵列402读取的数据。
锁存器429可经配置而以最小供应电压值操作。Vdet模块160可监视锁存器429的供应电压值，且在锁存器429的供应电压值降到低于为Vdet模块160建立的阈值时产生触发事项162。触发事项162可提供到存储器控制单元430及/或任何一或多个外部装置或应用。在Vdet模块160检测到电力损失事件的情况下(例如，在锁存器429的供应电压值降到低于为Vdet模块160建立的阈值(或伴随阈值)时)，Vdet模块160可使用锁存器429重复执行或执行一组存储器操作(将或不将数据传送到存储器阵列402)以确定电力损失事件是否为错误肯定。如果检测到数个错误肯定事件，则Vdet模块160可将所建立的阈值电压动态地降低一个或两个步长(或任何其它合适的电压值)。在一些实施方案中，用于确定电力损失事件是否为错误肯定的过程可响应于来自Vdet模块160的第一阈值装置的触发事项而执行，其设定为略微大于Vdet模块160的伴随第二阈值装置。在一些实施方案中，用于确定电力损失事件是否为错误肯定的过程可响应于从Vdet模块160的第一阈值装置接收到阈值数目个触发事项而执行，其设定为略微大于Vdet模块160的伴随第二阈值装置。用于执行电力损失保护的过程可响应于由Vdet模块160的伴随第二阈值装置指示的电力损失事件而触发。
列解码器414可接收地址信号(A0-AX)并且将其解码为一或多个列地址信号(CSEL1-CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1到CSELn)且选择页缓冲区422中表示将从存储器单元404读取或将编程到存储器单元404中的数据值的数据。可使用第二数据线418在页缓冲区422与I/O电路426之间传送选定数据。
存储器控制单元430可从外部源或电源(例如，内部或外部电池、AC到DC转换器等)接收正及负电源信号，例如电源电压(Vcc)434及负电源(Vss)436(例如，接地电势)。在某些实例中，存储器控制单元430可包含调节器428以内部地提供正或负电源信号。Vdet模块160可耦合到调节器428以监测任何数目个供应电压(例如，Vcc及/或Vss)，以确定此类电压是否降到低于所建立的Vdet阈值(或伴随阈值电压)。
图5是说明可在上面实施一或多个实施例的Vdet模块160的实例的框图。Vdet电路系统160包含第一供应电压检测装置530、第一阈值存储装置532、控制电路系统550，且可视情况包含一或多个第二供应电压检测装置540(例如，伴随电压检测装置)和第二阈值存储装置542(如由点线所指示)。第一供应电压检测装置530可耦合到输入供应电压510。举例来说，第一供应电压检测装置530可耦合到调节器528的Vcc或Vss输出，或可耦合到存储器装置110的电力供应器(例如，存储器装置的锁存器429)。第一阈值存储装置532可存储用于待监测的给定供应电压装置的当前电压阈值或电压阈值的表。举例来说，第一阈值存储装置532可存储用于以一个模式操作的存储器装置的一个供应电压值和用于以第二模式操作的存储器装置的不同第二供应电压值。另外，第一阈值存储装置532可取决于存储器装置110的何装置正提供供应电压510(例如，取决于正监测何供应电压)而在索引中存储不同供应电压值。控制电路系统550可检测存储器装置110的当前操作模式，或可确定何装置正提供供应电压510，且可作为响应而选择供应电压以用于从第一阈值存储装置532输出。
第一供应电压检测装置530可包含比较器电路，其比较输入供应电压510与由第一阈值存储装置532输出的供应电压值。响应于确定输入供应电压510小于由第一阈值存储装置532输出的供应电压值，第一供应电压检测装置530可将触发事项发送或将触发事项(例如，指示电力损失事件，例如起始错误处置程序的电力损失事件或起始电力损失保护程序的电力损失事件)传达到控制电路系统550。响应于从第一供应电压检测装置530接收到触发事项，控制电路系统550可执行过程600-800(图6-8)以确定是否动态地调整存储在第一阈值存储装置532中的当前所选值。举例来说，控制电路系统550可执行上文及下文所描述的过程，以确定电力损失事件是否为错误肯定，且如果是，则减小存储在第一阈值存储装置532中的值。在一些实施方案中，控制电路系统550可仅在接收到特定阈值数目个类似触发事项之后才执行确定电力损失事件是否为错误肯定的过程。举例来说，控制电路系统550可从正监测或正从中接收供应电压510的存储器装置110检索错误参数(例如，BER、NAND寄存器信息或内容，或来自其它存储器装置组件的其它数据)。如果错误参数不超过错误参数阈值(其也可存储在装置532中)，则控制电路系统550可确定电力损失事件为错误肯定，且可减小存储在装置532中的值(及存储在伴随装置中的值)。在另一实例中，控制电路系统550可减小存储器装置110的电力供应电压，且监测存储器装置110的错误参数以确定错误参数是否超过阈值。如果错误参数不超过阈值，控制电路系统550可进一步将供应电压减小到存储器装置，且还可减小存储在装置532中的阈值(及存储在伴随装置中的值)。控制电路系统550可继续减小供应电压，直到错误参数超过阈值，且可接着将存储在装置532中的供应电压阈值设定或更新为存储器装置的当前设定的供应电压(视情况增大一个或两个步长)。为监测错误参数，控制电路系统550可通过在输出522上发射数据及对应读取/写入命令来执行一或多个存储器装置操作。控制电路系统550可经由输入512读回在输出522上发送的数据，且基于所读回的数据中错误数目与在输出522上发出的数据的比较来确定数据的BER。在另一实例中，输入512可耦合到存储器装置110的ECC控制器，且可指示给定装置(例如，存储器装置110的锁存器)的当前BER。控制电路系统550可使用此值来确定对存储器装置110执行(在第一供应电压检测装置530触发或指示电力损失事件之前)的最末操作的BER是否超过BER阈值。
在一些实施方案中，控制电路系统550可发出指示电力损失事件的中断520到主机控制器或另一外部组件。在一些实施方案中，一或多个额外第二供应电压检测装置540可提供于Vdet模块160中以监测一或多个第二存储器装置的供应电压，而第一供应电压检测装置530监测存储器装置110的供应电压。控制电路系统550可类似地取决于由第二供应电压检测装置540监测的存储器装置而从第二阈值存储装置542选择阈值电压以供输出，用于与输入到第二供应电压检测装置540的供应电压进行比较。类似地，控制电路系统550可基于在正监测的存储器装置上操作的数据的BER而使用过程600-800动态地更新存储在装置542中的阈值电压值。
第二供应电压检测装置540可对应于第一供应电压检测装置530的伴随电压检测装置。在第二供应电压检测装置540为伴随装置的情况下，由第二电压检测装置540监测的电压可与由第一供应电压检测装置530监测的电压相同。由此，相同电压供应输入可耦合到第一电压检测装置530和第二电压检测装置540两者。存储在存储装置542中的值可比存储在存储装置532中的值低一个或两个步长。而且，第二供应电压检测装置540可经配置以触发电力损失事件，其与由第一供应电压检测装置530触发的电力损失事件为不同类型。举例来说，第一供应电压检测装置530可触发对应于错误处置程序的第一电力损失事件，且第二供应电压检测装置540可触发对应于电力损失保护程序的第二电力损失事件。
图6是用于设定可实施一或多个实施例的Vdet阈值的实例过程600的流程图。在610处，在应用的供应电压为小于为存储器装置的第一操作电压建立的第一供应电压电平的第二供应电压的同时，收集与对存储器装置执行多个存储器操作相关联的错误参数。举例来说，在给定存储器装置的装置制造期间，可通过分析在向存储器装置提供的供应电压低于存储器装置的安全操作电压时所执行的多个操作(例如，读取/写入存储器操作)的BER来确定及建立Vdet电压阈值。在另一实例中，在装置操作期间，在触发Vdet电力事件时，可以当前电压电平执行多个存储器操作以确定BER及Vdet事件是否为错误肯定。
在620处，确定错误参数是否低于可允许的错误阈值。响应于确定错误参数低于错误阈值，所述过程继续进行到步骤630；否则，所述过程继续进行到步骤640。举例来说，控制电路系统可比较BER与BER阈值。BER阈值可指示对应于可校正错误的BER。如果BER低于可允许的阈值，则错误可为可校正的，且因此为用于存储器装置的安全操作条件。可基于ECC计算而确定BER。
在630处，在小于第一供应电压的电压电平下建立电压降检测阈值(例如，Vdet阈值)。举例来说，控制电路系统可存储或更新Vdet模块160中的Vdet阈值。
在640处，执行验证：在应用第二供应电压电平的同时执行存储器操作时，错误参数一贯地超过错误阈值。此步骤可省略，如由图式中的点线所指示。举例来说，控制电路系统可执行额外存储器操作以确定BER是否继续超过BER阈值以确定并解决噪声(例如，在一些情况下，可能已发现BER是由于噪声而低于阈值)。如果BER继续超过阈值，则控制电路系统可确定BER超过阈值并不是因为系统中的噪声，且可将Vdet模块160的阈值设定或改变或建立为高于当前电压供应1步长。如果BER不继续超过阈值，则控制电路系统可确定BER是由系统中的噪声造成，且可将Vdet模块160的阈值设定或改变或建立为高于当前电压供应2步长。
在650处，在高于第一供应电压的电压电平下建立电压降检测阈值(及伴随阈值)。举例来说，控制电路系统可将模块160的Vdet阈值设定或改变或建立为高于当前供应电压或确定为存储器装置的安全操作电压的供应电压一个或两个步长。
图7是用于建立可实施一或多个实施例的Vdet阈值的过程700的流程图。在710处，将存储器装置供应电压设定为第一供应电压电平。举例来说，控制电路系统可将存储器装置设定为在指示为存储器装置的安全操作条件的电压电平下操作。
在720处，对以所设定供应电压电平操作的存储器装置执行多个存储器操作。举例来说，控制电路系统可读取及写入多个数据到存储器装置(或可读取及写入多个数据到锁存器而不从存储器阵列写入或读取)。
在730处，收集与对以所设定供应电压电平操作的存储器装置执行多个存储器操作相关联的错误参数。举例来说，控制电路系统可确定从存储器装置或存储器装置的锁存器写入及读取的数据的BER。
在740处，确定错误参数是否低于可允许的错误阈值。响应于确定错误参数低于错误阈值，所述过程继续进行到步骤750；否则，所述过程继续进行到步骤760。举例来说，控制电路系统可比较BER与BER阈值。BER阈值可指示对应于可校正错误的BER。如果BER低于可允许的阈值，则错误可为可校正的，且因此为用于存储器装置的安全操作条件。可基于ECC计算而确定BER。
在750处，将供应电压电平设定为低于第一供应电压电平的新电压电平。举例来说，控制电路系统可减小将供应电压提供到存储器装置的一或多个组件的调节器的操作供应电压。新电压电平可低于当前供应电压电平一个或两个步长。
在760处，在高于所设定供应电压电平的电压电平下建立电压降检测阈值。举例来说，控制电路系统可将Vdet模块160的Vdet阈值(及伴随电压阈值)设定或改变或建立为高于当前供应电压或确定为存储器装置的安全操作电压的供应电压一个或两个步长(且高于伴随电压阈值两个或三个步长)。
图8是用于动态地更新可实施一或多个实施例的Vdet阈值的过程800的流程图。在810处，使存储器装置在当前供应电压电平下操作。举例来说，控制电路系统可使存储器装置在调节器的供应电压电平下操作。
在820处，从Vdet模块接收电力损失触发事件。举例来说，Vdet模块160可检测到存储器装置的组件(例如，存储器装置的锁存器)的当前电力供应值低于Vdet阈值。
在830处，确定与在当前供应电压电平下执行后续存储器操作相关联的错误参数。举例来说，控制电路系统可在当前电压供应值下执行额外存储器操作，且计算这些存储器操作的BER。
在840处，确定错误参数是否低于可允许的错误阈值。响应于确定错误参数低于错误阈值，所述过程继续进行到步骤850；否则，所述过程继续进行到步骤860。举例来说，控制电路系统可比较BER与BER阈值。BER阈值可指示对应于可校正错误的BER。如果BER低于可允许的阈值，则错误可为可校正的，且因此为用于存储器装置的安全操作条件。可基于ECC计算而确定BER。
在850处，更新与电力损失触发事件相关联的错误肯定值。举例来说，控制电路系统可确定因为BER低于BER阈值且因为仍检测到电力损失触发事件，因此电力损失触发事项为错误肯定(例如，因为存储器装置实际上可安全地以致使电力损失触发事件被触发的供应电压电平操作)。
在860处，将Vdet模块的Vdet阈值维持在当前值。
在870处，确定错误肯定值是否超过阈值。响应于确定错误肯定值超过阈值，所述过程继续进行到步骤880；否则，所述过程继续进行到步骤820。举例来说，控制电路系统可从管理125检索错误肯定阈值，且确定当前错误肯定值(经更新以反映最新错误肯定事件)是否超过阈值。
在880处，改变Vdet模块的Vdet阈值。举例来说，控制电路系统可将模块160的Vdet阈值(及伴随阈值)设定或改变或建立为低于当前Vdet阈值(及伴随阈值)一个或两个步长(或对于伴随，两个或三个步长)。
过程600-800可由任何控制电路系统执行或可由专用电路系统执行。过程600-800中的任何步骤可不按图6-8中所示的顺序执行，或可完全省略。
图9说明本文中论述的技术(例如，方法)中的任何一或多者可在其上执行的实例机器900的框图。在替代实施例中，机器900可操作为独立装置或可连接(例如，联网)到其它机器。在联网部署中，机器900可在服务器-客户端网络环境中以服务器机器、客户端机器或两者的能力操作。在实例中，机器900可以充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器900可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。另外，虽然仅说明单个机器，但术语“机器”也将视为包含个别地或共同地执行一(或多个)指令集以进行本文中所论述的方法中的任何一或多种(例如云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器总集。
如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路系统成员可随时间推移和基础硬件变化而为灵活的。电路系统包含在操作时可单独或组合地进行具体任务的部件。在实例中，电路系统的硬件可被永恒地设计成执行特定操作(例如，硬接线)。在实例中，电路系统的硬件可以包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，包含物理上经修改(例如，以磁性方式、以电学方式、恒定集结粒子的可移动放置等)以编码特定操作的指令的计算机可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机制)能够经由可变连接产生硬件中的电路系统部件以当在操作中时实行特定任务的部分。因此，当装置操作时计算机可读媒体以通信方式耦合到电路系统的其它组件。在一实例中，物理组件中的任一个可用于超过一个电路系统的超过一个部件中。例如，在操作下，执行单元可在一个时间点下用于第一电路系统的第一电路，并且由第一电路系统中的第二电路再使用，或在不同时间下由第二电路系统中的第三电路再使用。
机器(例如，计算机系统)900(例如，主机装置105、存储器装置110等)可包含硬件处理器902(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器904和静态存储器906，其中的一些或全部可经由互连件(例如，总线)908彼此通信。机器900可进一步包含显示单元910、字母数字输入装置912(例如，键盘)和用户接口(UI)导航装置914(例如，鼠标)。在实例中，显示单元910、输入装置912和UI导航装置914可以是触摸屏显示器。机器900可另外包含存储装置(例如，驱动单元)、信号产生装置918(例如，扬声器)、网络接口装置920、一或多个传感器916(例如全球定位系统(GPS)传感器、罗盘、加速度计或其它传感器)及一或多个Vdet模块917(例如，Vdet模块160)。机器900可包含输出控制器928，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
存储装置可包含机器可读媒体922，在所述机器可读媒体上存储体现本文中所描述的技术或功能中的任何一或多个或者供本文中所描述的技术或功能中的任何一或多个利用的一或多个数据结构或指令集924(例如，软件)。指令924还可以在其由机器900执行期间完全或至少部分地驻留于主存储器904内、静态存储器906内或硬件处理器902内。在实例中，硬件处理器902、主存储器904、静态存储器906或存储装置中的一个或任何组合可构成机器可读媒体922。
虽然机器可读媒体922被说明为单个媒体，但是术语“机器可读媒体”可包含经配置以存储一或多个指令924的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓冲存储器和服务器)。
术语“机器可读媒体”可包含能够存储、编码或携载供机器900执行且使机器900执行本公开的技术中的任何一或多种的暂时性或非暂时性指令或能够存储、编码或携载由此类指令使用或与此类指令相关联的数据结构的任何暂时性或非暂时性媒体。非限制性机器可读媒体实例可包含固态存储器，及光学及磁性媒体。在一实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可拆卸磁盘；磁光盘；以及CD-ROM和DVD-ROM磁盘。
指令924(例如，软件、程序、操作系统(OS)等)或其它数据存储在存储装置921上，可由存储器904存取以供处理器902使用。存储器904(例如，DRAM)通常是快速但易失性的，且因此是不同于适用于长期存储(包含在处于“关断”状态时的存储)的存储装置921(例如，SSD)的类型的存储装置。供用户或机器900使用的指令924或数据通常加载在存储器904中以供处理器902使用。在存储器904满时，存储装置521的虚拟空间可经分配以补充存储器904；然而，因为存储装置921通常比存储器904慢且写入速度通常比读取速度慢至少两倍，因此归因于存储装置时延(相比于存储器904，例如DRAM)，虚拟存储器的使用可能极大地降低用户体验。此外，用于虚拟存储器的存储装置921的使用可能极大地减少存储装置921的可用使用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如，
Figure BDA0002910765470000231
内核特征“ZRAM”)使用存储器的部分作为经压缩块存储以避免对存储装置921的分页。分页在经压缩块中发生直到必须将这类数据写入到存储装置921为止。虚拟存储器压缩增加存储器904的可用大小，同时减少存储装置921上的磨损。
针对移动电子装置或移动存储装置而优化的存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的若干并行接口(例如，8位并行接口)，且经常是从主机装置可移除和分离的组件。相比之下，eMMCTM装置附接到电路板且视为主机装置的组件，其读取速度比得上基于串行ATATM(串行高级技术(AT)附件，或SATA)的SSD装置。然而，对移动装置性能的需求继续增大，以便完全启用虚拟或扩增现实装置，利用提高的网络速度等。响应于此需求，存储装置已从并行通信接口转换到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，从而进一步推进了更高的读取/写入速度。
指令924可以进一步利用数个传送协议中的任一个(例如，帧中继、因特网协议(IP)、发射控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置920使用发射媒体在通信网络926上发射或接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如因特网)、移动电话网络(例如蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如称为
Figure BDA0002910765470000232
的电气电子工程师学会(IEEE)802.11系列标准、称为
Figure BDA0002910765470000233
的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等式(P2P)网络等等。在实例中，网络接口装置920可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络926。在一实例中，网络接口装置520可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者无线通信。术语“发射媒体”应被视为包含能够存储、编码或携带指令以用于由机器900执行的任何无形媒体，且包含数字或模拟通信信号或用以促进此类软件的通信的其它无形媒体。
以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。所述图借助于图示展示可实践本发明的具体实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所展示或描述的那些要素之外的要素。然而，本发明人还预期其中仅提供所展示或所描述的那些元件的实例。此外，本发明的发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路系统或固件。如本文所使用，“处理器”意味着任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、控制电路系统、数字信号处理器(DSP)，或任何其它类型的处理器或处理电路，包含一组处理器或多核心装置。
在本文中所描述的一些实施例中，可将不同掺杂配置应用于源极侧选择栅极(SGS)、控制栅极(CG)及漏极侧选择栅极(SGD)，其中的每一者在此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些层次(例如，多晶硅等)可在暴露于蚀刻溶液时具有不同蚀刻速率。举例来说，在3D半导体装置中形成单体柱的过程中，SGS和CG可形成凹陷，而SGD可保持较少凹陷或甚至不凹陷。这些掺杂配置可因此通过使用蚀刻溶液(例如，四甲基铵氢氧化物(TMCH))来实现选择性蚀刻到3D半导体装置中的不同层次(例如，SGS、CG和SGD)中。
如本文所使用的，操作存储器单元或执行存储器(或存储器装置)操作包含从存储器单元或存储器(或存储器装置)读取、向其写入或从其擦除。使存储器单元置于既定状态中的操作在本文中被称作“编程”，且可包含对存储器单元写入或从存储器单元擦除(例如，存储器单元可经编程为擦除状态)。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合，或可存在中间元件。相反地，当一个元件被称作“直接在另一元件上”、“直接连接到另一元件”或“与另一元件直接耦合”时，不存在中间元件或层。如果两个元件在图式中展示为被线连接，则除非另外指明，否则所述两个元件可耦合或直接耦合。
应理解，术语模块(例如，Vdet模块)可指用以执行或经配置以执行所描述的功能的软件与电路系统的任何组合。模块可指可编程装置、不可编程装置、ASIC、PLD、FGPA或经配置以执行所描述功能的其它专用或特定电路系统或硬件元件。模块可以指经配置以执行所描述功能的软件(例如，计算机可读指令、代码或在计算机或处理器或控制电路系统上运行的程序)。
本文中描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含用可操作以配置电子装置以执行如以上实例中所描述的方法的暂时性或非暂时性指令编码暂时性或非暂时性计算机可读媒体或机器可读媒体。这类方法的实施方案可包含代码，如微码、汇编语言代码、高级语言代码或类似物。这类代码可包含用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可移除式磁盘、可移除式光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置，及类似物。
实例
标的物(例如，方法或系统)的实例(例如，“实例1”)可包含一种用于动态地建立存储器装置的电压降检测阈值的方法，其中在供应电压降到低于电压降检测阈值时触发电力损失事件，其中所述建立包括：收集与对所述存储器装置执行多个存储器操作相关联的错误参数，其中在应用处于所述存储器装置的第二供应电压电平下的供应电压的同时执行所述多个存储器操作，所述第二供应电压电平小于为所述存储器装置的第一操作电压建立的第一供应电压电平；确定所述错误参数是否低于可允许的错误阈值；以及响应于确定所述错误参数低于所述可允许的错误阈值，在小于所述第一供应电压电平的电压电平下建立所述电压降检测阈值。
在实例2中，根据实例1所述的标的物可视情况经配置以使得在所述第二供应电压电平下建立所述电压降检测阈值。
在实例3中，根据实例1所述的标的物可视情况经配置以使得在处于所述第一供应电压电平与所述第二供应电压电平之间的电压电平下建立所述电压降检测阈值，其中所述电压电平低于所述第一供应电压电平一个或两个数/模转换器步长。
在实例4中，根据实例1所述的标的物可视情况经配置用于参考建立为用于所述存储器装置的所述第一操作电压的所述第一供应电压电平而建立所述存储器装置的初始电压降检测阈值，其中所述在小于所述第一供应电压电平的所述电压电平下建立所述电压降检测阈值包括改变所述初始电压降检测阈值。
在实例5中，根据实例1所述的标的物可视情况经配置用于在所述响应于在应用处于所述第二供应电压电平的所述供应电压的同时执行的存储器操作而收集所述错误参数之前，在应用处于所述第一供应电压电平的所述第一操作电压的同时对所述存储器装置执行多个初始存储器操作。
在实例6中，根据实例1所述的标的物可视情况经配置以使得所述存储器装置包括NAND存储装置，其中所述错误参数表示所述存储器装置的数据总线错误，且其中收集所述错误参数包括评估与从所述NAND存储装置的NAND锁存器读回数据相关联的误码率。
在实例7中，根据实例1所述的标的物可视情况经配置用于：检测在执行给定存储器操作时发生的电力损失事件；确定与在所述电力损失事件之后再次执行所述给定存储器操作相关联的给定错误参数；响应于确定所述给定错误参数低于所述可允许的错误阈值，更新错误肯定触发统计量；以及响应于确定所述给定错误参数超过所述可允许的错误阈值，将所述所建立的电压降检测阈值维持在所述电压电平。
在实例8中，根据实例7所述的标的物可视情况经配置用于响应于确定所述错误肯定触发统计量超过错误肯定触发阈值，改变所述所建立的电压降检测阈值。
在实例9中，根据实例1所述的标的物可视情况经配置用于响应于确定所述错误参数超过所述可允许的错误阈值：收集与应用处于所述第二供应电压电平的所述供应电压的同时执行所述多个存储器操作相关联的第二错误参数；确定所述第二错误参数是否超过所述可允许的错误阈值；响应于确定所述第二错误参数超过所述可允许的错误阈值，在大于所述第二供应电压电平第一量的电压电平下建立所述电压降检测阈值；以及响应于确定所述第二错误参数低于所述可允许的错误阈值，在大于所述第二供应电压电平第二量的电压电平下建立所述电压降检测阈值，所述第二量大于所述第一量。
在实例10中，根据实例1所述的标的物可视情况经配置以使得所述存储器装置经配置而以多个模式操作，其中所述电压降检测阈值为第一电压降检测阈值，所述方法进一步包括使所述第一电压降检测阈值与所述多个模式中的第一者相关联且为所述多个模式中的第二者建立第二电压降检测阈值。
标的物(例如，方法或系统)的实例(例如，“实例11”)可包含一种包括控制电路系统的系统，所述控制电路系统经配置以用于动态地建立存储器装置的电压降检测阈值，其中在供应电压降到低于所述电压降检测阈值时触发电力损失事件，其中所述建立包括：收集与对所述存储器装置执行多个存储器操作相关联的错误参数，其中在应用处于所述存储器装置的第二供应电压电平下的供应电压的同时执行所述多个存储器操作，所述第二供应电压电平小于为所述存储器装置的第一操作电压建立的第一供应电压电平；确定所述错误参数是否低于可允许的错误阈值；以及响应于确定所述错误参数低于所述可允许的错误阈值，在小于所述第一供应电压电平的电压电平下建立所述电压降检测阈值。
在实例12中，根据实例11所述的标的物可任选地经配置以使得在所述第二供应电压电平下建立所述电压降检测阈值。
在实例13中，根据实例11所述的标的物可任选地经配置以使得在处于所述第一供应电压电平与所述第二供应电压电平之间的电压电平下建立所述电压降检测阈值，其中所述电压电平低于所述第一供应电压电平一个或两个数/模转换器步长。
在实例14中，根据实例11所述的标的物可视情况经配置用于使所述控制电路系统参考建立为用于所述存储器装置的所述第一操作电压的所述第一供应电压电平而建立所述存储器装置的初始电压降检测阈值，其中所述在小于所述第一供应电压电平的所述电压电平下建立所述电压降检测阈值包括改变所述初始电压降检测阈值。
在实例15中，根据实例11所述的标的物可视情况经配置用于使所述控制电路系统在所述响应于在应用处于所述第二供应电压电平的所述供应电压的同时执行的存储器操作而收集所述错误参数之前，在应用处于所述第一供应电压电平的所述第一操作电压的同时对所述存储器装置执行多个初始存储器操作。
在实例16中，根据实例11所述的标的物可视情况经配置以使得所述存储器装置包括NAND存储装置，其中所述错误参数表示所述存储器装置的数据总线错误，且其中收集所述错误参数包括评估与从所述NAND存储装置的NAND锁存器读回数据相关联的误码率。
在实例17中，根据实例11所述的标的物可视情况经配置用于使所述控制电路系统：检测在执行给定存储器操作时发生的电力损失事件；确定与在所述电力损失事件之后再次执行所述给定存储器操作相关联的给定错误参数；响应于确定所述给定错误参数低于所述可允许的错误阈值，更新错误肯定触发统计量；以及响应于确定所述给定错误参数超过所述可允许的错误阈值，将所述所建立的电压降检测阈值维持在所述电压电平。
在实例18中，根据实例17所述的标的物可视情况经配置用于使所述控制电路系统响应于确定所述错误肯定触发统计量超过错误肯定触发阈值，改变所述所建立的电压降检测阈值。
在实例19中，根据实例11所述的标的物可视情况经配置用于使所述控制电路系统响应于确定所述错误参数超过所述可允许的错误阈值：收集与应用处于所述第二供应电压电平的所述供应电压的同时执行所述多个存储器操作相关联的第二错误参数；确定所述第二错误参数是否超过所述可允许的错误阈值；响应于确定所述第二错误参数超过所述可允许的错误阈值，在大于所述第二供应电压电平第一量的电压电平下建立所述电压降检测阈值；以及响应于确定所述第二错误参数低于所述可允许的错误阈值，在大于所述第二供应电压电平第二量的电压电平下建立所述电压降检测阈值，所述第二量大于所述第一量。
在实例20中，根据实例11所述的标的物可视情况经配置以使得所述存储器装置经配置而以多个模式操作，其中所述电压降检测阈值为第一电压降检测阈值，其进一步包括使所述第一电压降检测阈值与所述多个模式中的第一者相关联且为所述多个模式中的第二者建立第二电压降检测阈值。
标的物(例如，系统或设备)的实例(例如，“实例21”)可以可选地组合实例1-20中的任何一或多者的任何部分或任何部分的组合，以包含用于执行实例1-20的功能或方法中的任何一或多者的任何部分的“装置”，或包含含有指令的“机器可读媒体”(例如，非暂时性机器可读媒体等)，所述指令在由机器执行时会使机器执行实例1-20的功能或方法中的任何一或多者的任何部分。
如本文中所提到的，术语“系统”应理解为大体涵盖在本公开中论述且在图1-5及9中所示的组件、模块、设备或装置中的任一者或组合。举例来说，术语系统可包含存储器装置、存储器系统、计算机系统、存储器模块、机器、电子装置、主机及/或其任何组合。
以上描述在于为说明性的而非限制性的。本发明的范围应通过参考所附的权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。

Claims (15)

1.一种方法，其包括：
动态地建立存储器装置的电压降检测阈值，其中在供应电压降到低于所述电压降检测阈值时触发电力损失事件，其中所述建立包括：
收集与对所述存储器装置执行多个存储器操作相关联的错误参数，其中在应用处于所述存储器装置的第二供应电压电平下的供应电压的同时执行所述多个存储器操作，所述第二供应电压电平小于为所述存储器装置的第一操作电压建立的第一供应电压电平；
确定所述错误参数是否低于可允许的错误阈值；以及
响应于确定所述错误参数低于所述可允许的错误阈值，在小于所述第一供应电压电平的电压电平下建立所述电压降检测阈值。
2.根据权利要求1所述的方法，其中在所述第二供应电压电平下建立所述电压降检测阈值。
3.根据权利要求1所述的方法，其中在处于所述第一供应电压电平与所述第二供应电压电平之间的电压电平下建立所述电压降检测阈值，其中所述电压电平低于所述第一供应电压电平一个或两个数/模转换器步长。
4.根据权利要求1所述的方法，其进一步包括参考建立为用于所述存储器装置的所述第一操作电压的所述第一供应电压电平而建立所述存储器装置的初始电压降检测阈值，其中所述在小于所述第一供应电压电平的所述电压电平下建立所述电压降检测阈值包括改变所述初始电压降检测阈值。
5.根据权利要求1所述的方法，其进一步包括在所述响应于在应用处于所述第二供应电压电平的所述供应电压的同时执行的存储器操作而收集所述错误参数之前，在应用处于所述第一供应电压电平的所述第一操作电压的同时对所述存储器装置执行多个初始存储器操作。
6.根据权利要求1所述的方法，其中所述存储器装置包括NAND存储装置，其中所述错误参数表示所述存储器装置的数据总线错误，且其中收集所述错误参数包括评估与从所述NAND存储装置的NAND锁存器读回数据相关联的误码率。
7.根据权利要求1所述的方法，其进一步包括：
检测在执行给定存储器操作时发生的电力损失事件；
确定与在所述电力损失事件之后再次执行所述给定存储器操作相关联的给定错误参数；
响应于确定所述给定错误参数低于所述可允许的错误阈值，更新错误肯定触发统计量；以及
响应于确定所述给定错误参数超过所述可允许的错误阈值，将所述所建立的电压降检测阈值维持在所述电压电平。
8.根据权利要求7所述的方法，其进一步包括响应于确定所述错误肯定触发统计量超过错误肯定触发阈值，改变所述所建立的电压降检测阈值。
9.根据权利要求1所述的方法，其进一步包括响应于确定所述错误参数超过所述可允许的错误阈值：
收集与应用处于所述第二供应电压电平的所述供应电压的同时执行所述多个存储器操作相关联的第二错误参数；
确定所述第二错误参数是否超过所述可允许的错误阈值；
响应于确定所述第二错误参数超过所述可允许的错误阈值，在大于所述第二供应电压电平第一量的电压电平下建立所述电压降检测阈值；以及
响应于确定所述第二错误参数低于所述可允许的错误阈值，在大于所述第二供应电压电平第二量的电压电平下建立所述电压降检测阈值，所述第二量大于所述第一量。
10.根据权利要求1所述的方法，其中所述存储器装置经配置而以多个模式操作，其中所述电压降检测阈值为第一电压降检测阈值，所述方法进一步包括使所述第一电压降检测阈值与所述多个模式中的第一者相关联且为所述多个模式中的第二者建立第二电压降检测阈值。
11.一种系统，其包括：
控制电路系统，其用于：
动态地建立存储器装置的电压降检测阈值，其中在供应电压降到低于所述电压降检测阈值时触发电力损失事件，其中所述建立包括：
收集与对所述存储器装置执行多个存储器操作相关联的错误参数，其中在应用处于所述存储器装置的第二供应电压电平下的供应电压的同时执行所述多个存储器操作，所述第二供应电压电平小于为所述存储器装置的第一操作电压建立的第一供应电压电平；
确定所述错误参数是否低于可允许的错误阈值；以及
响应于确定所述错误参数低于所述可允许的错误阈值，在小于所述第一供应电压电平的电压电平下建立所述电压降检测阈值。
12.根据权利要求11所述的系统，其中在所述第二供应电压电平下建立所述电压降检测阈值。
13.根据权利要求11所述的系统，其中在处于所述第一供应电压电平与所述第二供应电压电平之间的电压电平下建立所述电压降检测阈值，其中所述电压电平低于所述第一供应电压电平一个或两个数/模转换器步长。
14.根据权利要求11所述的系统，其中所述控制电路系统进一步用于参考建立为用于所述存储器装置的所述第一操作电压的所述第一供应电压电平而建立所述存储器装置的初始电压降检测阈值，其中所述在小于所述第一供应电压电平的所述电压电平下建立所述电压降检测阈值包括改变所述初始电压降检测阈值。
15.根据权利要求11所述的系统，其中所述控制电路系统进一步用于在所述响应于在应用处于所述第二供应电压电平的所述供应电压的同时执行的存储器操作而收集所述错误参数之前，在应用处于所述第一供应电压电平的所述第一操作电压的同时对所述存储器装置执行多个初始存储器操作。
CN201980048980.3A 2018-06-25 2019-06-20 存储器装置中的可调整电压降检测阈值 Active CN112470222B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/017,315 2018-06-25
US16/017,315 US10629288B2 (en) 2018-06-25 2018-06-25 Adjustable voltage drop detection threshold in a memory device
PCT/US2019/038241 WO2020005709A1 (en) 2018-06-25 2019-06-20 Adjustable voltage drop detection threshold in a memory device

Publications (2)

Publication Number Publication Date
CN112470222A true CN112470222A (zh) 2021-03-09
CN112470222B CN112470222B (zh) 2022-08-09

Family

ID=68982121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980048980.3A Active CN112470222B (zh) 2018-06-25 2019-06-20 存储器装置中的可调整电压降检测阈值

Country Status (3)

Country Link
US (2) US10629288B2 (zh)
CN (1) CN112470222B (zh)
WO (1) WO2020005709A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112990444A (zh) * 2021-05-13 2021-06-18 电子科技大学 一种混合式神经网络训练方法、系统、设备及存储介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629288B2 (en) 2018-06-25 2020-04-21 Micron Technology, Inc. Adjustable voltage drop detection threshold in a memory device
KR102679560B1 (ko) * 2018-10-25 2024-07-01 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
JP6796681B2 (ja) * 2019-05-13 2020-12-09 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10970170B2 (en) * 2019-08-29 2021-04-06 Micron Technology, Inc. Shared parity protection
US10955865B1 (en) 2020-01-22 2021-03-23 Cypress Semiconductor Corporation Firmware-controlled cable drop voltage compensation
KR20220030348A (ko) 2020-08-27 2022-03-11 삼성전자주식회사 메모리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345088A (zh) * 2007-05-14 2009-01-14 桑迪士克Il有限公司 使用综合特征来测量存储器中的阈值电压分布
CN101868829A (zh) * 2007-11-21 2010-10-20 美光科技公司 用于m位存储器单元的m+n位编程和m+l位读取
CN104409097A (zh) * 2014-10-10 2015-03-11 北京航空航天大学 一种利用电源检测实现非易失性异步逻辑电路的低功耗控制方法
US9047932B1 (en) * 2014-03-21 2015-06-02 Western Digital Technologies, Inc. Data storage device adjusting a power loss threshold based on samples of supply voltage
CN105164754A (zh) * 2013-04-03 2015-12-16 西部数据技术公司 写入预补偿以延长固态存储器寿命的系统和方法
US20160225436A1 (en) * 2015-01-30 2016-08-04 Qualcomm Incorporated Memory device with adaptive voltage scaling based on error information

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7793172B2 (en) 2006-09-28 2010-09-07 Freescale Semiconductor, Inc. Controlled reliability in an integrated circuit
KR101979734B1 (ko) * 2012-08-07 2019-05-17 삼성전자 주식회사 메모리 장치의 독출 전압 제어 방법 및 이를 이용한 데이터 독출 방법
US10042789B2 (en) 2014-10-27 2018-08-07 Micron Technology, Inc. Programming interruption management
US9558064B2 (en) * 2015-01-28 2017-01-31 Micron Technology, Inc. Estimating an error rate associated with memory
US9478303B1 (en) * 2015-04-29 2016-10-25 Sandisk Technologies Llc System and method for measuring data retention in a non-volatile memory
JP6725375B2 (ja) * 2016-09-14 2020-07-15 キオクシア株式会社 メモリシステムおよび方法
JP2018156711A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 メモリコントローラおよびデータ読み出し方法
TWI628660B (zh) * 2017-09-19 2018-07-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
US10629288B2 (en) 2018-06-25 2020-04-21 Micron Technology, Inc. Adjustable voltage drop detection threshold in a memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345088A (zh) * 2007-05-14 2009-01-14 桑迪士克Il有限公司 使用综合特征来测量存储器中的阈值电压分布
CN101868829A (zh) * 2007-11-21 2010-10-20 美光科技公司 用于m位存储器单元的m+n位编程和m+l位读取
CN105164754A (zh) * 2013-04-03 2015-12-16 西部数据技术公司 写入预补偿以延长固态存储器寿命的系统和方法
US9047932B1 (en) * 2014-03-21 2015-06-02 Western Digital Technologies, Inc. Data storage device adjusting a power loss threshold based on samples of supply voltage
CN104409097A (zh) * 2014-10-10 2015-03-11 北京航空航天大学 一种利用电源检测实现非易失性异步逻辑电路的低功耗控制方法
US20160225436A1 (en) * 2015-01-30 2016-08-04 Qualcomm Incorporated Memory device with adaptive voltage scaling based on error information

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112990444A (zh) * 2021-05-13 2021-06-18 电子科技大学 一种混合式神经网络训练方法、系统、设备及存储介质

Also Published As

Publication number Publication date
US20190392918A1 (en) 2019-12-26
US20200251175A1 (en) 2020-08-06
US10629288B2 (en) 2020-04-21
CN112470222B (zh) 2022-08-09
US11348659B2 (en) 2022-05-31
WO2020005709A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
CN111758091B (zh) 单电平单元高速缓存管理
CN112470222B (zh) 存储器装置中的可调整电压降检测阈值
CN111383683B (zh) 通过堆叠多个可靠性规范进行扫描优化
CN111164565A (zh) 受管理的nvm自适应高速缓冲存储器管理
CN109726035B (zh) 存储器装置、操作该装置的方法和非易失性机器可读媒体
KR102362767B1 (ko) 정정 불가능 ecc
CN111433753A (zh) 动态l2p高速缓存
WO2020139690A1 (en) Physical unclonable function (puf) with nand memory array
US11031089B2 (en) Block read count voltage adjustment
US10891072B2 (en) NAND flash thermal alerting
US11705201B2 (en) Log data storage for flash memory
CN110993006A (zh) 存储器装置中的回写操作
US10579307B2 (en) Correcting power loss in NAND memory devices
US20190066817A1 (en) Erase page check
WO2020006447A1 (en) Temperature sensitive nand programming
CN112997254B (zh) 用于筛选容易出现缺陷的存储器块的基于度量的反应性读取

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant