CN111211061A - 形成半导体器件的方法 - Google Patents

形成半导体器件的方法 Download PDF

Info

Publication number
CN111211061A
CN111211061A CN201911140553.6A CN201911140553A CN111211061A CN 111211061 A CN111211061 A CN 111211061A CN 201911140553 A CN201911140553 A CN 201911140553A CN 111211061 A CN111211061 A CN 111211061A
Authority
CN
China
Prior art keywords
pattern
metal
pad
opening
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911140553.6A
Other languages
English (en)
Other versions
CN111211061B (zh
Inventor
钟淑维
王彦森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/297,938 external-priority patent/US10861807B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111211061A publication Critical patent/CN111211061A/zh
Application granted granted Critical
Publication of CN111211061B publication Critical patent/CN111211061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

根据本申请的实施例，提供了形成半导体器件的方法，包括在半导体晶圆上形成晶种层，在晶种层上涂覆光刻胶，实施光刻工艺以曝光光刻胶，以及显影光刻胶以在光刻胶中形成开口。暴露晶种层，并且其中，该开口包括金属焊盘的第一开口和金属线的连接至第一开口的第二开口。在第一开口和第二开口的连接点处，形成金属贴片的第三开口，使得开口和与第一开口相邻的所有角度都大于90度。该方法还包括在光刻胶的开口中镀金属焊盘、金属线和金属贴片，去除光刻胶，以及蚀刻晶种层以留下金属焊盘、金属线和金属贴片。根据本申请的实施例，还提供了其他形成半导体器件的方法。

Description

形成半导体器件的方法
技术领域
本申请的实施例涉及半导体领域，并且更具体地，涉及形成半导体器件的方法。
背景技术
集成电路包括用于互连目的的各种类型的部件。例如，金属焊盘通常用于上层部件，诸如位于其上的接触插塞、通孔等。金属焊盘可以连接至金属线，金属线比金属焊盘窄得多。金属线可以用于将电信号、电压、电流等电路由至金属焊盘以及与金属焊盘电路由。由于金属焊盘的大尺寸和金属线的小宽度，可能出现可靠性问题。例如，在金属线和金属焊盘之间的界面处可能出现裂缝。而且，与金属焊盘相邻的介电层也可能由于金属焊盘施加的应力而破裂。
发明内容
根据本申请的实施例，提供了一种形成半导体器件的方法，包括：在半导体晶圆上形成晶种层；在晶种层上涂覆光刻胶；实施光刻工艺以曝光光刻胶；显影光刻胶以在光刻胶中形成开口，其中，暴露所述晶种层，并且其中，所述开口包括金属焊盘的第一开口和金属线的连接至所述第一开口的第二开口，其中，在所述第一开口和所述第二开口的连接点处，形成金属贴片的第三开口，使得所述开口和与所述第一开口相邻的所有角度都大于90度；在所述光刻胶的所述开口中镀所述金属焊盘、所述金属线和所述金属贴片；去除所述光刻胶；以及蚀刻所述晶种层以留下所述金属焊盘、所述金属线和所述金属贴片。
根据本申请的实施例，提供了一种形成半导体器件的方法，包括：涂覆光刻胶；图案化所述光刻胶以在所述光刻胶中形成开口，其中，所述开口包括：焊盘部分，其中，所述焊盘部分包括第一边缘；线部分，连接至所述焊盘部分，其中，所述线部分包括第二边缘，并且所述第一边缘和所述第二边缘形成直角；以及三角形贴片部分，包括接触所述第一边缘的第三边缘，和接触所述第二边缘的第四边缘，以及与所述第一边缘和所述第二边缘形成钝角的第五边缘；以及在所述开口中沉积材料以形成连续的部件，其中，所述连续部件包括金属焊盘、连接至所述金属焊盘的金属线，以及分别对应于所述焊盘部分、所述线部分和所述开口的三角形贴片部分的金属贴片。
根据本申请的实施例，提供了一种形成半导体器件的方法，包括：从初始图案去除焊盘的图案，其中，所述初始图案包括所述焊盘的图案，以及连接所述焊盘的图案的线的图案；缩短所述线的图案，以形成缩短的线图案；去除未连接至所述焊盘的图案的图案；尺寸调整所述缩短的线图案以形成尺寸调整的缩短的线图案；对所述尺寸调整的缩短的线图案和尺寸调整的焊盘的图案实施AND操作以生成边界区域；以及将贴片的图案添加至所述边界区域以形成修改的图案。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图11示出了根据一些实施例的封装组件的形成中的中间阶段的截面图和顶视图。
图12示出了根据一些实施例的金属焊盘和金属线的顶视图。
图13示出了根据一些实施例的焊盘和连接线的初始图案。
图14至图19示出了根据一些实施例的可以应用于图案和产生的图案的一些布尔运算。
图20示出了根据一些实施例的包括焊盘和线的初始图案。
图21示出了根据一些实施例的对尺寸调整的焊盘和尺寸调整的线部分实施AND操作以生成边界区域。
图22至图24示出了根据一些实施例的确定线的部分的中间步骤。
图25示出了根据一些实施例的尺寸调整的焊盘和用于生成边界区域AND操作。
图26示出了根据一些实施例的图20所示的图案的边界区域。
图27示出了根据一些实施例的添加至焊盘和连接线的贴片的图案。
图28示出了根据一些实施例的示例性截断问题。
图29示出了根据一些实施例的通过尺寸调整操作解决截断问题。
图30和图31示出了根据一些实施例的用于确定矩形图案的边界区域的简化布尔运算。
图32示出了根据一些实施例的在实施第一轮修补操作之后的部件的图案。
图33示出了根据一些实施例的在实施第二轮修补操作之后的部件的图案。
图34和图35示出了根据一些实施例的对焊盘的弯曲边缘的修补。
图36示出了根据一些实施例的对圆化焊盘的修补。
图37示出了根据一些实施例的对线的一侧的修补。
图38示出了根据一些实施例的两轮修补工艺。
图39示出了根据一些实施例的用于确定图案的边界区域的工艺流程。
图40示出了根据一些实施例的用于形成器件管芯的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
根据各个实施例提供了包括焊盘和相应的连接线的集成电路结构及其形成方法。根据一些实施例示出了焊盘和连接线的形成中的中间阶段。讨论了一些实施例的一些变型。贯穿各个视图和示例性实施例，相同的参考标号用于表示相同的元件。
根据本发明的一些实施例，提供了一种技术方案来解决技术问题。该技术问题涉及包括焊盘和连接至焊盘的线的集成电路结构，当焊盘的边缘和线之间形成直角或锐角时，由于金属焊盘和线的热膨胀和收缩，应力集中在焊盘和线的连接区域上，引起连接区域处的裂缝。集中的应力也可以赋予相邻的介电层，引起介电层的裂缝。
解决这种技术问题的技术方案包括，在集成电路结构的设计阶段，通过添加贴片来修改集成电路结构的图案。然后使用修改的图案来形成光刻掩模，其用于在晶圆上制造集成电路结构。为了确定添加贴片的位置，对焊盘和线的图案实施布尔运算以确定焊盘和线的边界区域，从而可以将贴片添加至边界区域中。贴片与焊盘和线形成钝角。通过该操作，消除了在焊盘和线之间形成的所有锐角和直角。
图1至图11示出了根据本发明的一些实施例的晶圆和器件管芯的形成中的中间阶段的截面图，晶圆和器件管芯包括金属焊盘和连接金属线。相应的工艺也示意性地反映在图40所示的工艺流程400中。应当理解，图1至图11示出了用于形成焊盘和连接线的一些实例，在该实例中，在金属焊盘层级(有时称为铝焊盘层级)和/或后钝化互连(PPI)层级处形成焊盘和金属线。应当理解，本发明的实施例可以应用于任何层级的集成电路，包括但不限于晶体管(诸如金属栅极路由)、对准标记、密封环结构、凸块、布线、低k介电层中金属线等。
参照图1，提供了晶圆2。晶圆2包括衬底20，其可以是诸如硅衬底的半导体衬底，并且它也可以由其它半导体材料形成，其它半导体材料包括但不限于硅锗、硅碳、砷化镓等。根据本发明的一些实施例，晶圆2是器件晶圆，并且在衬底20的表面处形成半导体器件24(诸如晶体管、电阻器、电容器、电感器等)。在衬底20上方形成互连结构22(其包括形成在其中的金属线和通孔26)。金属线和通孔26电连接至半导体器件24。金属线和通孔26可以由铜或铜合金形成，并且可以使用镶嵌工艺形成。互连结构22可以包括多个介电层25，其可以包括层间电介质(ILD，未示出)和金属间电介质(IMD，未示出)，其中，金属线和通孔26设置在介电层25中。根据可选施例，晶圆2是中介层晶圆或封装衬底，并且基本没有集成电路器件。
金属层28在互连结构22上方形成为覆盖层。可以例如通过物理汽相沉积(PVD)、化学汽相沉积等形成金属层28。相应的工艺示出为图40所示的工艺流程中的工艺402。金属层28可以包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钨(W)、它们的合金和/或它们的多层。金属层28可以例如通过金属线和通孔26电连接至半导体器件24。在金属层28上涂覆光刻胶30。相应的工艺也示出为图40所示的工艺流程中的工艺402。
将光刻掩模32放置在光刻胶30上方。光刻掩模32包括允许光通过的透明部分32B，以及用于阻挡光通过的不透明部分32A。光束33投射在光刻掩模32上，从而曝光光刻胶30位于透明部分32B正下面的部分，并且未曝光光刻胶30位于不透明部分32A正下面的其它部分。相应的工艺示出为图40所示的工艺流程中的工艺404。
图2示出了根据本发明的一些实施例的光刻掩模32的部分的顶视图。根据一些实施例示意性地示出了包括不透明部分32A和透明部分32B的光刻掩模32的图案。应当理解，虽然不透明部分示出为包括焊盘和线的图案，但是图案可以是颠倒的，并且透明部分可以包括焊盘和线的图案，这取决于光刻胶30(图1)是正性光刻胶还是负性光刻胶。图案包括焊盘部分32A1、线部分32A2和贴片部分32A3。虽然示出了部分32A1、32A2和32A3之间的界面，但是部分32A1、32A2和32A3实际上形成连续图案，其中，它们之间没有可区分的界面。
接下来，参照图3，显影曝光的光刻胶30以去除一些部分，并且剩余的部分可以具有如图2所示的图案。相应的工艺示出为图40所示的工艺流程中的工艺406。在随后的工艺中，如图4所示，图案化的光刻胶30用作蚀刻掩模以蚀刻金属层28，从而形成复合金属区域31。相应的工艺示出为图40所示的工艺流程中的工艺408。图12示出了复合金属区域31的顶视图。根据一些实施例，复合金属区域31包括金属焊盘31A和连接至金属焊盘31A的金属线31B。复合金属区域31也包括金属贴片31C。虽然金属焊盘31A、金属线31B和金属贴片31C之间的界面用虚线示出以用于识别目的，但是这些部件实际上形成连续区域，其中，它们之间没有可区分的界面。
参照图5，形成钝化层34以覆盖复合金属区域31中的金属焊盘31A的边缘部分。相应的工艺示出为图40所示的工艺流程中的工艺410。根据本发明的一些实施例，钝化层34包括氧化硅层和位于氧化硅层上方的氮化硅层，但是也可以使用其它介电材料，诸如未掺杂的硅酸盐玻璃(USG)。在钝化层34中形成开口38，并且因此通过开口38暴露复合金属区域31中的金属焊盘的中心部分。
在钝化层34上方形成聚合物层36，其中，聚合物层36延伸至钝化层34中的开口38中。相应的工艺也示出为图40所示的工艺流程中的工艺410。根据一些实施例，聚合物层36可以包括光敏材料。例如，聚合物层36的材料包括但不限于聚酰亚胺、聚苯并恶唑(PBO)等。也图案化聚合物层36以恢复开口38的一些部分，从而暴露复合金属区域31中的金属焊盘。
接下来，如图6所示，在聚合物层36上方形成晶种层40。相应的工艺也示出为图40所示的工艺流程中的工艺412。根据本发明的一些实施例，晶种层40是包括多个层的复合层。例如，晶种层40可以包括底层和上层(未示出)，其中，底层包括钛层、氮化钛层、钽层、氮化钽层等。上层的材料可以包括铜或铜合金。根据可选实施例，晶种层40可以是单层，例如，其可以是铜层。晶种层40可以使用PVD形成，同时也可以使用其它适用的方法。
图7示出了图案化镀掩模42的形成。相应的工艺也示出为图40所示的工艺流程中的工艺414。根据本发明的一些实施例，镀掩模42由光刻胶形成，并且因此，在整个说明书中，可选地称为镀掩模42，但是可以使用其它材料。图案化镀掩模42以形成开口44，通过开口44暴露晶种层40的一些部分。图案化镀掩模42的形成可以包括形成毯式光刻胶层，使用光刻掩模46曝光毯式光刻胶层，以及显影毯式光刻胶层。光刻掩模46也可包括不透明部分和透明部分。光刻掩模46的部分的示例性图案也可以与图2所示的图案类似。光刻掩模46中的图案可以包括焊盘部分、线部分和贴片部分，与图2所示的类似。因此，此处不讨论细节。因此，开口44也包括焊盘部分44A、线部分44B和贴片部分44C(其也在图12中)。
接下来，如图8所示，实施镀工艺以在开口44中形成后钝化互连件(PPI)50。相应的工艺也示出为图40所示的工艺流程中的工艺416。PPI 50可以包括含铜层或铜合金。根据可选实施例，除了含铜层之外，PPI 50还包括含镍层、含钯层等。
然后，例如，在光刻胶剥离工艺中去除镀掩模42，并且产生的结构如图9所示。接下来，如图10所示，通过蚀刻去除晶种层40的先前由镀掩模42覆盖的曝光部分，同时保留晶种层40的由PPI 50覆盖的部分未被去除。在整个说明书中，随后引用的PPI 50也包括晶种层40的剩余部分。
PPI 50可以包括PPI焊盘50A、连接至PPI焊盘50A的PPI线50B以及PPI贴片50C(图12)。PPI 50的顶视图形状可以由图12中的复合部件50表示。虽然PPI焊盘50A、连接至PPI焊盘50A的PPI线50B和PPI贴片50C之间的界面用虚线示出以用于识别目的，但是这些部件实际上形成连续区域，其中，它们之间没有可区分的界面。应当理解，虽然使用相同的图12示出了复合金属区域31和PPI 50，但是图12仅用于示出复合金属区域31和PPI 50都可以包括焊盘、线和贴片。然而，金属焊盘31的图案可以与PPI 50的图案不同。
图11示出了聚合物层52、凸块下金属(UBM)54和电连接件(诸如焊料区域)56的形成。相应的工艺也示出为图40所示的工艺流程中的工艺420。接下来，沿着划线60在晶圆锯切工艺中切割晶圆2，从而形成器件管芯58。相应的工艺也示出为图40所示的工艺流程中的工艺422。
如上所述，PPI 50和复合金属区域31的形成可以包括光刻工艺，其中，光刻掩模用于光刻胶的曝光。将形成在光刻掩模上的图案通过多个工艺来处理，多个工艺包括布尔运算和修补工艺，如参照图13至图27讨论的。通过布尔运算，处理包括焊盘和线的复合部件的初始图案以识别焊盘和线的边界区域。然后在修补工艺中将贴片添加至初始图案以形成修改的图案，使得初始图案中的锐角和法向角由修改的图案中的钝角替换。因此，当修改的图案用于形成光刻掩模(诸如图1中的光刻掩模32和图7中的光刻掩模46)时，产生的复合金属区域31和PPI 50不具有在焊盘和线之间形成的直角和锐角。
图13示出了初始复合图案100，其包括焊盘部分102和连接至焊盘部分102的线部分104。根据本发明的一些实施例，当其宽度W1大于预定值(诸如约31.5μm)时，或当其具有适合探针的最小合理尺寸时，部件(诸如102)称为“焊盘”，使得“焊盘”可以用于探测电性能。焊盘也可以根据部件宽度的变化来限定，并且当部件的较宽部分连接至窄部分时，较宽部分的宽度与连接窄部分的宽度的比率超过约9.0，则较宽部分可以定义为焊盘，并且较窄部分可以称为线。线104可以形成iso(隔离)区域，其中，线彼此相对远离，并且可以形成线104彼此靠近的密集区域。
诸如图13中的复合图案100的图案可以存储在计算机中。可以实施多个操作以修改诸如图13中的复合图案100的图案，以通过在复合图案100上添加贴片108A和108B(例如，如图27所示)来生成修改的图案100’。将贴片添加至线连接至相应焊盘的边界区域106(图13和图27)。边界区域106包括线104连接焊盘102和附近区域的界面。使用计算机通过多个布尔运算来实施边界区域106的确定。
图14至图19示出了可以对图案实施的多个标准布尔运算。可以组合这些标准操作来确定边界区域106。图14示出了对图案A和B实施的AND操作。通过AND操作，留下属于图案/区域A和B的图案未被去除，而去除其它区域。图15示出了对图案A和B实施的OR操作。通过OR操作，保留属于图案A和B中的一个(或两个)的图案/区域，而去除其它区域。图16示出了对图案A和B实施的NOT操作。操作“A NOT B”去除了图案A的属于图案B的部分。留下属于图案A但不属于图案B的图案/区域未被去除。图17示出了对图案A和B实施的NOT操作。操作“B NOTA”去除了图案B的也属于图案A的部分。留下属于图案B但不属于图案A的图案/区域未被去除。图18示出了对图案C实施的尺寸调整操作，以产生放大的图案C’。通过“尺寸调整Z”操作，图案C的外边界在垂直于边界的相应部分的纵长向方向的方向上向外推动距离Z。图19示出了对图案A和B实施的交互操作。通过“A交互B”操作，保留了A连接至图案B的图案/区域，而去除A的未连接至图案B的图案/区域。例如，如图19所示，从产生的图案中去除具有“X”符号的图案A。
图20至图25示出了示出如何组合如图14至图19所示的布尔运算来确定如图21所示的边界区域106的实例。为了简化描述，与图13所示的初始图案100相比，简化了图20所示的初始图案100。图20示出了初始图案100，其包括焊盘部分102、连接至焊盘部分102的线部分104，以及未连接至焊盘部分102的线部分104A。应当理解，也可以对图20所示的图案100实施对图13所示的图案100实施的相同的操作，以确定边界区域。用于确定边界区域的工艺也示意性地反映在图39所示的工艺流程300中。
图21示出了用于确定线104和焊盘102的边界区域106的布尔运算的框架。总体而言，边界区域106的确定包括确定线104的部分104’，该部分104’从线104缩短。图20中也示出了部分104’。相应的工艺示出为图39所示的工艺310。根据本发明的一些实施例，如图20所示，线部分104’距离焊盘102具有距离Z1，其中，距离Z1用于在焊盘102不是矩形时解决截断问题，如将在随后的段落中讨论的。否则，当焊盘102是矩形时，部分104’的侧可以接触焊盘102的侧。
再次参照图21，边界区域106的确定包括对焊盘102尺寸调整B1以生成图案102’，确定线部分104’，对线部分104’尺寸调整以生成图案104”，以及然后实施(102’AND 104”)操作以产生边界区域106。根据一些实施例，尺寸调整的尺寸B1可以在约2.25μm和约7.5μm之间的范围内。图22至图25中示出了用于确定线部分104’，并且然后对104’进行尺寸调整以生成104”的布尔运算。在图22至图25的每个的顶部上，呈现了与相应的附图相关的布尔运算。图22至图25中的相应操作也使用虚线框突出显示，该虚线框标记完整操作的部分以指定对先前操作中获得的图案实施哪个新操作。
用于确定初始图案的边界106(诸如图21中)的布尔运算的完整表达式在等式1中示出如下：
边界(106)＝{{AP_PAD SIZINGB1μm}AND{{{{WHOLE_PATTERN NOT{PAD SIZINGZ1μm}}AND{PAD SIZINGB1μm}}INTERACT{PAD SIZINGZ1μm}}SIZINGB1μm}[Eq.1]
其中，“PAD”对应于焊盘102，并且“WHOLE_PATTERN”对应于初始图案100。
图22示出了第一布尔运算，其用于生成包括线部分104和104A的图案，并且不包括焊盘图案102的尺寸调整的图案102’。相应的工艺示出为图39所示的工艺312。线部分104和104A通过对WHOLE_PATTERN实施NOT操作以从图20的整个图案中排除尺寸调整的图案102’而获得。图22中的布尔运算是{WHOLE_PATTERN NOT{PAD SIZINGZ1μm}}。操作(PAD SizingZ1)用于解决截断问题，如之后讨论的。Z1的值与图案化操作中的栅格宽度相关，并且可以在栅格宽度的约2倍和约100倍之间的范围内。例如，根据一些实施例，栅格宽度可以是0.0005μm，并且因此Z1的值可以在约0.001μm和约0.05μm之间的范围内。
图23示出了线104和104A的缩短。相应的工艺示出为图39所示的工艺314。由于线104可能比期望的长，因此切割104的远离焊盘102的部分。这可以通过进一步实施AND操作来实施，以“AND”图22中获得的图案，其中，对焊盘102尺寸调整B1。将图23中的布尔运算简化为(“图22中的图案”AND{PAD SIZINGB1μm})，图22和图23中的完整布尔运算是{{WHOLE_PATTERN NOT{PAD SIZINGZ1μm}}AND{PAD SIZING B1μm}}。
图24示出了如何去除未连接焊盘102的线(诸如104A)。相应的工艺示出为图39所示的工艺316。通过实施“交互”操作以将图23中获得的图案与焊盘102的尺寸调整的图案102’交互来实现相应的操作。将图24中的布尔运算简化为{“图23中的图案”INTERACT{PADSIZINGZ1μm}}，并且图22至图24中的完整布尔运算是{{{WHOLE_PATTERN NOT{PADSIZINGZ1μm}}AND{PAD SIZINGB1μm}}INTERACT{PAD SIZINGZ1μm}}。在图24中的操作之后，获得缩短的线部分104’(参照图21)。
图25示出了缩短的线部分104’如何尺寸调整B1来产生尺寸调整的缩短的图案104”。相应的工艺示出为图39所示的工艺318。该操作限定了线104和焊盘102的接合处的相邻区域。将图25中的布尔运算简化为(“图24中的图案”SIZINGB1μm)，并且可以表达为：
{{{WHOLE_PATTERN NOT{PAD SIZINGZ1μm}}AND{PAD SIZINGB1μm}}INTERACT{PADSIZINGZ1μm}}SIZINGB1μm}[Ex.1]
在获得尺寸调整的缩短的图案104”之后，参照图25，尺寸调整的图案104”可以“AND”尺寸调整的图案102’以获得边界区域106(如图21所示)。相应的工艺示出为图39所示的工艺320。相应的布尔运算可以简化为{{AP_PAD SIZINGB1μm}AND(Ex.1)}。图22至图25中的布尔运算的完整表达如上面提供的等式1所示。
对简化的图案实施如图20所示的上述操作。当对图13所示的图案实施相同的布尔运算(如等式1)时，也生成边界区域106，如图26所示。在每条线104与焊盘102的接合处，均能找到一个边界区域106。
图26示出了添加有边界区域106的初始图案。如图26所示，线104和焊盘102可以形成诸如角度α1的锐角或诸如角度α2的直角。例如，如果在半导体晶圆和管芯上制造如图26所示的图案100作为金属焊盘和金属线，则锐角和直角使得晶圆和管芯中的应力集中在边界区域106中，在线、焊盘和相邻介电层中引起裂缝。因此，在图案100中存在锐角和直角的位置形成贴片，从而从边界区域消除锐角和直角，并且形成钝角，如图27所示。由于贴片在形成在半导体晶圆和管芯上时同时形成为相应的焊盘和线作为连续区域，因此从相应的复合金属部件(图12)消除锐角和直角，并且消除了线、焊盘和介电层的应力集中和产生的裂缝。
图27示出了修改的图案100’(从初始图案100修改)，其中，添加了贴片108(包括108A和108B)。根据一些实施例，分析边界区域中的角度，该角度形成在焊盘102和线104之间，并且将该角度与预定的参考角度比较。参考角度可以是等于或大于90度的角度，并且可以等于或小于135度。例如，参考角度可以是90度、100度、110度、120度、130度、135度或在90度和135度之间(并且包括90度和135度)之间的任何角度。如果边界区域中的任何角度都等于或小于参考角度，则将贴片108A添加至相应区域。例如，如图26所示，假设参考角度为90度，由于角度α1(图26)小于90度，并且角度α2等于90度，因此添加了贴片108A，如图27所示。因此，在边界区域中，形成诸如β1、β2、β3和β4的钝角。贴片108A可以具有三角形形状，其中，每个贴片108A均具有接触并且匹配线104中的一个的边缘的一侧，以及接触并且匹配焊盘102的边缘的另一边缘。根据本发明的一些实施例，贴片108A的边缘的长度BZ1可以在约1/5B1和约2/3B1(图21)之间的范围内，其中，B1是尺寸调整的尺寸。值B1也在图26中粗略标记。BZ1也小于相邻线104之间的最小间隔。
应当理解，在进行一轮角度确定和贴片添加工艺(也称为修补工艺)之后，一些新形成的角度(诸如角度γ1)可以小于或等于参考角度。为了解决该问题，可以实施第二轮角度确定和修补工艺。因此，可以添加贴片108B，贴片108B可以具有接触贴片108A的一侧或两侧，并且可以具有或不具有接触焊盘102的边缘。图32和图33分别示出了第一轮修补工艺和第二轮修补工艺的顺序。贴片108B的尺寸BZ2可以在约1/4BZ1和1/2BZ1之间的范围内，并且可以在约0.3μm和约3.5μm之间的范围内。
为了避免违反管理线宽度的设计规则，并且避免图案拖尾问题的发生，在实施第二轮之后可能不会有额外轮的角度确定和修补工艺。
在形成修改的图案100’(图27)之后，在诸如图2中的掩模32或图7中的掩模46的光刻掩模上形成修改的图案100’。光刻掩模用于在晶圆和管芯上形成金属焊盘、线和贴片。在一些示例性实施例中，图12中示出了焊盘和线。在产生的晶圆和管芯中，焊盘、线和贴片形成为连续图案，其中，它们之间没有可区分的界面。在金属部件31或50的边界区域中，不形成锐角和直角。
图28示出了对诸如圆形的非矩形图案实施的NOT操作，并且演示了截断问题是如何发生的。该操作与图22所示的操作相同，并且相应的布尔操作是{WHOLE_PATTERN NOTPAD}。由于非矩形图案(诸如圆圈)的边界不会精确地落在栅格上，因此在焊盘的NOT操作之后，由于图案截断，可能存在一些剩余部分，如图28所示。这个问题可以通过以下方法解决：将焊盘图案尺寸调整Z1(通过操作{PAD SIZINGZ1μm})，以确保焊盘不存在图案截断问题。相应的布尔运算是{WHOLE_PATTERN NOT{PAD SIZINGZ1μm}}，并且图29示出了相应的图案变化和布尔运算。
如图20至图25所示的布尔运算包括将焊盘尺寸调整Z1。当已知所有图案由矩形图案或矩形部分的组合形成，并且这些线具有与焊盘的相应边缘正交的纵长向方向时，由于不会发生截断问题，因此可以通过不实施(尺寸调整Z1)操作来简化布尔运算。可以通过简化的等式2来确定相应的边界区域：
边界(106)＝{{AP_PAD SIZINGB1μm}AND{{{{WHOLE_PATTERN NOT PAD}AND{PADSIZINGB1μm}}INTERACT PAD}SIZINGB1μm}[Eq.2]
图30和图31中示出了用于确定图案104”的相应布尔运算。图30示出了与图22所示的类似的操作，除了不实施(尺寸调整Z1)之外。图31示出了与图23至图25所示的类似的操作，除了省略(尺寸调整Z1)操作之外。然后可以在图21中使用图31中的图案104”来生成边界区域106。
如图32和图33以及图27所示，可以存在两轮角度确定和修补工艺。在每一轮中，存在用于确定是否应添加贴片的参考角度。期望两轮中的参考角度彼此相等。否则，可能会出现问题。例如，图34示出了线104的连接焊盘102的部分。焊盘102是圆形的，其中，示出了焊盘102的左侧部分。在用于处理图案的数据库和计算机中，圆形图案由具有多个(例如，至少64个)直边的多边形表示。线104连接焊盘102的直边SE1的第一部分，留下直边SE1的第二部分与线104的边缘104B形成角度AG1。假设角度AG1为95度。假设第一轮中的第一参考角度和第二轮修补工艺中的第二参考角度相同，例如110度。由于95度小于110度，因此可以在第一轮中添加贴片，该贴片在图35中示为三角形120。在第二轮中，将由于贴片120的修补而新生成的角度AG2与第二轮的参考角度(110度)相比。假设角度AG2是100度，其也小于110度，则添加贴片122。
现在假设第一参考角度不等于第二参考角度，则可能会出现问题。例如，假设第一参考角度是90度并且第二参考角度是110度。由于角度AG1是95度，其大于90度，因此不添加第一贴片120。由于角度AG2是100度，其小于110度，因此添加第二贴片122。这导致添加贴片122而不添加贴片120，并且产生的图案是不规则的，并且引起问题。因此，根据本发明的一些实施例，第一参考角度和第二参考角度设置为彼此相同。
可以添加一些变型的贴片。例如，图36示出了在隔离图案中添加贴片108A，其中，将贴片108A添加至线104的相对侧。图37示出了在密集区域中添加贴片108A，其中，将贴片108A添加至每条线104的一侧。图38示出了将贴片108A和108B添加至密集区域的实施例。
本发明的实施例具有一些有利特征。通过实施布尔运算来确定边界区域，并且然后修改图案，消除了初始图案的锐角和直角，并且在修改的图案中形成钝角。修改的图案形成在光刻掩模上，并且形成在半导体晶圆和管芯上。因此解决了线和焊盘的接合图案的应力集中问题，从而避免了焊盘和线以及相邻的介电层的裂缝。
根据本发明的一些实施例，方法包括在半导体晶圆上形成晶种层；在晶种层上涂覆光刻胶；实施光刻工艺以曝光光刻胶；显影光刻胶以在光刻胶中形成开口，其中，暴露晶种层，并且其中，该开口包括金属焊盘的第一开口和金属线的连接至第一开口的第二开口，其中，在第一开口和第二开口的连接点处，形成金属贴片的第三开口，使得开口和与第一开口相邻的所有角度都大于90度；在光刻胶的开口中镀金属焊盘、金属线和金属贴片；去除光刻胶；以及蚀刻晶种层以留下金属焊盘、金属线和金属贴片。在实施例中，使用光刻掩模曝光光刻胶，并且光刻掩模包括金属焊盘的图案、金属线的图案和金属贴片的图案。在实施例中，该方法还包括对初始图案实施布尔运算，其中，初始图案包括金属焊盘的图案和金属线的图案。在实施例中，该方法还包括添加金属贴片的图案，其中，金属贴片的图案具有邻接金属焊盘的图案的边缘的边缘，以及邻接金属线的边缘的边缘。在实施例中，布尔运算包括确定初始图案的边界区域。在实施例中，确定初始图案的边界区域包括从初始图案去除金属焊盘的图案；缩短金属线的图案，以形成缩短的金属线图案；去除未连接至金属焊盘的图案的图案；尺寸调整缩短的金属线图案，以形成尺寸调整的缩短的金属线图案；以及对尺寸调整的缩短的金属线图案和尺寸调整的金属焊盘的图案实施AND操作。在实施例中，金属贴片具有与金属线形成第一钝角，以及与金属焊盘形成第二钝角的边缘。
根据本发明的一些实施例，方法包括涂覆光刻胶；图案化光刻胶以在光刻胶中形成开口，其中，该开口包括焊盘部分，其中，焊盘部分包括第一边缘；连接至焊盘部分的线部分，其中，线部分包括第二边缘，并且第一边缘和第二边缘形成直角；以及三角形贴片部分，包括接触第一边缘的第三边缘，和接触第二边缘的第四边缘，以及与第一边缘和第二边缘形成钝角的第五边缘；以及在开口中沉积材料以形成连续的部件，其中，连续部件包括金属焊盘、连接至金属焊盘的金属线，以及分别对应于焊盘部分、线部分和开口的三角形贴片部分的金属贴片。在实施例中，开口包括连接至焊盘部分的多个线部分，其中，在多个线部分与焊盘部分形成直角或锐角的每个角处，存在贴片部分以将直角或锐角转换成至少两个钝角。在实施例中，钝角大于约110度。在实施例中，钝角小于约135度。在实施例中，图案化光刻胶包括使用光刻掩模对光刻胶实施曝光，并且光刻掩模包括开口的图案。在实施例中，该方法包括形成光刻掩模，以及形成光刻掩模对初始图案实施布尔运算，其中，初始图案包括焊盘部分和线部分的图案，并且布尔运算确定焊盘部分和线部分的边界区域；将三角形贴片部分添加至初始图案以形成修改的图案；以及形成具有修改的图案的光刻掩模。在实施例中，边界区域通过以下工艺确定：从初始图案去除金属焊盘的图案；缩短金属线的图案，以形成缩短的线图案；去除未连接至焊盘部分的图案的图案；尺寸调整缩短的线图案以形成尺寸调整的缩短的线图案；以及对尺寸调整的缩短的线图案和尺寸调整的焊盘部分的图案实施AND操作。在实施例中，开口还包括连接焊盘部分的第一附加线部分；连接焊盘部分的第二附加线部分；附加贴片部分，包括接触第一附加线部分、第二附加线部分和焊盘部分的边缘，其中，附加贴片部分的边缘与第一附加线部分形成第一钝角，并且与第二附加线部分形成第二钝角，并且附加贴片部分包括两个附加钝角。
根据本发明的一些实施例，方法包括从初始图案去除焊盘的图案，其中，初始图案包括焊盘的图案，以及连接焊盘的图案的线的图案；缩短线的图案，以形成缩短的线图案；去除未连接至焊盘的图案的图案；尺寸调整缩短的线图案以形成尺寸调整的缩短的线图案；对尺寸调整的缩短的线图案和尺寸调整的焊盘的图案实施AND操作以生成边界区域；以及将贴片的图案添加至边界区域以形成修改的图案。在实施例中，添加贴片的图案使得初始图案中的直角和锐角被去除。在实施例中，该方法还包括形成具有修改的图案的光刻掩模。在实施例中，该方法还包括使用光刻掩模曝光光刻胶；并且基于光刻胶形成金属部件。在实施例中，该方法还包括在半导体晶圆上形成金属部件，其中，金属部件包括具有焊盘图案的金属焊盘、具有该线的图案的金属线以及具有贴片的图案的金属贴片。
根据本申请的实施例，提供了一种形成半导体器件的方法，包括：在半导体晶圆上形成晶种层；在晶种层上涂覆光刻胶；实施光刻工艺以曝光光刻胶；显影光刻胶以在光刻胶中形成开口，其中，暴露所述晶种层，并且其中，所述开口包括金属焊盘的第一开口和金属线的连接至所述第一开口的第二开口，其中，在所述第一开口和所述第二开口的连接点处，形成金属贴片的第三开口，使得所述开口和与所述第一开口相邻的所有角度都大于90度；在所述光刻胶的所述开口中镀所述金属焊盘、所述金属线和所述金属贴片；去除所述光刻胶；以及蚀刻所述晶种层以留下所述金属焊盘、所述金属线和所述金属贴片。
根据本申请的实施例，其中，使用光刻掩模曝光光刻胶，并且所述光刻掩模包括所述金属焊盘的图案、所述金属线的图案和所述金属贴片的图案。
根据本申请的实施例，还包括，对初始图案实施布尔运算，其中，所述初始图案包括所述金属焊盘的图案和所述金属线的图案。
根据本申请的实施例，还包括，添加所述金属贴片的图案，其中，所述金属贴片的图案具有邻接所述金属焊盘的图案的边缘的边缘，以及邻接所述金属线的边缘的边缘。
根据本申请的实施例，所述布尔运算包括确定所述初始图案的边界区域。
根据本申请的实施例，其中，确定所述初始图案的边界区域包括：从所述初始图案去除所述金属焊盘的图案；缩短所述金属线的图案，以形成缩短的金属线图案；去除未连接至所述金属焊盘的图案的图案；尺寸调整所述缩短的金属线图案，以形成尺寸调整的缩短的金属线图案；以及对所述尺寸调整的缩短的金属线图案和尺寸调整的金属焊盘的图案实施AND操作。
根据本申请的实施例，其中，所述金属贴片具有与所述金属线形成第一钝角，以及与所述金属焊盘形成第二钝角的边缘。
根据本申请的实施例，提供了一种形成半导体器件的方法，包括：涂覆光刻胶；图案化所述光刻胶以在所述光刻胶中形成开口，其中，所述开口包括：焊盘部分，其中，所述焊盘部分包括第一边缘；线部分，连接至所述焊盘部分，其中，所述线部分包括第二边缘，并且所述第一边缘和所述第二边缘形成直角；以及三角形贴片部分，包括接触所述第一边缘的第三边缘，和接触所述第二边缘的第四边缘，以及与所述第一边缘和所述第二边缘形成钝角的第五边缘；以及在所述开口中沉积材料以形成连续的部件，其中，所述连续部件包括金属焊盘、连接至所述金属焊盘的金属线，以及分别对应于所述焊盘部分、所述线部分和所述开口的三角形贴片部分的金属贴片。
根据本申请的实施例，其中，所述开口包括连接至所述焊盘部分的多个线部分，其中，在所述多个线部分与所述焊盘部分形成直角或锐角的每个角处，存在贴片部分以将所述直角或所述锐角转换成至少两个钝角。
根据本申请的实施例，其中，所述钝角大于约110度。
根据本申请的实施例，其中，所述钝角小于约135度。
根据本申请的实施例，其中，图案化所述光刻胶包括使用光刻掩模对所述光刻胶实施曝光，并且所述光刻掩模包括所述开口的图案。
根据本申请的实施例，还包括，形成所述光刻掩模，并且形成所述光刻掩模包括：对初始图案实施布尔运算，其中，所述初始图案包括所述焊盘部分和所述线部分的图案，并且所述布尔运算确定所述焊盘部分和所述线部分的边界区域；将所述三角形贴片部分添加至所述初始图案以形成修改的图案；以及形成具有所述修改的图案的光刻掩模。
根据本申请的实施例，其中，边界区域通过以下工艺确定：从所述初始图案去除所述金属焊盘的图案；缩短所述金属线的图案，以形成缩短的线图案；去除未连接至所述焊盘部分的图案的图案；尺寸调整所述缩短的线图案以形成尺寸调整的缩短的线图案；以及对所述尺寸调整的缩短的线图案和尺寸调整的焊盘部分的图案实施AND操作。
根据本申请的实施例，其中，所述开口还包括：第一附加线部分，连接所述焊盘部分；第二附加线部分，连接所述焊盘部分；以及附加贴片部分，包括接触所述第一附加线部分、所述第二附加线部分和所述焊盘部分的边缘，其中，所述附加贴片部分的边缘与所述第一附加线部分形成第一钝角，并且与所述第二附加线部分形成第二钝角，并且所述附加贴片部分包括两个附加钝角。
根据本申请的实施例，提供了一种形成半导体器件的方法，包括：从初始图案去除焊盘的图案，其中，所述初始图案包括所述焊盘的图案，以及连接所述焊盘的图案的线的图案；缩短所述线的图案，以形成缩短的线图案；去除未连接至所述焊盘的图案的图案；尺寸调整所述缩短的线图案以形成尺寸调整的缩短的线图案；对所述尺寸调整的缩短的线图案和尺寸调整的焊盘的图案实施AND操作以生成边界区域；以及将贴片的图案添加至所述边界区域以形成修改的图案。
根据本申请的实施例，其中，添加所述贴片的图案使得所述初始图案中的直角和锐角被去除。
根据本申请的实施例，其中，所述方法还包括形成具有所述修改的图案的光刻掩模。
根据本申请的实施例，还包括：使用所述光刻掩模曝光光刻胶；以及基于所述光刻胶形成金属部件。
根据本申请的实施例，还包括，在半导体晶圆上形成金属部件，其中，所述金属部件包括具有所述焊盘的图案的金属焊盘、具有所述线的图案的金属线以及具有所述贴片的图案的金属贴片。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成半导体器件的方法，包括：
在半导体晶圆上形成晶种层；
在晶种层上涂覆光刻胶；
实施光刻工艺以曝光光刻胶；
显影光刻胶以在光刻胶中形成开口，其中，暴露所述晶种层，并且其中，所述开口包括金属焊盘的第一开口和金属线的连接至所述第一开口的第二开口，其中，在所述第一开口和所述第二开口的连接点处，形成金属贴片的第三开口，使得所述开口和与所述第一开口相邻的所有角度都大于90度；
在所述光刻胶的所述开口中镀所述金属焊盘、所述金属线和所述金属贴片；
去除所述光刻胶；以及
蚀刻所述晶种层以留下所述金属焊盘、所述金属线和所述金属贴片。
2.根据权利要求1所述的方法，其中，使用光刻掩模曝光光刻胶，并且所述光刻掩模包括所述金属焊盘的图案、所述金属线的图案和所述金属贴片的图案。
3.根据权利要求1所述的方法，还包括，对初始图案实施布尔运算，其中，所述初始图案包括所述金属焊盘的图案和所述金属线的图案。
4.根据权利要求3所述的方法，还包括，添加所述金属贴片的图案，其中，所述金属贴片的图案具有邻接所述金属焊盘的图案的边缘的边缘，以及邻接所述金属线的边缘的边缘。
5.根据权利要求3所述的方法，其中，所述布尔运算包括确定所述初始图案的边界区域。
6.根据权利要求5所述的方法，其中，确定所述初始图案的边界区域包括：
从所述初始图案去除所述金属焊盘的图案；
缩短所述金属线的图案，以形成缩短的金属线图案；
去除未连接至所述金属焊盘的图案的图案；
尺寸调整所述缩短的金属线图案，以形成尺寸调整的缩短的金属线图案；以及
对所述尺寸调整的缩短的金属线图案和尺寸调整的金属焊盘的图案实施AND操作。
7.根据权利要求1所述的方法，其中，所述金属贴片具有与所述金属线形成第一钝角，以及与所述金属焊盘形成第二钝角的边缘。
8.一种形成半导体器件的方法，包括：
涂覆光刻胶；
图案化所述光刻胶以在所述光刻胶中形成开口，其中，所述开口包括：
焊盘部分，其中，所述焊盘部分包括第一边缘；
线部分，连接至所述焊盘部分，其中，所述线部分包括第二边缘，并且所述第一边缘和所述第二边缘形成直角；以及
三角形贴片部分，包括接触所述第一边缘的第三边缘，和接触所述第二边缘的第四边缘，以及与所述第一边缘和所述第二边缘形成钝角的第五边缘；以及
在所述开口中沉积材料以形成连续的部件，其中，所述连续部件包括金属焊盘、连接至所述金属焊盘的金属线，以及分别对应于所述焊盘部分、所述线部分和所述开口的三角形贴片部分的金属贴片。
9.根据权利要求8所述的方法，其中，所述开口包括连接至所述焊盘部分的多个线部分，其中，在所述多个线部分与所述焊盘部分形成直角或锐角的每个角处，存在贴片部分以将所述直角或所述锐角转换成至少两个钝角。
10.一种形成半导体器件的方法，包括：
从初始图案去除焊盘的图案，其中，所述初始图案包括所述焊盘的图案，以及连接所述焊盘的图案的线的图案；
缩短所述线的图案，以形成缩短的线图案；
去除未连接至所述焊盘的图案的图案；
尺寸调整所述缩短的线图案以形成尺寸调整的缩短的线图案；
对所述尺寸调整的缩短的线图案和尺寸调整的焊盘的图案实施AND操作以生成边界区域；以及
将贴片的图案添加至所述边界区域以形成修改的图案。
CN201911140553.6A 2018-11-21 2019-11-20 形成半导体器件的方法 Active CN111211061B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862770445P 2018-11-21 2018-11-21
US62/770,445 2018-11-21
US16/297,938 2019-03-11
US16/297,938 US10861807B2 (en) 2018-11-21 2019-03-11 Integrated circuit features with obtuse angles and method forming same

Publications (2)

Publication Number Publication Date
CN111211061A true CN111211061A (zh) 2020-05-29
CN111211061B CN111211061B (zh) 2022-05-13

Family

ID=70545926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911140553.6A Active CN111211061B (zh) 2018-11-21 2019-11-20 形成半导体器件的方法

Country Status (3)

Country Link
US (2) US12087715B2 (zh)
CN (1) CN111211061B (zh)
DE (1) DE102019107500A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113286421A (zh) * 2021-04-16 2021-08-20 珠海杰赛科技有限公司 密集bga的导线结构、印制电路板及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192961A (ja) * 2007-02-07 2008-08-21 Rohm Co Ltd 半導体装置
CN104253053A (zh) * 2013-06-25 2014-12-31 台湾积体电路制造股份有限公司 具有与凹槽相对准的焊料区的封装件
CN104979317A (zh) * 2014-04-14 2015-10-14 瑞萨电子株式会社 半导体器件及其制造方法
CN106304667A (zh) * 2016-09-20 2017-01-04 凌云光技术集团有限责任公司 一种轮廓蚀刻方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939504B2 (ja) 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US7241636B2 (en) 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
JP2010165923A (ja) 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法
US9269658B2 (en) 2013-03-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ball amount process in the manufacturing of integrated circuit
US9449934B2 (en) 2013-12-04 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Solder joint structure for ball grid array in wafer level package
US10475736B2 (en) 2017-09-28 2019-11-12 Intel Corporation Via architecture for increased density interface
US10861807B2 (en) * 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit features with obtuse angles and method forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192961A (ja) * 2007-02-07 2008-08-21 Rohm Co Ltd 半導体装置
CN104253053A (zh) * 2013-06-25 2014-12-31 台湾积体电路制造股份有限公司 具有与凹槽相对准的焊料区的封装件
CN104979317A (zh) * 2014-04-14 2015-10-14 瑞萨电子株式会社 半导体器件及其制造方法
CN106304667A (zh) * 2016-09-20 2017-01-04 凌云光技术集团有限责任公司 一种轮廓蚀刻方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113286421A (zh) * 2021-04-16 2021-08-20 珠海杰赛科技有限公司 密集bga的导线结构、印制电路板及制造方法

Also Published As

Publication number Publication date
CN111211061B (zh) 2022-05-13
DE102019107500A1 (de) 2020-05-28
US12087715B2 (en) 2024-09-10
US20240363561A1 (en) 2024-10-31
US20230116270A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
US11810879B2 (en) Semiconductor structure including buffer layer
US8211789B2 (en) Manufacturing method of a bump structure having a reinforcement member
US5418186A (en) Method for manufacturing a bump on a semiconductor chip
US20240363561A1 (en) Integrated circuit features with obtuse angles and method of forming same
US20080169559A1 (en) Bump structure with annular support and manufacturing method thereof
TWI576974B (zh) Semiconductor device and method for manufacturing semiconductor device
US7839006B2 (en) Semiconductor device and method for manufacturing the same
US11495558B2 (en) Integrated circuit features with obtuse angles and method of forming same
US20140252571A1 (en) Wafer-level package mitigated undercut
KR101132825B1 (ko) 알루미늄이 함유되지 않은 솔더 범프 연결용 다이 영역 및 알루미늄이 함유되지 않은 와이어 본딩 용 테스트 구조를 포함하는 반도체 디바이스
US20130256871A1 (en) Semiconductor chip device with fragmented solder structure pads
CN103579150B (zh) 用于球栅阵列的焊料凸块
TWI528479B (zh) 電性連接物的形成方法
JP2008235573A (ja) 半導体装置及びその製造方法
TWI843076B (zh) 半導體裝置及其製造方法
US20190295979A1 (en) Solder bump, flip chip structure and method for preparing the same
US20040229474A1 (en) [method for treating wafer surface]
JP2001035876A (ja) フリップチップ接続構造、半導体装置および半導体装置製造方法
US20190214357A1 (en) Semiconductor device having a bump structure and method for manufacturing the same
KR20050085106A (ko) 금속층 위의 캡 형성
US20230045383A1 (en) Semiconductor package and method of manufacturing the same
TWI628769B (zh) 半導體元件及其形成方法
CN104051332B (zh) 封装器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant