CN111200439A - 译码方法、装置及设备 - Google Patents

译码方法、装置及设备 Download PDF

Info

Publication number
CN111200439A
CN111200439A CN201811369277.6A CN201811369277A CN111200439A CN 111200439 A CN111200439 A CN 111200439A CN 201811369277 A CN201811369277 A CN 201811369277A CN 111200439 A CN111200439 A CN 111200439A
Authority
CN
China
Prior art keywords
decoding
path
bits
lighting array
decoding paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811369277.6A
Other languages
English (en)
Other versions
CN111200439B (zh
Inventor
马亮
李航
魏岳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201811369277.6A priority Critical patent/CN111200439B/zh
Priority to PCT/CN2019/117004 priority patent/WO2020098582A1/zh
Priority to EP19884445.8A priority patent/EP3869695A4/en
Publication of CN111200439A publication Critical patent/CN111200439A/zh
Priority to US17/320,636 priority patent/US11637570B2/en
Application granted granted Critical
Publication of CN111200439B publication Critical patent/CN111200439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请提供一种译码方法、装置及设备，该方法包括：获取第i‑1组待译码比特的L1个第一译码路径，i为整数，接收到的数据对应P组待译码比特，P为大于1的整数，1<i≤P，L1为正整数；分别确定每个第一译码路径对应的第二译码路径，L1个第一译码路径中存在至少一个第一译码路径对应的第二译码路径的个数与其它第一译码路径对应的第二译码路径的个数不同，每个第一译码路径对应的第二译码路径的个数小于2n，n为第i组待译码比特中包括的信息比特的个数；在L1个第一译码路径对应的第二译码路径中确定第i组待译码比特的至少一个保留译码路径，至少一个保留译码路径包括第i组待译码比特的译码结果。提高了译码效率。

Description

译码方法、装置及设备
技术领域
本申请涉及通信技术领域，尤其涉及一种译码方法、装置及设备。
背景技术
在通信技术领域，通信设备(例如终端设备、基站等)可以通过极化码(Polar码)的方式进行信道编码和译码。
在现有技术中，在通过极化码进行译码时，采用串行抵消列表(SuccessiveCancellation List，SCL)算法通过并行方法进行译码的过程通常如下：将待译码比特划分成多组比特，并依次对每组比特进行译码。每次对其中一组比特译码都会扩展出多个译码路径，并从多个译码路径中保留一定数量的路径用于下一组译码，最终可以得到多条译码结果路径，从中选择译码正确率最大的一个译码路径上的译码结果作为译码输出。
然而，上述方法，译码速度慢，复杂度较高。
发明内容
本申请提供一种译码方法、装置及设备，降低了译码复杂度，提高了译码效率。
第一方面，本申请提供一种译码方法，接收设备接收到的数据对应P(P为大于1的整数)组待译码比特比特之后，针对该P组待译码比特中的任意第i(i为整数，1<i≤P)组待译码比特，可以通过如下可行的实现方式进行译码：
获取第i-1组待译码比特的L1个第一译码路径，分别确定每个第一译码路径对应的第二译码路径，在L1个第一译码路径对应的第二译码路径中确定第i组待译码比特的至少一个保留译码路径，至少一个保留译码路径包括第i组待译码比特的译码结果。其中，L1为正整数，L1个第一译码路径中存在至少一个第一译码路径对应的第二译码路径的个数与其它第一译码路径对应的第二译码路径的个数不同，每个第一译码路径对应的第二译码路径的个数小于2n，n为第i组待译码比特中包括的信息比特的个数。
在上述过程中，在SCL并行译码中任意的第i(i≥2)步译码中，先获取第i-1组待译码比特的L1个第一译码路径，确定每个第一译码路径对应的第二译码路径，并在L1个第一译码路径对应的第二译码路径中确定至少一个保留路径，由于第一译码路径对应的第二译码路径的个数小于2n，因此，通过上述方法可以降低排序复杂度，进而提高了SCL并行译码方法的效率。
在一种可能的实施方式中，第x个第一译码路径的路径度量值大于或等于第y个第一译码路径的路径度量值时，第x个第一译码路径对应的第二译码路径的个数小于或等于第y个第一译码路径对应的第二译码路径的个数，x为正整数，1≤x≤L1，y为正整数，1≤y≤L1。
当第一译码路径的路径度量值越小时，则第一译码路径为真实的译码路径的概率越大，相应的，该第一译码路径对应的第二译码路径为真实的译码路径的概率也越大，因此，通过上述方式确定得到的第二译码路径为真实的译码路径的概率较大。
在一种可能的实施方式中，确定第一译码路径对应的第二路径，包括：
根据第一译码路径在第i步译码输入的对数释然比LLR数组、第i组待译码比特中包括的非信息比特的位置和非信息比特的值，确定第一译码路径对应的第二译码路径。
在一种可能的实施方式中，根据第一译码路径在第i步译码输入的对数释然比LLR数组、第i组待译码比特中包括的非信息比特的位置和非信息比特的值，确定第一译码路径对应的第二译码路径，包括：
根据第一译码路径在第i步译码输入的LLR数组、第i组待译码比特中包括的非信息比特的位置、非信息比特的值确定目标模式；
根据目标模式和LLR数组，确定第二译码路径。
在一种可能的实施方式中，根据第一译码路径在第i步译码输入的LLR数组、第i组待译码比特中包括的非信息比特的位置、非信息比特的值确定目标模式，包括：
根据LLR数组、非信息比特的位置和非信息比特的值确定点灯数组以及符号参数S；
根据点灯数组以及符号参数S确定目标模式。
在上述过程中，无需计算第一译码路径对应的2n个第三译码路径，也无需对2n个第三译码路径进行排序，即可确定得到第一译码路径对应的第二译码路径，使得确定第二译码路径的效率较高。
在一种可能的实施方式中，，L1＝32，n≤4，32个第一译码路径中4个第一译码路径对应的第二译码路径的个数为4，20个第一译码路径对应的第二译码路径的个数为2，8个译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至4个第一译码路径对应的第二译码路径的个数为4，第5至24个第一译码路径对应的第二译码路径的个数为2，第25-32个第一译码路径对应的第二译码路径的个数为1。
由于第1至32个第一译码路径对应的第二译码路径为真实的译码路径的概率依次降低，且第1至4个第一译码路径对应的第二译码路径的个数(4)大于第5至24个第一译码路径对应的第二译码路径的个数(2)，第5至24个第一译码路径对应的第二译码路径的个数(2)大于第25-32个第一译码路径对应的第二译码路径的个数(1)，因此，通过上述方式确定得到的第二译码路径为真实的译码路径的概率较大。
在一种可能的实施方式中，L1＝32，n≤4，32个第一译码路径中8个第一译码路径对应的第二译码路径的个数为4，8个第一译码路径对应的第二译码路径的个数为2，25个译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至8个第一译码路径对应的第二译码路径的个数为4，第9至16个第一译码路径对应的第二译码路径的个数为2，第17-32个第一译码路径对应的第二译码路径的个数为1。
由于第1至32个第一译码路径对应的第二译码路径为真实的译码路径的概率依次降低，且第1至8个第一译码路径对应的第二译码路径的个数(4)大于第9至16个第一译码路径对应的第二译码路径的个数(2)，第9至16个第一译码路径对应的第二译码路径的个数(2)大于第17-32个第一译码路径对应的第二译码路径的个数(1)，因此，通过上述方式确定得到的第二译码路径为真实的译码路径的概率较大。
在一种可能的实施方式中，一组待译码比特中包括4个待译码比特，
当非信息比特的个数为1，非信息比特的位置为第1个时，点灯数组包括1111；
当非信息比特的个数为1，非信息比特的位置为第2个时，点灯数组包括1100、1010、1001、0110、0101和0011，
当非信息比特的个数为1，非信息比特的位置为第3个时，点灯数组包括1100、1010、1001、0110、0101和0011；
当非信息比特的个数为1，非信息比特的位置为第4个时，点灯数组包括1000、0100、0010、0001；
当非信息比特的个数为0时，至少一个模式包括0000、1000、0100、0010、1100；
当点灯数组为1111，S为0时，至少一个模式包括0000、1100、1010、1001、0110；
当点灯数组为1111，S为1时，至少一个模式包括1000、0100、0010、0001、1110；
当点灯数组为1100，S为0时，至少一个模式包括0000、0010、1100、0001、1110；
当点灯数组为1100，S为1时，至少一个模式包括1000、1010、0100、1001、0110；
当点灯数组为1010，S为0时，至少一个模式包括0000、0100、0001、1010；
当点灯数组为1010，S为1时，至少一个模式包括1000、1100、0010、1001、0110；
当点灯数组为1001，S为0时，至少一个模式包括0000、0100、0010、0110、1001；
当点灯数组为1001，S为1时，至少一个模式包括1000、1100、1010、1110、0001；
当点灯数组为0110，S为0时，至少一个模式包括0000、1000、0001、1001、0110、1110；
当点灯数组为0110，S为1时，至少一个模式包括0100、1100、0010、1010；
当点灯数组为0101，S为0时，至少一个模式包括0000、1000、0010、1010；
当点灯数组为0101，S为1时，至少一个模式包括0100、1100、0110、1110、0001、1001；
当点灯数组为0011，S为0时，至少一个模式包括0000、1000、0100、1100；
当点灯数组为0011，S为1时，至少一个模式包括0010、1010、0110、1110、0001、1001；
当点灯数组为1000，S为0时，至少一个模式包括0000、0100、0010、0110、0001；
当点灯数组为1000，S为1时，至少一个模式包括1000、1100、1010、1110、1001；
当点灯数组为0100，S为0时，至少一个模式包括0000、1000、0010、1010、0001；
当点灯数组为0100，S为1时，至少一个模式包括0100、1100、0110、1110、0101；
当点灯数组为0010，S为0时，至少一个模式包括0000、1000、0100、1100、0001；
当点灯数组为0010，S为1时，至少一个模式包括0010、1010、0110、1110、0011；
当点灯数组为0001，S为0时，至少一个模式包括0000、1000、0100、1100、0010；
当点灯数组为0001，S为1时，至少一个模式包括0001、1001、0101、1101、0011。
第二方面，本申请提供一种译码装置，接收到的数据对应P组待译码比特，所述装置包括获取模块、第一确定模块和第二确定模块，其中，
所述获取模块用于，获取第i-1组待译码比特的L1个第一译码路径，所述i为整数，所述P为大于1的整数，1<i≤P，所述L1为正整数；
所述第一确定模块用于，分别确定每个第一译码路径对应的第二译码路径，所述L1个第一译码路径中存在至少一个第一译码路径对应的第二译码路径的个数与其它第一译码路径对应的第二译码路径的个数不同，每个第一译码路径对应的第二译码路径的个数小于2n，所述n为第i组待译码比特中包括的信息比特的个数；
所述第二确定模块用于，在L1个第一译码路径对应的第二译码路径中确定所述第i组待译码比特的至少一个保留译码路径，所述至少一个保留译码路径包括第i组待译码比特的译码结果。
在一种可能的实施方式中，第x个第一译码路径的路径度量值大于或等于第y个第一译码路径的路径度量值时，所述第x个第一译码路径对应的第二译码路径的个数小于或等于所述第y个第一译码路径对应的第二译码路径的个数，所述x为正整数，1≤x≤L1，所述y为正整数，1≤y≤L1。
在一种可能的实施方式中，所述第一确定模块具体用于：
根据所述第一译码路径在第i步译码输入的对数释然比LLR数组、所述第i组待译码比特中包括的非信息比特的位置和非信息比特的值，确定第一译码路径对应的第二译码路径。
在一种可能的实施方式中，所述第一确定模块具体用于：
根据所述第一译码路径在第i步译码输入的LLR数组、所述第i组待译码比特中包括的非信息比特的位置、非信息比特的值确定目标模式；
根据所述目标模式和所述LLR数组，确定所述第二译码路径。
在一种可能的实施方式中，L1＝32，n≤4，所述32个第一译码路径中4个第一译码路径对应的第二译码路径的个数为4，20个第一译码路径对应的第二译码路径的个数为2，8个译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至4个第一译码路径对应的第二译码路径的个数为4，第5至24个第一译码路径对应的第二译码路径的个数为2，第25-32个第一译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，L1＝32，n≤4，所述32个第一译码路径中8个第一译码路径对应的第二译码路径的个数为4，8个第一译码路径对应的第二译码路径的个数为2，25个译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至8个第一译码路径对应的第二译码路径的个数为4，第9至16个第一译码路径对应的第二译码路径的个数为2，第17-32个第一译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，所述第一确定模块具体用于：
根据所述LLR数组、所述非信息比特的位置和所述非信息比特的值确定点灯数组以及符号参数S；
根据所述点灯数组以及所述符号参数S确定所述目标模式。
在一种可能的实施方式中，一组待译码比特中包括4个待译码比特，
当非信息比特的个数为1，非信息比特的位置为第1个时，点灯数组包括1111；
当非信息比特的个数为1，非信息比特的位置为第2个时，点灯数组包括1100、1010、1001、0110、0101和0011，
当非信息比特的个数为1，非信息比特的位置为第3个时，点灯数组包括1100、1010、1001、0110、0101和0011；
当非信息比特的个数为1，非信息比特的位置为第4个时，点灯数组包括1000、0100、0010、0001；
当非信息比特的个数为0时，至少一个模式包括0000、1000、0100、0010、1100；
当点灯数组为1111，S为0时，至少一个模式包括0000、1100、1010、1001、0110；
当点灯数组为1111，S为1时，至少一个模式包括1000、0100、0010、0001、1110；
当点灯数组为1100，S为0时，至少一个模式包括0000、0010、1100、0001、1110；
当点灯数组为1100，S为1时，至少一个模式包括1000、1010、0100、1001、0110；
当点灯数组为1010，S为0时，至少一个模式包括0000、0100、0001、1010；
当点灯数组为1010，S为1时，至少一个模式包括1000、1100、0010、1001、0110；
当点灯数组为1001，S为0时，至少一个模式包括0000、0100、0010、0110、1001；
当点灯数组为1001，S为1时，至少一个模式包括1000、1100、1010、1110、0001；
当点灯数组为0110，S为0时，至少一个模式包括0000、1000、0001、1001、0110、1110；
当点灯数组为0110，S为1时，至少一个模式包括0100、1100、0010、1010；
当点灯数组为0101，S为0时，至少一个模式包括0000、1000、0010、1010；
当点灯数组为0101，S为1时，至少一个模式包括0100、1100、0110、1110、0001、1001；
当点灯数组为0011，S为0时，至少一个模式包括0000、1000、0100、1100；
当点灯数组为0011，S为1时，至少一个模式包括0010、1010、0110、1110、0001、1001；
当点灯数组为1000，S为0时，至少一个模式包括0000、0100、0010、0110、0001；
当点灯数组为1000，S为1时，至少一个模式包括1000、1100、1010、1110、1001；
当点灯数组为0100，S为0时，至少一个模式包括0000、1000、0010、1010、0001；
当点灯数组为0100，S为1时，至少一个模式包括0100、1100、0110、1110、0101；
当点灯数组为0010，S为0时，至少一个模式包括0000、1000、0100、1100、0001；
当点灯数组为0010，S为1时，至少一个模式包括0010、1010、0110、1110、0011；
当点灯数组为0001，S为0时，至少一个模式包括0000、1000、0100、1100、0010；
当点灯数组为0001，S为1时，至少一个模式包括0001、1001、0101、1101、0011。
第三方面，本申请提供一种译码装置，包括存储器和处理器，所述处理器执行所述存储器中的程序指令，用于实现上述第一方面任一项所述的译码方法。
第四方面，本申请提供一种存储介质，所述存储介质用于存储计算机程序，所述计算机程序用于实现上述第一方面任一项所述的译码方法。
本申请提供的译码方法、装置及设备，在SCL并行译码中任意的第i(i≥2)步译码中，先获取第i-1组待译码比特的L1个第一译码路径，确定每个第一译码路径对应的第二译码路径，并在L1个第一译码路径对应的第二译码路径中确定至少一个保留路径，由于第一译码路径对应的第二译码路径的个数小于2n，因此，通过上述方法可以降低排序复杂度，进而提高了SCL并行译码方法的效率。
附图说明
图1为本申请提供的通信系统的架构图；
图2为本申请提供的一种SCL并行译码方法的流程示意图；
图2A为本申请提供的译码路径示意图；
图3为本申请提供的另一种SCL并行译码方法的流程示意图；
图4为本申请提供的又一种SCL并行译码方法的流程示意图；
图5为本申请提供的SCL并行译码过程示意图；
图6为本申请提供的一种确定第二译码路径方法的流程示意图；
图7A为本申请提供的SCL并行译码的第一步译码示意图；
图7B为本申请提供的SCL并行译码的第二步译码示意图；
图7C为本申请提供的SCL并行译码的第三步译码示意图；
图7D为本申请提供的SCL并行译码的第四步译码示意图；
图8为本申请提供的一种仿真示意图；
图9为本申请提供的另一种仿真示意图；
图10为本申请提供的SCL并行译码装置的结构示意图；
图11为本申请提供的SCL并行译码装置的硬件结构示意图。
具体实施方式
本申请实施例可以应用于各种采用Polar编码的领域，例如：数据存储领域、光网络通信领域，无线通信领域等等。其中，本申请实施例提及的无线通信系统包括但不限于：窄带物联网系统(Narrow Band-Internet of Things，NB-IoT)、Wimax、长期演进系统(LongTerm Evolution，LTE)以及下一代5G移动通信系统新空口(new radio，NR)的三大应用场景增强型移动宽带(enhanced Mobile Broad Band，eMBB)、超高可靠与低延迟的通信(UltraReliable Low Latency Communication，URLLC)以及大规模机器通信(massive Machine-Type Communications，mMTC)。当然，采用Polar编码的领域还可以为其它，本申请对此不作具体限定。
本申请涉及的通信装置主要包括网络设备或者终端设备。本申请中的发送设备可以为网络设备，则接收设备为终端设备。本申请中的发送设备为终端设备，则接收设备为网络设备。
在本申请实施例中，终端设备(terminal device)包括但不限于移动台(MobileStation，MS)、移动终端(Mobile Terminal，MT)、移动电话(Mobile Telephone，MT)、手机(handset)及便携设备(portable equipment)等，该终端设备可以经无线接入网(RadioAccess Network，RAN)与一个或多个核心网进行通信。例如，终端设备可以是移动电话(或称为“蜂窝”电话)、具有无线通信功能的计算机等，终端设备还可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置或设备。
本申请结合网络设备描述了各个实施例。网络设备可以是LTE系统中的演进型基站(Evolutional Node B，eNB或eNodeB)，或者，网络设备可以是5G通信系统中的gNB或者传输和接收点(transmission reception point，TRP)、微基站等，或者网络设备可以为中继站、接入点、车载设备、可穿戴设备以及未来演进的公共陆地移动网络(Public LandMobile Network，PLMN)中的网络设备，或者在其他多种技术融合的网络中，或者在其他各种演进网络中的基站等。
图1为本申请提供的通信系统的架构图。请参见图1，包括发送设备101和接收设备102。
可选的，当发送设备101为终端设备时，则接收设备102为网络设备。当发送设备101为网络设备时，则接收设备为终端设备。
请参见图1，发送设备101包括编码器，从而发送设备101可以进行polar编码并输出编码后序列。编码后序列经过速率匹配、交织以及调制后在信道上传输至接收设备102。接收设备102包括译码器，接收设备102可以接收发送设备101发送的信号，对接收到的信号进行译码。
需要说明的是，图1只是以示例的形式示意一种通信系统的架构图，并非对通信系统的架构图的限定。
在通信过程中，发送端对信息比特和冻结比特进行编码，得到待发送比特序列，并发送待发送比特序列，可选的，冻结比特为填充比特，冻结比特通常可以为0。待发送比特序列经过速率匹配、交织以及调制后经过信道传输至接收端。接收端对接收到的信号进行解调等处理，得到一组对数似然比(Likelihood Rate，LLR)，该组LLR中包括的LLR的个数与待发送比特序列中包括的比特个数相同。接收端根据接收到的一组LLR进行Polar码译码。其中，不管发送端发比特1还是比特0，接收端都可能误判。对于信号r，在接收端正确判为0的概率p(r|b＝0)与正确判为1的概率p(r|b＝1)]的比值就是似然比。为了方便计算处理，对似然比取自然对数，则可以得到对数似然比，也即LLR＝ln[p(r|b＝0)/p(r|b＝1)]。LLR可以是浮点数。
下面，通过具体实施例对本申请所示的SCL并行译码方法进行详细说明。需要说明的是，下面几个实施例可以相互结合，对于相同或相似的内容，在不同的实施例中不再进行重复说明。
图2为本申请提供的一种SCL并行译码方法的流程示意图。请参见图2，该方法可以包括：
S201、获取到2a个LLR。
其中，a为大于或等于1的正整数。
可选的，在接收设备接收到信息之后，对信息进行解调得到2a个LLR。
可选的，当发送设备发送的比特序列包含打孔、截断或者重复时，接收设备接收到的LLR的个数可能大于或者小于2a，此时，接收设备可以通过速率匹配得到个2aLLR。
可选的，接收设备获取到的LLR的个数，与发送设备发送的比特的个数相同。
例如，假设发送设备发送的待发送比特序列中包括2a个比特，则接收设备获取到2a个LLR。
可选的，接收设备获取到的LLR的个数，与接收设备待译码比特的个数相同。
例如，假设接收设备获取到2a个LLR，则接收设备需要译码的比特个数为2a个。
在接收设备中，译码器将2a个LLR作为输入进行译码。
S202、将2a个待译码比特分为P组待译码比特。
其中，每组待译码比特包括m个比特，2a＝P×m，P为大于1的正整数，m为大于或等于1的正整数。
可选的，每组待译码比特中包括待译码信息比特和/或待译码冻结比特，每组待译码比特中包括的待译码信息比特的个数可以相同，也可以不同。
可选的，还可以将每组待译码比特中包括的比特个数m称为SCL并行译码的并行度。
例如，假设待译码比特的个数为16(即24)个，则可以将待译码比特分为P＝4组，每组待译码比特中包括4个待译码比特。
S203、根据2a个LLR，以P组待译码比特为译码对象进行P步译码，直至获取得到译码结果。
可选的，针对该P步译码中的第i步译码，可以得到前i组待译码比特对应的译码结果(译码路径)，其中i为大于或等于1，且小于或者等于P的整数。其中，译码路径可以是译码过程中逐比特译码后得到的一串译码比特序列，表示该译码尝试下得到的译码结果。
可以通过如下步骤A-步骤C实现得到前i组待译码比特对应的译码结果：
步骤A、根据2a个LLR计算第i组待译码比特中每个待译码信息比特的m+1级LLR。
其中，在Polar码蝶型译码网络中包括a+1列LLR，m+1级LLR为Polar码蝶型译码网络中从左向右的第m+1列LLR。
例如，请参见图7A-图7B，待译码比特的个数为24，则Polar码蝶型译码网络中包括4+1＝5列LLR。m+1级LLR是指Polar码蝶型译码网络中从左向右的第m+1列LLR。
步骤B、根据第i组待译码比特中每个信息比特的m+1级LLR，并行计算第i步译码的所有可能译码路径的路径度量值。
可选的，可以采用最大似然(Maximum Likelihood，ML)算法或者简化(simplify)串行抵消(Successive Cancellation，SC)算法，先并行计算第i组待译码比特中每个信息比特的LLR，再根据第i组待译码比特中每个信息比特的LLR并行计算第i步译码的所有可能译码路径的路径度量值。
可选的，一个译码路径的路径度量值表示该译码路径为真实的译码路径的概率。
可选的，可以通过如下公式一计算译码路径的路径度量值：
Figure BDA0001869395990000081
其中，l表示译码路径的索引，m为当前路径所包含的比特个数，
Figure BDA0001869395990000082
为对译码路径l中第j个比特译码的译码结果(0或1)，αjl为译码路径l中第j个比特的LLR。
在上述公式一中，译码路径的路径度量值越小，则该译码路径为真实的译码路径的概率越大。
可选的，可以通过如下公式二递推计算译码路径的路径度量值：
Figure BDA0001869395990000083
假设当前节点对应的待编码序列为u0，u1……ux，编码后序列为c0，c1……cx，则上述公式二中，
Figure BDA0001869395990000084
为译码路径l的序列在节点内编码后的结果，i表示序列中第i个比特ci(0或1)，
Figure BDA0001869395990000085
表示第l条第一路径第i个一码节点的路径度量，
Figure BDA0001869395990000086
为对应译码路径l的序列节点输入的LLR序列里第i个比特的LLR，αjl为译码路径l中第j个比特的LLR，当
Figure BDA0001869395990000087
时，
Figure BDA0001869395990000088
为1，当
Figure BDA0001869395990000089
时，
Figure BDA00018693959900000810
为-1。一个节点对应一组待译码比特。
在上述公式二中，译码路径的路径度量值越小，则该译码路径为真实的译码路径的概率越大。
需要说明的是，译码路径的路径度量值反映的是该译码路径为真实的译码路径的概率大小的度量，可以采用多种方式进行路径度量从而有多种路径度量值。上述两种方式仅为举例，且在上述方式中路径度量值越小，对应的译码路径为真实译码路径的概率越大。在有些方式中，可以采用其他方式定义的其他类型的路径度量值，这些类型的路径度量值越大，对应的译码路径为真实的译码路径的概率越大。
为了方便描述，在本申请中，以译码路径的度量值越小，译码路径为真实的译码路径的概率越大为例进行说明。本领域技术人员可以理解的是，若采用其他类型的路径度量值，该类型的路径度量值越大，译码路径为真实的译码路径的概率越大时，与路径度量值相关的技术方案进行适应性改变。
其中，i大于1时，第i步译码的所有可能译码路径可以根据第i-1步译码得到的译码路径和第i组待译码比特中包括的信息比特个数n确定得到。
下面，结合图2A，对第i步译码的所有可能译码路径进行详细说明。
图2A为本申请提供的译码路径示意图。请参见图2A，假设在第二步译码得到的译码路径为2条：00和11。
在第三步译码时，假设第三组待译码比特中包括2个信息比特，则第三步译码的所有可能译码路径包括：路径00扩展得到的22条译码路径(0000、0001、0010和0011)，以及路径11扩展得到的22条译码路径(1100、1101、1110和1111)，即，第三步译码的所有可能译码路径为2*22条译码路径，包括0000、0001、0010、0011、1100、1101、1110和1111。
步骤C、根据所有可能译码路径的路径度量值，选择至少一个保留译码路径。
可选的，保留译码路径的数量小于或等于X。
其中，X为SCL并行译码方法对应的保留路径数。
可选的，保留路径数X可以为4、8、16等，可以根据实际需要设置该保留路径数X。
需要说明的是，若所有可能译码路径的数量大于或等于X，则保留译码路径的数量等于X。若所有可能译码路径的数量小于X，则保留译码路径的数量小于X，且保留译码路径的数量等于所有可能译码路径的数量。
可选的，i大于1时，在第i步译码时，需要依据第i-1步译码的译码结果。
例如，在第一步译码之后可以得到第一步译码的多条保留译码路径。在第一步译码的多条保留译码路径的基础上进行第二步译码，得到第二步译码的多条保留译码路径。在第二步译码的多条保留译码路径的基础上进行第三步译码，得到第三步译码的多条保留译码路径。依次类推，直至完成P步译码。
可选的，在第i步译码完成时，得到的第i步译码的保留译码路径为第1至i组待译码比特对应的译码路径。译码路径可以是第1至i组待译码比特的可能取值。
例如，假设接收端接收到16个LLR，相应的待译码比特的个数为16个，分别记为u0、u1、……、u15，假设该16个待译码比特均为待译码信息比特。假设将16个待译码比特分为4组，每组待译码比特包括4个待译码比特，该4组待译码比特中包括的待译码比特如表1所示：
表1
第一组待译码比特 u0、u1、u2、u3
第二组待译码比特 U4、u5、u6、u7
第三组待译码比特 U8、u9、u10、u11
第四组待译码比特 U12、u13、u14、u15
在进行完第一步译码之后，得到的第一步译码的保留译码路径为第一组待译码比特u0～u3对应的译码路径，第一步译码的多个译码路径的长度为4，例如，第一步译码的多条保留译码路径可以为：0000、0001、0010、0011等。
在进行完第二步译码之后，得到的第二步译码的保留译码路径为第一至二组待译码比特u0～u7对应的译码路径，第二步译码的多个译码路径的长度为8，例如，第二步译码的多条保留译码路径可以为：00000000、00000001、00000010等。
在进行完第三步译码之后，得到的第三步译码的保留译码路径为第一至三组待译码比特u0～u11对应的译码路径，第三步译码的多个译码路径的长度为12，例如，第三步译码的多条保留译码路径可以为：000000000000、000000000001、000000000010等。
在进行完第四步译码之后，得到的第四步译码的保留译码路径为第一至四组待译码比特u0～u15对应的译码路径，第四步译码的多个译码路径的长度为16，例如，第四步译码的多条保留译码路径可以为：0000000000000000、0000000000000001等。
从而可以在第四步译码得到的多条保留译码路径中选择一条译码路径作为译码结果，例如以上述为例，选择的译码路径为0000000000000001，也就是说u0～u15这16个比特的译码结果为0000000000000001。
下面，分别对第一步和第i(2≤i≤P)步的译码过程进行详细说明。具体的，请参见图3-图4所示的实施例。
图3为本申请提供的另一种SCL并行译码方法的流程示意图。其中，图3实施例为SCL并行译码中的第一步译码过程。请参见图3，该方法可以包括：
S301、根据2a个LLR，计算第一组待译码比特中每个待译码信息比特的m+1级LLR。
S302、根据第一组待译码比特中每个待译码信息比特的m+1级LLR，并行计算第一步译码的所有可能译码路径的路径度量值。
可选的，可以先采用ML算法或者简化SC算法，并行计算第一组待译码比特中每个信息比特的LLR，然后根据第一组待译码比特中每个信息比特的LLR，并行计算第一步译码的所有可能译码路径的路径度量值。
例如，假设第一组待译码比特中包括两个信息比特，则第一步译码的所有可能译码路径包括22个，分别为：00、01、10和11。
例如，假设第一组待译码比特中包括四个信息比特，则第一步译码的所有可能译码路径包括24个：0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110和1111。
S303、根据第一步译码中所有可能译码路径的路径度量值，在第一步译码的所有可能译码路径中确定第一组待译码比特的至少一个保留译码路径。
可选的，第一组待译码比特的保留译码路径，也可以称为第一组待译码比特的第一译码路径，还可以称为第一步译码的保留译码路径，或者第一步译码的第一译码路径。
可选的，第一步译码的保留译码路径的数量小于或等于X，其中，X为SCL并行译码方法对应的保留路径数。
可选的，保留路径数X可以为4、8、16等，可以根据实际需要设置该保留路径数X。
需要说明的是，若第一步译码的所有可能译码路径的数量大于或等于X，则可以在第一步译码的所有可能译码路径中选择X个保留译码路径，此时，第一步译码的保留译码路径的数量等于X。若第一步译码的所有可能译码路径的数量小于X，将第一步译码的所有可能译码路径确定为第一步译码的保留译码路径，此时，第一步译码中得到的保留译码路径的数量小于X。
可选的，当一个译码路径的路径度量值越小，该译码路径为真实的译码路径的概率越大时，若第一步译码中所有可能译码路径的数量大于X时，则可以通过如下可行的实现方式选择X个保留译码路径：将第一步译码的所有可能译码路径中、路径度量值最小的X个路径度量值确定为X个保留译码路径。
图4为本申请提供的又一种SCL并行译码方法的流程示意图。其中，图4实施例为SCL并行译码中的任意第i步(1<i≤P)译码过程。请参见图4，该方法可以包括：
S401、获取第i-1组待译码比特的L1个第一译码路径
其中，在S401之前接收到数据，且接收到的数据对应P组待译码比特，i为整数，P为大于1的整数，1<i≤P，L1为正整数。
可选的，L1≤X。
例如，当X为8时，则L1可能为2或4或8。
需要说明的是，第i-1组待译码比特的L1个第一译码路径为，第i-1组待译码比特的保留译码路径。
需要说明的是，SCL并行译码方法中，需要逐步进行译码。即，先进行第一步译码得到第一步译码的第一译码路径(保留译码路径)，然后根据第一步译码的第一译码路径进行第二步译码得到第二步译码的第一译码路径，再根据第二步译码的第一译码路径进行第三步译码得到第三步译码的第一译码路径，以此类推。因此，在进行第i步译码时，已经得到了第i-1步译码的L1条第一译码路径。
可选的，在得到第i-1步译码的L1条第一译码路径之后，可以缓存该L1条第一译码路径，相应的，在第i步译码时，可以直接在缓存中获取该L1条第一译码路径。
需要说明的是，当L1×2n大于第一预设阈值时，才通过图4实施例所示的方法进行第i步译码。当L1×2n小于或等于第一预设阈值时，可以通过现有技术中的方法进行第i步译码。
S402、分别确定每个第一译码路径对应的第二译码路径。
其中，每个第一译码路径对应的第二译码路径的个数小于2n，n为第i组待译码比特中包括的信息比特的个数。
可选的，针对任意一个第一译码路径，可以先确定该第一译码路径对应的第二译码路径的个数，再根据第一译码路径对应的第二译码路径的个数，确定第一译码路径对应的第二译码路径。
其中，L1个第一译码路径中存在至少一个第一译码路径对应的第二译码路径的个数与其它第一译码路径对应的第二译码路径的个数不同。即，L1个第一译码路径对应的第二译码路径的个数不完全相同。
可选的，可以根据第一译码路径的路径度量值确定第一译码路径对应的第二译码路径的个数。
可选的，第x个第一译码路径的路径度量值大于或等于第y个第一译码路径的路径度量值时，第x个第一译码路径对应的第二译码路径的个数小于或等于第y个第一译码路径对应的第二译码路径的个数，x为正整数，1≤x≤L1，y为正整数，1≤y≤L1。即，第一译码路径的路径度量值越小，第一译码路径对应的第二译码路径的个数越多。
当第一译码路径的路径度量值越小时，则第一译码路径为真实的译码路径的概率越大，相应的，该第一译码路径对应的第二译码路径为真实的译码路径的概率也越大，因此，通过上述方式确定得到的第二译码路径为真实的译码路径的概率较大。
可选的，当L1＝32，n＝4时，该32个第一译码路径中可以存在4个第一译码路径对应的第二译码路径的个数为4，20个第一译码路径对应的第二译码路径的个数为2，8个译码路径对应的第二译码路径的个数为1。
例如，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至4个第一译码路径对应的第二译码路径的个数为4，第5至24个第一译码路径对应的第二译码路径的个数为2，第25-32个第一译码路径对应的第二译码路径的个数为1。
可选的，当L1＝32，n＝4时，该32个第一译码路径中8个第一译码路径对应的第二译码路径的个数为4，8个第一译码路径对应的第二译码路径的个数为2，25个译码路径对应的第二译码路径的个数为1。
例如，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至8个第一译码路径对应的第二译码路径的个数为4，第9至16个第一译码路径对应的第二译码路径的个数为2，第17-32个第一译码路径对应的第二译码路径的个数为1。
可选的，针对任意一个第一译码路径，在确定得到该第一译码路径对应的第二译码路径的个数之后，可以通过如下可行的实现方式确定第一译码路径对应的第二译码路径：
第一种可行的实现方式：
根据第i组待译码比特中包括的信息比特的个数n，确定第i组待译码比特对应的2n个分支路径，获取每个分支路径的分支度量值，根据第一译码路径的路径度量值和每个分支路径的分支度量值，确定第一译码路径对应的第二译码路径。
可选的，一个分支路径的分支度量值用于表示该分支路径为真实的译码路径的概率。
可选的，可以通过如下公式三确定分支路径的分支度量值：
Figure BDA0001869395990000111
其中，βj[i]为第j条分支路径对应的中间序列中的第i个元素，其中，通过极化码的编码矩阵对中间序列进行反编码可以得到待译码序列。α[i]表示当前节点的第i个输入LLR，h()表示输入LLR的硬判结果。
可选的，一个分支路径的分支度量值越小，该分支路径为真实的译码路径的概率越大。
需要说明的是，当通过其它方式确定其他类型的分支路径的分支度量值时，还可能该类型的分支路径的分支度量值越大，该分支路径为真实的译码路径的概率越大。
需要说明的是，在本申请中，以分支路径的分支度量值越小，分支路径为真实的译码路径的概率越大这一类型的分支度量值为例进行说明。当然，当分支路径的分支度量值越大，分支路径为真实的译码路径的概率越大这一类型的分支度量值时，与分支度量值相关的技术方案进行适应性改变。
例如，假设n为1，21个分支路径为：1和0。
例如，假设n为2，22个分支路径为：00、01、10、11。
例如，假设n为3，23个分支路径为：000、001、010、011、100、101、110、111。
可选的，假设第一译码路径对应的第二译码路径的个数为K，则可以在2n个分支路径中选择分支度量值最小的K个分支路径，并根据该K个分支路径和第一译码路径确定第一译码路径对应的K个第二译码路径。
可选的，可以分别对K个分支路径和第一译码路径进行组合，得到K个第二译码路径。
例如，假设第一译码路径为00010001，假设第i组待译码比特中包括n＝3个信息比特，则第i组待译码路径的23个分支路径为：000、001、010、011、100、101、110、111，假设K为4，且该8个分支路径中分支度量值最小的4个分支路径为010、011、100、101，则可以确定该第一译码路径对应的第二译码路径为：00010001010、00010001011、00010001100、00010001101。
第二种可行的实现方式：
假设第一译码路径对应的第二译码路径的个数为K，确定第一译码路径对应的2n个第三译码路径，将2n个第三译码路径中路径度量值最小的K个译码路径确定为第二译码路径。
例如，假设第一译码路径为00010001，假设第i组待译码比特中包括n＝3个信息比特，则第一译码路径对应的23个第三译码路径为：00010001000、00010001001、00010001010、00010001011、00010001100、00010001101、00010001110、00010001111，假设K为4，则计算该8个第三译码路径的路径度量值，并将路径度量值最小的4个译码路径确定为第一译码路径对应的第二译码路径。
第三种可行的实现方式：
根据第一译码路径在第i步译码输入的LLR数组、第i组待译码比特中包括的非信息比特的位置和非信息比特的值，确定第一译码路径对应的第二译码路径。
可选的，可以根据第一译码路径在第i步译码输入的LLR数组、第i组待译码比特中包括的非信息比特的位置、非信息比特的值和预设对应关系，确定第一译码路径对应的第二译码路径。
可选的，预设对应关系包括非信息比特的位置、点灯数组、符号参数和模式之间的对应关系。
可选的，第i步译码输入的LLR数组为：根据获取到的2a个LLR计算第i组待译码比特中每个待译码信息比特的m+1级LLR。其中，2a个LLR为对接收到的信息进行解调得到的，m为每组待译码比特中包括的比特个数。
可选的，非信息比特的值可以为0，也可以为1。
可选的，非信息比特的取值可以与编码方式和待编码信息比特相关。例如，当编码方式为奇偶校验极化码(Parity Check Polar Code，PC-Polar)时，当该非信息比特对应待编码比特校验结果为0时，非信息比特的值为0，当该非信息比特对应待编码比特校验结果为1时，非信息比特的值为1。
需要说明的是，在图6所示的实施例中，对该种可行的实现方式进行详细说明，此处不再进行赘述。
S403、在L1个第一译码路径对应的第二译码路径中确定第i组待译码比特的至少一个保留译码路径。
其中，至少一个保留译码路径包括第i组待译码比特的译码结果。
可选的，至少一个保留译码路径的数量小于或等于X。
其中，X为串行抵消列表SCL译码对应的保留译码路径数，X为正整数。
例如，X可以为4、8、6等。
当然，在实际应用过程中，可以根据实际需要设置该X。
可选的，可以确定L1个第一译码路径对应的第二译码路径的路径度量值，并根据L1个第一译码路径对应的第二译码路径的路径度量值确定第i组待译码比特的至少一个保留译码路径。
可选的，当L1个第一译码路径对应的第二译码路径的个数大于X时，则可以将L1个第一译码路径对应的第二译码路径中、路径度量值最小的X个第二译码路径确定为第i组待译码比特的至少一个保留译码路径。
可选的，当L1个第一译码路径对应的第二译码路径的个数小于或等于X时，则可以将L1个第一译码路径对应的第二译码路径均确定为第i组待译码比特的至少一个保留译码路径。
下面，以在S402中通过第二种可行的实现方式确定第一译码路径对应的第二译码路径为例，对本申请的排序复杂度进行说明：
在上述S402中，需要执行L1次对L2(L2＝2n)个第三译码路径的排序，并选择第二译码路径。假设第一译码路径对应的第二译码路径的个数最大为L3，因此，当采用时间复杂度O(n2)的排序方法进行排序时，S402中的排序复杂度小于：L1×L2×L3。
在上述S403中，需要执行一次对L1×L3个第二译码路径的排序，并选择保留译码路径，其中，在多数译码步骤中，选择的保留译码路径通常为X个，因此，当采用时间复杂度O(n2)的排序方法进行排序时，S404中的排序复杂度为L1×L3×X。
综上，本申请中第i(2≤i≤P)步译码的排序复杂度为：L1×L2×L3+L1×L3×X。
其中，现有技术的第i(2≤i≤P)步译码的排序复杂度通常为：L1×L2×X。
现有技术中的排序复杂度通常大于本申请的排序复杂度，具体如下：
由于L1通常等于X，L2＝2n，L3＝2m-k，m通常等于n，由此可知：
本申请的排序复杂度为：X×2n×2n-k+X×2n-k×X
现有技术中的排序复杂度为：X×2n×X
X×2n×X-X×2n×2n-k-X×2n-k×X＝X×2n-k×[X×(2k-1)-2n]
在实际应用过程中，通过合理设置k的大小，即可使得X×(2k-1)>2n，进而使得本申请的排序复杂度低于现有技术的排序复杂度。
例如，可以确定k＝n-2，假设X＝2a，此时，只要a>2，即可使得2a×(2n-2-1)>2n，进而使得本申请中的排序复杂度低于现有技术中的排序复杂度。
下面，结合图5，通过具体示例，对图4实施例所示的译码过程进行说明。
图5为本申请提供的SCL并行译码过程示意图。请参见图5，假设第i-1步得到8条译码路径，分别记为第i-1步中的路径1、路径2、……、路径8。假设第i组待译码比特中包括4个待译码比特，则在第i步译码中，针对第i-1步译码中的每一个译码路径，均可以扩展得到16条译码路径。假设确定得到的路径1-路径4对应的4个第二译码路径，路径5-路径6对应的2个第二译码路径，路径7-路径8对应的1个第二译码路径。则可以先在路径1-路径4扩展得到的16个译码路径中选择4个译码路径，在路径5-路径6扩展得到的16条译码路径中选择2个译码路径，在路径7-路径8扩展得到的16条译码路径中选择1个译码路径，则可以得到4*4+2*2+1*2＝22个译码路径。然后，对该22条译码路径进行排序，并在排序后的22条译码路径中选择得到第i步译码中的8条译码路径。在上述过程中，假设采用时间复杂度O(n2)的排序方法进行排序，则排序复杂度为：16*4*4+16*2*2+16*1*2+22*8＝528。
相比于现有技术，现有技术中，在第i步译码中，针对第i-1步译码中的每一个译码路径，均可以扩展得到16条译码路径，共可以扩展得到16*8＝128条译码路径，然后，根据各译码路径的路径度量值对该128条译码路径进行排序，并在排序后的128条译码路径中选择得到第i步译码中的8条译码路径，其排序复杂度为128*8＝1024。
由上可知，本申请相对于现有技术可以大幅降低排序复杂度，进而提高译码效率。
本申请提供的SCL并行译码方法，在SCL并行译码中任意的第i(i≥2)步译码中，先获取第i-1组待译码比特的L1个第一译码路径，确定每个第一译码路径对应的第二译码路径，并在L1个第一译码路径对应的第二译码路径中确定至少一个保留路径，由于第一译码路径对应的第二译码路径的个数小于2n，因此，通过上述方法可以降低排序复杂度，进而提高了SCL并行译码方法的效率。
在图4-图5所示实施例的基础上，针对L1个第一译码路径中的任意一个第一译码路径，下面通过图6所示的实施例对S402中确定第二译码路径的第三种可行的实现方式进行详细说明。
图6为本申请提供的一种确定第二译码路径方法的流程示意图。请参见图6，该方法可以包括：
S601、根据第i步译码输入的LLR数组、非信息比特的位置和非信息比特的值，确定符号参数。
可选的，可以通过如下步骤A-步骤C确定符号参数：
步骤A、根据LLR数组，确定校验式数组。
其中，LLR数组中包括m个元素，校验式数组中包括m个元素。
可选的，可以确定LLR数组中每个元素的硬判值，确定校验式数组中包括LLR数组中每个元素的硬判值。
可选的，若LLR数组中的元素大于0，则该元素对应的硬判值为0，若LLR数组中的元素小于0，则该元素对应的硬判值为1。
例如，假设LLR数组为{7，-3，-6，1}，则该LLR数组对应的m＝4个硬判值分别为0，1，1，0，则确定校验式数组为C＝{0，1，1，0}。
步骤B、根据非信息比特的位置，在校验式数据中确定参与计算符号参数的目标校验式。
可选的，可以预先设置非信息比特的位置和参与计算符号参数的校验式的第一对应关系。
例如，当一组待译码比特中包括4个比特、且一组待译码比特中包括1个非信息比特时，该第一对应关系可以如表2所示。
表2
非信息比特的位置 校验式
0 C0+C1+C2+C3
1 C1+C3
2 C2+C3
3 C3
需要说明的是，表2只是以示例的形式示意第一对应关系，并非对第一对应关系的限定。
步骤C、根据参与计算符号参数的目标校验式和非信息比特的值，确定符号参数。
可选的，假设符号参数为S，则
Figure BDA0001869395990000151
其中，sign为参与符号参数计算的目标校验式，uPC为非信息比特的值。
例如，假设参与计算的校验式为1和0，非信息比特的值为1，则
Figure BDA0001869395990000152
S602、根据第i步译码输入的LLR数组、非信息比特的位置和非信息比特的值，确定点灯数组。
可选的，可以通过如下可行的实现方式确定点灯数组：根据非信息比特的位置确定的第一数组，其中，第一数组中包括m个元素，元素的取值为0或1；根据LLR数组中各LLR的绝对值的大小，对第一数组中的元素进行排序得到点灯数组。
可选的，可以根据非信息比特的位置和第一对应关系，确定第一数组。
例如，假设第一对应关系如表2所示，非信息比特的位置为1，则可以确定校验式C1和C3参与符号参数的计算，则确定第一数组f＝{0，1，0，1}。
需要说明的是，还可以预设非信息比特的位置和第一数组之间的对应关系，例如，当一组待译码比特中包括4个比特、且一组待译码比特中包括1个非信息比特时，非信息比特的位置和第一数组之间的对应关系可以如表3所示：
表3
非信息比特的位置 第一数组
0 {1，1，1，1}
1 {0，1，0，1}
2 {0，0，1，1}
3 {0，0，0，1}
例如，假设LLR数组为{7，-3，-6，1}，对该LLR数组中元素的绝对值进行排序得到：|LLR3|<|LLR1|<|LLR2|<|LLR0|，据此，对第一数组f＝{0，1，0，1}进行排序得到点灯数组fπ＝{f3,f1,f2,f0}＝{1,1,0,0}。
可选的，当一组待译码比特中包括4个待译码比特时，非信息比特的个数、非信息比特的位置和点灯数组的对应关系可以包括如下关系中的至少一种：
当非信息比特的个数为1，非信息比特的位置为第1个时，点灯数组包括1111；
当非信息比特的个数为1，非信息比特的位置为第2个时，点灯数组包括1100、1010、1001、0110、0101和0011，
当非信息比特的个数为1，非信息比特的位置为第3个时，点灯数组包括1100、1010、1001、0110、0101和0011；
当非信息比特的个数为1，非信息比特的位置为第4个时，点灯数组包括1000、0100、0010、0001。
S603、根据点灯数组以及符号参数确定目标模式。
可选的，可以先确定点灯数组和符号参数对应的至少一个模式，并在该至少一个模式中确定目标模式。
可选的，可以预先设置点灯数组、符号参数和至少一个模式的第三对应关系，相应的，可以根据点灯数组、符号参数和该第三对应关系，确定至少一个模式。
可选的，可以根据至少一个模式的分支度量值，在至少一个模式中确定目标模式。
可选的，可以根据LLR数组和模式，确定模式的分支度量值。
可选的，模式的分支度量值为模式中元素1对应的LLR数组中元素之和。
例如，假设LLR数组为{7，-3，-6，1}，一个模式为0000，由于该模式中没有元素1，则该模式对应的分支度量值为0。
例如，假设LLR数组为{7，-3，-6，1}，一个模式为0010，则该模式对应的分支度量值为LLR数组中的第三个元素的值，即，则该模式对应的分支度量值为-6。
例如，假设LLR数组为{7，-3，-6，1}，一个模式为1100，则该模式对应的分支度量值为LLR数组中的第一个元素和第二个元素之和，即，则该模式对应的分支度量值为7-3＝4。
可选的，假设第一路径对应K个第二路径，则将至少一个模式中分支度量值最小的K个模式确定为目标模式。
可选的，当一组待译码比特中包括4个待译码比特时，点灯数组、符号参数(S)和至少一个模式之间的第三对应关系可以如下所示：
当点灯数组为1111，S为0时，至少一个模式包括0000、1100、1010、1001、0110；
当点灯数组为1111，S为1时，至少一个模式包括1000、0100、0010、0001、1110；
当点灯数组为1100，S为0时，至少一个模式包括0000、0010、1100、0001、1110；
当点灯数组为1100，S为1时，至少一个模式包括1000、1010、0100、1001、0110；
当点灯数组为1010，S为0时，至少一个模式包括0000、0100、0001、1010；
当点灯数组为1010，S为1时，至少一个模式包括1000、1100、0010、1001、0110；
当点灯数组为1001，S为0时，至少一个模式包括0000、0100、0010、0110、1001；
当点灯数组为1001，S为1时，至少一个模式包括1000、1100、1010、1110、0001；
当点灯数组为0110，S为0时，至少一个模式包括0000、1000、0001、1001、0110、1110；
当点灯数组为0110，S为1时，至少一个模式包括0100、1100、0010、1010；
当点灯数组为0101，S为0时，至少一个模式包括0000、1000、0010、1010；
当点灯数组为0101，S为1时，至少一个模式包括0100、1100、0110、1110、0001、1001；
当点灯数组为0011，S为0时，至少一个模式包括0000、1000、0100、1100；
当点灯数组为0011，S为1时，至少一个模式包括0010、1010、0110、1110、0001、1001；
当点灯数组为1000，S为0时，至少一个模式包括0000、0100、0010、0110、0001；
当点灯数组为1000，S为1时，至少一个模式包括1000、1100、1010、1110、1001；
当点灯数组为0100，S为0时，至少一个模式包括0000、1000、0010、1010、0001；
当点灯数组为0100，S为1时，至少一个模式包括0100、1100、0110、1110、0101；
当点灯数组为0010，S为0时，至少一个模式包括0000、1000、0100、1100、0001；
当点灯数组为0010，S为1时，至少一个模式包括0010、1010、0110、1110、0011；
当点灯数组为0001，S为0时，至少一个模式包括0000、1000、0100、1100、0010；
当点灯数组为0001，S为1时，至少一个模式包括0001、1001、0101、1101、0011。
需要说明的是，当当一组待译码比特中包括4个待译码比特，且非信息比特的个数为0时，至少一个模式包括0000、1000、0100、0010、1100。
S604、根据目标模式和LLR数组，确定第二译码路径。
可选的，可以根据目标模式、点灯数组和校验数组，确定第二译码路径。
可选的，可以根据目标模式、点灯数组和校验数组，确定目标模式对应的PSUM，并对PSUM进行反编码得到分支路径，并根据第一译码路径和分支路径确定第二译码路径。
例如，假设目标模式为0010，点灯数组为fπ＝{f3,f1,f2,f0}＝{1,1,0,0}，校验数组为C＝{0，1，1，0}，由于目标模式中第三个元素为1，目标模式中第三个元素对应点灯数组中的f2，相应的，对校验数组中f2对应的元素(第三个)进行翻转，得到0100。
例如，假设目标模式为1100，点灯数组为fπ＝{f3,f1,f2,f0}＝{1,1,0,0}，校验数组为C＝{0，1，1，0}，由于目标模式中第一个和第二个元素为1，目标模式中第一个和第二个元素对应点灯数组中的f3和f1，相应的，对校验数组中f1对应的元素(第二个)和f3对应的元素(第四个)进行翻转，得到0011。
下面，通过具体示例，对图6实施例所示的方法进行详细说明。
当一组待译码比特中包括4个待译码比特时，非信息比特的个数、非信息比特的位置、点灯数组、符号参数和模式的对应关系可以如表4所示：
表4
Figure BDA0001869395990000181
需要说明的是，可以对表4进行拆分以得到多个表，或者，可以保留表4中的部分内容，即，对表4的多种变形形式均属于本申请的保护范围。
再假设第i步译码输入的LLR数组{7，-3，-6，1}，第i组待译码比特中包括1个非信息比特，且该一个非信息比特位于第i组待译码比特中的位置1，非信息比特的值为1。
根据LLR数组{7，-3，-6，1}可以确定得到校验式数组C＝{0，1，1，0}。
根据表4，可以确定位置1对应的校验式为C1和C3，因此，可以确定参与符号参数计算的校验式为C1＝1，C3＝0，并确定符号参数为
Figure BDA0001869395990000182
根据表4，可以确定位置1对应的校验式为C1和C3，因此，可以确定第一数组f＝{0，1，0，1}。
根据LLR数组{7，-3，-6，1}的绝对值，对第一数组进行排序，得到点灯数组fπ＝{f3,f1,f2,f0}＝{1,1,0,0}。
根据符号参数0和点灯数组{1,1,0,0}，在表4中查表可以得到5个模式包括：P0＝0000、P1＝0010、P2＝1100、P3＝0001、P4＝1110，获取该5个模式的分支度量值分别为：0，6，4，7，10。
假设第一路径对应4个第二路径，则在该5个模式中选择分支度量值最小的4个模式作为目标模式：P0＝0000、P1＝0010、P2＝1100、P3＝0001。
获取P0＝0000、P1＝0010、P2＝1100、P3＝0001对应的PSUM分别为：0110，0100，0011，1110。对该4个PSUM进行反编码得到4个分支路径0110，1100，0101，1110。
假设第一路径为0000，则可以确定第一路径对应的第二路径为：00000110，00001100，00000101，00001110。
需要说明的是，表4所示的对应关系为通过仿真运算得来的，以使根据表4所示的对应关系确定得到的K个第二译码路径为第一译码路径对应的第三译码路径中路径度量值最小的K个译码路径。
在图6所示的实施例中，相比于S402中确定第二译码路径的第二种可行的实现方式，无需计算第一译码路径对应的2n个第三译码路径，也无需对2n个第三译码路径进行排序，即可确定得到第一译码路径对应的第二译码路径，提高了确定第二译码路径的效率。
下面，结合图7A-图7D，对上述方法实施例所示的SCL并行译码过程进行详细说明。
图7A为本申请提供的SCL并行译码的第一步译码示意图。图7B为本申请提供的SCL并行译码的第二步译码示意图。图7C为本申请提供的SCL并行译码的第三步译码示意图。图7D为本申请提供的SCL并行译码的第四步译码示意图。
请参见图7A-图7D，接收端接收到16个LLR，分别记为LLR0、LLR1、……、LLR15，相应的待译码比特的个数为16个，分别记为u0、u1、……、u15。将16个待译码比特分为4组，每组待译码比特包括4个待译码比特，该4组待译码比特中包括的待译码比特如表5所示：
表5
第一组待译码比特 u0、u1、u2、u3
第二组待译码比特 U4、u5、u6、u7
第三组待译码比特 U8、u9、u10、u11
第四组待译码比特 U12、u13、u14、u15
请参见图7A-图7D，在Polar码蝶型译码网络中包括5列LLR(或5级LLR)，从左向右第一列LLR为第一级LLR，第二列LLR为第二级LLR，以此类推，第五列LLR为第五级LLR。
在第一步译码中，请参见图7A，先根据LLR0、LLR1、……、LLR15，计算出第一组待译码比特(u0-u3)的第三级LLR。再采用ML算法或简化SC算法等，并行计算u0-u3的LLR，并根据u0-u3的LLR并行计算第一组待译码比特的每条可能译码路径的路径度量值。假设第一组待译码比特中包括4个信息比特，则第一组待译码比特的所有可能译码路径数为24条，分别为：000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110和1111。假设路径保留数为32，由于第一组待译码比特的所有可能译码路径数(16)小于保留路径数，则将该16个路径均确定为第一组待译码比特的保留译码路径。
在第二步译码中，请参见图7B，先根据LLR0、LLR1、……、LLR15，计算出第二组待译码比特(u4-u7)的第三级LLR。假设第二组待译码比特中包括4个比特信息，假设16*24＝256小于第一预设阈值，则可以通过现有技术中的方法确定第二步译码的译码结果，即，分别获取16个第一译码路径的16个第三译码路径，得到256个第三译码路径，并在256个第三译码路径中选择32个译码路径作为第二组待译码比特的保留译码路径。
在第三步译码中，请参见图7C，计算出第三组待译码比特(u8-u11)的第三级LLR。假设第三组待译码比特中包括4个比特信息，且32*24＝512大于第一预设阈值，则通过本申请所示的方法确定第三组待译码比特的保留译码路径，具体的：
通过图6实施例所示的方法，可以确定得到每个第一译码路径对应的4个模式，最多需要32*1＝32次排序。
根据第一译码路径1-第一译码路径8对应的4个模式，分别确定第一译码路径1-第一译码路径8的4条第二译码路径，无需排序。
根据第一译码路径9-第一译码路径16对应的4个模式，分别确定第一译码路径9-第一译码路径16的2条第二译码路径，需要进行8*4*2＝64次排序。
根据第一译码路径17-第一译码路径32对应的4个模式，分别确定第一译码路径17-第一译码路径32的1条第二译码路径，需要进行16*4＝64次排序。
在上述过程中，一共确定得到64条第二译码路径，并根据64个第二译码路径的路径度量值，在该64个第二译码路径中选择路径度量值最小的32个译码路径作为第i组待译码比特的保留译码路径，需要进行64*32＝2048次排序，即，本申请的排序复杂度为2048。
由上可知，在第i步译码过程中，最多需要进行32+64+64+2048＝2208次排序。
而现有技术中，在第i步译码中，针对第i-1步译码中的32条第一译码路径，均可以扩展得到16条译码路径，共可以扩展得到132*16＝512条译码路径，然后，根据各译码路径的路径度量值对该512条译码路径进行排序，并在排序后的512条译码路径中选择得到第i步译码中的32条译码路径，需要进行512*32＝16384次排序，即，现有技术中的排序复杂度为16384。
由上可知，本申请相对于现有技术可以大幅降低排序复杂度，进而提高译码效率。
与第三步译码类似，执行第四步译码。在第四步译码之后可以得到32条保留译码路径，并在该32条保留译码路径中选择一条译码路径作为译码结果。
在上述任意一个实施例的基础上，下面，结合图8-图9所示仿真数据对本申请的译码效率进行说明。
图8为本申请提供的一种仿真示意图。请参见图8，纵向表示第一译码路径，且从上到下，第一译码路径的路径度量值依次增大。横向表示分支路径，且从左到右，分支路径的路径度量值依次增大。
图8中包括32行和16列元素，其中，第10-16列中的元素均为0，图中未示意第10-16列，每个元素表示由第一译码路径和分支路径所构成的译码路径为真实的译码路径的归一化概率，该概率为通过传统的方法计算得到的。即，对每个概率除以了32，得到图8所示的归一化概率。
有图8可知，对于第一译码路径1-第一译码路径4，前4列对应的译码路径为真实的译码路径的概率较大，对于第一译码路径5-第一译码路径24，前2列对应的译码路径为真实的译码路径的概率较大，对于第一译码路径25-第一译码路径32，前1列对应的译码路径为真实的译码路径的概率较大。
在本申请中，对于第一译码路径1-第一译码路径4，先选择出前4列对应的译码路径作为第二译码路径，再在第二译码路径中确定保留译码路径，不但可以减少排序复杂度，还可以避免将真实的译码路径遗漏，以使译码的准确性较高。同理，对于第一译码路径5-第一译码路径32，均可以减少排序复杂度，且使得译码的准确性较高。
图9为本申请提供的另一种仿真示意图。请参见图9，横轴表示码长，纵轴标识信噪比。
请参见图9，针对任意一步译码，假设L1个第一译码路径扩展得到的所有路径为64条，且保留译码路径为32条，则需要在该64条路径中选择32条译码路径作为保留译码路径。在从64条路径中选择32条路径的过程中，图9中的虚线为通过现有技术中的方法、采用T1个比较单元进行译码的信噪比，图9中的实线为通过本申请中的方法、采用T2个比较单元进行译码的信噪比。信噪比表示译码性能，因此，由表9可知，本申请的译码性能和现有技术中的译码性能接近，而T2的数量为T1的数量的5.8％左右，即，在本申请的译码性能和现有技术的译码性能相近时，本申请所使用的比较单元尽是现有技术所使用的比较单元的5.8％左右，由此可知，本申请的译码复杂度小于现有技术中的译码复杂度。
图10为本申请提供的SCL并行译码装置的结构示意图。该SCL并行译码装置可以设置在接收设备中，该接收设备可以为终端设备、网络设备等。该SCL并行译码装置10接收到的数据对应P组待译码比特，请参见图10，该SCL并行译码装置10包括获取模块11、第一确定模块12和第二确定模块13，其中，
所述获取模块11用于，获取第i-1组待译码比特的L1个第一译码路径，所述i为整数，所述P为大于1的整数，1<i≤P，所述L1为正整数；
所述第一确定模块12用于，分别确定每个第一译码路径对应的第二译码路径，所述L1个第一译码路径中存在至少一个第一译码路径对应的第二译码路径的个数与其它第一译码路径对应的第二译码路径的个数不同，每个第一译码路径对应的第二译码路径的个数小于2n，所述n为第i组待译码比特中包括的信息比特的个数；
所述第二确定模块13用于，在L1个第一译码路径对应的第二译码路径中确定所述第i组待译码比特的至少一个保留译码路径，所述至少一个保留译码路径包括第i组待译码比特的译码结果。
可选的，获取模块11可以执行图4实施例中的S041。
可选的，第一确定模块12可以执行图4实施例中的S402、图6实施例中的S601-S604。
可选的，第二确定模块13可以执行图4实施例中的S403。
需要说明的是，本申请所示的SCL并行译码装置可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似，此处不再进行赘述。
在一种可能的实施方式中，第x个第一译码路径的路径度量值大于或等于第y个第一译码路径的路径度量值时，所述第x个第一译码路径对应的第二译码路径的个数小于或等于所述第y个第一译码路径对应的第二译码路径的个数，所述x为正整数，1≤x≤L1，所述y为正整数，1≤y≤L1。
在一种可能的实施方式中，所述第一确定模块12具体用于：
根据所述第一译码路径在第i步译码输入的对数释然比LLR数组、所述第i组待译码比特中包括的非信息比特的位置和非信息比特的值，确定第一译码路径对应的第二译码路径。
在一种可能的实施方式中，所述第一确定模块12具体用于：
根据所述第一译码路径在第i步译码输入的LLR数组、所述第i组待译码比特中包括的非信息比特的位置、非信息比特的值确定目标模式；
根据所述目标模式和所述LLR数组，确定所述第二译码路径。
在一种可能的实施方式中，L1＝32，n≤4，所述32个第一译码路径中4个第一译码路径对应的第二译码路径的个数为4，20个第一译码路径对应的第二译码路径的个数为2，8个译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至4个第一译码路径对应的第二译码路径的个数为4，第5至24个第一译码路径对应的第二译码路径的个数为2，第25-32个第一译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，L1＝32，n≤4，所述32个第一译码路径中8个第一译码路径对应的第二译码路径的个数为4，8个第一译码路径对应的第二译码路径的个数为2，25个译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至8个第一译码路径对应的第二译码路径的个数为4，第9至16个第一译码路径对应的第二译码路径的个数为2，第17-32个第一译码路径对应的第二译码路径的个数为1。
在一种可能的实施方式中，所述第一确定模块12具体用于：
根据所述LLR数组、所述非信息比特的位置和所述非信息比特的值确定点灯数组以及符号参数S；
根据所述点灯数组以及所述符号参数S确定所述目标模式。
在一种可能的实施方式中，一组待译码比特中包括4个待译码比特，
当非信息比特的个数为1，非信息比特的位置为第1个时，点灯数组包括1111；
当非信息比特的个数为1，非信息比特的位置为第2个时，点灯数组包括1100、1010、1001、0110、0101和0011，
当非信息比特的个数为1，非信息比特的位置为第3个时，点灯数组包括1100、1010、1001、0110、0101和0011；
当非信息比特的个数为1，非信息比特的位置为第4个时，点灯数组包括1000、0100、0010、0001；
当非信息比特的个数为0时，至少一个模式包括0000、1000、0100、0010、1100；
当点灯数组为1111，S为0时，至少一个模式包括0000、1100、1010、1001、0110；
当点灯数组为1111，S为1时，至少一个模式包括1000、0100、0010、0001、1110；
当点灯数组为1100，S为0时，至少一个模式包括0000、0010、1100、0001、1110；
当点灯数组为1100，S为1时，至少一个模式包括1000、1010、0100、1001、0110；
当点灯数组为1010，S为0时，至少一个模式包括0000、0100、0001、1010；
当点灯数组为1010，S为1时，至少一个模式包括1000、1100、0010、1001、0110；
当点灯数组为1001，S为0时，至少一个模式包括0000、0100、0010、0110、1001；
当点灯数组为1001，S为1时，至少一个模式包括1000、1100、1010、1110、0001；
当点灯数组为0110，S为0时，至少一个模式包括0000、1000、0001、1001、0110、1110；
当点灯数组为0110，S为1时，至少一个模式包括0100、1100、0010、1010；
当点灯数组为0101，S为0时，至少一个模式包括0000、1000、0010、1010；
当点灯数组为0101，S为1时，至少一个模式包括0100、1100、0110、1110、0001、1001；
当点灯数组为0011，S为0时，至少一个模式包括0000、1000、0100、1100；
当点灯数组为0011，S为1时，至少一个模式包括0010、1010、0110、1110、0001、1001；
当点灯数组为1000，S为0时，至少一个模式包括0000、0100、0010、0110、0001；
当点灯数组为1000，S为1时，至少一个模式包括1000、1100、1010、1110、1001；
当点灯数组为0100，S为0时，至少一个模式包括0000、1000、0010、1010、0001；
当点灯数组为0100，S为1时，至少一个模式包括0100、1100、0110、1110、0101；
当点灯数组为0010，S为0时，至少一个模式包括0000、1000、0100、1100、0001；
当点灯数组为0010，S为1时，至少一个模式包括0010、1010、0110、1110、0011；
当点灯数组为0001，S为0时，至少一个模式包括0000、1000、0100、1100、0010；
当点灯数组为0001，S为1时，至少一个模式包括0001、1001、0101、1101、0011。
需要说明的是，本申请所示的SCL并行译码装置可以执行上述方法实施例所示的技术方案，其实现原理以及有益效果类似，此处不再进行赘述。
图11为本申请提供的SCL并行译码装置的硬件结构示意图。请参见图11，该SCL并行译码装置20包括：存储器21和处理器22，其中，存储器21和处理器22通信；示例性的，存储器21和处理器22通过通信总线23通信，所述存储器21用于存储计算机程序，所述处理器22执行所述计算机程序实现上述实施例所示的方法。
可选的，SCL并行译码装置还可以包括发送器和/或接收器。
可选的，上述处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请所公开的方法的步骤(图2实施例中的S201-S203、图3实施例中的S301-S303、图4实施例中的S401-S403、图6实施例中的S601-S604)可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
本申请提供一种存储介质，所述存储介质用于存储计算机程序，所述计算机程序用于实现上述任意方法实施例所述的SCL并行译码方法。
本申请提供一种芯片，该芯片用于支持接收设备(例如终端设备、网络设备等)实现本申请实施例所示的功能(例如，获取第一译码路径、确定第二译码路径、确定保留译码路径等)，该芯片具体用于芯片系统，该芯片系统可以由芯片构成，也可以包括芯片和其他分立器件。当实现上述方法的为接收设备内的芯片时，芯片包括处理单元，进一步的，芯片还可以包括通信单元，所述处理单元例如可以是处理器，当芯片包括通信单元时，所述通信单元例如可以是输入/输出接口、管脚或电路等。处理单元执行本申请实施例中各个处理模块(例如图10中的获取模块、第一确定模块和第二确定模块)所执行的全部或部分动作，通信单元可执行相应的接收或发送动作，例如，在获取模块获取第i-1组待译码比特的L1个第一译码路径之前，接收待译码比特等。在另一具体的实施例中，本申请中的接收设备的处理模块可以是芯片的处理单元，控制设备的接收模块或发送模块是芯片的通信单元。
实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一可读取存储器中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储器(存储介质)包括：只读存储器(英文：read-only memory，缩写：ROM)、RAM、快闪存储器、硬盘、固态硬盘、磁带(英文：magnetic tape)、软盘(英文：floppydisk)、光盘(英文：optical disc)及其任意组合。
本申请实施例是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理单元以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理单元执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
在本申请中，术语“包括”及其变形可以指非限制性的包括；术语“或”及其变形可以指“和/或”。本本申请中术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。本申请中，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

Claims (22)

1.一种译码方法，接收到的数据对应P组待译码比特，其特征在于，所述方法包括：
获取第i-1组待译码比特的L1个第一译码路径，所述i为整数，所述P为大于1的整数，1<i≤P，所述L1为正整数；
分别确定每个第一译码路径对应的第二译码路径，所述L1个第一译码路径中存在至少一个第一译码路径对应的第二译码路径的个数与其它第一译码路径对应的第二译码路径的个数不同，每个第一译码路径对应的第二译码路径的个数小于2n，所述n为第i组待译码比特中包括的信息比特的个数；
在L1个第一译码路径对应的第二译码路径中确定所述第i组待译码比特的至少一个保留译码路径，所述至少一个保留译码路径包括第i组待译码比特的译码结果。
2.根据权利要求1所述的方法，其特征在于，
第x个第一译码路径的路径度量值大于或等于第y个第一译码路径的路径度量值时，所述第x个第一译码路径对应的第二译码路径的个数小于或等于所述第y个第一译码路径对应的第二译码路径的个数，所述x为正整数，1≤x≤L1，所述y为正整数，1≤y≤L1。
3.根据权利要求2所述的方法，其特征在于，所述确定所述第一译码路径对应的第二路径，包括：
根据所述第一译码路径在第i步译码输入的对数释然比LLR数组、所述第i组待译码比特中包括的非信息比特的位置和非信息比特的值，确定第一译码路径对应的第二译码路径。
4.根据权利要求3所述的方法，其特征在于，所述根据所述第一译码路径在第i步译码输入的对数释然比LLR数组、所述第i组待译码比特中包括的非信息比特的位置和非信息比特的值，确定第一译码路径对应的第二译码路径，包括：
根据所述第一译码路径在第i步译码输入的LLR数组、所述第i组待译码比特中包括的非信息比特的位置、非信息比特的值确定目标模式；
根据所述目标模式和所述LLR数组，确定所述第二译码路径。
5.根据权利要求1至4任一项所述的方法，其特征在于，L1＝32，n≤4，所述32个第一译码路径中4个第一译码路径对应的第二译码路径的个数为4，20个第一译码路径对应的第二译码路径的个数为2，8个译码路径对应的第二译码路径的个数为1。
6.根据权利要求5所述的方法，其特征在于，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至4个第一译码路径对应的第二译码路径的个数为4，第5至24个第一译码路径对应的第二译码路径的个数为2，第25-32个第一译码路径对应的第二译码路径的个数为1。
7.根据权利要求1至4任一项所述的方法，其特征在于，L1＝32，n≤4，所述32个第一译码路径中8个第一译码路径对应的第二译码路径的个数为4，8个第一译码路径对应的第二译码路径的个数为2，25个译码路径对应的第二译码路径的个数为1。
8.根据权利要求7所述的方法，其特征在于，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至8个第一译码路径对应的第二译码路径的个数为4，第9至16个第一译码路径对应的第二译码路径的个数为2，第17-32个第一译码路径对应的第二译码路径的个数为1。
9.根据权利要求4所述的方法，其特征在于，所述根据所述第一译码路径在第i步译码输入的LLR数组、所述第i组待译码比特中包括的非信息比特的位置、非信息比特的值确定目标模式，包括：
根据所述LLR数组、所述非信息比特的位置和所述非信息比特的值确定点灯数组以及符号参数S；
根据所述点灯数组以及所述符号参数S确定所述目标模式。
10.根据权利要求9所述的方法，其特征在于，一组待译码比特中包括4个待译码比特，
当非信息比特的个数为1，非信息比特的位置为第1个时，点灯数组包括1111；
当非信息比特的个数为1，非信息比特的位置为第2个时，点灯数组包括1100、1010、1001、0110、0101和0011，
当非信息比特的个数为1，非信息比特的位置为第3个时，点灯数组包括1100、1010、1001、0110、0101和0011；
当非信息比特的个数为1，非信息比特的位置为第4个时，点灯数组包括1000、0100、0010、0001；
当非信息比特的个数为0时，至少一个模式包括0000、1000、0100、0010、1100；
当点灯数组为1111，S为0时，至少一个模式包括0000、1100、1010、1001、0110；
当点灯数组为1111，S为1时，至少一个模式包括1000、0100、0010、0001、1110；
当点灯数组为1100，S为0时，至少一个模式包括0000、0010、1100、0001、1110；
当点灯数组为1100，S为1时，至少一个模式包括1000、1010、0100、1001、0110；
当点灯数组为1010，S为0时，至少一个模式包括0000、0100、0001、1010；
当点灯数组为1010，S为1时，至少一个模式包括1000、1100、0010、1001、0110；
当点灯数组为1001，S为0时，至少一个模式包括0000、0100、0010、0110、1001；
当点灯数组为1001，S为1时，至少一个模式包括1000、1100、1010、1110、0001；
当点灯数组为0110，S为0时，至少一个模式包括0000、1000、0001、1001、0110、1110；
当点灯数组为0110，S为1时，至少一个模式包括0100、1100、0010、1010；
当点灯数组为0101，S为0时，至少一个模式包括0000、1000、0010、1010；
当点灯数组为0101，S为1时，至少一个模式包括0100、1100、0110、1110、0001、1001；
当点灯数组为0011，S为0时，至少一个模式包括0000、1000、0100、1100；
当点灯数组为0011，S为1时，至少一个模式包括0010、1010、0110、1110、0001、1001；
当点灯数组为1000，S为0时，至少一个模式包括0000、0100、0010、0110、0001；
当点灯数组为1000，S为1时，至少一个模式包括1000、1100、1010、1110、1001；
当点灯数组为0100，S为0时，至少一个模式包括0000、1000、0010、1010、0001；
当点灯数组为0100，S为1时，至少一个模式包括0100、1100、0110、1110、0101；
当点灯数组为0010，S为0时，至少一个模式包括0000、1000、0100、1100、0001；
当点灯数组为0010，S为1时，至少一个模式包括0010、1010、0110、1110、0011；
当点灯数组为0001，S为0时，至少一个模式包括0000、1000、0100、1100、0010；
当点灯数组为0001，S为1时，至少一个模式包括0001、1001、0101、1101、0011。
11.一种译码装置，接收到的数据对应P组待译码比特，其特征在于，所述装置包括获取模块、第一确定模块和第二确定模块，其中，
所述获取模块用于，获取第i-1组待译码比特的L1个第一译码路径，所述i为整数，所述P为大于1的整数，1<i≤P，所述L1为正整数；
所述第一确定模块用于，分别确定每个第一译码路径对应的第二译码路径，所述L1个第一译码路径中存在至少一个第一译码路径对应的第二译码路径的个数与其它第一译码路径对应的第二译码路径的个数不同，每个第一译码路径对应的第二译码路径的个数小于2n，所述n为第i组待译码比特中包括的信息比特的个数；
所述第二确定模块用于，在L1个第一译码路径对应的第二译码路径中确定所述第i组待译码比特的至少一个保留译码路径，所述至少一个保留译码路径包括第i组待译码比特的译码结果。
12.根据权利要求11所述的装置，其特征在于，
第x个第一译码路径的路径度量值大于或等于第y个第一译码路径的路径度量值时，所述第x个第一译码路径对应的第二译码路径的个数小于或等于所述第y个第一译码路径对应的第二译码路径的个数，所述x为正整数，1≤x≤L1，所述y为正整数，1≤y≤L1。
13.根据权利要求12所述的装置，其特征在于，所述第一确定模块具体用于：
根据所述第一译码路径在第i步译码输入的对数释然比LLR数组、所述第i组待译码比特中包括的非信息比特的位置和非信息比特的值，确定第一译码路径对应的第二译码路径。
14.根据权利要求13所述的装置，其特征在于，所述第一确定模块具体用于：
根据所述第一译码路径在第i步译码输入的LLR数组、所述第i组待译码比特中包括的非信息比特的位置、非信息比特的值确定目标模式；
根据所述目标模式和所述LLR数组，确定所述第二译码路径。
15.根据权利要求11至14任一项所述的装置，其特征在于，L1＝32，n≤4，所述32个第一译码路径中4个第一译码路径对应的第二译码路径的个数为4，20个第一译码路径对应的第二译码路径的个数为2，8个译码路径对应的第二译码路径的个数为1。
16.根据权利要求15所述的装置，其特征在于，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至4个第一译码路径对应的第二译码路径的个数为4，第5至24个第一译码路径对应的第二译码路径的个数为2，第25-32个第一译码路径对应的第二译码路径的个数为1。
17.根据权利要求11至14任一项所述的装置，其特征在于，L1＝32，n≤4，所述32个第一译码路径中8个第一译码路径对应的第二译码路径的个数为4，8个第一译码路径对应的第二译码路径的个数为2，25个译码路径对应的第二译码路径的个数为1。
18.根据权利要求17所述的装置，其特征在于，在按照路径度量值从小到大排序后的32个第一译码路径中，第1至8个第一译码路径对应的第二译码路径的个数为4，第9至16个第一译码路径对应的第二译码路径的个数为2，第17-32个第一译码路径对应的第二译码路径的个数为1。
19.根据权利要求14所述的装置，其特征在于，所述第一确定模块具体用于：
根据所述LLR数组、所述非信息比特的位置和所述非信息比特的值确定点灯数组以及符号参数S；
根据所述点灯数组以及所述符号参数S确定所述目标模式。
20.根据权利要求19所述的装置，其特征在于，一组待译码比特中包括4个待译码比特，
当非信息比特的个数为1，非信息比特的位置为第1个时，点灯数组包括1111；
当非信息比特的个数为1，非信息比特的位置为第2个时，点灯数组包括1100、1010、1001、0110、0101和0011，
当非信息比特的个数为1，非信息比特的位置为第3个时，点灯数组包括1100、1010、1001、0110、0101和0011；
当非信息比特的个数为1，非信息比特的位置为第4个时，点灯数组包括1000、0100、0010、0001；
当非信息比特的个数为0时，至少一个模式包括0000、1000、0100、0010、1100；
当点灯数组为1111，S为0时，至少一个模式包括0000、1100、1010、1001、0110；
当点灯数组为1111，S为1时，至少一个模式包括1000、0100、0010、0001、1110；
当点灯数组为1100，S为0时，至少一个模式包括0000、0010、1100、0001、1110；
当点灯数组为1100，S为1时，至少一个模式包括1000、1010、0100、1001、0110；
当点灯数组为1010，S为0时，至少一个模式包括0000、0100、0001、1010；
当点灯数组为1010，S为1时，至少一个模式包括1000、1100、0010、1001、0110；
当点灯数组为1001，S为0时，至少一个模式包括0000、0100、0010、0110、1001；
当点灯数组为1001，S为1时，至少一个模式包括1000、1100、1010、1110、0001；
当点灯数组为0110，S为0时，至少一个模式包括0000、1000、0001、1001、0110、1110；
当点灯数组为0110，S为1时，至少一个模式包括0100、1100、0010、1010；
当点灯数组为0101，S为0时，至少一个模式包括0000、1000、0010、1010；
当点灯数组为0101，S为1时，至少一个模式包括0100、1100、0110、1110、0001、1001；
当点灯数组为0011，S为0时，至少一个模式包括0000、1000、0100、1100；
当点灯数组为0011，S为1时，至少一个模式包括0010、1010、0110、1110、0001、1001；
当点灯数组为1000，S为0时，至少一个模式包括0000、0100、0010、0110、0001；
当点灯数组为1000，S为1时，至少一个模式包括1000、1100、1010、1110、1001；
当点灯数组为0100，S为0时，至少一个模式包括0000、1000、0010、1010、0001；
当点灯数组为0100，S为1时，至少一个模式包括0100、1100、0110、1110、0101；
当点灯数组为0010，S为0时，至少一个模式包括0000、1000、0100、1100、0001；
当点灯数组为0010，S为1时，至少一个模式包括0010、1010、0110、1110、0011；
当点灯数组为0001，S为0时，至少一个模式包括0000、1000、0100、1100、0010；
当点灯数组为0001，S为1时，至少一个模式包括0001、1001、0101、1101、0011。
21.一种译码装置，其特征在于，包括存储器和处理器，所述处理器执行所述存储器中的程序指令，用于实现权利要求1-10任一项所述的译码方法。
22.一种存储介质，其特征在于，所述存储介质用于存储计算机程序，所述计算机程序用于实现权利要求1-10任一项所述的译码方法。
CN201811369277.6A 2018-11-16 2018-11-16 译码方法、装置及设备 Active CN111200439B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811369277.6A CN111200439B (zh) 2018-11-16 2018-11-16 译码方法、装置及设备
PCT/CN2019/117004 WO2020098582A1 (zh) 2018-11-16 2019-11-11 译码方法、装置及设备
EP19884445.8A EP3869695A4 (en) 2018-11-16 2019-11-11 DECODING PROCESS, APPARATUS AND DEVICE
US17/320,636 US11637570B2 (en) 2018-11-16 2021-05-14 Decoding method and apparatus and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811369277.6A CN111200439B (zh) 2018-11-16 2018-11-16 译码方法、装置及设备

Publications (2)

Publication Number Publication Date
CN111200439A true CN111200439A (zh) 2020-05-26
CN111200439B CN111200439B (zh) 2022-05-06

Family

ID=70730750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811369277.6A Active CN111200439B (zh) 2018-11-16 2018-11-16 译码方法、装置及设备

Country Status (4)

Country Link
US (1) US11637570B2 (zh)
EP (1) EP3869695A4 (zh)
CN (1) CN111200439B (zh)
WO (1) WO2020098582A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281785A (zh) * 2015-10-22 2016-01-27 东南大学 一种列表连续消除极化码译码方法、装置
CN105515590A (zh) * 2015-12-09 2016-04-20 东南大学 一种基于随机二进制数据流的有效低复杂度串行抵消列表极化码译码算法及其译码构架
CN106253911A (zh) * 2016-08-03 2016-12-21 东南大学 一种软件极化码的连续消除列表译码方法
CN107040262A (zh) * 2017-03-28 2017-08-11 北京航空航天大学 一种计算polar码SCL+ CRC译码的List预测值的方法
US20180270017A1 (en) * 2017-03-16 2018-09-20 Qualcomm Incorporated Distributed feedback architecture for polar decoding

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176927B2 (en) 2011-11-08 2015-11-03 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and systems for decoding polar codes
CN103368583B (zh) 2012-04-11 2016-08-17 华为技术有限公司 极性码的译码方法和译码装置
CN104124979B (zh) 2013-04-27 2018-04-17 华为技术有限公司 极性码的译码方法和译码装置
US9602241B2 (en) 2013-12-17 2017-03-21 Samsung Electronics Co., Ltd. Computing system with polar processing mechanism and method of operation thereof
RU2571587C2 (ru) 2014-04-10 2015-12-20 Самсунг Электроникс Ко., Лтд. Способ и устройство кодирования и декодирования данных в скрученном полярном коде
US10193578B2 (en) * 2014-07-10 2019-01-29 The Royal Institution For The Advancement Of Learning / Mcgill University Flexible polar encoders and decoders
CN107534448B (zh) 2015-04-30 2020-07-21 华为技术有限公司 极化码的译码器和译码方法
KR102433645B1 (ko) * 2015-11-09 2022-08-18 삼성전자주식회사 무선 통신 시스템에서 복호화 방법 및 장치
EP3381128B1 (en) * 2015-11-24 2020-01-01 Coherent Logix, Incorporated Memory management and path sorting in a polar code successive cancellation list decoder
US10305514B2 (en) * 2016-02-04 2019-05-28 The Royal Institution For The Advancement Of Learning/Mcgill University Multi-mode unrolled polar decoders
US10361728B2 (en) * 2016-06-17 2019-07-23 Huawei Technologies Co., Ltd. Multiple-symbol combination based decoding for general polar codes
US10361717B2 (en) * 2016-06-17 2019-07-23 Huawei Technologies Co., Ltd. Apparatus and methods for error detection coding
US20180019766A1 (en) 2016-07-14 2018-01-18 Qualcomm Incorporated Pipelining for polar code list decoding
US10153787B2 (en) * 2016-09-20 2018-12-11 Samsung Electronics Co., Ltd Apparatus and method for parallelized successive cancellation decoding and successive cancellation list decoding of polar codes
CN106487479B (zh) 2016-09-27 2019-04-16 清华大学深圳研究生院 一种基于多位判决的极化码译码方法
CN106656205B (zh) * 2016-09-30 2020-04-03 清华大学深圳研究生院 一种降低存储器消耗的极化码译码方法和系统
CN108347302B (zh) 2017-01-25 2021-09-07 华为技术有限公司 一种编译码方法和终端
CN106877884B (zh) 2017-02-01 2020-04-28 东南大学 一种减少译码路径分裂的极化码译码方法
JP7357541B2 (ja) * 2017-04-20 2023-10-06 クアルコム，インコーポレイテッド ポーラ符号のための動的凍結ビットおよび誤り検出
WO2018191908A1 (en) * 2017-04-20 2018-10-25 Qualcomm Incorporated Dynamic frozen bits and error detection for polar codes
WO2018201404A1 (en) * 2017-05-04 2018-11-08 Qualcomm Incorporated Polar codes for uplink control information
US10615825B2 (en) * 2017-05-05 2020-04-07 Qualcomm Incorporated Early-termination techniques for polar list decoders
WO2018208672A1 (en) * 2017-05-08 2018-11-15 Coherent Logix, Inc. Enhanced polarization weighting to enable scalability in polar code bit distribution
JP7026698B2 (ja) * 2017-05-15 2022-02-28 クアルコム，インコーポレイテッド 逐次除去リスト復号の早期終了
US20180331697A1 (en) * 2017-05-15 2018-11-15 Qualcomm Incorporated Nominal complexity and weighted combinations for polar code construction
CN107896137B (zh) 2017-11-03 2020-10-27 东南大学 一种适用于极化码译码路径分裂的排序方法
CN108063649B (zh) 2017-12-14 2020-10-02 东南大学 一种低时延低复杂度的极化码译码方法
CN108462558B (zh) 2018-03-01 2020-12-18 西安电子科技大学 一种极化码scl译码方法、装置及电子设备
WO2020042089A1 (zh) * 2018-08-30 2020-03-05 华为技术有限公司 Scl并行译码方法、装置及设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281785A (zh) * 2015-10-22 2016-01-27 东南大学 一种列表连续消除极化码译码方法、装置
CN105515590A (zh) * 2015-12-09 2016-04-20 东南大学 一种基于随机二进制数据流的有效低复杂度串行抵消列表极化码译码算法及其译码构架
CN106253911A (zh) * 2016-08-03 2016-12-21 东南大学 一种软件极化码的连续消除列表译码方法
US20180270017A1 (en) * 2017-03-16 2018-09-20 Qualcomm Incorporated Distributed feedback architecture for polar decoding
CN107040262A (zh) * 2017-03-28 2017-08-11 北京航空航天大学 一种计算polar码SCL+ CRC译码的List预测值的方法

Also Published As

Publication number Publication date
US20210273661A1 (en) 2021-09-02
EP3869695A1 (en) 2021-08-25
US11637570B2 (en) 2023-04-25
CN111200439B (zh) 2022-05-06
EP3869695A4 (en) 2021-12-01
WO2020098582A1 (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
CN108365848B (zh) 一种极性码的译码方法和装置
CN107342845B (zh) 一种速率匹配的方法和装置
WO2018149332A1 (zh) 一种极性码的传输方法和装置
WO2016172940A1 (zh) 极性码的译码方法和译码装置
CN108347297B (zh) 一种编码方法、译码方法、编码装置及译码装置
US11211947B2 (en) Polar code encoding method and apparatus, polar code decoding method and apparatus, and device
CN108347301B (zh) 数据的传输方法和装置
CN109547034B (zh) 译码方法及设备、译码器
CN108809500B (zh) 编码方法、装置和设备
CN110690941B (zh) Polar码的速率匹配方法及装置
CN108574494B (zh) 编译码方法及装置
US20210184701A1 (en) Scl parallel decoding method and apparatus and device
CN112202530B (zh) 信道盲检测方法和装置以及通信装置和存储介质
CN111200439B (zh) 译码方法、装置及设备
US20230058149A1 (en) Encoding method and apparatus, decoding method and apparatus, and device
CN109245852B (zh) Polar码的速率匹配方法及装置
CN108574562B (zh) 数据传输方法及装置
WO2018171764A1 (zh) 一种构造极化码序列的方法及装置
US11362677B2 (en) Channel encoding method and encoding apparatus
CN113078910B (zh) 一种比特位字段的确定方法、装置、介质和电子设备
CN112653475B (zh) Scl译码方法、装置及设备
CN109802690B (zh) 译码方法、装置和计算机可读存储介质
CN108809504B (zh) 一种信息传输方法和装置
CN111756384B (zh) 译码方法、装置及设备
CN111490797B (zh) 编码方法、装置及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant