CN111164692B - 包含用于半导体存储器的存储器命令的设备及方法 - Google Patents

包含用于半导体存储器的存储器命令的设备及方法 Download PDF

Info

Publication number
CN111164692B
CN111164692B CN201880063966.6A CN201880063966A CN111164692B CN 111164692 B CN111164692 B CN 111164692B CN 201880063966 A CN201880063966 A CN 201880063966A CN 111164692 B CN111164692 B CN 111164692B
Authority
CN
China
Prior art keywords
command
timing
signal
access
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880063966.6A
Other languages
English (en)
Other versions
CN111164692A (zh
Inventor
金康永
李炫柳
J·D·波特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202311207040.9A priority Critical patent/CN117238341A/zh
Publication of CN111164692A publication Critical patent/CN111164692A/zh
Application granted granted Critical
Publication of CN111164692B publication Critical patent/CN111164692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明描述包括用于半导体存储器的存储器命令的设备及方法。一种实例方法包括：响应于接收时序命令而接收数据时钟信号；响应于接收与所述时序命令相关联的存取命令而执行存取操作；基于所述数据时钟信号来提供存取数据时钟信号；及基于所述数据时钟信号来提供存取数据时钟信号。所述存取命令可与所述相关联时序命令在时间上间隔系统时钟信号的至少一个时钟周期。在一些实例中，所述存取命令可在所述相关联时序命令之前或可在所述相关联时序命令之后。在一些实例中，所述存取命令可紧接在所述相关联时序命令之后或所述相关联时序命令之前。

Description

包含用于半导体存储器的存储器命令的设备及方法
背景技术
在许多电子系统中使用半导体存储器来存储可在稍后时间检索的数据。随着对更快、具有更大运算能力及消耗更少电力的电子系统的需求日益增加，已不断开发可更快存取、存储更多数据及使用更少电力的半导体存储器来满足变化的需要。开发的部分包括：建立用于控制及存取半导体存储器的新规格，其中所述规格的逐代变化旨在提高电子系统中存储器的性能。
一般通过提供具有命令信号、地址信号、时钟信号的存储器来控制半导体存储器。可由(例如)存储器控制器提供各种信号。命令信号可控制半导体存储器执行各种存储器操作，例如用于从存储器检索数据的读取操作及用于将数据存储到存储器的写入操作。可使用相对于由存储器接收相关联命令的已知时序来在控制器与存储器之间提供数据。通常由延时信息界定已知时序。可由系统时钟信号CK及CKF的若干时钟周期界定延时信息。
就新开发存储器来说，存储器可具有用于对(例如)命令信号及地址信号计时的系统时钟信号，且进一步具有用于对由存储器提供的读取数据计时及对提供到存储器的写入数据计时的数据时钟信号。存储器还可将时钟信号提供到控制器以对提供到控制器的数据的提供进行计时。
由控制器提供且由存储器接收的各种存储器命令的时序可用于控制存储器的性能，其包括提供时钟信号、提供数据等等的时序。相对于彼此的各种存储器命令的时序限制会导致存储器性能不够理想。因而，可期望具有带有灵活时序的存储器命令来提供所要存储器性能。
发明内容
本发明描述实例设备。一种实例设备可包括含有输入缓冲器的数据时钟路径。所述输入缓冲器可经配置以在被启用时接收数据时钟信号，且所述数据时钟路径经配置以基于所述数据时钟信号来提供内部时钟信号。所述实例设备可进一步包括：输入/输出电路，其经配置以从所述数据时钟路径接收内部时钟信号且基于所述内部时钟信号来提供存取数据时钟信号；及命令输入电路，其经配置以接收存取命令及与所述存取命令相关联的时序命令，且经进一步配置以响应于接收所述存取命令而提供内部存取命令、响应于接收所述时序命令的第一时序命令而提供第一内部时序命令及响应于接收所述时序命令的第二时序命令而提供第二内部时序命令。所述实例设备可进一步包括命令解码器，其耦合到所述命令输入电路且经配置以解码所述内部存取命令且提供内部存取控制信号来执行对应存取操作，且经进一步配置以解码所述第一内部时序命令及所述第二内部时序命令且提供内部时序控制信号来启用所述数据时钟路径的所述输入缓冲器及控制所述输入/输出电路提供所述存取数据时钟信号。在一些实例中，每一时序命令可与相应存取命令相关联。在一些实例中，所述第一时序命令及所述第二时序命令各自包括操作码。在一些实例中，所述操作码包括用于时钟同步模式的第一操作码且包括用于存取数据时钟模式的第二操作码。在一些实例中，所述存取命令包括读取命令。在一些实例中，所述第二时序命令受限于紧接在所述相关联存取命令之前。在一些实例中，所述第一命令解码器经配置以提供内部时序控制信号以响应于所述相关联存取命令之后的所述第一时序命令而启用所述数据时钟路径的所述输入缓冲器。在一些实例中，所述数据时钟路径包括经配置以基于所述数据时钟信号来提供多相时钟信号的时钟分频器电路。在一些实例中，所述输入/输出电路包括经配置以基于所述多相时钟信号来提供内部存取数据时钟信号的时钟电路。在一些实例中，所述实例设备可进一步包括经配置以接收系统时钟信号且提供内部系统时钟信号的时钟路径。
另一种实例设备可包括：命令总线；地址总线；数据总线；时钟总线；控制器，其经配置以将存取命令及时序命令提供到所述命令总线、将地址提供到所述地址总线及将数据时钟信号提供到所述时钟总线；及存储器系统，其通过所述命令总线、所述地址总线、所述数据总线及所述时钟总线耦合到所述控制器。所述存储器系统可经配置以基于对应存取命令的时序来将具有时序的数据提供到所述数据总线，且经进一步配置以基于所述时序命令的时序来提供具有时序的存取数据时钟信号。与相应存取命令相关联的时序命令在时间上与所述相应存取命令间隔系统时钟信号的至少一个时钟周期。在一些实例中，所述存储器系统包括各自耦合到所述命令总线、所述地址总线、所述数据总线及所述时钟总线的多个存储器。在一些实例中，将所述存储器系统的所述多个存储器组织为存储器阶层。在一些实例中，所述实例设备可进一步包括多个选择信号线。所述多个选择信号线中的每一选择信号线可耦合到所述存储器系统的所述多个存储器中的相应一者。在一些实例中，控制器经配置以：将第一时序命令提供到所述多个存储器的第一存储器以启用所述第一存储器的输入缓冲器；将第二时序命令提供到所述多个存储器的第二存储器以启用所述第二存储器的输入缓冲器；将与所述第一时序命令相关联的第一存取命令提供到所述第一存储器；将有效数据时钟信号提供到所述第一存储器及所述第二存储器；及将与所述第二时序命令相关联的第二存取命令提供到所述第二存储器。所述第二时序命令及所述第二存取命令可在时间上间隔所述系统时钟信号的至少一个时钟周期。在一些实例中，所述第一存储器经配置以：在所述第一存储器处产生基于所述有效数据时钟信号的第一存取数据时钟信号；提供所述第一存取数据时钟信号；及响应于所述第一存取命令而从所述第一存储器提供第一数据。在一些实例中，所述第二存储器经配置以：在所述第二存储器处产生基于所述有效数据时钟信号的第二存取数据时钟信号；提供所述第二存取数据时钟信号；及响应于所述第二存取命令而从所述第二存储器提供第二数据。
本发明描述实例方法。一种实例方法包括：响应于接收时序命令而接收数据时钟信号；响应于接收与所述时序命令相关联的存取命令而执行存取操作，其中所述存取命令在时间上与所述相关联时序命令间隔系统时钟信号的至少一个时钟周期；及基于所述数据时钟信号来提供存取数据时钟信号。在一些实例中，在所述相关联存取命令之前接收所述时序命令。在一些实例中，在所述相关联存取命令之后接收所述时序命令。在一些实例中，所述实例方法可进一步包括：启用输入缓冲器以响应于所述时序命令而接收所述数据时钟信号。在一些实例中，所述方法可进一步包括：响应于所述存取命令而提供读取数据。提供所述读取数据可与所述存取数据时钟信号同步。在一些实例中，在提供所述读取数据之前提供所述存取数据时钟信号。在一些实例中，所述方法可进一步包括：响应于所述时序命令而执行所述系统时钟信号与所述数据时钟信号之间的时钟同步操作。
另一种实例方法可包括：接收系统时钟信号；响应于接收第一时序命令而启用第一存储器的输入缓冲器；响应于第二时序命令而启用第二存储器的输入缓冲器；在所述第一存储器处接收与所述第一时序命令相关联的第一存取命令；及在所述第一存储器及所述第二存储器处接收有效数据时钟信号；在所述第二存储器处接收与所述第二时序命令相关联的第二存取命令。所述第二时序命令及所述第二存取命令可在时间上间隔所述系统时钟信号的至少一个时钟周期。所述实例方法可进一步包括：在所述第一存储器处产生第一存取数据时钟信号。所述第一存取数据时钟信号可基于所述有效数据时钟信号。所述实例方法可进一步包括：提供所述第一存取数据时钟信号；响应于所述第一存取命令而从所述第一存储器提供第一数据；及在所述第二存储器处产生第二存取数据时钟信号。所述第二存取数据时钟信号是基于所述有效数据时钟信号。所述实例方法可进一步包括：提供所述第二存取数据时钟信号；及响应于所述第二存取命令而从所述第二存储器提供第二数据。在一些实例中，所述第一时序命令及所述第二时序命令是相同类型的时序命令。在一些实例中，所述第一时序命令及所述第二时序命令是两个不同类型的时序命令。在一些实例中，所述方法可进一步包括：在接收所述第一时序命令及所述第一存取命令时接收第一有效选择信号；及在接收所述第二时序命令及所述第二存取命令时接收第二有效选择信号。在一些实例中，在所述第一存储器处接收所述第一时序命令之前于所述第二存储器处接收所述第二时序命令。在一些实例中，所述第一时序命令紧接在所述第一存取命令之前。在一些实例中，所述方法可进一步包括：接收与所述第二存取命令相关联的第三时序命令。提供所述第二存取数据时钟信号的时序是基于所述第三时序命令。在一些实例中，在所述第二存取命令之后接收所述第三时序命令。在一些实例中，所述第三时序命令在时间上间隔至少一个时钟周期。
另一种实例方法可包括：将时序命令提供到存储器；将与所述时序命令相关联的存取命令提供到所述存储器；在将所述时序命令提供到所述存储器与将所述存取命令提供到所述存储器之间等待系统时钟信号的至少一个时钟周期；在相对于提供所述时序命令的时间提供数据时钟信号；基于所述数据时钟信号来接收存取数据时钟信号；及接收与所述存取数据时钟信号同步的数据。在一些实例中，在所述存取命令之前提供所述时序命令。在一些实例中，在所述存取命令之后提供所述时序命令。在一些实例中，所述存取命令是第一存取命令且所述时序命令是第一时序命令，且所述实例方法进一步包括：在提供所述第一存取命令之前将第二时序命令提供到第二存储器；及将第二存取命令提供到所述第二存储器。所述第二存取命令可与所述第二时序命令相关联。在一些实例中，所述实例方法进一步包括：提供与所述第二时序命令相关联的第三时序命令。所述第一时序命令及所述第三时序命令可包括启用快速同步模式及启用早期存取数据时钟信号模式的操作码。
附图说明
图1是根据本发明的实施例的系统的框图。
图2是根据本发明的实施例的设备的框图。
图3是根据本发明的实施例的时钟路径及数据时钟路径的框图。
图4是展示根据本发明的实施例的时钟信号之间的第一相位关系及第二相位关系的时序图。
图5是根据本发明的实施例的IO电路的一部分的框图。
图6A到6D是根据本发明的实施例的存取操作期间的各种信号的时序图。
图7A到7D是根据本发明的实施例的存取操作期间的各种信号的时序图。
图8及9是展示根据本发明的各种实施例的两个存储器阶层的存取操作期间的各种信号的时序图。
图10A-1及10A-2、10B及10C是展示根据本发明的各种实施例的两个存储器阶层的存取操作期间的各种信号的时序图。
图11A-1及11A-2及11B-1及11B-2是展示根据本发明的各种实施例的两个存储器阶层的存取操作期间的各种信号的时序图。
具体实施方式
下文将阐述特定细节以提供本发明的实例的充分理解。然而，所属领域的技术人员应清楚，可在无这些特定细节的情况下实践本发明的实例。此外，本文中所描述的本发明的特定实例不应被解释为使本发明的范围受限于这些特定实例。在其它例子中，未详细展示熟知电路、控制信号、时序协议及软件操作以免不必要地使本发明不清楚。另外，例如“耦合”的术语意味着两个组件可直接或间接电耦合。“间接耦合”可隐含两个组件通过一或多个中间组件耦合。
图1是根据本发明的实施例的系统100的框图。存储器系统100包括控制器10及存储器系统105。存储器系统105包括存储器110(0)到110(p)(例如“装置0”到“装置p”)，其中p是非零整数。存储器110(0)到110(p)各自耦合到命令总线、地址总线、数据总线及时钟总线。在本发明的一些实施例中，将存储器110(0)到110(p)组织为存储器阶层。在此类实施例中，可由存储器阶层存取存储器。控制器10及存储器系统105通过若干总线通信。举例来说，由存储器系统105分别在命令总线115及地址总线120上接收命令及地址，且通过数据总线125在控制器10与存储器系统105之间提供数据。可通过时钟总线130在控制器与存储器系统105之间提供各种时钟信号。时钟总线130可包括用于将由存储器系统105接收的系统时钟信号CK及CKF、由存储器系统105接收的数据时钟信号WCK及WCKF及由存储器系统105提供的存取数据时钟信号RDQS提供到控制器10的信号线。每一总线可包括信号提供于其上的一或多个信号线。
由控制器10提供到存储器系统105的CK及CKF信号用于对命令及地址的提供及接收计时。WCK及WCKF信号及RDQS信号用于对数据的提供计时。CK及CKF信号是互补的，且WCK及WCKF信号是互补的。当第一时钟信号的上升边缘与第二时钟信号的下降边缘同时发生时及当第二时钟信号的上升边缘与第一时钟信号的下降边缘同时发生时，时钟信号是互补的。由控制器10提供到存储器系统105的WCK及WCKF信号可与还由控制器10提供到存储器系统105的CK及CKF信号同步。另外，WCK及WCKF时钟信号可具有高于CK及CKF信号的时钟频率。举例来说，在本发明的一些实施例中，WCK及WCKF信号具有为CK及CKF信号的时钟频率的四倍的时钟频率。可在存取操作期间由控制器10将WCK及WCKF信号连续提供到存储器系统105(例如，启用“WCK一直接通(WCK always on)”选项)以提高存取操作的时序性能。然而，连续提供WCK及WCKF信号增加系统的电力消耗。当电力消耗令人担忧时，控制器10不会连续提供WCK及WCKF信号(例如，停用“WCK一直接通”选项)。
控制器10将命令提供到存储器系统105以执行存储器操作。存储器命令的非限制性实例包括用于控制各种操作的时序的时序命令、用于存取存储器的存取命令(例如用于执行读取操作的读取命令及用于执行写入操作的写入命令)、用于执行模式寄存器写入及读取操作的模式寄存器写入及读取命令以及其它命令及操作。由控制器10提供到存储器系统105的命令信号进一步包括选择信号(例如芯片选择CS信号CS0、CS1、CSp)。当对全部存储器110提供命令、地址、数据及时钟信号时，使用提供于相应选择信号在线的选择信号来选择哪些存储器110将对命令作出响应且执行对应操作。在本发明的一些实施例中，将相应选择信号提供到存储器系统105的每一存储器110。控制器10提供有效选择信号来选择对应存储器110。当相应选择信号有效时，选择对应存储器110来接收提供于命令总线115及地址总线120上的命令及地址。
在操作中，当由控制器10将读取命令及相关联地址提供到存储器系统105时，由选择信号选择的存储器110接收读取命令及相关联地址且执行读取操作以对控制器10提供来自对应于对应地址的存储器位置的读取数据。由选定存储器110根据相对于读取命令的接收的时序来将读取数据提供到控制器10。举例来说，当由选定存储器110将读取数据提供到控制器10时，时序可基于指示读取命令之后的CK及CKF信号的时钟周期数的读取延时(RL)值(称为tCK的CK及CKF信号的时钟周期)。由控制器10在存储器110中编程RL值。举例来说，可在存储器110的相应模式寄存器中编程RL值。众所周知，可使用用于设置存储器的各种操作模式及/或操作选择特征的信息来编程包括于存储器110中的每一者中的模式寄存器。设置中的一者可针对RL值。
在选定存储器110准备将读取数据提供到控制器10时，控制器将有效WCK及WCKF信号提供到存储器系统105。WCK及WCKF信号可由选定存储器110用于产生存取数据时钟信号RDQS。当时钟信号周期性地转变于低时钟电平与高时钟电平之间时，时钟信号是有效的。相反地，当时钟信号维持恒定时钟电平且不周期性地转变时，时钟信号是无效的。由执行读取操作的存储器110将RDQS信号提供到控制器10以对将读取数据提供到控制器10进行计时。
控制器10可使用RDQS信号来接收读取数据。在本发明的一些实施例中，控制器10具有使用RDQS信号来接收读取数据的两个模式。在第一模式中，控制器10可使用RDQS信号来控制用于从选定存储器110收集读取数据的电路系统的时序。在第二模式中，控制器10可从RDQS信号恢复时钟时序且基于恢复时序来产生内部时序信号。接着，可由控制器10使用内部时序信号来控制用于从选定存储器110收集读取数据的电路系统的时序。
控制器10将信息提供到存储器系统105(例如，以命令形式)以指示控制器10将在何种模式中使用RDQS信号。存储器系统105使用取决于由控制器10指示的模式的不同时序来将RDQS信号提供到控制器10。举例来说，如下文将更详细描述，可使用用于第一模式的第一时序来将RDQS信号提供到控制器10及使用用于第二模式的第二时序来将RDQS信号提供到控制器10，其中与第一模式相比，第二时序相对较早(例如较快)。存储器系统105将RDQS信号提供到控制器10的较早时序可允许控制器10在由存储器系统105提供数据之前有更多时间从RDQS信号恢复时钟时序以满足由读取延时值RL确定的数据时序。
在操作中，当由控制器10将写入命令及相关联地址提供到存储器系统105时，由选择信号选择的存储器110接收写入命令及相关联地址且执行写入操作以将数据从控制器10写入到对应于对应地址的存储器位置。由控制器10根据相对于写入命令的接收的时序来将写入数据提供到选定存储器110。举例来说，当由控制器10将写入数据提供到选定存储器110时，时序可基于指示写入命令之后的CK及CKF信号的时钟周期数的写入延时(WL)值。由控制器10在存储器110中编程WL值。举例来说，可在存储器110的相应模式寄存器中编程WL值。
在选定存储器110准备从控制器10接收写入数据时，控制器将有效WCK及WCKF信号提供到存储器系统105。WCK及WCKF信号可由选定存储器110用于产生用于对电路接收写入数据的操作计时的内部时钟信号。由控制器10提供数据且选定存储器110接收写入到对应于存储器地址的存储器的写入数据。
图2是根据本发明的实施例的设备的框图。设备可为半导体装置200且将称为半导体装置200。举例来说，在一些实施例中，半导体装置200可包括(但不限于)DRAM装置，例如集成到单半导体芯片中的低电力DDR(LPDDR)存储器。在本发明的一些实施例中，半导体装置200可包括于图1的存储器系统105中。举例来说，存储器110中的每一者可包括半导体装置200。半导体装置200包括存储器裸片。裸片可安装于外部衬底(例如存储器模块衬底、母板等等)上。半导体装置200可进一步包括存储器阵列250。存储器阵列250包括多个存储器库，每一存储器库包括多个字线WL、多个位线BL及布置于多个字线WL及多个位线BL的相交点处的多个存储器单元MC。由行解码器240执行字线WL的选择且由列解码器245执行位线BL的选择。感测放大器(SAMP)是针对其对应位线BL定位且连接到至少一个相应局部I/O线对(LIOT/B)，局部I/O线对(LIOT/B)接着经由充当开关的转移门(TG)耦合到至少一个相应主I/O线对(MIOT/B)。
半导体装置200可采用多个外部端子，其包括：命令及地址端子，其分别耦合到命令总线及地址总线以接收命令信号COMMAND及地址信号ADDRESS；时钟端子，其用于接收时钟信号CK及CKF；数据时钟端子，其用于接收数据时钟信号WCK及WCKF；数据端子DQ、RDQS、DBI及DMI；电力供应端子VDD、VSS、VDDQ及VSSQ；及ZQ校准端子(ZQ)。
可从外部将地址信号及存储器库地址信号供应给命令端子及地址端子。将供应到地址端子的地址信号及存储器库地址信号经由命令/地址输入电路205转移到地址解码器212。地址解码器212接收地址信号且将解码行地址信号供应到行解码器240及将解码列地址信号供应到列解码器245。地址解码器212还接收存储器库地址信号且将存储器库地址信号供应到行解码器240、列解码器245。
可从(例如)存储器控制器将命令信号COMMAND供应给命令及地址端子。可经由命令/地址输入电路205将命令信号COMMAND作为内部命令信号ICMD提供到命令解码器215。命令解码器215包括用于解码内部命令信号ICMD以产生用于执行操作的各种内部信号及命令(例如用于选择字线的行命令信号及用于选择位线的列命令信号)的电路。另一实例可为提供内部信号以启用用于执行操作的电路，例如用于启用接收时钟信号的信号输入缓冲器的控制信号。内部命令还包括输出及输入激活命令，例如同步命令CMDSYNC。
当发出读取命令且将读取命令即时供应给行地址及列地址时，从由这些行地址及列地址指定的存储器阵列250中的存储器单元读取读取数据。由命令解码器215接收读取命令，命令解码器215将内部命令提供到输入/输出电路260，使得读取数据根据RDQS时钟信号经由读取/写入放大器255及输入/输出电路260从数据端子DQ、RDQS、DBI及DMI输出到外部。在由可在半导体装置中(例如，在模式寄存器(图2中未展示)中)编程的读取延时信息RL界定的时间提供读取数据。可根据CK时钟信号的时钟周期来界定读取延时信息RL。举例来说，当提供相关联读取数据时，读取延时信息RL可为由半导体装置200接收读取命令之后的CK信号的时钟周期数。
当发出读取命令且将此命令实时供应给行地址及列地址时，根据WCK及WCKF时钟信号来将写入数据供应到数据端子DQ、DBI及DMI。由命令解码器215接收写入命令，命令解码器215将内部命令提供到输入/输出电路260，使得写入数据由输入/输出电路260中的数据接收器接收且经由输入/输出电路260及读取/写入放大器255供应到存储器阵列250。将写入数据写入由行地址及列地址指定的存储器单元中。在由写入延时WL信息界定的时间将写入数据提供到数据端子。可在半导体装置200中(例如，在模式寄存器(图2中未展示)中)编程写入延时WL信息。可根据CK时钟信号的时钟周期来界定写入延时WL信息。举例来说，当提供相关联写入数据时，写入延时信息WL可为由半导体装置200接收写入命令之后的CK信号的时钟周期数。
转到解释包括于半导体装置200中的外部端子，将外部时钟信号及互补外部时钟信号供应给时钟端子及数据时钟端子。可将外部时钟信号CK、CKF、WCK、WCKF供应到时钟输入电路220。包括于时钟输入电路220中的输入缓冲器在被启用时接收外部时钟信号。举例来说，输入缓冲器在由来自命令解码器215的CKE信号启用时接收CK及CKF信号，且输入缓冲器在由来自命令解码器215的WCKIBEN信号启用时接收WCK及WCKF信号。时钟输入电路220可接收外部时钟信号来产生内部时钟信号ICK及IWCK及IWCKF。将内部时钟信号ICK、IWCK及IWCKF供应到内部时钟电路230。
内部时钟电路230包括基于所接收的内部时钟信号来提供各种相位及频率控制的内部时钟信号的电路。举例来说，内部时钟电路230可包括接收ICK时钟信号且将内部时钟信号ICK及ICKD供应到命令解码器215的时钟路径(图2中未展示)。内部时钟电路230可进一步包括接收IWCK及IWCKF时钟信号且基于内部时钟信号IWCK及IWCKF来提供多相时钟信号IWCKn的数据时钟路径。如下文将更详细描述，多相时钟信号IWCKn具有彼此相对相位且具有与WCK及WCKF时钟信号的相位关系。还可将多相时钟信号IWCKn提供到输入/输出电路260以控制读取数据的输出时序及写入数据的输入时序。输入/输出电路260可包括用于产生及提供RDQS信号的时钟电路及驱动器电路。数据时钟路径还可提供延迟多相时钟信号IWCKD，其是经进一步延迟的多相时钟信号IWCKn中的一者。
将延迟多相时钟信号IWCKD及同步命令CMDSYNC提供给时钟同步电路275。时钟同步电路275提供具有指示多相时钟信号IWCKn与WCK及WCKF时钟信号之间的相位关系的逻辑电平的输出信号SYNCINFO。
将电力供应电势VDD及VSS供应给电力供应端子。将这些电力供应电势VDD及VSS供应到内部电压产生器电路270。内部电压产生器电路270基于电力供应电势VDD及VSS来产生各种内部电势VPP、VOD、VARY、VPERI等等及参考电势ZQVREF。内部电势VPP主要用于行解码器240中，内部电势VOD及VARY主要用于包括于存储器阵列250中的感测放大器中，且内部电势VPERI用于许多其它电路块中。参考电势ZQVREF用于ZQ校准电路265中。
还将电力供应电势VDDQ供应给电力供应端子。将电力供应电势VDDQ与电力供应电势VSS一起供应到输入/输出电路260。在本发明的实施例中，电力供应电势VDDQ可为与电力供应电势VDD相同的电势。在本发明的另一实施例中，电力供应电势VDDQ可为不同于电力供应电势VDD的电势。然而，专用电力供应电势VDDQ用于输入/输出电路260，使得由输入/输出电路260产生的电力供应噪声不传播到其它电路块。
将校准端子ZQ连接到ZQ校准电路265。ZQ校准电路265在由ZQ校准命令ZQ_com激活时参考阻抗RZQ及参考电势ZQVREF来执行校准操作。将由校准操作获得的阻抗码ZQCODE供应到输入/输出电路260，且因此指定包括于输入/输出电路260中的输出缓冲器(未展示)的阻抗。
图3是根据本发明的实施例的时钟路径310及数据时钟路径330的框图。在本发明的一些实施例中，时钟路径310及数据时钟路径330可包括于图3的半导体装置300中。举例来说，数据时钟路径330可包括于图2的半导体装置200的时钟输入电路220及内部时钟电路230中。可在不背离本发明的范围的情况下修改时钟路径310及数据时钟路径330中的一或两者。
时钟路径310可包括接收互补时钟信号CK及CKF且提供内部时钟信号ICK的输入缓冲器312。输入缓冲器312可包括于图2的时钟输入电路220中。内部时钟信号ICK是基于CK及CKF时钟信号。中继器电路314接收ICK时钟信号且将ICK'时钟信号提供到延迟电路316。中继器电路314通过从输入缓冲器312到延迟电路316的时钟线驱动ICK'时钟信号。由延迟电路316延迟ICK'时钟信号以提供延迟ICK时钟信号ICKD。ICK'及ICKD信号可由命令路径(未展示)用于对解码及提供内部命令信号以执行存储器操作(例如读取、写入等等)计时。
数据时钟路径330包括输入缓冲器352。输入缓冲器352在由有效启用信号WCKIBEN(例如有效高逻辑电平)启用时接收互补时钟信号WCK及WCKF，且基于WCK及WCKF时钟信号来提供互补内部时钟信号IWCK及IWCKF。可(例如)由命令解码器响应于存储器命令而启用输入缓冲器352。在本发明的实施例中，IWCK及IWCKF时钟信号具有与WCK及WCKF时钟信号的时钟频率相同的时钟频率，且IWCK时钟信号对应于WCK时钟信号，及IWCKF时钟信号对应于WCKF时钟信号。输入缓冲器352可包括于图2的时钟输入电路220中。
将IWCK及IWCKF时钟信号提供到经配置以提供多相时钟信号IWCK0、IWCK90、IWCK180、IWCK270(统称为多相时钟信号IWCKn)的时钟分频器电路354。多相时钟信号具有彼此相对的相位，且具有小于WCK及WCKF时钟信号(及IWCK及IWCKF信号)的时钟频率的时钟频率。在本发明的实施例中，IWCK0、IWCK90、IWCK180及IWCK270时钟信号具有为WCK及WCKF时钟信号的时钟频率的一半的时钟频率。
在本发明的实施例中，IWCK0、IWCK90、IWCK180及IWCK270时钟信号具有彼此成90°的相对相位。举例来说，IWCK90时钟信号具有相对于IWCK0时钟信号的90°相位，IWCK180时钟信号具有相对于IWCK0时钟信号的180°相位(及相对于IWCK90时钟信号的90°相位)，且IWCK270时钟信号具有相对于IWCK0时钟信号的270°相位(及相对于IWCK180时钟信号的90°相位)。在此情况中，多相时钟信号IWCK0、IWCK90、IWCK180、IWCK270可被称为为“正交”相位时钟信号。
将多相时钟信号提供到中继器电路356。中继器电路356包括用于多相时钟信号IWCKn中的每一者的中继器电路。中继器电路356通过从时钟分频器电路354到时钟分配电路358的时钟线来驱动多相时钟信号IWCKn。时钟分配电路358将多相时钟信号IWCKn提供到根据多相时钟信号来操作的各种电路系统。举例来说，可将多相时钟信号IWCKn提供到时钟输入/输出电路(图3中未展示)，以提供及接收数据(图3中指涉“到DQ块”)。
如先前所描述，由时钟分频器电路354提供的IWCK0、IWCK90、IWCK180、IWCK270信号是基于IWCK及IWCKF信号。IWCK0、IWCK90、IWCK180、IWCK270信号可具有相对于IWCK及IWCKF信号的相位关系，且还具有与WCK及WCKF信号(IWCK及IWCKF信号是基于WCK及WCKF信号)的相位关系。举例来说，由时钟分频器电路354提供的多相时钟信号IWCK0、IWCK90、IWCK180及IWCK270可具有相对于WCK及WCKF时钟信号的两个相位关系中的一者。图4中说明第一相位关系及第二相位关系。
在第一相位关系中，IWCK0时钟信号的上升边缘420与IWCK时钟信号(及WCK信号，图4中未展示)的第一上升边缘410及CK信号的第一上升边缘相关联，IWCK90时钟信号的上升边缘422与IWCK时钟信号的第一下降边缘412相关联，IWCK180时钟信号的上升边缘424与IWCK时钟信号的第二上升边缘414及CK信号的第一下降边缘相关联，且IWCK270时钟信号的上升边缘426与IWCK时钟信号的第二下降边缘416相关联。第一相位关系可被称为为“有序”相位关系。
在第二相位关系中，IWCK0时钟信号的下降边缘430与IWCK时钟信号(及WCK信号)的第一上升边缘410及CK信号的第一上升边缘相关联，IWCK90时钟信号的下降边缘432与IWCK时钟信号的第一下降边缘412相关联，IWCK180时钟信号的下降边缘434与IWCK时钟信号的第二上升边缘414及CK信号的第一下降边缘相关联，且IWCK270时钟信号的下降边缘436与IWCK时钟信号的第二下降边缘416相关联。第二相位关系可称为“无序”相位关系。
即使当WCK及WCKF(及IWCK及IWCKF)时钟信号的时钟频率改变时(例如，如图4中所展示，时钟频率依循IWCK时钟信号的下降边缘416而增大)，第一相位关系及第二相位关系也被维持。
无法在作出确定之前知道由时钟分频器电路354提供的多相时钟信号IWCKn的相位关系。可通过(例如)评估多相时钟信号中的至少一者来确定多相时钟信号IWCKn的相位关系。可在WCK-CK同步过程(下文将更详细描述)期间确定相位关系。
因为半导体装置200的适当操作要基于具有相位关系的多相时钟信号，所以需要确定多相时钟信号IWCKn与WCK及WCKF信号的相位关系。举例来说，可在多相时钟信号具有“有序”相位关系时由半导体装置200适当提供读取数据。在此实例中，当确定多相时钟信号IWCKn具有“无序”相位关系时，可切换各种多相时钟信号以提供“有序”多相时钟信号。作为实例，可切换无序多相时钟信号的IWCK180时钟信号及IWCK0时钟信号且可切换无序多相时钟信号的IWCK270时钟信号及IWCK90时钟信号。因此，将“无序”多相时钟信号切换成“有序”多相时钟信号。
图5是根据本发明的实施例的IO电路的一部分的框图。RDQS时钟电路510及数据锁存及移位电路530接收多相时钟信号IWCK0、IWCK90、IWCK180及IWCK270(统称为IWCKn信号)。IWCKn信号可为正交时钟信号，每一时钟信号具有相对于另一时钟信号的90°相位(例如0°时钟信号、90°时钟信号、180°时钟信号及270°时钟信号)。IWCKn信号可基于数据时钟信号WCK及WCKF且具有低于WCK及WCKF信号的时钟频率的时钟频率。在本发明的一些实施例中，IWCKn信号具有WCK及WCKF信号的时钟频率的一半。可由接收WCK信号的数据时钟路径提供多相时钟信号IWCKn。举例来说，在本发明的一些实施例中，可由图3中所展示的数据时钟路径330提供IWCKn信号。
RDQS时钟电路510基于IWCKn信号来提供内部选通信号IRDQS。将IRQDS信号提供到驱动器电路520。驱动器电路520基于IRDQS信号来提供数据选通信号RDQS。可将RDQS信号提供到装置(例如控制器10)以对由装置接收数据计时。RDQS信号的时钟频率可大于IWCKn信号的时钟频率。在本发明的一些实施例中，RDQS信号具有为IWCKn信号的时钟频率的两倍的时钟频率。当IWCKn信号的时钟频率是WCK及WCKF信号的时钟频率的一半时，RDQS信号可具有与WCK及WCKF信号相同的时钟频率。
除IWCKn信号之外，数据锁存及移位电路530接收内部数据ID0到IDr，其中r是非零整数。可从存储器阵列提供ID0到IDr数据。举例来说，在本发明的一些实施例中，将ID数据从存储器阵列250提供到包括数据锁存及移位电路530的输入/输出电路260。数据锁存及移位电路530基于IWCKn信号来锁存及移位内部数据ID0到IDr以提供数据IDQ0到IDQs，其中s是非零整数。将IDQ0到IDQs提供到将IDQ0到IDQs数据驱动为DQ0到DQs数据的数据驱动器电路540。数据驱动器电路540可包括(s+1)个数据驱动器电路，特定来说，一个数据驱动器电路用于IDQ0到IDQs数据中的每一者。
在操作中，数据锁存及移位电路530基于IWCKn信号来将(r+1)位宽ID0到IDr数据移位为(s+1)位宽IDQ0到IDQs数据。接着，由数据驱动器电路540将IDQ0到IDQs数据提供为(s+1)位宽DQ0到DQs数据。DQ0到DQs数据可具有与RDQS信号对应的时序。举例来说，可在RDQS信号的上升及下降时钟边缘处提供用于DQ0到DQs数据中的每一者的一个位。因此，在RDQS信号的每一边缘处，并行输出(s+1)个位。以此方式，可根据RDQS信号来对(例如)由装置接收DQ0到DQs数据的(s+1)个位进行计时。
如下文将更详细描述，控制器将存储器系统存储器命令提供到存取存储器(例如读取或写入存储器)。针对存取存储器所提供的存储器命令包括时序命令及存取命令。如先前所描述，时序命令可用于控制各种操作的时序，例如用于对应存取命令。存取命令的实例包括读取命令及写入命令。时序命令的实例包括CAS命令及MPC命令。时序命令可包括在存取命令的存取操作期间设置各种操作模式的操作码。举例来说，与各种操作码相关联的信息的位包括于时序命令中。操作码可包括时序命令的一或多个位。可由时序命令的位位置识别操作码。举例来说，如下文将更详细描述，时序命令的操作码OP6可与RDQS早期模式相关联且操作码OP7可与WCK-CK快速同步模式相关联。可针对包括于时序命令中的相关联位通过提供“1”来启用及通过提供“0”来停用相应模式。
图6A到图11B-2是根据本发明的实施例的各种存取操作的实例。实施例说明时序命令(例如CAS命令及MPC命令)与存取命令(例如读取命令)的使用。尽管在读取操作的背景中描述图6A到图11B-2的实施例，但应了解，可在不背离本发明的范围的情况下将时序命令用于写入操作的背景中。
图6A到6D是根据本发明的实施例的存取操作期间的各种信号的时序图。将参考包括控制器及存储器系统的系统的读取操作来描述图6A到6D。在本发明的一些实施例中，可将图1的系统100用于参考图6A到6D所描述的操作。将参考图1的系统100来描述图6A到6D，但本发明的范围不受限于特定系统100。图6A到6D的读取操作的读取延时是12个tCK(例如CK信号的12个时钟周期)。
参考图6A，在时间Ta0处，由控制器10提供的选择信号CS0有效以选择与CS0信号相关联的存储器系统105的存储器110(例如存储器系统105的“装置0”)。因此，装置0响应于时间Ta0处的CK信号的上升时钟边缘而接收读取命令READ。装置0的命令/地址输入电路接收READ命令且将其提供到命令解码器以产生内部控制信号来执行读取操作。举例来说，命令解码器可产生内部控制信号来启用装置0的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。图6A到6D中未展示WCKF信号。如先前所描述，WCKF信号与WCK信号互补。为简单起见，可针对图6A到6D的描述将WCK及WCKF信号适当统称为WCK信号。WCK信号在时间Ta7到Ta9之间保持静态(例如静态时段tWCKPREstatic)。即，WCK信号在时间Ta7到Ta9之间的时段内保持于已知时钟电平处(例如在低时钟电平处)。在时间Ta9处，由装置0接收由控制器10提供的有效WCK信号。WCK信号可具有第一时钟频率及接着第二较高时钟频率(在时间Ta10处)，如图6A的实施例中所说明。
在由装置0接收有效WCK信号的时间Ta9到装置0提供有效存取数据时钟信号RDQS的时间Ta12之间(例如时段tWCKPREtoggle)，装置0执行WCK-CK同步且开始基于WCK信号来产生内部时钟信号。举例来说，内部时钟电路(例如时钟分频器电路)可产生用于对内部操作计时的多相时钟信号且确定与WCK信号的相位关系。可(例如)由RDQS时钟电路使用内部时钟信号来提供RDQS信号，RDQS时钟电路使用基于WCK信号的多相时钟信号来产生RDQS信号。在时间Ta12处，装置0将有效RDQS信号提供到控制器10。也在时间Ta12处或在时段tWCKDQO内，由输入/输出电路从装置0提供数据DQ。提供具有与RDQS信号同步的时序的数据DQ。举例来说，如图6A的实施例中所展示，针对RDQS信号的每一时钟边缘提供数据DQ的位，直到数据突发完成(例如，图6A中展示16位数据突发)。图6A展示从装置0的一个数据端子提供的数据DQ。尽管图6A中未展示，但可同时从具有相同相对时序的装置0的其它数据端子提供数据。
参考图6B，在时间Ta-1处，由控制器10提供的选择信号CS0有效以选择装置0。因此，装置0的命令/地址输入电路根据时间Ta-1处的CK信号的上升时钟边缘来接收CAS命令且根据时间Ta0处的CK信号的上升时钟边缘来接收读取命令READ。CAS命令表示先前所描述的时序命令。CAS命令紧接在存取命令(例如READ命令)之前，其中将CAS命令及相关联存取命令提供为一对循序命令。CAS命令包括用于停用RDQS早期模式的操作码OP6＝0及用于停用WCK-CK快速同步模式的操作码OP7＝0。下文将更详细描述RDQS早期模式及WCK-CK快速同步模式。命令解码器解码CAS及READ命令且因此产生内部控制信号。图6B的操作类似于参考图6A所描述的操作那样进行。
在READ命令之后，启用装置0的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。WCK信号在时间Ta7到Ta9之间的静态时段tWCKPREstatic内保持静态。在时间Ta9处，由装置0接收由控制器10提供的有效WCK信号，且装置0执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。在时间Ta12处，装置0将有效RDQS信号提供到控制器且在时间Ta12的时段tWCKDQO内提供数据DQ。如同图6A，从装置0的输入/输出电路提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成。尽管图6B展示从装置0的一个数据端子提供的数据DQ，但可同时从具有相同相对时序的装置0的其它数据端子提供数据。
参考图6C，在时间Ta-1处，由控制器10提供的选择信号CS0有效以选择装置0。因此，装置0根据时间Ta-1处的CK信号的上升时钟边缘来接收CAS命令且根据时间Ta0处的CK信号的上升时钟边缘来接收读取命令READ。CAS命令包括用于停用RDQS早期模式的操作码OP6＝0及用于启用WCK-CK快速同步模式的操作码OP7＝1。命令解码器解码CAS及READ命令且产生内部控制信号来启用WCK-CK快速同步模式及执行读取操作。
当启用WCK-CK快速同步模式时，可相对于图6A及6B中所展示的时序而较早提供WCK信号。当启用WCK-CK快速同步模式时，开始在时间Ta-1(即，在由装置0接收CAS命令时)启用装置0的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。如图6C中所展示，启用WCK/WCKF输入缓冲器发生于时间Ta-1到Ta2之间的时段WCKENL内。从时间Ta2开始，WCK信号在时间Ta2到Ta4之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta4处，由装置0接收由控制器10提供的有效WCK信号，且装置0执行WCK-CK同步且基于WCK信号来产生可用于提供RDQS信号的内部时钟信号。
当启用WCK-CK快速同步模式时，装置0准备从控制器10接收比其中未启用WCK-CK快速同步模式的图6A及6B中所展示的WCK时序早的WCK信号。举例来说，如图6C的实例中所展示，比图6A及6B的实例早5个tCK提供WCK信号。控制器10可启用WCK-CK快速同步模式以较早提供WCK信号来允许装置0开始基于WCK信号来产生内部信号。
在时间Ta12处，装置0将有效RDQS信号提供到控制器且在时间Ta12的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成。尽管图6C展示从装置0的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置0的其它数据端子提供数据。
参考图6D，在时间Ta-1处，由控制器10提供的选择信号CS0有效以选择装置0。因此，装置0根据时间Ta-1处的CK信号的上升时钟边缘来接收CAS命令且根据时间Ta0处的CK信号的上升时钟边缘来接收读取命令READ。CAS命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。命令解码器解码CAS及READ命令且产生内部控制信号来启用WCK-CK快速同步模式及启用RDQS早期模式用于读取操作。
当启用RDQS早期模式时，可由装置0相对于图6A到6C中所展示的时序而较早提供RDQS信号。另外，当启用WCK-CK快速同步模式时，可相对于图6A及6B中所展示的时序而较快提供WCK信号。当启用WCK-CK快速同步模式时，开始在时间Ta-1(其是由装置0接收CAS命令的时间)启用装置0的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。如图6D中所展示，启用WCK/WCKF输入缓冲器发生于时间Ta-1到Ta2之间的时段WCKENL内。从时间Ta2开始，WCK信号在时间Ta2到Ta4之间的静态时段tWCKPREstatic内保持静态。在时间Ta4处，由装置0接收由控制器10提供的有效WCK信号，且在时段tWCKPREtoggle期间，装置0执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。
在时间Ta6处或在时间Ta6的时段tWCKDQO内，装置0将有效RDQS信号提供到控制器。当启用RDQS早期模式时，提供比其中未启用RDQS早期模式的图6A到6C中所展示的RDQS信号时序早的RDQS信号。举例来说，如图6D的实例中所展示，比图6A到6C的实例早5个到6个tCK提供RDQS信号。控制器10可启用RDQS早期模式以从装置0接收RDQS信号且从RDQS信号恢复时序且基于恢复时序来产生内部时序信号。由控制器10产生的内部时序信号可用于对从装置0接收数据DQ进行计时。
在时间Ta12处，装置0在时间Ta12的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成。尽管图6D展示从装置0的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置0的其它数据端子提供数据。
在图6A到6D中，将时段WCKENL展示为WCK信号的3个时钟周期(3个tCK)，将时段tWCKPREstatic展示为2个tCK，且将时段tWCKPREtoggle展示为3个tCK。在本发明的其它实施例中，时段WCKENL、tWCKPREstatic及tWCKPREtoggle中的每一者可相同或不同。
图7A到7D是根据本发明的实施例的存取操作期间的各种信号的时序图。将参考包括控制器及存储器系统的系统的读取操作来描述图7A到7D。在本发明的一些实施例中，图1的系统100可用于参考图7A到7D所描述的操作。将参考图1的系统100来描述图7A到7D，但本发明的范围不受限于特定系统100。图7A到7D的读取操作的读取延时是9个tCK(例如CK信号的9个时钟周期)。
参考图7A，在时间Ta0处，由控制器10提供的选择信号CS0有效以选择与CS0信号相关联的存储器系统105的存储器(例如存储器系统105的“装置0”)。因此，装置0响应于时间Ta0处的CK信号的上升时钟边缘而接收读取命令READ。装置0的命令/地址输入电路接收READ命令且将其提供到命令解码器以产生内部控制信号来执行读取操作。举例来说，命令解码器可产生内部控制信号来启用装置0的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WKCF信号。图7A到7D中未展示WCKF信号。如先前所描述，WCKF信号与WCK信号互补。为简单起见，可针对图7A到7D的描述将WCK及WCKF信号适当统称为WCK信号。WCK信号在时间Ta4到Ta6之间(例如静态时段tWCKPREstatic)保持静态。即，WCK信号在时间Ta4到Ta6之间的时段内保持于已知时钟电平处(例如在低时钟电平处)。在时间Ta6处，由装置0接收由控制器10提供的有效WCK信号。WCK信号可具有第一时钟频率及接着第二较高时钟频率(在时间Ta7处)，如图7A的实施例中所说明。
在由装置0接收有效WCK信号的时间Ta6到装置0提供有效存取数据时钟信号RDQS的时间Ta9之间(例如时段tWCKPREtoggle)，装置0执行WCK-CK同步且开始基于WCK信号来产生内部时钟信号。举例来说，内部时钟电路(例如时钟分频器电路)可产生用于对内部操作计时的多相时钟信号且确定与WCK信号的相位关系。可(例如)由RDQS时钟电路使用内部时钟信号来提供RDQS信号，RDQS时钟电路使用基于WCK信号的多相时钟信号来产生RDQS信号。在时间Ta9处，装置0将有效RDQS信号提供到控制器10。还在时间Ta9处或在时段tWCKDQO内，由输入/输出电路从装置0提供数据DQ。提供具有与RDQS信号同步的时序的数据DQ。举例来说，如图7A的实施例中所展示，针对RDQS信号的每一时钟边缘提供数据DQ的位，直到数据突发完成(例如，图7A中展示16位数据突发)。图7A展示从装置0的一个数据端子提供的数据DQ。尽管图7A中未展示，但可同时从具有相同相对时序的装置0的其它数据端子提供数据。
参考图7B，在时间Ta-3处，由控制器10提供的选定信号CS0有效以选择装置0。因此，装置0的命令/地址输入电路根据时间Ta-3处的CK信号的上升时钟边缘来接收MPC命令。MPC命令表示先前所描述的时序命令。MPC命令包括用于停用RDQS早期模式的操作码OP6＝0及用于停用WCK-CK快速同步模式的操作码OP7＝0。命令解码器解码MPC命令且因此产生内部控制信号。选择信号CS0还在时间Ta0有效以选择装置0。由装置0的命令/地址输入电路根据时间Ta0处的CK信号的上升时钟边缘来接收时间Ta0处所提供的读取命令READ。当停用RDQS早期模式及WCK-CK快速同步模式时，图7B的操作类似于参考图7A所描述的操作那样行进。
如图7B中所展示，不同于CAS命令，MPC命令不受限于紧接在READ命令之前。在READ命令之前的3个tCK将图7B中的MPC命令提供到装置0。如下文将更详细描述，使MPC命令与紧接在READ命令之前脱钩可允许将RDQS信号的足够时钟周期提供给控制器10的RDQS信号时序从RDQS信号恢复时序且还满足用于较慢CK时钟频率的读取延时时序。
在READ命令之后，启用装置0的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。WCK信号在时间Ta4到Ta6之间的静态时段tWCKPREstatic内保持静态。在时间Ta6处，由装置0接收由控制器10提供的有效WCK信号，且装置0执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。在时间Ta9处，装置0将有效RDQS信号提供到控制器且在时间Ta9的时段tWCKDQO内提供数据DQ。如同图7A，从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成。尽管图7B展示从装置0的一个数据端子提供的数据DQ，但可同时从具有相同相对时序的装置0的其它数据端子提供数据。
参考图7C，在时间Ta-3处，由控制器10提供的选择信号CS0有效以选择装置0。因此，装置0根据时间Ta-3处的CK信号的上升时钟边缘来接收MPC命令。MPC命令包括用于停用RDQS早期模式的操作码OP6＝0及用于启用WCK-CK快速同步模式的操作码OP7＝1。命令解码器解码MPC命令且产生内部控制信号来启用WCK-CK快速同步模式。当启用WCK-CK快速同步模式时，可相对于图7A及7B中所展示的时序而较早提供WCK信号。选择信号CS0还在时间Ta0有效以选择装置0。由装置0根据时间Ta0处的CK信号的上升时钟边缘来接收时间Ta0处所提供的读取命令READ。
当启用WCK-CK快速同步模式时，开始在时间Ta-3(即，在由装置0接收MPC命令时)由装置0的命令解码器启用WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。如图7C中所展示，启用WCK/WKCF输入缓冲器发生于时间Ta-3到Ta-1之间的时段WCKENL内。从时间Ta-1开始，WCK信号在时间Ta-1到Ta1之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta1处，由装置0接收由控制器10提供的有效WCK信号，且装置0执行WCK-CK同步且基于WCK信号来产生可用于提供RDQS信号的内部时钟信号。
当启用WCK-CK快速同步模式时，装置0从控制器10接收比其中未启用WCK-CK快速同步模式的图7A及7B中所展示的WCK时序早的WCK信号。举例来说，如图7C的实例中所展示，比图7A及7B的实例早5个tCK提供WCK信号。
在时间Ta9处，装置0将有效RDQS信号提供到控制器且在时间Ta9的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成。尽管图7C展示从装置0的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置0的其它数据端子提供数据。
参考图7D，在时间Ta-3处，由控制器10提供的选择信号CS0有效以选择装置0。因此，装置0根据时间Ta-3处的CK信号的上升时钟边缘来接收MPC命令。MPC命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。命令解码器解码MPC命令且产生内部控制信号来启用WCK-CK快速同步模式及启用RDQS早期模式用于存取操作。
当启用RDQS早期模式时，可由装置0相对于图7A到7C中所展示的时序而较早提供RDQS信号。另外，当启用WCK-CK快速同步模式时，可相对于图7A及7B中所展示的时序而较快提供WCK信号。选择信号CS0还在时间Ta0有效以选择装置0。由装置0根据时间Ta0处的CK信号的上升时钟边缘来接收时间Ta0处所提供的读取命令READ。
当启用WCK-CK快速同步模式时，开始在时间Ta-3(其是由装置0接收CAS命令的时间)启用装置0的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。如图7D中所展示，启用WCK/WCKF输入缓冲器发生于时间Ta-3到Ta-1之间的时段WCKENL内。从时间Ta-1开始，WCK信号在时间Ta-1到Ta1之间的静态时段tWCKPREstatic内保持静态。
在时间Ta1处，由装置0接收由控制器10提供的有效WCK信号，且在时段tWCKPREtoggle期间，装置0执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。在时间Ta3处或在时间Ta3的时段tWCKDQO内，装置0将有效RDQS信号提供到控制器10。当启用RDQS早期模式时，提供比其中未启用RDQS早期模式的图7A到7C中所展示的RDQS信号时序早的RDQS信号。举例来说，如图7D的实例中所展示，比图7A到7C的实例早5个到6个tCK提供RDQS信号。控制器10可启用RDQS早期模式以从装置0接收RDQS信号且从RDQS信号恢复时序且基于恢复时序来产生内部时序信号。由控制器10产生的内部时序信号可用于对从装置0接收数据DQ进行计时。
在时间Ta9处，装置0在时间Ta9的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图7D中展示16位数据突发)。尽管图7D展示从装置0的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置0的其它数据端子提供数据。
参考图7D的实例的时序且应用时段WCKENL、tWCKPREstatic及tWCKPREtoggle，使用CAS命令来替代MPC命令用于读取操作将导致由装置0在时间Ta6提供的RDQS信号(而非在时间Ta4使用MPC命令)。在此实例中，将由装置0在时间Ta-1(即，紧接在时间Ta0处的READ命令之前)接收CAS命令。当时段WCKENL、tWCKPREstatic及tWCKPREtoggle的总和是7个tCK时，最早在时间Ta6(例如，时间Ta-1+7个tCK＝Ta6)提供RDQS信号。
在一些系统中，控制器10需要最少数目个RDQS时钟周期来自RDQS信号恢复时序且基于恢复时序来产生内部时序信号。在时间Ta6提供RDQS信号(其由使用读取操作的CAS命令来呈现图7D的实例的时序导致)提供时间(Ta9+tWCKDQO)(其是装置0开始提供数据DQ以满足读取延时RL的时间)之前的RDQS信号的16个时钟周期。相比来说，如图7D中所展示，MPC命令导致装置0在时间Ta4提供RDQS信号，此提供由装置0在时间(Ta9+tWCKDQO)提供数据DQ之前的RDQS信号的24个时钟周期。提供数据DQ之前的RDQS信号的额外时钟周期可有利于一些时钟频率及使用具有最少数目个RDQS时钟周期的控制器用于数据时钟恢复时。
在图7A到7D中，将时段WCKENL展示为WCK信号的2个时钟周期(2个tCK)，将时段tWCKPREstatic展示为2个tCK，且将时段tWCKPREtoggle展示为3个tCK。在本发明的其它实施例中，时段WCKENL、tWCKPREstatic及tWCKPREtoggle中的每一者可相同或不同。
图8及9是展示根据本发明的各种实施例的两个存储器阶层的存取操作期间的各种信号的时序图。每一阶层由相应装置表示，特定来说，阶层0对应于由有效选择信号CS0选择的装置0且阶层1对应于由有效选择信号CS1选择的装置1。在本发明的其它实施例中，可存在两个以上阶层。另外，在本发明的一些实施例中，阶层可包括多个装置。
将参考包括控制器及存储器系统的系统的读取操作来描述图8及9。在本发明的一些实施例中，图1的系统100可用于参考图8及9所描述的操作。将参考图1的系统100来描述图8及9，但本发明的范围不受限于特定系统100。图8及9的读取操作的读取延时是17个tCK(例如CK信号的17个时钟周期)。图8的时序图假定启用“WCK一直接通”选项(例如，用于存储器110的对应模式寄存器设置的WCKaon＝1)。当启用“WCK一直接通”选项时，控制器10在使装置0及装置1两者准备接收WCK信号之后提供连续有效WCK信号，如下文将更详细描述。
参考图8，在时间Ta-2处，由控制器10提供的选择信号CS0有效以选择装置0(阶层0)。因此，装置0的命令/地址输入电路根据时间Ta-2处的CK信号的上升时钟边缘来接收MPC命令。在时间Ta-1处，由控制器10提供的选择信号CS1有效以选择装置1(阶层1)。因此，装置1的命令/地址输入电路根据时间Ta-1处的CK信号的上升时钟边缘来接收MPC命令。时间Ta-2及Ta-1处的MPC命令包括用于停用RDQS早期模式的操作码OP6＝0及用于启用WCK-CK快速同步模式的操作码OP7＝1。如先前所描述，可在启用WCK-CK快速同步模式时提供比未启用WCK-CK快速同步模式时早的WCK信号。
当启用WCK-CK快速同步模式时，通过接收MPC命令来启用装置0及装置1的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。图8及9中未展示WCKF信号。如先前所描述，WCKF信号与WCK信号互补。为简单起见，可针对图8及9的描述将WCK及WCKF信号适当统称为WCK信号。
从时间Ta-2开始启用装置0的WCK/WCKF缓冲器且从时间Ta-1开始启用装置1的WCK/WCKF缓冲器。图8说明装置1的时序，但为了简化图式而未说明装置0的时序。应了解，除比装置1早1个tCK开始及结束之外，用于启用装置0的WCK/WCKF缓冲器的时序与用于启用装置1的WCK/WCKF缓冲器的时序相同。如图8中所展示，启用装置1的WCK/WCKF输入缓冲器发生于时间Ta-1到Ta3之间的时段WCKENL内(如图8中由使阶层1约在时间Ta3变成有效的WCK IB启用所表示)，且启用装置0的WCK/WCKF输入缓冲器发生于时间Ta-2到Ta2之间的时段WCKENL内(如图8中由使阶层0约在时间Ta2变成有效的WCK IB启用所表示)。
控制器10在最新启用的WCK/WCKF输入缓冲器(在图8的实例中，其是装置1的WCK/WCKF输入缓冲器)之后提供静态WCK信号。特定来说，从时间Ta3开始，WCK信号在时间Ta3到Ta6之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta6处，由装置0及装置1接收由控制器10提供的有效WCK信号。装置0及装置1两者执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。
返回参考时间Ta0，选择信号CS0有效以选择装置0，使得时间Ta0处所提供的读取命令READ是由装置0根据CK信号的上升时钟边缘来接收。当读取延时是17个tCK时，将由装置0在时间Ta17之后提供时间Ta0处的READ命令的数据。选择信号CS1在时间Ta4有效以选择装置1，使得读取命令READ是由装置1根据时间Ta4处的CK信号的上升时钟边缘来接收。当读取延时是17个tCK时，将由装置1在时间Ta21之后提供时间Ta4处的READ命令的数据。
在时间Ta17之后，且针对时间Ta0的READ命令(针对阶层0)，装置0将有效RDQS信号提供到控制器10，且在时间Ta17的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位被提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图8中展示16位数据突发)。尽管图8展示从装置0的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置0的其它数据端子提供数据。
在时间Ta21之后，且针对时间Ta4的READ命令(针对阶层1)，装置1将有效RDQS信号提供到控制器10，且在时间Ta21的时段tWCKDQO内提供数据DQ。从装置1提供与RDQS信号同步的数据DQ，使得数据DQ的位被提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图8中展示16位数据突发)。尽管图8展示从装置1的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置1的其它数据端子提供数据。
装置0及装置1的输入缓冲器保持启用，但在相应读取命令之后无读取命令被提供到装置0及装置1。即，当在图8的实例中启用“WCK一直接通”选项时，如先前所描述，装置0及装置1的WCK/WCKF输入缓冲器保持启用。然而，尽管图8中未展示，但可使用CAS命令或MPC命令来停用装置0及装置1的WCK/WCKF输入缓冲器，其中操作码OP7＝0，即，其中停用WCK-CK快速同步模式。
参考图9，图9的时序图假定停用“WCK一直接通”选项(例如，用于存储器110的对应模式寄存器设置的WCKaon＝0)。当停用“WCK一直接通”选项时，在完成读取命令之后停用装置0及装置1的WCK/WCKF输入缓冲器。当在完成前读取命令之前由装置接收另一读取命令时，WCK/WCKF输入缓冲器可保持启用。相比来说，如先前参考图8所描述，当启用“WCK一直接通”选项时，装置0及装置1的WCK/WCKF输入缓冲器保持启用且可在相应装置接收CAS命令或MPC命令时被停用，其中操作码OP7＝0以停用WCK-CK快速同步模式。
除装置0及装置1(阶层0及阶层1)的WCK IB启用信号之外，图8及9中所展示的信号的时序是类似的。举例来说，在时间Ta19之后，阶层0的WCK IB启用信号变成无效(无效低逻辑电平)以指示停用装置0的WCK/WCKF输入缓冲器。类似地，在时间Ta23之后，阶层1的WCKIB启用信号变成无效(无效低逻辑电平)以指示停用装置1的WCK/WCKF输入缓冲器。在完成相应读取命令之后停用装置0及装置1的WCK/WCKF输入缓冲器，如先前针对停用“WCK一直接通”选项(WCKaon＝0)所描述。然而，尽管图9中未展示，但当在完成装置之前读取命令之前由所述装置接收读取命令时，装置0及装置1的WCK/WCKF输入缓冲器保持启用。
尽管图8及9展示提供到装置0及装置1的单独MPC命令，但在本发明的一些实施例中，可提供一个MPC命令来由装置0及装置1同时接收。特定来说，可通过使选择信号CS0及CS1两者在提供MPC命令时有效来由装置0及装置1同时接收一个MPC命令。因此，装置0及装置1两者同时接收MPC命令。
图10A-1及10A-2、10B及10C是展示根据本发明的各种实施例的两个存储器阶层的存取操作期间的各种信号的时序图。每一阶层由相应装置表示，特定来说，阶层0对应于由有效选择信号CS0选择的装置0且阶层1对应于由有效选择信号CS1选择的装置1。在本发明的其它实施例中，可存在两个以上阶层。另外，在本发明的一些实施例中，阶层可包括多个装置。
将参考包括控制器及存储器系统的系统的读取操作来描述图10A-1及10A-2、10B及10C。在本发明的一些实施例中，图1的系统100可用于参考图10A-1及10A-2、10B及10C所描述的操作。将参考图1的系统100来描述图10A-1及10A-2、10B及10C，但本发明的范围不受限于特定系统100。图10A-1及10A-2、10B及10C的时序图假定启用“WCK一直接通”选项(例如，用于对应模式寄存器设置的WCKaon＝1)。如先前所描述，当启用“WCK一直接通”选项时，控制器10在使装置0及装置1两者准备接收WCK信号之后提供连续有效WCK信号，如下文将更详细描述。另外，如先前所描述，当启用“WCK一直接通”选项时，装置0及装置1的输入缓冲器在完成存取命令之后保持启用。也如先前所描述，可使用CAS命令或MPC命令来停用装置0及装置1的WCK/WCKF输入缓冲器，其中操作码OP7＝0，即，其中停用WCK-CK快速同步模式。
图10A-1及10A-2、10B及10C的读取操作的读取延时是不同的，如下文将更详细描述。三个读取操作的不同读取延时由CK信号(及CKF信号)的不同时钟频率导致。图10A-1及10A-2的CK信号的时钟频率是三个读取操作中最快的(且读取延时的tCK计数最高)，且图10C的CK信号的时钟频率是三个读取操作中最慢的(且读取延时的tCK计数最低)。
参考图10A-1及10A-2，读取操作的读取延时是17个tCK(例如CK信号的17个时钟周期)。图10A-1延续到图10A-2(统称为图10A)。在时间Ta-2处，由控制器10提供的选择信号CS1有效以选择装置1(阶层1)。因此，装置1根据时间Ta-2处的CK信号的上升时钟边缘来接收MPC命令。在时间Ta-1处，由控制器10提供的选择信号CS0有效以选择装置0(阶层0)。因此，装置0根据时间Ta-1处的CK信号的上升时钟边缘来接收CAS命令。时间Ta-2处的MPC命令包括用于停用RDQS早期模式的操作码OP6＝0及用于启用WCK-CK快速同步模式的操作码OP7＝1。时间Ta-1处的CAS命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。如先前所描述，当启用RDQS早期模式时，可由装置0提供比未启用RDQS早期模式时早的RDQS信号。另外，当启用WCK-CK快速同步模式时，可提供比未启用WCK快速同步模式时早的WCK信号。选择信号CS0在时间Ta0有效以选择装置0，使得读取命令READ由装置0根据时间Ta0处的CK信号的上升时钟边缘来接收。当读取延时是17个tCK时，将由装置0在时间Ta17之后提供时间Ta0处的READ命令的数据。
图10A说明用于存取操作的MPC命令及CAS命令的使用。提供时间Ta-2处的MPC命令以设置装置1的RDQS早前模式及WCK-CK快速同步模式。时间Ta-1处的CAS命令用于设置装置0的RDQS早前模式及WCK-CK快速同步模式，且紧接在装置0的时间Ta0处的READ命令之前。
当针对装置0及装置1两者启用WCK-CK快速同步模式时，通过分别接收CAS命令及MPC命令来启用装置0及装置1的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。图10A-1及10A-2、10B及10C中未展示WCKF信号。如先前所描述，WCKF信号与WCK信号互补。为简单起见，可针对图10A-1及10A-2、10B及10C的描述将WCK及WCKF信号适当统称为WCK信号。
从时间Ta-2开始启用装置1的WCK/WCKF缓冲器且从时间Ta-1开始启用装置0的WCK/WCKF缓冲器。图10A说明装置0的时序，但为了简化图式而未说明装置1的时序。应了解，除比装置0早1个tCK开始及结束之外，用于启用装置1的WCK/WCKF缓冲器的时序与用于启用装置0的WCK/WCKF缓冲器的时序相同。如图10A中所展示，启用装置0的WCK/WCKF输入缓冲器发生于时间Ta-1到Ta3之间的时段WCKENL内(如图10A中由使阶层0约在时间Ta3变成有效的WCK IB启用所表示)，且启用装置1的WCK/WCKF输入缓冲器发生于时间Ta-2到Ta2之间的时段WCKENL内(如图10A中由使阶层1约在时间Ta2变成有效的WCK IB启用所表示)。
控制器10在最新启用的WCK/WCKF输入缓冲器(在图10A的实例中，其是装置0的WCK/WCKF输入缓冲器)之后提供静态WCK信号。特定来说，从时间Ta3开始，WCK信号在时间Ta3到Ta6之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta6处，由装置0及装置1接收由控制器10提供的有效WCK信号。装置0及装置1两者同时执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。通过装置0及装置1两者的同时WCK-CK同步可比使装置0及装置1循序执行WCK-CK同步花费更少时间。
在时间Ta8处或在时间Ta8的时段tWCKDQO内，装置0将有效RDQS信号提供到控制器10。如先前所描述，当启用RDQS早期模式时，可由装置0提供比未启用RDQS早期模式时早的RDQS信号。如先前所描述，控制器10可启用RDQS早期模式以从装置0接收RDQS信号且从RDQS信号恢复时序且基于恢复时序来产生内部时序信号。由控制器10产生的内部时序信号可用于对从装置0接收数据DQ进行计时。
选择信号CS1在时间Ta9有效以选择装置1，使得读取命令READ由装置1根据时间Ta9处的CK信号的上升时钟边缘来接收。当读取延时是17个tCK时，将由装置1在时间Ta26之后提供时间Ta9处的READ命令的数据。选择信号CS1还在时间Ta11有效以选择装置1。由装置1根据时间Ta11处的CK信号的上升时钟边缘来接收时间Ta11处所提供的MPC命令。时间Ta11处的MPC命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。
在时间Ta8的时段tWCKDQO内，装置0将有效RDQS信号提供到控制器10。装置0还在时间Ta17的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图10A中展示16位数据突发)。尽管图10A展示从装置0的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置0的其它数据端子提供数据。
在时间Ta20的时段tWCKDQO内，装置1将有效RDQS信号提供到控制器10。装置1还在时间Ta26的时段tWCKDQO内提供数据DQ。从装置1提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成。尽管图10A展示从装置1的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置1的其它数据端子提供数据。
图10A说明时间Ta9处的相关联READ命令之后的时间Ta11处的MPC命令的使用。MPC命令可具有相对于相关联存取命令的时序以减少由装置1提供的RDQS信号的不必要时控。举例来说，如果使用紧接在时间Ta9处的READ命令之前的CAS命令来替代时间Ta11处的MPC命令，那么装置1将在时间Ta17开始提供RDQS信号(例如提供RDQS信号之前的CAS命令的Ta8及CK信号的9个tCK(WCKENL+tWCKPREstatic+tWCKPREtoggle))。然而，直到稍晚时间才需要装置1的RDQS信号。因此，在本实例中，使用一对循序CAS命令及READ命令来替代MPC命令会导致3个tCK的不必要RDQS时控。
参考图10B，读取操作的读取延时是12个tCK(例如CK信号的12个时钟周期)。在时间Ta-2处，由控制器10提供的选择信号CS1有效以选择装置1(阶层1)。因此，装置1根据时间Ta-2处的CK信号的上升时钟边缘来接收MPC命令。在时间Ta-1处，由控制器10提供的选择信号CS0有效以选择装置0(阶层0)。因此，装置0根据时间Ta-1处的CK信号的上升时钟边缘来接收CAS命令。时间Ta-2处的MPC命令包括用于停用RDQS早期模式的操作码OP6＝0及用于启用WCK-CK快速同步模式的操作码OP7＝1。时间Ta-1处的CAS命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。选择信号CS0在时间Ta0有效以选择装置0，使得读取命令READ由装置0根据时间Ta0处的CK信号的上升时钟边缘来接收。当读取延时是12个tCK时，将由装置0在时间Ta12之后提供时间Ta0处的READ命令的数据。
如同图10A的读取操作，图10B说明用于存取操作的MPC命令及CAS命令的使用。在时间Ta-2提供MPC命令以设置装置1的RDQS早期模式及WCK-CK快速同步模式。时间Ta-1处的CAS命令用于设置装置0的RDQS早期模式及WCK-CK快速同步模式且紧接在用于装置0的时间Ta0处的READ命令之前。
当针对装置0及装置1两者启用WCK-CK快速同步模式时，通过分别接收CAS命令及MPC命令来启用装置0及装置1的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。从时间Ta-2开始启用装置1的WCK/WCKF缓冲器且从时间Ta-1开始启用装置0的WCK/WCKF缓冲器。如同图10A，图10B说明装置0的时序，但为了简化图式而未说明装置1的时序。如图10B中所展示，启用装置0的WCK/WCKF输入缓冲器发生于时间Ta-1到Ta2之间的时段WCKENL内(如图10B中由使阶层0约在时间Ta2变成有效的WCK IB启用所表示)，且启用装置1的WCK/WCKF输入缓冲器发生于时间Ta-2到Ta1之间的时段WCKENL内(如图10B中由使阶层1约在时间Ta1变成有效的WCK IB启用所表示)。
控制器10在最新启用的WCK/WCKF输入缓冲器(在图10B的实例中，其是装置0的WCK/WCKF输入缓冲器)之后提供静态WCK信号。特定来说，从时间Ta2开始，WCK信号在时间Ta2到Ta4之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta4处，由装置0及装置1接收由控制器10提供的有效WCK信号。装置0及装置1两者同时执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。在时间Ta6处或在时间Ta6的时段tWCKDQO内，装置0将有效RDQS信号提供到控制器10。
选择信号CS1在时间Ta8有效以选择装置1。由装置1根据时间Ta8处的CK信号的上升时钟边缘来接收时间Ta8处所提供的CAS命令。时间Ta8处的CAS命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。选择信号CS1还在时间Ta9有效以选择装置1，使得读取命令READ由装置1根据时间Ta9处的CK信号的上升时钟边缘来接收。当读取延时是12个tCK时，将由装置1在时间Ta21之后提供时间Ta9处的READ命令的数据。
与图10A的读取操作相比，图10B展示用于装置1的存取操作的CAS命令及READ命令循序对的使用(替代使用MPC命令)。图10B的实例中避免RDQS信号的不必要时控，因为读取延时使得RDQS信号具有使用CAS命令及READ命令的所要时序。
装置0在时间Ta12的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图10B中展示16位数据突发)。尽管图10B展示从装置0的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置0的其它数据端子提供数据。
在时间Ta15的时段tWCKDQO内，装置1将有效RDQS信号提供到控制器10。装置1还在时间Ta21的时段tWCKDQO内提供数据DQ。从装置1提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成。尽管图10B展示从装置1的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置1的其它数据端子提供数据。
参考图10C，读取操作的读取延时是9个tCK(例如CK信号的9个时钟周期)。在时间Ta-4处，由控制器10提供的选择信号CS1有效以选择装置1(阶层1)，使得装置1根据时间Ta-4处的CK信号的上升时钟边缘来接收MPC命令。在时间Ta-3处，由控制器10提供的选择信号CS0有效以选择装置0(阶层0)，使得装置0根据时间Ta-3处的CK信号的上升时钟边缘来接收CAS命令。时间Ta-4处的MPC命令包括用于停用RDQS早期模式的操作码OP6＝0及用于启用WCK-CK快速同步模式的操作码OP7＝1。时间Ta-3处的CAS命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。选择信号CS0还在时间Ta0有效以选择装置0，使得读取命令READ由装置0根据时间Ta0处的CK信号的上升时钟边缘来接收。当读取延时是9个tCK时，将由装置0在时间Ta9之后提供时间Ta0处的READ命令的数据。
与图10A及10B的存取操作相比，MPC命令用于开始装置0及装置1的WCK/WCKF输入缓冲器的初始化以开始相应RDQS信号的同时WCK-CK同步及产生。
当针对装置0及装置1两者启用WCK-CK快速同步模式时，通过分别接收CAS命令及MPC命令来启用装置0及装置1的WCK/WCKF输入缓冲器以准备从控制器10接收WCK及WCKF信号。从时间Ta-2开始启用装置1的WCK/WCKF缓冲器且从时间Ta-1开始启用装置0的WCK/WCKF缓冲器。如同图10A及10B，图10C说明装置0的时序，但为了简化图式而未说明装置1的时序。如图10C中所展示，启用装置0的WCK/WCKF输入缓冲器发生于时间Ta-3到Ta-1之间的时段WCKENL内(如图10C中由使阶层0约在时间Ta-1变成有效的WCK IB启用所表示)，且启用装置1的WCK/WCKF输入缓冲器发生于时间Ta-4到Ta-2之间的时段WCKENL内(如图10C中由使阶层1约在时间Ta-2变成有效的WCK IB启用所表示)。
控制器10在最新启用的WCK/WCKF输入缓冲器(在图10C的实例中，其是装置0的WCK/WCKF输入缓冲器)之后提供静态WCK信号。特定来说，从时间Ta-1开始，WCK信号在时间Ta-1到Ta1之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta1处，由装置0及装置1接收由控制器10提供的有效WCK信号。装置0及装置1两者同时执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。在时间Ta3处或在时间Ta3的时段tWCKDQO内，装置0将有效RDQS信号提供到控制器10。
选择信号CS1在时间Ta6有效以选择装置1，使得时间Ta6处所提供的MPC命令由装置1根据时间Ta6处的CK信号的上升时钟边缘来接收。时间Ta6处的MPC命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。选择信号CS1还在时间Ta9有效以选择装置1，使得读取命令READ由装置1根据时间Ta9处的CK信号的上升时钟边缘来接收。当读取延时是9个tCK时，将由装置1在时间Ta9之后提供时间Ta9处的READ命令的数据。
装置0在时间Ta9的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图10C中展示16位数据突发)。尽管图10C展示从装置0的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置0的其它数据端子提供数据。
在时间Ta12的时段tWCKDQO内，装置1将有效RDQS信号提供到控制器10。装置1还在时间Ta18的时段tWCKDQO内提供数据DQ。从装置1提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成。尽管图10C展示从装置1的一个数据端子提供的数据DQ，但还可同时从具有相同相对时序的装置1的其它数据端子提供数据。
图11A-1及11A-2及11B-1及11B-2是展示根据本发明的各种实施例的两个存储器阶层的存取操作期间的各种信号的时序图。每一阶层由相应装置表示，特定来说，阶层0对应于由有效选择信号CS0选择的装置0且阶层1对应于由有效选择信号CS1选择的装置1。在本发明的其它实施例中，可存在两个以上阶层。另外，在本发明的一些实施例中，阶层可包括多个装置。
将参考包括控制器及存储器系统的系统的读取操作来描述图11A-1及11A-2及11B-1及11B-2。在本发明的一些实施例中，图1的系统100可用于参考图11A-1及11A-2及11B-1及11B-2所描述的操作。将参考图1的系统100来描述图11A-1及11A-2及11B-1及11B-2，但本发明的范围不受限于特定系统100。图11A-1及11A-2及11B-1及11B-2的时序图假定停用“WCK一直接通”选项(例如，用于对应模式寄存器设置的WCKaon＝0)。如先前所描述，当停用“WCK一直接通”选项时，在完成存取命令之后停用装置0及装置1的WCK信号的输入缓冲器。
图11A-1及11A-2及11B-1及11B-2说明循序执行的阶层0及阶层1的WCK-CK同步，其与同时执行的阶层0及阶层1的WCK-CK同步形成对比。
参考图11A-1及11A-2，读取操作的读取延时是17个tCK(例如CK信号的17个时钟周期)。图11A-1延续到图11A-2(本文中统称为图11A)。在时间Ta-1处，由控制器10提供的选择信号CS0有效以选择装置0(阶层0)。因此，装置0根据时间Ta-1处的CK信号的上升时钟边缘来接收CAS命令。时间Ta-1处的CAS命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。选择信号CS0在时间Ta0有效以选择装置0，使得读取命令READ由装置0根据时间Ta0处的CK信号的上升时钟边缘来接收。当读取延时是17个tCK时，将由装置0在时间Ta17之后提供时间Ta0处的READ命令的数据。
响应于CAS命令而从时间Ta-1开始启用装置0的WCK/WCKF缓冲器。如图11A中所展示，启用装置0的WCK/WCKF输入缓冲器发生于时间Ta-1到Ta3之间的时段WCKENL内(如图11A中由使阶层0约在时间Ta3变成有效的WCK IB启用所表示)。控制器10在装置0的WCK/WCKF输入缓冲器之后提供静态WCK信号。特定来说，从时间Ta3开始，WCK信号在时间Ta3到Ta6之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta6处，由装置0接收由控制器10提供的有效WCK信号。装置0执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。
在时间Ta8处或在时间Ta8的时段tWCKDQO内，装置0将有效RDQS信号提供到控制器10。如先前所描述，当启用RDQS早期模式(操作码OP7＝1)时，可由装置0提供比未启用RDQS早期模式时早的RDQS信号。装置0还在时间Ta17的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图11A中展示16位数据突发)。约在时间Ta20停用装置0的输入缓冲器，如图11A中由使阶层0约在时间Ta20变成无效的WCK IB启用所表示。
选择信号CS1在时间Ta15有效，使得CAS命令由装置1(阶层1)接收。时间Ta15处的CAS命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。选择信号CS1在时间Ta16有效以选择装置1，使得读取命令READ由装置1根据时间Ta16处的CK信号的上升时钟边缘来接收。当读取延时是17个tCK时，将由装置1在时间Ta33之后提供时间Ta16处的READ命令的数据。
响应于CAS命令而从时间Ta15开始启用装置1的WCK/WCKF缓冲器。启用装置1的WCK/WCKF输入缓冲器发生于时间Ta15到Ta19之间的时段WCKENL内(如图11A中由使阶层1约在时间Ta19变成有效的WCK IB启用所表示)。控制器10在装置1的WCK/WCKF输入缓冲器之后提供静态WCK信号。特定来说，从时间Ta19开始，WCK信号在时间Ta19到Ta22之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta22处，由装置1接收由控制器10提供的有效WCK信号。装置1执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。
在时间Ta24处或在时间Ta24的时段tWCKDQO内，装置1将有效RDQS信号提供到控制器10。装置1在时间Ta33的时段tWCKDQO内提供数据DQ。从装置1提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图11A中展示16位数据突发)。约在时间Ta36停用装置1的输入缓冲器，如图11A中由使阶层1约在时间Ta36变成无效的WCK IB启用所表示。
与图11A的时序相比，图11B-1及11B-2的时序导致由装置1(阶层1)更快提供数据且可避免RDQS信号的不必要时钟周期。图11B-1延续到图11B-2(统称为图11B)。如下文将更详细描述，图11B的时序使用MPC命令，而图11A的时序使用CAS命令。
参考图11B，选择信号CS0在时间Ta0有效以选择装置0(阶层0)，使得读取命令READ由装置0根据时间Ta0处的CK信号的上升时钟边缘来接收。当读取延时是17个tCK时，将由装置0在时间Ta17之后提供时间Ta0处的READ命令的数据。在时间Ta2处，由控制器10提供的选择信号CS0有效以选择装置0。因此，装置0根据时间Ta2处的CK信号的上升时钟边缘来接收MPC命令。时间Ta2处的MPC命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。
响应于MPC命令而从时间Ta2开始启用装置0的WCK/WCKF缓冲器。如图11B中所展示，启用装置0的WCK/WCKF输入缓冲器发生于时间Ta2到Ta6之间的时段WCKENL内(如图11B中由使阶层0约在时间Ta6变成有效的WCK IB启用所表示)。控制器10在装置0的WCK/WCKF输入缓冲器之后提供静态WCK信号。特定来说，从时间Ta6开始，WCK信号在时间Ta6到Ta9之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta9处，由装置0接收由控制器10提供的有效WCK信号。装置0执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。
在时间Ta11处或在时间Ta11的时段tWCKDQO内，装置0将有效RDQS信号提供到控制器10。装置1还在时间Ta17的时段tWCKDQO内提供数据DQ。从装置0提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图11B中展示16位数据突发)。约在时间Ta20停用装置0的输入缓冲器，如图11B中由使阶层0约在时间Ta20变成无效的WCK IB启用所表示。
在由装置0提供数据之前，图11B中的RDQS信号的时钟周期数比图11A的时序少。图11B的时序具有比图11A的时序少12个RDQS信号时钟周期(例如，36个时钟周期对24个时钟周期)。RDQS信号的较少时钟周期可降低电力消耗，其中超过时间Ta11到Ta17之间所提供的时钟周期的时钟周期对控制器10适当操作来说是不必要的。
选择信号CS1在时间Ta13有效以选择装置1，使得读取命令READ由装置1根据时间Ta13处的CK信号的上升时钟边缘来接收。当读取延时是17个tCK时，将由装置1在时间Ta30之后提供时间Ta13处的READ命令的数据。选择信号CS1也在时间Ta15有效，使得MPC命令由装置1(阶层1)接收。时间Ta15处的MPC命令包括用于启用RDQS早期模式的操作码OP6＝1及用于启用WCK-CK快速同步模式的操作码OP7＝1。
响应于MPC命令而从时间Ta15开始启用装置1的WCK/WCKF缓冲器。启用装置1的WCK/WCKF输入缓冲器发生于时间Ta15到Ta19之间的时段WCKENL内(如图11B中由使阶层1约在时间Ta19变成有效的WCK IB启用所表示)。控制器10在装置1的WCK/WCKF输入缓冲器之后提供静态WCK信号。特定来说，从时间Ta19开始，WCK信号在时间Ta19到Ta22之间的静态时段tWCKPREstatic内保持静态(在低时钟电平处)。在时间Ta22处，由装置1接收由控制器10提供的有效WCK信号。装置1执行WCK-CK同步且基于WCK信号来产生用于提供RDQS信号的内部时钟信号。
在时间Ta24处或在时间Ta24的时段tWCKDQO内，装置1将有效RDQS信号提供到控制器10。装置1在时间Ta30的时段tWCKDQO内提供数据DQ。从装置1提供与RDQS信号同步的数据DQ，使得数据DQ的位提供给RDQS信号的每一时钟边缘，直到数据突发完成(例如，图11B中展示16位数据突发)。约在时间Ta33停用装置1的输入缓冲器，如图11B中由使阶层1约在时间Ta33变成无效的WCK IB启用所表示。
图11B的时序使装置1比图11A的时序明显更早地接收READ命令(例如，时间Ta13对时间Ta16)。因此，图11B的时序可使装置1比图11A的时序早地提供数据(例如，时间Ta30对时间Ta33)。另外，时间Ta15处的MPC命令导致由装置1提供数据之前的RDQS信号的时钟周期数减少。因为MPC命令不像CAS命令那样受限于紧接在相关联存取命令之前，所以可由装置1较早接收READ命令。可在相关联READ命令之前或相关联READ命令之后的时间接收MPC命令来启用装置1的输入缓冲器以可避免RDQS信号的不必要时钟周期。
因此，如由图11A及11B所说明，由于使用MPC命令，所以装置1可比使用CAS命令(例如图11A)时快地提供数据且因此可通过对MPC命令计时来避免RDQS信号的不必要时钟周期。
尽管已在读取操作的背景中描述图6A到图11B-2的上述实施例，但还可在其它存储器存取操作的背景中应用本发明的实施例。举例来说，MPC及CAS命令的用法可用于写入操作。装置0及装置1不是从控制器接收读取命令且将数据提供到控制器，而是从控制器接收写入命令且从控制器接收用于存储于存储器中的数据。
图6A到图11B-2说明通过使用MPC命令来执行存取操作(其(例如)包括单阶层存取操作及阶层间存取操作)以适应CK信号的不同时钟频率所提供的灵活性。不同于紧接在相关联存取命令(例如READ命令、WRITE命令等等)之前的CAS命令，可在与相关联存取命令间隔(例如，不紧接在相关联存取命令之前或相关联存取命令之后)的时间提供及接收MPC命令。如先前所说明及描述，MPC命令可在相关联存取命令之前或可在相关联存取命令之后，且可在时间上与相关联存取命令间隔系统时钟信号(例如CK信号)的至少一个时钟周期。然而，MPC命令还可紧接在相关联存取命令之前或还可紧接在相关联存取命令之后。因此，MPC命令可用于提供灵活时序。
应从上文了解，尽管本文中已出于说明目的而描述本发明的特定实施例，但可在不背离本发明的精神及范围的情况下作出各种修改。因此，本发明的范围不应受限于本文中所描述的任何特定实施例。

Claims (27)

1.一种半导体设备，其包含：
数据时钟路径，其包括输入缓冲器，所述输入缓冲器经配置以在被启用时接收数据时钟信号，且所述数据时钟路径经配置以基于所述数据时钟信号来提供内部时钟信号；
输入/输出电路，其经配置以从所述数据时钟路径接收内部时钟信号，且基于所述内部时钟信号来提供存取数据时钟信号；
命令输入电路，其经配置以接收存取命令及与所述存取命令相关联的时序命令，且经进一步配置以响应于接收所述存取命令而提供内部存取命令、响应于接收所述时序命令的第一时序命令而提供第一内部时序命令，及响应于接收所述时序命令的第二时序命令而提供第二内部时序命令；
命令解码器，其耦合到所述命令输入电路，且经配置以解码所述内部存取命令及提供内部存取控制命令来执行对应存取操作，且经进一步配置以解码所述第一内部时序命令及所述第二内部时序命令，及提供内部时序控制信号以启用所述数据时钟路径的所述输入缓冲器，且控制所述输入/输出电路以提供所述存取数据时钟信号。
2.根据权利要求1所述的半导体设备，其中每一时序命令与相应存取命令相关联。
3.根据权利要求1所述的半导体设备，其中所述第一时序命令及所述第二时序命令各自包括操作码。
4.根据权利要求3所述的半导体设备，其中所述操作码包括用于时钟同步模式的第一操作码，且包括用于存取数据时钟模式的第二操作码。
5.根据权利要求1所述的半导体设备，其中所述存取命令包含读取命令。
6.根据权利要求1所述的半导体设备，其中所述第二时序命令受限于紧接在所述相关联存取命令之前。
7.根据权利要求1所述的半导体设备，其中所述命令解码器经配置以提供内部时序控制信号，以响应于所述相关联存取命令之后的所述第一时序命令而启用所述数据时钟路径的所述输入缓冲器。
8.根据权利要求1所述的半导体设备，其中所述数据时钟路径包含经配置以基于所述数据时钟信号来提供多相时钟信号的时钟分频器电路。
9.根据权利要求8所述的半导体设备，其中所述输入/输出电路包含经配置以基于所述多相时钟信号来提供内部存取数据时钟信号的时钟电路。
10.根据权利要求1所述的半导体设备，其进一步包含经配置以接收系统时钟信号且提供内部系统时钟信号的时钟路径。
11.一种半导体设备，其包含：
命令总线；
地址总线；
数据总线；
时钟总线；
控制器，其经配置以将存取命令及时序命令提供到所述命令总线、将地址提供到所述地址总线，及将数据时钟信号提供到所述时钟总线；以及
包括多个存储器的存储器系统，其是通过所述命令总线、所述地址总线、所述数据总线及所述时钟总线而耦合到所述控制器，且所述存储器系统经配置以基于对应存取命令的时序来将具有时序的数据提供到所述数据总线，且经进一步配置以基于所述时序命令的时序来提供具有时序的存取数据时钟信号，其中与相应存取命令相关联的时序命令在时间上与所述相应存取命令间隔系统时钟信号的至少一个时钟周期；
其中所述控制器经配置以：
将第一时序命令提供到所述多个存储器的第一存储器，以启用所述第一存储器的输入缓冲器；
将第二时序命令提供到所述多个存储器的第二存储器，以启用所述第二存储器的输入缓冲器；
将与所述第一时序命令相关联的第一存取命令提供到所述第一存储器；
将有效数据时钟信号提供到所述第一存储器及所述第二存储器；及
将与所述第二时序命令相关联的第二存取命令提供到所述第二存储器，其中所述第二时序命令及所述第二存取命令在时间上间隔所述系统时钟信号的至少一个时钟周期。
12.根据权利要求11所述的半导体设备，其中所述存储器系统包含多个存储器，所述多个存储器的每一存储器耦合到所述命令总线、所述地址总线、所述数据总线，及
所述时钟总线。
13.根据权利要求12所述的半导体设备，其中将所述存储器系统的所述多个存储器组织为存储器阶层。
14.根据权利要求11所述的半导体设备，其进一步包含多个选择信号线，其中所述多个选择信号线中的每一选择信号线耦合到所述存储器系统的所述多个存储器中的相应一者。
15.根据权利要求11所述的半导体设备，其中：
所述第一存储器经配置以：
在所述第一存储器处产生第一存取数据时钟信号，其中所述第一存取数据时钟信号是基于所述有效数据时钟信号；
提供所述第一存取数据时钟信号；及
响应于所述第一存取命令而从所述第一存储器提供第一数据；及
所述第二存储器经配置以：
在所述第二存储器处产生第二存取数据时钟信号，其中所述第二存取数据时钟信号是基于所述有效数据时钟信号；
提供所述第二存取数据时钟信号；及
响应于所述第二存取命令而从所述第二存储器提供第二数据。
16.一种用于操作半导体装置的方法，其包含：
接收系统时钟信号；
响应于接收第一时序命令而启用第一存储器的输入缓冲器；
响应于接收第二时序命令而启用第二存储器的输入缓冲器；
在所述第一存储器处接收与所述第一时序命令相关联的第一存取命令；
在所述第一存储器及所述第二存储器处，接收有效数据时钟信号；
在所述第二存储器处接收与所述第二时序命令相关联的第二存取命令，其中所述第二时序命令及所述第二存取命令在时间上间隔所述系统时钟信号的至少一个时钟周期；
在所述第一存储器处产生第一存取数据时钟信号，其中所述第一存取数据时钟信号是基于所述有效数据时钟信号；
提供所述第一存取数据时钟信号；
响应于所述第一存取命令而从所述第一存储器提供第一数据；
在所述第二存储器处产生第二存取数据时钟信号，其中所述第二存取数据时钟信号是基于所述有效数据时钟信号；
提供所述第二存取数据时钟信号；及
响应于所述第二存取命令而从所述第二存储器提供第二数据。
17.根据权利要求16所述的方法，其中所述第一时序命令及所述第二时序命令是相同类型的时序命令。
18.根据权利要求16所述的方法，其中所述第一时序命令及所述第二时序命令是两种不同类型的时序命令。
19.根据权利要求16所述的方法，其进一步包含：
在接收所述第一时序命令及所述第一存取命令时，接收第一有效选择信号；及
在接收所述第二时序命令及所述第二存取命令时，接收第二有效选择信号。
20.根据权利要求16所述的方法，其中在所述第一存储器处接收所述第一时序命令之前，在所述第二存储器处接收所述第二时序命令。
21.根据权利要求20所述的方法，其中所述第一时序命令紧接在所述第一存取命令之前。
22.根据权利要求20所述的方法，其进一步包含：接收与所述第二存取命令相关联的第三时序命令，其中提供所述第二存取数据时钟信号的时序是基于所述第三时序命令。
23.根据权利要求22所述的方法，其中在所述第二存取命令之后接收所述第三时序命令。
24.根据权利要求22所述的方法，其中所述第三时序命令在时间上间隔至少一个时钟周期。
25.一种用于操作半导体装置的方法，其包含：
将第一时序命令提供到第一存储器；
将第一存取命令提供到所述第一存储器，其中所述第一存取命令与所述第一时序命令相关联；
在将所述第一时序命令提供到所述第一存储器与将所述第一存取命令提供到所述第一存储器之间等待系统时钟信号的至少一个时钟周期；
在提供所述第一存取命令之前，将第二时序命令提供到第二存储器；
将第二存取命令提供到所述第二存储器，其中所述第二存取命令与所述第二时序命令相关联；
提供与所述第二时序命令相关联的第三时序命令，其中所述第一时序命令及所述第三时序命令包括启用快速同步模式及启用早期存取数据时钟信号模式的操作码；
在相对于提供所述第一时序命令的时间提供数据时钟信号；
基于所述数据时钟信号来接收存取数据时钟信号；及
接收与所述存取数据时钟信号同步的数据。
26.根据权利要求25所述的方法，其中在所述存取命令之前提供所述时序命令。
27.根据权利要求25所述的方法，其中在所述存取命令之后提供所述时序命令。
CN201880063966.6A 2017-10-02 2018-09-28 包含用于半导体存储器的存储器命令的设备及方法 Active CN111164692B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311207040.9A CN117238341A (zh) 2017-10-02 2018-09-28 包含用于半导体存储器的存储器命令的设备及方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/722,769 2017-10-02
US15/722,769 US10437514B2 (en) 2017-10-02 2017-10-02 Apparatuses and methods including memory commands for semiconductor memories
PCT/US2018/053578 WO2019070537A1 (en) 2017-10-02 2018-09-28 APPARATUSES AND METHODS COMPRISING MEMORY CONTROLS FOR SEMICONDUCTOR MEMORIES

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311207040.9A Division CN117238341A (zh) 2017-10-02 2018-09-28 包含用于半导体存储器的存储器命令的设备及方法

Publications (2)

Publication Number Publication Date
CN111164692A CN111164692A (zh) 2020-05-15
CN111164692B true CN111164692B (zh) 2023-10-03

Family

ID=65896635

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880063966.6A Active CN111164692B (zh) 2017-10-02 2018-09-28 包含用于半导体存储器的存储器命令的设备及方法
CN202311207040.9A Pending CN117238341A (zh) 2017-10-02 2018-09-28 包含用于半导体存储器的存储器命令的设备及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311207040.9A Pending CN117238341A (zh) 2017-10-02 2018-09-28 包含用于半导体存储器的存储器命令的设备及方法

Country Status (6)

Country Link
US (2) US10437514B2 (zh)
EP (1) EP3692533A4 (zh)
KR (1) KR102327983B1 (zh)
CN (2) CN111164692B (zh)
TW (1) TWI698883B (zh)
WO (1) WO2019070537A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012122381A2 (en) 2011-03-09 2012-09-13 Rambus Inc. Power-management for integrated circuits
US10915474B2 (en) 2017-11-29 2021-02-09 Micron Technology, Inc. Apparatuses and methods including memory commands for semiconductor memories
US11074201B2 (en) * 2019-07-22 2021-07-27 Micron Technology, Inc. Apparatus with a security mechanism and methods for operating the same
CN113760181B (zh) * 2020-06-05 2024-10-01 美光科技公司 用于调谐命令/地址总线时序的方法以及使用所述方法的存储器装置及存储器系统
US11948661B2 (en) 2020-06-05 2024-04-02 Micron Technology, Inc. Methods for tuning command/address bus timing and memory devices and memory systems using the same
CN113918082B (zh) * 2020-07-08 2024-03-08 慧荣科技股份有限公司 计算机可读取存储介质、配置可靠命令的方法及装置
US11588474B2 (en) * 2021-06-15 2023-02-21 International Business Machines Corporation Low powered clock driving

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692555A (zh) * 2002-11-27 2005-11-02 印芬龙科技股份有限公司 具有最小化转换误差的a/d转换器
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717289B2 (ja) 1997-10-20 2005-11-16 富士通株式会社 集積回路装置
JP2000067577A (ja) * 1998-06-10 2000-03-03 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000076853A (ja) * 1998-06-17 2000-03-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000030456A (ja) 1998-07-14 2000-01-28 Fujitsu Ltd メモリデバイス
US8165155B2 (en) 2004-07-01 2012-04-24 Broadcom Corporation Method and system for a thin client and blade architecture
GB2370667B (en) 2000-09-05 2003-02-12 Samsung Electronics Co Ltd Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same
JP4028694B2 (ja) 2001-04-27 2007-12-26 松下電器産業株式会社 カメラ装置および当該カメラ装置を具備する電子装置
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
JP3799269B2 (ja) * 2001-12-10 2006-07-19 株式会社東芝 不揮発性半導体記憶装置
US6880056B2 (en) * 2002-03-28 2005-04-12 Hewlett-Packard Development, L.P. Memory array and method with simultaneous read/write capability
JP3866618B2 (ja) 2002-06-13 2007-01-10 エルピーダメモリ株式会社 メモリシステム及びその制御方法
US7370168B2 (en) 2003-04-25 2008-05-06 Renesas Technology Corp. Memory card conforming to a multiple operation standards
US6894551B2 (en) 2003-09-05 2005-05-17 Micron Technology, Inc. Multiphase clock generators
TWI251837B (en) * 2004-10-13 2006-03-21 Via Tech Inc Method and related apparatus for adjusting timing of memory signals
US7246210B2 (en) * 2004-11-08 2007-07-17 Prostor Systems, Inc. Archival cartridge management system with auto-refresh
US7656745B2 (en) * 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
KR100884609B1 (ko) * 2007-09-12 2009-02-19 주식회사 하이닉스반도체 메모리장치의 버퍼제어회로
KR100942950B1 (ko) * 2008-09-02 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치
JP5687412B2 (ja) 2009-01-16 2015-03-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びそのリード待ち時間調整方法、メモリシステム、並びに半導体装置
US8683164B2 (en) 2009-02-04 2014-03-25 Micron Technology, Inc. Stacked-die memory systems and methods for training stacked-die memory systems
US8489912B2 (en) * 2009-09-09 2013-07-16 Ati Technologies Ulc Command protocol for adjustment of write timing delay
JP5653177B2 (ja) * 2010-11-04 2015-01-14 ルネサスエレクトロニクス株式会社 メモリインターフェース回路及び半導体装置
JP5642524B2 (ja) 2010-12-13 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
WO2012122381A2 (en) 2011-03-09 2012-09-13 Rambus Inc. Power-management for integrated circuits
WO2014085267A1 (en) 2012-11-30 2014-06-05 Intel Corporation Apparatus, method and system for providing termination for multiple chips of an integrated circuit package
US9520169B2 (en) 2013-02-25 2016-12-13 Longitude Semiconductor S.A.R.L. Semiconductor device
US9024665B2 (en) 2013-03-13 2015-05-05 Intel Corporation Transmitter with voltage and current mode drivers
KR102079630B1 (ko) 2013-03-13 2020-04-07 삼성전자주식회사 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법
US9530473B2 (en) 2014-05-22 2016-12-27 Micron Technology, Inc. Apparatuses and methods for timing provision of a command to input circuitry
KR20160048512A (ko) 2014-10-24 2016-05-04 에스케이하이닉스 주식회사 타이밍 마진 자체 조정이 가능한 반도체 장치
KR102272259B1 (ko) 2015-07-01 2021-07-06 삼성전자주식회사 커맨드 연동 클럭 생성 스키마를 갖는 반도체 메모리 장치
US9865324B2 (en) 2015-10-19 2018-01-09 Micron Technology, Inc. Method and apparatus for decoding commands
US9865317B2 (en) 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US10915474B2 (en) 2017-11-29 2021-02-09 Micron Technology, Inc. Apparatuses and methods including memory commands for semiconductor memories
KR20190068094A (ko) * 2017-12-08 2019-06-18 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692555A (zh) * 2002-11-27 2005-11-02 印芬龙科技股份有限公司 具有最小化转换误差的a/d转换器
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置

Also Published As

Publication number Publication date
EP3692533A4 (en) 2021-06-16
TWI698883B (zh) 2020-07-11
KR20200049897A (ko) 2020-05-08
TW201923761A (zh) 2019-06-16
US11262941B2 (en) 2022-03-01
CN111164692A (zh) 2020-05-15
EP3692533A1 (en) 2020-08-12
US20190265913A1 (en) 2019-08-29
US20190102109A1 (en) 2019-04-04
KR102327983B1 (ko) 2021-11-17
US10437514B2 (en) 2019-10-08
CN117238341A (zh) 2023-12-15
WO2019070537A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
CN111164692B (zh) 包含用于半导体存储器的存储器命令的设备及方法
CN111566737B (zh) 包含用于半导体存储器的存储器命令的设备和方法
CN110366755B (zh) 在半导体存储器中提供内部存储器命令及控制信号的设备及方法
KR102401526B1 (ko) 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법
CN111066084B (zh) 用于提供活动及非活动时钟信号的设备及方法
CN112820333B (zh) 用于半导体存储器中的时钟调平的设备及方法
CN117476071A (zh) 用于训练操作的设备及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant