CN111146273B - 具有调控中间层覆盖的结终端扩展终端结构及其制备方法 - Google Patents
具有调控中间层覆盖的结终端扩展终端结构及其制备方法 Download PDFInfo
- Publication number
- CN111146273B CN111146273B CN201911381321.XA CN201911381321A CN111146273B CN 111146273 B CN111146273 B CN 111146273B CN 201911381321 A CN201911381321 A CN 201911381321A CN 111146273 B CN111146273 B CN 111146273B
- Authority
- CN
- China
- Prior art keywords
- region
- junction
- semiconductor layer
- interlayer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000010410 layer Substances 0.000 claims abstract description 164
- 239000011229 interlayer Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 56
- 230000001105 regulatory effect Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 230000033228 biological regulation Effects 0.000 claims abstract description 11
- 238000007667 floating Methods 0.000 claims description 87
- 239000000463 material Substances 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 238000004886 process control Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 33
- 230000005684 electric field Effects 0.000 abstract description 25
- 238000009377 nuclear transmutation Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 239000000377 silicon dioxide Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种具有调控中间层覆盖的结终端扩展终端结构及制备方法，终端结构包括：碳化硅衬底层(101)；半导体层(102)，位于碳化硅衬底层(101)上；结终端扩展区(103)，位于半导体层(102)中；有源区(104)，位于半导体层(102)中且与结终端扩展区(103)相邻；调控中间层(105)，位于半导体层(102)上，完全覆盖结终端扩展区(103)且部分覆盖有源区(104)，调控中间层(105)与结终端扩展区(103)的掺杂类型不同；绝缘钝化层(106)，覆盖调控中间层(105)的表面和半导体层(102)的表面，且与有源区(104)部分接触。该终端结构可以抑制界面电荷造成的器件击穿电压嬗变；可以有效拓宽“击穿电压‑JTE掺杂浓度”优值窗口；降低了表面峰值电场，提高了器件反向耐压可靠性。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种具有调控中间层覆盖的结终端扩展终端结构及其制备方法。
背景技术
碳化硅(SiC)具有宽禁带、高电子迁移率、高临界击穿电场以及高热导率等优良的材料物理特性，是第三代半导体材料和器件领域的重点研究对象。由于碳化硅材料的优良特性，其更适合被制造成高压半导体功率器件而广泛应用于智能电网与传输系统、高铁机车牵引、能量存储、风力涡轮等以高压大功率为特征的电力电子领域。为了解决碳化硅功率器件由于PN结边缘存在的强电场集中效应而导致的反向提前击穿问题，终端技术被广泛地采用。结终端扩展(Junction Termination Extension，JTE)由于其制备工艺简单、击穿电压效率高等优势，成为高压碳化硅功率器件的主流的终端技术选择。多浮区结终端扩展(Multiple Floating Zones JTE，MFZ-JTE)终端结构与单区结终端扩展(Single ZoneJTE，SZ-JTE)终端结构制备工艺流程相同，但MFZ-JTE具有横向渐变掺杂电荷量的浮区分布能够使得电场多峰位耦合，更有利于宏观电场分布的均匀化，进而改善器件的击穿特性。
碳化硅功率器件普遍采用热氧化形成的二氧化硅层作为器件的直接钝化介质，因此，现有的以离子注入为实现方式的碳化硅终端技术(包括MFZ-JTE)都是一种氧化层与终端区直接接触的表面型终端结构技术。对于表面型MFZ-JTE(Surface MFZ-JTE，S-MFZ-JTE)，一方面，由于MFZ各浮区是随电压逐级耗尽而起到分压分场作用，这使得MFZ-JTE的最大峰值电场位随JTE掺杂浓度而发生波浪式的向外侧转移，导致MFZ-JTE无法在控制最大电场峰值的同时，实现内、外浮区间的总体电场平衡，反映到击穿特性上即呈现出缺乏足够工艺容限的较窄的“击穿电压-JTE掺杂浓度”优值窗口；另一方面，由于终端表面是二氧化硅层，“碳化硅/二氧化硅”界面处存在的高密度界面正电荷(由固定氧化物电荷和慢空穴陷阱组成，典型值为1012cm-2)会直接作用于S-MFZ-JTE终端，显著改变终端区的有效掺杂电荷量，使器件击穿电压发生不稳定的嬗变，即“击穿电压-JTE掺杂浓度”优值窗口曲线发生漂移。同时，S-MFZ-JTE终端往往在器件表面存在较强的表面峰值电场，进一步增加了器件在高反偏压下由于强电场诱发表面漏电、提前击穿的风险，引起器件反向耐压可靠性问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种具有调控中间层覆盖的结终端扩展终端结构及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种具有调控中间层覆盖的结终端扩展终端结构，包括：
碳化硅衬底层；
半导体层，位于所述碳化硅衬底层上；
结终端扩展区，位于所述半导体层中；
有源区，位于所述半导体层中且与所述结终端扩展区相邻；
调控中间层，位于所述半导体层上，完全覆盖所述结终端扩展区且部分覆盖所述有源区，所述调控中间层与所述结终端扩展区的掺杂类型不同；
绝缘钝化层，覆盖所述调控中间层的表面和所述半导体层的表面，且与所述有源区部分接触。
在本发明的一个实施例中，所述调控中间层的掺杂浓度为1×1015～1×1016cm-3，厚度为2～5μm。
在本发明的一个实施例中，所述调控中间层与所述有源区的交叠长度大于等于5μm。
在本发明的一个实施例中，所述结终端扩展区的掺杂浓度为8×1016～2×1017cm-3，宽度为40～400μm，深度为0.5～1.5μm。
在本发明的一个实施例中，所述结终端扩展区包括一个浮区，沿远离所述有源区的方向上，所述调控中间层的边界与所述浮区的边界之间的距离大于等于20μm。
在本发明的一个实施例中，所述结终端扩展区包括多个浮区，多个所述浮区间隔分布于所述半导体层中，且多个所述浮区中的首浮区与所述有源区相邻。
在本发明的一个实施例中，沿远离所述有源区的方向上，所述调控中间层的边界与多个所述浮区中最后一个浮区的边界之间的距离大于等于20μm。
在本发明的一个实施例中，沿所述有源区至所述结终端扩展区的方向上，相邻两个所述浮区之间的距离逐渐增大，多个所述浮区的宽度逐渐减小。
本发明的另一个实施例提供了一种具有调控中间层覆盖的结终端扩展终端结构的制备方法，包括步骤：
S1、在碳化硅衬底层的表面生长形成半导体层；
S2、在所述半导体层表面制备第一离子注入掩膜层并进行离子注入，形成结终端扩展区；
S3、在所述半导体层表面制备第二离子注入掩膜层并进行离子注入，形成与所述结终端扩展区相邻的有源区；
S4、利用同质外延生长技术，在所述半导体层表面生长与所述结终端扩展区的掺杂类型不同的调控中间层；
S5、在所述调控中间层表面制备刻蚀掩膜层并对所述调控中间层进行刻蚀，使所述调控中间层完全覆盖所述结终端扩展区且部分覆盖所述有源区；
S6、在器件表面生长覆盖所述调控中间层的表面和所述半导体层的表面且与所述有源区部分接触的绝缘钝化层。
在本发明的一个实施例中，上述步骤S4中所述同质外延生长技术的工艺控制参数为：氢气在线预生长处理温度范围1100～1400℃，Si-C-H系统生长温度范围1650～1700℃。
与现有技术相比，本发明的有益效果：
本发明提供的具有调控中间层覆盖的结终端扩展终端结构，通过二次同质外延生长在终端表面生长覆盖一层与终端掺杂(导电)类型不同的调控中间层；利用中间层电荷和“碳化硅/二氧化硅”界面电荷的相互耦合作用，不仅可以屏蔽界面电荷对MFZ-JTE有效掺杂电荷量的影响，进而抑制器件击穿电压的嬗变；而且具有不同掺杂类型的调控中间层与MFZ-JTE浮区之间形成的PN结，能够促使MFZ-JTE各浮区发生一致性的充分耗尽，使得在一个较宽的掺杂浓度范围内，MFZ-JTE各浮区将呈现较为均匀的分担电场作用，从而优化了终端整体的宏观电场分布，进而可以有效拓宽“击穿电压-JTE掺杂浓度”优值窗口；同时调控中间层将终端区与氧化层隔离，能够有效降低终端在氧化层表面的峰值电场，减小了器件在高反偏压下由于强电场诱发表面漏电、提前击穿的风险，提高了器件的反向耐压可靠性。
附图说明
图1为本发明实施例提供的一种具有调控中间层覆盖的结终端扩展终端结构的结构示意图；
图2为本发明提供的又一种具有调控中间层覆盖的结终端扩展终端结构的结构示意图；
图3为本发明实施例提供的一种具有调控中间层覆盖的结终端扩展终端结构的制备方法的流程示意图；
图4a-图4f本发明实施例提供的一种具有调控中间层覆盖的结终端扩展终端结构的制备方法的过程示意图；
图5为本发明实施例提供的一种无调控中间层覆盖的表面型多浮区结终端扩展终端结构器件的结构示意图；
图6为本发明实施例提供的采用两种终端结构的碳化硅器件的仿真“击穿电压-JTE掺杂浓度”关系曲线图；
图7本发明实施例提供的两种终端结构在界面电荷2×1012cm-2、JTE掺杂浓度为1.4×1017cm-3(S-MFZ-JTE无界面电荷情况下的最优浓度)条件下的表面(“碳化硅/二氧化硅”界面)横向电场分布对比示意图；
图8为本发明实施例提供的另一种具有调控中间层覆盖的结终端扩展终端结构的结构示意图；
图9为本发明实施例提供的再一种具有调控中间层覆盖的结终端扩展终端结构的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1和图2，图1为本发明实施例提供的一种具有调控中间层覆盖的结终端扩展终端结构的结构示意图，图2为本发明提供的又一种具有调控中间层覆盖的结终端扩展终端结构的结构示意图，其中，图1中的结终端扩展终端结构为体型多浮区结终端扩展终端结构(Body MFZ-JTE，B-MFZ-JTE)，图2中的结终端扩展终端结构为单区的表面型MFZ-JTE，这两种结构均适用于高压碳化硅功率器件。图1和图2中的终端结构均包括：碳化硅衬底层101、半导体层102、结终端扩展区103、有源区104、调控中间层105和绝缘钝化层106。
具体地，半导体层102位于碳化硅衬底层101上。结终端扩展区103位于半导体层102中，且形成在半导体层102的上表面。有源区104位于半导体层102中，形成在半导体层102的上表面，且与所述结终端扩展区103相邻接触。调控中间层105位于半导体层102上，完全覆盖结终端扩展区103且部分覆盖有源区104；调控中间层105与结终端扩展区103的掺杂类型不同。绝缘钝化层106覆盖调控中间层105的表面和半导体层102的表面，且与有源区104部分接触。
具体地，碳化硅衬底层101由N型碳化硅材料构成，掺杂浓度5×1018～1×1019cm-3，厚度350～400μm。
半导体层102由轻掺杂N型碳化硅材料构成，具有第一导电类型，掺杂浓度1×1014～9×1016cm-3，厚度10～100μm。
结终端扩展区103由P型碳化硅材料构成，具有与第一导电类型不同的第二导电类型(P-)，掺杂浓度为8×1016～2×1017cm-3，结终端扩展区103的总宽度为40～400μm，深度为0.5～1.5μm。
结终端扩展区103可以为单区的长JTE，包括一个浮区1031，如图2所示，也可以包括多个浮区1031～103n，如图1所示。
在图1中，结终端扩展区103包括多个浮区，浮区数量N为5～60个；多个浮区间隔分布于半导体层102中，且多个浮区中的首浮区1031与有源区104相邻接触。进一步地，首浮区的宽度W1为：W1＝L/N，其中，L为结终端扩展区103的宽度，N为浮区数量。沿有源区104至结终端扩展区103的方向上，结终端扩展区103中第n个浮区与第n+1个浮区之间的距离Sn满足公式Sn＝S1+(n-1)×ΔS，1<n<N，其中，首浮区1031与第二个浮区1032之间的间距S1为1～2μm，浮区间距增量ΔS为0.1～0.5μm，也就是说，相邻两个浮区之间的距离逐渐增大；沿有源区104至结终端扩展区103的方向上，第n个浮区的宽度Wn满足：Wn＝W1-Sn-1，其中，Sn-1为第n-1个浮区与第n个浮区之间的距离，N为浮区的数量，1<n≤N，W1为首个浮区1031的宽度，也就是说，多个浮区的宽度逐渐减小，多个浮区的总宽度为40～400μm。在图2中，单个浮区1031的总宽度为40～400μm。
有源区104具有第二导电类型(P+)，掺杂浓度1×1019cm-3，深度0.5μm。进一步地，有源区104的注入结深小于浮区注入结深，有利于提高器件的击穿电压。
调控中间层105具有第一导电类型，与半导体层102的导电类型一致，其材料可以为轻掺杂N型碳化硅材料，其掺杂浓度为1×1015～1×1016cm-3，厚度为2～5μm；调控中间层105与有源区104的交叠长度(图1中的d1，图2中的d3)大于等于5μm。进一步地，当结终端扩展区103为单区的长JTE时，沿远离有源区104的方向上，调控中间层105的边界与结终端扩展区103的边界之间的距离d4大于等于20μm；当结终端扩展区103包括多个浮区1031～103n时，调控中间层105的边界与多个浮区中最后一个浮区103n的边界之间的距离d2大于等于20μm。
绝缘钝化层106的厚度可以为1μm，其与结终端扩展区103完全隔绝。
本实施例的具有调控中间层覆盖的结终端扩展终端结构，通过二次同质外延生长在终端表面生长覆盖一层与终端掺杂(导电)类型不同的调控中间层；利用中间层电荷和“碳化硅/二氧化硅”界面电荷的相互耦合作用，不仅可以屏蔽界面电荷对MFZ-JTE有效掺杂电荷量的影响，进而抑制器件击穿电压的嬗变；而且具有不同掺杂类型的调控中间层与MFZ-JTE浮区之间形成的PN结，能够促使MFZ-JTE各浮区发生一致性的充分耗尽，使得在一个较宽的掺杂浓度范围内，MFZ-JTE各浮区将呈现较为均匀的分担电场作用，从而优化了终端整体的宏观电场分布，进而可以有效拓宽“击穿电压-JTE掺杂浓度”优值窗口；同时调控中间层将终端区与氧化层隔离，能够有效降低终端在氧化层表面的峰值电场，减小了器件在高反偏压下由于强电场诱发表面漏电、提前击穿的风险，提高了器件的反向耐压可靠性。
实施例二
请参见图3和图4a-图4f，图3为本发明实施例提供的一种具有调控中间层覆盖的结终端扩展终端结构的制备方法的流程示意图，图4a-图4f本发明实施例提供的一种具有调控中间层覆盖的结终端扩展终端结构的制备方法的过程示意图。该制备方法包括步骤：
S1、在碳化硅衬底层101的表面生长形成半导体层102。请参见图4a。
具体地，选择碳化硅衬底层101，该碳化硅衬底层101为N型碳化硅材料；在碳化硅衬底层101上通过第一次同质外延生长形成具有第一导电类型的半导体层102，该半导体层102为轻掺杂碳化硅外延层。
S2、在半导体层102表面制备第一离子注入掩膜层并进行离子注入，形成结终端扩展区103。请参见图4b。
具体地，在半导体层102表面淀积覆盖二氧化硅(SiO2)层，通过光刻、干法刻蚀开孔形成第一离子注入掩膜层；而后通过离子注入形成具有第二导电类型的结终端扩展区103。
S3、在半导体层102表面制备第二离子注入掩膜层并进行离子注入，形成与结终端扩展区103相邻的有源区104。请参见图4c。
具体地，清洗去除第一离子注入掩膜层，在半导体层102表面重新淀积覆盖二氧化硅(SiO2)层，通过光刻、干法刻蚀开孔形成第二离子注入掩膜层；而后通过离子注入在结终端扩展区103一侧形成具有第二导电类型的有源区104；有源区104的注入结深小于结终端扩展区103的浮区注入结深，有利于提高器件的击穿电压。清洗去除第二离子注入掩膜层，并对晶片进行标准RCA清洗。
S4、利用同质外延生长技术，在半导体层102表面生长与结终端扩展区103的掺杂类型不同的调控中间层105。请参见图4d。
具体地，在已完成离子注入工序的半导体层102表面进行第二次同质外延生长，形成具有第一导电类型的调控中间层105，该调控中间层105为轻掺杂碳化硅外延层。第二次同质外延生长工艺控制参数可以为：氢气在线预生长处理温度范围1100～1400℃，Si-C-H系统生长温度范围1650～1700℃，但是第二次同质外延生长工艺控制参数不限于上述条件。
S5、在调控中间层105表面制备刻蚀掩膜层并对调控中间层105进行刻蚀，使调控中间层105完全覆盖结终端扩展区103且部分覆盖有源区104。请参见图4e。
具体地，在已生长的二次外延调控中间层105表面淀积覆盖二氧化硅(SiO2)层，通过光刻、干法刻蚀开孔形成刻蚀掩膜层；而后通过进一步干法刻蚀使有源区104暴露。此时，二次外延调控中间层105部分覆盖有源区104，完全覆盖结终端扩展区103。
S6、在器件表面生长覆盖调控中间层105的表面和半导体层102的表面且与有源区104部分接触的绝缘钝化层106。请参见图4f。
具体地，清洗去除刻蚀掩膜层，在器件表面生长绝缘钝化层106，然后通过刻蚀，使得绝缘钝化层106覆盖调控中间层105的表面和半导体层102的表面且与有源区104部分接触。
本实施例利用二次同质外延生长技术，在多浮区结终端扩展终端结构上覆盖一层与终端掺杂(导电)类型不同的调控中间层，能够抑制“碳化硅/二氧化硅”界面电荷造成的器件击穿电压嬗变，并有效拓宽目标击穿电压所对应的终端掺杂浓度优值窗口；同时，调控中间层的覆盖降低了器件终端区的表面峰值电场，从而减小了器件在高反偏压下因表面强场而诱发表面漏电和表面提前击穿的风险，提高了器件的反向耐压可靠性。
实施例三
请再次参见图1，本实施例在实施例一和实施例二的基础上，提供了这一种终端结构，该终端结构的结构参数具体为：碳化硅衬底层101由N型碳化硅材料构成，掺杂浓度5×1018cm-3，厚度350μm。半导体层102由轻掺杂N型碳化硅材料构成，具有第一导电类型，掺杂浓度3×1015cm-3，厚度30μm。结终端扩展区103由P型碳化硅材料构成，具有第二导电类型，掺杂浓度1.4×1017cm-3，宽度120μm，深度0.8μm；多浮区结终端扩展终端结构103包含10个浮区(N＝10)，首浮区宽度W1＝12μm，第n个浮区与第n+1个浮区之间的距离Sn满足：Sn＝S1+(n-1)×ΔS，1<n<10，其中首浮区与第二浮区之间的间距S1＝1.5μm，浮区间距增量ΔS＝0.5μm；第n个浮区的宽度Wn满足：Wn＝12μm-Sn-1，Sn-1为第n-1个浮区与第n个浮区之间的距离，1<n≤10。有源区104具有第二导电类型，掺杂浓度1×1019cm-3，深度0.5μm。调控中间层105由轻掺杂N型碳化硅材料构成，具有第一导电类型，掺杂浓度1×1016cm-3，厚度2μm；调控中间层105覆盖部分有源区104并完全覆盖结终端扩展区103，且调控中间层105的外边界与多浮区结终端扩展终端结构103中最后一个浮区之间的距离d2为30μm。绝缘钝化层106的厚度1μm；绝缘钝化层106与多浮区结终端扩展终端结构103完全隔绝，与有源区104部分接触。
请参见图5，图5为本发明实施例提供的一种无调控中间层覆盖的表面型多浮区结终端扩展终端结构器件的结构示意图，图5中的器件包括：碳化硅衬底层501、半导体层502、结终端扩展区503、有源区504和绝缘钝化层505。在相同结构参数下，本实施例对图5中的器件和上述图1的器件进行了仿真对比。
请参见图6，图6为本发明实施例提供的采用两种终端结构的碳化硅器件的仿真“击穿电压-JTE掺杂浓度”关系曲线图，其中，界面电荷Qic取典型值±2×1012cm-2(P型界面为正电荷，N型界面为负电荷)。根据仿真结果，表面型多浮区结终端扩展终端结构(S-MFZ-JTE)呈现出较窄的“击穿电压-JTE掺杂浓度”优值窗口(以3300V为目标击穿电压)，且界面电荷Qic的存在使得器件“击穿电压-JTE掺杂浓度”关系曲线向着高浓度区漂移，击穿优值发生嬗变。相比较下，具有调控中间层覆盖的体型多浮区结终端扩展终端结构(B-MFZ-JTE)能够在界面电荷存在情况下，1)极大拓宽了目标击穿电压的优值浓度窗口--中间层的存在屏蔽了界面电荷的对于击穿电压的漂移嬗变作用；2)有效提高了优值浓度窗口范围内的击穿电压值--中间层的存在提高了器件的击穿效率。
请参见图7，图7本发明实施例提供的两种终端结构在界面电荷2×1012cm-2、JTE掺杂浓度为1.4×1017cm-3(S-MFZ-JTE无界面电荷情况下的最优浓度)条件下的表面(“碳化硅/二氧化硅”界面)横向电场分布对比示意图。从图7可以看出，相比于S-MFZ-JTE终端结构，B-MFZ-JTE不仅使器件在整个终端区保持着相对均匀的横向电场分布，且表面最大峰值电场Es-max值得到了有效的降低(1.35MV/cm→0.67MV/cm)，降幅约49％。可以预见，调控中间层具有的这种显著改善表面电场的作用能够极大地降低高压碳化硅功率器件由于表面强电场而诱发表面漏电、提前击穿的风险，提高了器件使用的耐压可靠性。
实施例四
在实施例一和实施例二的基础上，请参见图8，图8为本发明实施例提供的另一种具有调控中间层覆盖的结终端扩展终端结构的结构示意图。该终端结构的结构具体为：碳化硅衬底层801由N型碳化硅材料构成，掺杂浓度8×1018cm-3，厚度370μm。形成于碳化硅衬底层801上的半导体层802由轻掺杂N型碳化硅材料构成，具有第一导电类型，掺杂浓度6×1015cm-3，厚度10μm。设置于半导体层802内结终端扩展区803由P型碳化硅材料构成，具有第二导电类型，掺杂浓度1.27×1017cm-3，宽度42μm，深度1μm；结终端扩展区803包含6个浮区(N＝6)，首浮区宽度W1＝7μm，第n个浮区与第n+1个浮区之间的距离Sn满足：Sn＝S1+(n-1)×ΔS，1<n<6，其中首浮区与第二浮区之间的间距S1＝2μm，浮区间距增量ΔS＝0.3μm；第n个浮区的宽度Wn满足：Wn＝7μm-Sn-1，Sn-1为第n-1个浮区与第n个浮区之间的距离，1<n≤6。设置于半导体层802内的有源区804具有第二导电类型，掺杂浓度1×1019cm-3，深度0.4μm。设置于半导体层802之上的调控中间层805具有第一导电类型，掺杂浓度5×1015cm-3，厚度3μm；调控中间层805覆盖部分有源区804并完全覆盖结终端扩展区803，且调控中间层805的外边界与结终端扩展区803中最后一个浮区之间的距离d2为20μm。覆盖调控中间层805与部分半导体层802之上的绝缘钝化层806，厚度1μm；绝缘钝化层806与结终端扩展区803完全隔绝，并与有源区804部分接触。
实施例五
在实施例一和实施例二的基础上，请参见图9，图9为本发明实施例提供的再一种具有调控中间层覆盖的结终端扩展终端结构的结构示意图。该终端结构的结构具体为：碳化硅衬底层901由N型碳化硅材料构成，掺杂浓度1×1019cm-3，厚度400μm。形成于碳化硅衬底层901上的半导体层902由轻掺杂N型碳化硅材料构成，具有第一导电类型，掺杂浓度3×1014cm-3，厚度100μm。设置于半导体层902内的结终端扩展区903由P型碳化硅材料构成，具有第二导电类型，掺杂浓度9×1016cm-3，宽度400μm，深度1.5μm；结终端扩展区903包含40个浮区(N＝40)，首浮区宽度W1＝10μm，第n个浮区与第n+1个浮区之间的距离Sn满足：Sn＝S1+(n-1)×ΔS，1<n<40，其中首浮区与第二浮区之间的间距S1＝1μm，浮区间距增量ΔS＝0.1μm；第n个浮区的宽度Wn满足：Wn＝10μm-Sn-1，Sn-1为第n-1个浮区与第n个浮区之间的距离，1<n≤40。设置于半导体层902内的有源区904具有第二导电类型，掺杂浓度1×1019cm-3，深度0.5μm。设置于半导体层902之上的调控中间层905具有第一导电类型，掺杂浓度1×1015cm-3，厚度5μm；调控中间层905覆盖部分有源区904并完全覆盖结终端扩展区903，且调控中间层905的外边界与结终端扩展区903中最后一个浮区之间的距离d2为40μm。调控中间层905与部分半导体层902之上的绝缘钝化层906的厚度1μm；绝缘钝化层906与结终端扩展区903完全隔绝，并与有源区904部分接触。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种具有调控中间层覆盖的结终端扩展终端结构，其特征在于，包括：
碳化硅衬底层(101)；
半导体层(102)，位于所述碳化硅衬底层(101)上；
结终端扩展区(103)，位于所述半导体层(102)中，所述结终端扩展区(103)由P型碳化硅材料构成，掺杂浓度为8×1016～2×1017cm-3；
有源区(104)，位于所述半导体层(102)中且与所述结终端扩展区(103)相邻，所述有源区(104)的注入结深小于所述结终端扩展区(103)，所述有源区(104)与所述结终端扩展区(103)的掺杂类型相同，掺杂浓度为1×1019cm-3；
调控中间层(105)，位于所述半导体层(102)上，完全覆盖所述结终端扩展区(103)且部分覆盖所述有源区(104)，所述调控中间层(105)与所述结终端扩展区(103)的掺杂类型不同且二者之间形成PN结，所述调控中间层(105)的材料为轻掺杂N型碳化硅材料，掺杂浓度为1×1015～1×1016cm-3；
绝缘钝化层(106)，覆盖所述调控中间层(105)的表面和所述半导体层(102)的表面，且与所述有源区(104)部分接触。
2.如权利要求1所述的具有调控中间层覆盖的结终端扩展终端结构，其特征在于，所述调控中间层(105)的掺杂浓度为1×1015～1×1016cm-3，厚度为2～5μm。
3.如权利要求1所述的具有调控中间层覆盖的结终端扩展终端结构，其特征在于，所述调控中间层(105)与所述有源区(104)的交叠长度大于等于5μm。
4.如权利要求1所述的具有调控中间层覆盖的结终端扩展终端结构，其特征在于，所述结终端扩展区(103)的掺杂浓度为8×1016～2×1017cm-3，宽度为40～400μm，深度为0.5～1.5μm。
5.如权利要求1所述的具有调控中间层覆盖的结终端扩展终端结构，其特征在于，所述结终端扩展区(103)包括一个浮区，沿远离所述有源区(104)的方向上，所述调控中间层(105)的边界与所述浮区的边界之间的距离大于等于20μm。
6.如权利要求1所述的具有调控中间层覆盖的结终端扩展终端结构，其特征在于，所述结终端扩展区(103)包括多个浮区，多个所述浮区间隔分布于所述半导体层(102)中，且多个所述浮区中的首浮区(1031)与所述有源区(104)相邻。
7.如权利要求6所述的具有调控中间层覆盖的结终端扩展终端结构，其特征在于，沿远离所述有源区(104)的方向上，所述调控中间层(105)的边界与多个所述浮区中最后一个浮区(103n)的边界之间的距离大于等于20μm。
8.如权利要求6所述的具有调控中间层覆盖的结终端扩展终端结构，其特征在于，沿所述有源区(104)至所述结终端扩展区(103)的方向上，相邻两个所述浮区之间的距离逐渐增大，多个所述浮区的宽度逐渐减小。
9.一种具有调控中间层覆盖的结终端扩展终端结构的制备方法，其特征在于，包括步骤：
S1、在碳化硅衬底层(101)的表面生长形成半导体层(102)；
S2、在所述半导体层(102)表面制备第一离子注入掩膜层并进行离子注入，形成结终端扩展区(103)；
S3、在所述半导体层(102)表面制备第二离子注入掩膜层并进行离子注入，形成与所述结终端扩展区(103)相邻的有源区(104)；
S4、利用同质外延生长技术，在所述半导体层(102)表面生长与所述结终端扩展区(103)的掺杂类型不同的调控中间层(105)；
S5、在所述调控中间层(105)表面制备刻蚀掩膜层并对所述调控中间层(105)进行刻蚀，使所述调控中间层(105)完全覆盖所述结终端扩展区(103)且部分覆盖所述有源区(104)；
S6、在器件表面生长覆盖所述调控中间层(105)的表面和所述半导体层(102)的表面且与所述有源区(104)部分接触的绝缘钝化层(106)。
10.如权利要求9所述的具有调控中间层覆盖的结终端扩展终端结构的制备方法，其特征在于，步骤S4中所述同质外延生长技术的工艺控制参数为：氢气在线预生长处理温度范围1100～1400℃，Si-C-H系统生长温度范围1650～1700℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911381321.XA CN111146273B (zh) | 2019-12-27 | 2019-12-27 | 具有调控中间层覆盖的结终端扩展终端结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911381321.XA CN111146273B (zh) | 2019-12-27 | 2019-12-27 | 具有调控中间层覆盖的结终端扩展终端结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111146273A CN111146273A (zh) | 2020-05-12 |
| CN111146273B true CN111146273B (zh) | 2021-08-24 |
Family
ID=70521212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911381321.XA Active CN111146273B (zh) | 2019-12-27 | 2019-12-27 | 具有调控中间层覆盖的结终端扩展终端结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111146273B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584623A (zh) * | 2020-06-02 | 2020-08-25 | 吉林华微电子股份有限公司 | 一种双极结型晶体管器件及其制造方法、电子产品 |
| CN114823857B (zh) * | 2022-04-27 | 2023-06-27 | 中国工程物理研究院电子工程研究所 | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3331846B2 (ja) * | 1995-12-28 | 2002-10-07 | 株式会社日立製作所 | 半導体装置 |
| CN106298479B (zh) * | 2015-06-11 | 2019-05-07 | 北大方正集团有限公司 | 一种功率器件的结终端扩展结构及其制造方法 |
| CN109545842B (zh) * | 2018-11-23 | 2022-07-05 | 北京国联万众半导体科技有限公司 | 碳化硅器件终端结构及其制作方法 |
-
2019
- 2019-12-27 CN CN201911381321.XA patent/CN111146273B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111146273A (zh) | 2020-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8952391B2 (en) | Silicon carbide semiconductor device and its manufacturing method | |
| CN100370627C (zh) | 碳化硅肖特基器件的外延边端及制造组合该边端的碳化硅器件的方法 | |
| US8003991B2 (en) | Silicon carbide MOS field effect transistor with built-in Schottky diode and method for fabrication thereof | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN104282685B (zh) | 功率半导体器件及其制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN111146273B (zh) | 具有调控中间层覆盖的结终端扩展终端结构及其制备方法 | |
| CN107785438A (zh) | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| CN106611776A (zh) | 一种n型碳化硅肖特基二极管结构 | |
| CN112531017A (zh) | 新型SiC MOSFET功率器件 | |
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN107093632A (zh) | 半导体器件和用于形成半导体器件的方法 | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN209626223U (zh) | 一种低功耗屏蔽栅型半导体功率器件 | |
| CN115763233B (zh) | 一种SiC MOSFET的制备方法 | |
| CN217881518U (zh) | 一种新型碳化硅平面式功率mosfet器件 | |
| CN109155335B (zh) | 半导体器件及其制造方法 | |
| CN111128745B (zh) | 一种SiC基MOS器件的制作方法 | |
| CN210379054U (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件 | |
| CN113363311A (zh) | 一种双沟槽SiC功率MOS器件 | |
| CN111430449A (zh) | 一种mosfet器件及其制备工艺 | |
| CN215069992U (zh) | 新型SiC MOSFET功率器件 | |
| CN114975127B (zh) | 一种碳化硅平面式功率mosfet器件的制造方法 | |
| CN116504841B (zh) | 一种高可靠性碳化硅mosfet器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |