CN111146235A - 滤波器和功率放大器的集成模组、其制造方法和电子装置 - Google Patents

滤波器和功率放大器的集成模组、其制造方法和电子装置 Download PDF

Info

Publication number
CN111146235A
CN111146235A CN201911146911.4A CN201911146911A CN111146235A CN 111146235 A CN111146235 A CN 111146235A CN 201911146911 A CN201911146911 A CN 201911146911A CN 111146235 A CN111146235 A CN 111146235A
Authority
CN
China
Prior art keywords
epitaxial layer
substrate
region
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911146911.4A
Other languages
English (en)
Inventor
樊永辉
张惠婷
金晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huixin Communication Technology Co Ltd
Original Assignee
Shenzhen Huixin Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huixin Communication Technology Co Ltd filed Critical Shenzhen Huixin Communication Technology Co Ltd
Priority to CN201911146911.4A priority Critical patent/CN111146235A/zh
Publication of CN111146235A publication Critical patent/CN111146235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明涉及无线通讯的射频前端技术领域，具体涉及一种滤波器和功率放大器的集成模组、其制造方法和电子装置。该集成模组包括：基板、隔离凹槽、薄膜体声波谐振器、晶体管和金属连线。本发明的滤波器和功率放大器的集成模组将薄膜体声波谐振器和晶体管集成于同一模组上，与分别制作完成再封装时或封装后进行集成相比，减小了模组的尺寸，提高了模组的性能。

Description

滤波器和功率放大器的集成模组、其制造方法和电子装置
技术领域
本发明涉及无线通讯的射频前端技术领域，具体涉及一种滤波器和功率放大器的集成模组、其制造方法和电子装置。
背景技术
在5G通信中，体声波滤波器(FBAR或BAW)将被广泛应有，而功率放大器将采用高性能的氮化镓高电子迁移率晶体管(GaN HEMT)器件。目前，基于FBAR(薄膜体声波谐振器)的射频滤波器和基于GaN HEMT(氮化镓高电子迁移率晶体管)的射频功率放大器是分别制作完成的，分别参阅图1和图2所示。封装后集成到电路板(PCB)上提供给终端用户。或者，将分别制作完成的滤波器和功率放大器在封装的时候集成为一个模组。现有技术中，FBAR滤波器和GaN HEMT功率放大器分别制作在不同的晶圆上，再将二者进行集成，不利于射频器件的小型化。
发明内容
本申请提供一种滤波器和功率放大器的集成模组、其制造方法和电子装置，将作为滤波器的薄膜体声波谐振器以及作为功率放大器的晶体管集成在同一模组上，减小了模组的尺寸，提高了模组的性能。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种滤波器和功率放大器的集成模组，所述集成模组包括：
基板，包括衬底、设于所述衬底的第一外延层、以及设于所述第一外延层的第二外延层；
形成于所述第一外延层和所述第二外延层的隔离凹槽，所述隔离凹槽将所述基板划分为第一区域和第二区域；
形成于所述第一区域的薄膜体声波谐振器，包括：形成于所述衬底和所述第一外延层的下空腔、设于所述下空腔的下电极、以及设于所述第二外延层上表面的上电极，所述上电极隔着所述第二外延层形成与所述下电极相对的谐振区；
形成于所述第二区域的晶体管，包括：分别设于所述第二外延层的源极、栅极和漏极；以及
用于连接所述薄膜体声波谐振器和所述晶体管的金属连接线。
优选地，所述薄膜体声波谐振器还包括：
设于所述第二外延层上表面的第一金属线，其与所述上电极连接；
设于所述第二外延层上表面的第二金属线，所述第二金属线通过贯穿所述第二外延层的通孔与所述下电极连接；
接合于所述基板上表面并且与所述基板共同围封形成一上空腔的盖帽，所述上电极容纳于所述上空腔内；
和/或，所述晶体管还包括：
形成于所述衬底、所述第一外延层、所述第二外延层的背孔；
覆盖所述背孔表面和所述位于第二区域的衬底下表面的金属层。
优选地，所述薄膜体声波谐振器还包括：
设于所述上电极的质量载荷；
和/或，设于所述上电极上的用于温度补偿的薄膜层；
和/或，形成于所述第二外延层的杂散波抑制凹槽，所述杂散波抑制凹槽对应于所述下电极和所述上电极的非相对区域。
优选地，所述薄膜体声波谐振器还包括：
设于所述上空腔底壁的钝化层，用于覆盖所述质量载荷、所述温度补偿薄膜、所述上电极和所述第二外延层；
设于所述盖帽外表面的防护层。
优选地，所述第一外延层的厚度满足功率放大器的设计要求，所述第二外延层的厚度满足滤波器的设计要求；
和/或，所述第一外延层为GaN，所述第二外延层为AlN。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种滤波器和功率放大器的集成模组的制作方法，所述方法包括：
S1，提供一衬底，在所述衬底的正面形成第一外延层，在所述第一外延层的上表面形成第二外延层，以制备基板；所述第一外延层的厚度满足功率放大器的设计要求，所述第二外延层的厚度满足滤波器的设计要求，
S2，在所述基板上刻蚀隔离凹槽以形成第一区域和第二区域；分别在所述第一区域制作薄膜体声波谐振器的正面部分、在所述第二区域制作晶体管的正面部分、在所述第一区域制作薄膜体声波谐振器的背面部分、在所述第二区域制作晶体管的背面部分；
其中，所述薄膜体声波谐振器的正面部分的制作步骤包括：
在第一区域的所述第二外延层上形成上电极；
在所述基板上制作盖帽，以形成用于围封所述上电极的上空腔；
所述薄膜体声波谐振器的背面部分的制作步骤包括：
在位于第一区域的衬底背面形成下空腔；
在所述下空腔的底壁表面形成下电极。
优选地，在步骤S2中还包括：
在所述薄膜体声波谐振器的正面部分和所述晶体管的正面部分之间制作金属连接线。
优选地，所述晶体管的正面部分的制作步骤包括：
对位于第二区域的第二外延层进行刻蚀，以调节第二区域的所述第二外延层的厚度，以满足晶体管的设计要求；
在第二区域的所述第二外延层上形成源极和漏极；
在第二区域的所述第二外延层上形成栅极；
所述晶体管的背面部分的制作步骤包括：
在位于第二区域的衬底背面形成背孔；
在所述背孔的内壁表面和所述位于第二区域的衬底下表面形成金属层；
和/或，所述薄膜体声波谐振器的正面部分的制作步骤中，所述在第一区域的所述第二外延层上形成上电极之后，还包括：
在第一区域的所述第二外延层上刻蚀通孔；
在第一区域的所述第二外延层上形成第一金属线和第二金属线，其中，所述第一金属线与上电极连接，所述第二金属线填充所述通孔；
在所述上电极上形成质量载荷和用于温度补偿的薄膜层，在第一区域的所述第二外延层上形成杂散波抑制凹槽；
和/或，所述在所述基板上制作盖帽，以形成用于围封所述上电极的上空腔，包括：
在第一区域的所述第二外延层上形成密封圈；
在所述密封圈上平铺一层感光干膜，所述感光干膜、所述接合环和所述第二外延层及上电极上表面共同形成上空腔；
对与所述上空腔顶壁相对的所述感光干膜照射紫外线，以进行曝光；
对所述感光干膜进行显影及清洗，以去除未曝光的感光干膜。
优选地，所述薄膜体声波谐振器的正面部分的制作步骤还包括：
在所述上空腔底壁形成钝化层，用于覆盖所述质量载荷、所述温度补偿薄膜、所述上电极和所述第二外延层；
和/或，在所述盖帽外表面形成防护层。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种电子装置，所述电子装置包括上述的滤波器和功率放大器的集成模组。
本申请的有益效果是：本发明的滤波器和功率放大器的集成模组将薄膜体声波谐振器和晶体管集成于同一模组上，与分别制作完成再封装时或封装后进行集成相比，减小了模组的尺寸，提高了模组的性能。
附图说明
图1是现有技术中的薄膜体声波谐振器的结构示意图。
图2是现有技术中的氮化镓高电子迁移率晶体管的结构示意图。
图3是本发明第一实施例的集成模组的结构示意图。
图4是本发明第二实施例的集成模组的结构示意图。
图5是本发明第三实施例的制作方法中薄膜体声波谐振器的制作过程示意图。
图6是本发明第三实施例的制作方法中盖帽的制作过程示意图。
图7是本发明第三实施例的制作方法中盖帽上防护层的制作过程示意图。
图8是本发明第四实施例的电子装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明第一实施例提供了一种滤波器和功率放大器的集成模组，请参阅图3所示，该集成模组包括：基板10、隔离凹槽20、薄膜体声波谐振器30、晶体管40和金属连线50，其中，基板10包括依次层叠的衬底101、第一外延层102和第二外延层103，衬底101包括正面以及与正面相对设置的背面，第一外延层102设于衬底101的正面，第二外延层103设于第一外延层102上。
隔离凹槽20从第二外延层103的表面开始延伸，依次贯穿第二外延层103和第一外延层102，直至衬底101的正面为止。隔离凹槽20把基板10划分为不同元件形成区域，即：第一区域10a和第二区域10b。在本实施例中，作为滤波器的薄膜体声波谐振器30、以及作为功率放大器的晶体管40分别设于第一区域10a和第二区域10b，再通过金属连线50将二者电连接，实现了薄膜体声波谐振器30和晶体管40的集成。
其中，薄膜体声波谐振器30包括下空腔301、下电极302和上电极303，下空腔301形成于衬底101和第一外延层102，下电极302设于下空腔301内、位于第二外延层102的下表面，上电极303位于第二外延层102的上表面，上电极303至少有部分和下电极302相对，
进一步地，下空腔301的横截面的形状可以为任意的多边形，例如，正方形、平行四边形、五边形或六边形等。上电极303的俯视形状可以为任意的多边形，例如，正方形、平行四边形、五边形或六边形等。
其中，晶体管40包括源极401、栅极402和漏极403，均设于第二外延层103上。源极401和漏极403可以直接制作在第二外延层103的上表面，也可以先在第二外延层103的上表面蚀刻相应的凹槽，再在凹槽处形成源极401和漏极403，凹槽从第二外延层103的上表面沿着第二外延层103的厚度方向向下延伸，并且，凹槽没有在厚度方向上贯穿第二外延层103。源极401和漏极403可以为几种金属的组合，通过高温退火形成合金以减小电阻，其中，金属选自钛、铝、镍和铜中的两种或多种，通过金属蒸镀或金属溅射逐层沉淀至第二外延层103上表面，退火后，可以再制作一层钝化层。栅极402的形状可以为矩形、T形或Y形，图3以T形为例示出，栅极402可以由钛、金
、铂、镍等金属组成，通过金属蒸镀或金属溅射逐层沉淀至第二外延层103上表面，栅极402和第二外延层103之间还可以设置一层绝缘层，该绝缘层可以为氧化铝层或氮化硅层。
进一步地，衬底101可以为任意合适的半导体衬底，例如为Si或SiC；第一外延层102的材料选为化合物半导体GaN；第二外延层103的材料可以使用AlN、InN、AlGaN、InAlN等压电材料，优选为AlN上电极303和下电极302的材料为金属材料，如：钼Mo、金Au、钛Ti、铝Al、铜Cu或铂Pt等金属或合金本领域技术人员应当理解，上电极303和下电极302的厚度可以根据目标谐振频率来进行选择。
本发明第二实施例提供了一种滤波器和功率放大器的集成模组，请参阅图4所示，本实施例在图3所示第一实施例的基础上，进一步地，该薄膜体声波谐振器30还包括：第一金属线304、第二金属线305、盖帽306和上空腔307。
在本实施例中，第一金属线304与上电极303相连，第一金属线304可以部分设于第二外延层103上、部分设于上电极303上，第二金属线305与下电极302相连，第二金属线305设于第二外延层103的上表面，第二外延层103上还开设有通孔103a，第二金属线305贯穿该通孔103a以与位于第二外延层103下表面的下电极302连接。
在本实施例中，盖帽306接合于第二外延层103的上表面，即基板10的正面，用来形成围封该上电极303的上空腔307。薄盖帽306通过密封圈设置于第二外延层103上表面，当盖帽306接合至第二外延层103上时，与上电极303形成该薄膜体声波谐振器30的上空腔307第一金属线304和第二金属线305可以位于上空腔307内、位于上空腔307外。上空腔307与下空腔301相对。
更进一步地，在本实施例中，该薄膜体声波谐振器30还包括：质量载荷308、温度补偿薄膜309和杂散波抑制凹槽310，均位于上空腔307内。
具体地，质量载荷308和温度补偿薄膜309均设于该上电极303上，并且，质量载荷308和温度补偿薄膜309在上电极303上设置，质量载荷308用于调节谐振器频率，温度补偿薄膜309用于对谐振器(滤波器)进行温度补偿，以减小频率随温度的变化。杂散波抑制凹槽310贯穿第二外延层103形成，该杂散波抑制凹槽310对应于该下电极302和该上电极303的非相对区域，用于抑制杂散波，减小能量损耗。
更进一步地，该薄膜体声波谐振器30还包括：钝化层311和防护层312，具体地，钝化层311设于该谐振器上方，，用于覆盖该质量载荷308、该温度补偿薄膜309、该上电极303，钝化层311用于保护其覆盖的各个元件。。防护层312设于该盖帽306的外表面，防护层312还可以覆盖于第一金属线304和第二金属线305位于上空腔307外的部分，且防护层312应露出引线313。
本实施例在图3所示第一实施例的基础上，进一步地，该晶体管40还包括钝化层404、背孔405和金属层406。其中，钝化层404覆盖该源极401、该栅极402和该漏极403。背孔405形成于该衬底101、该第一外延层102、该第二外延层103，背孔405从衬底101的背面开始延伸，依次贯穿该衬底101和该第一外延层102，继续在第二外延层103上延伸直至源极401下表面为止，背孔405与源极401接触。请参阅图4所示，金属层406覆盖该背孔405表面和该衬底101下表面。
进一步地，该晶体管40还可以包括薄膜电阻、电容、电感等原件，通过金属线联通以形成单片集成电路。
本发明第三实施例提供了一种滤波器和功率放大器的集成模组的制作方法，以制作第二实施例的集成模组，该制作方法包括：
S1，提供一衬底101，在该衬底101的正面形成第一外延层102，在该第一外延层102的上表面形成第二外延层103，以制备基板10。
S2，在该基板10上刻蚀隔离凹槽20以形成第一区域10a和第二区域10b，分别在所述第一区域10a制作薄膜体声波谐振器30的正面部分、在所述第二区域10b制作晶体管40的正面部分、在所述第一区域10a制作薄膜体声波谐振器30的背面部分、在所述第二区域10b制作晶体管40的背面部分。
进一步地，在步骤S2中还包括如下子步骤，在该薄膜体声波谐振器30和该晶体管40之间制作金属连接线50。
在一个可选的实施方式中，该第一外延层102为GaN，该第二外延层103为AlN，对于滤波器(薄膜体声波谐振器30)而言，频率范围为1GHz～20GHz时，AlN(第一区域10a的第二外延层103)的厚度为0.05μm～2μm之间；对于功率放大器(晶体管40)而言，AlN(第二区域10b的第二外延层103)的厚度为2～20nm，GaN(第一外延层102)的厚度为1μm～2μm，因此，第一外延层102的厚度可以直接由晶体管40的需要决定，第二外延层103的厚度可以先形成为薄膜体声波谐振器30所需厚度，再对位于第二区域10b的第二外延层103进行刻蚀，以达到晶体管40所需厚度。
在步骤S2中，制作薄膜体声波谐振器30的正面部分、制作薄膜体声波谐振器30的背面部分、制作晶体管40的正面部分、以及制作晶体管40的背面部分的顺序可以根据实际需求进行排序，本发明实施例不做限制；可以先制作薄膜体声波谐振器30，后制作晶体管40；也可以先制作晶体管40，再制作薄膜体声波谐振器30；也可以先制作晶体管40及薄膜体声波谐振器30位于基板10正面的部分，再制作晶体管40及薄膜体声波谐振器30位于基板10背面的部分。
具体地，在一个可选的实施方式中，在步骤S2中，首先制作晶体管40的正面部分，制作步骤具体包括：
S2011，对位于第二区域10b的第二外延层103进行刻蚀，以调节第二区域10b的该第二外延层103的厚度。
在步骤S2011中，第二外延层103优选为AlN，AlN刻蚀后的厚度为2～20nm。
S2012，在第二区域10b的该第二外延层103上形成源极401和漏极403。
在步骤S2012中，源极401和漏极403可以为几种金属的组合，通过高温退火形成合金以减小电阻，其中，金属选自钛、铝、和镍中的两种或多种，通过金属蒸镀或金属溅射逐层沉淀至第二外延层103上表面，退火后，可以再制作一层钝化层。
S2013，在第二区域10b的该第二外延层103上形成栅极402。
在步骤S2013中，栅极402的形状可以为矩形、T形或Y形，图3以T形为例示出，栅极402可以由钛、金、铂、镍等金属组成，通过金属蒸镀或金属溅射逐层沉淀至第二外延层103上表面，栅极402和第二外延层103之间还可以设置一层绝缘层，该绝缘层可以为氧化铝层或氮化硅层。
进一步地，，还可以包括如下步骤：在第二区域10b的该第二外延层103上形成薄膜电阻、电容或电感。
随后，再制作薄膜体声波谐振器30的正面部分，请参阅图5所示，包括如下步骤：S2014，在第一区域10a的该第二外延层103上形成上电极。
S2015，在第一区域10a的该第二外延层103上刻蚀通孔103a。
S2016，在第一区域10a的该第二外延层103上形成第一金属线304和第二金属线305，其中，该第一金属线304与上电极303连接，该第二金属线305填充该通孔103a。
S2017，在该上电极303上形成质量载荷308和温度补偿薄膜309，在第一区域10a的该第二外延层103上形成杂散波抑制凹槽310，在第一区域10a的上电极303上形成钝化层311，以覆盖该质量载荷308、该温度补偿薄膜309和该上电极303。
S2018，在第一区域10a的该第二外延层103上制作盖帽306，以形成上空腔307；在该第一金属线304和该第二金属线305上分别形成金属引线313。
随后，制作金属连线50，包括如下步骤：
S2019，在该薄膜体声波谐振器30的正面部分和该晶体管40的正面部分之间制作金属连接线50。
至此，集成模组位于基板10正面的工艺完成，对基板10正面进行晶圆键合，具体包括步骤：
S2020，将一载片与完成正面工艺后的晶圆进行晶圆键合，再对衬底101进行晶圆减薄和抛光。
然后，再制作晶体管40的背面部分，制作步骤具体包括：
S2021，在位于第二区域10b的衬底101背面形成背孔405。
S2022，在该背孔405的内壁表面和所述位于第二区域的衬底下表面形成金属层406。
然后，再制作薄膜体声波谐振器30的背面部分，请参阅图5所示，包括如下步骤：
S2023，在位于第一区域10a的衬底101背面形成下空腔301。
S2024，在该下空腔301的底壁表面形成下电极302。
S2025，将该载片和该基板10进行解键合，并对晶圆进行清洗。
在步骤S2018中，盖帽306的制作可以先制作一个盖帽晶圆，再根据现有技术中的晶圆级封装(WLP)工艺进行，在此不进行一一赘述。在本实施例中，对盖帽的制作工艺进行了改进，采用感光干膜制作盖帽，感光干膜是一种高分子的化合物，感光干膜通过紫外线的照射后能够产生一种聚合反应，形成一种稳定的物质附着于表面，从而达到阻挡电镀和蚀刻的功能。感光干膜一般由三层组成，第一层是支持层(Support Film)，中间是感光层(Photosensitive Layer)，第三层是保护层或聚乙烯隔膜(Polyethylene Film)。支持层和保护层在压膜前和显影前需要去掉，真正起作用的是中间一层感光层，感光层具有一定的粘性和良好的感光性。感光干膜的厚度一般为0.8mil(20μm)、1.2mil(30μm)、1.5mil(38μm)、2mil(50μm),根据不同的应用选用。
具体地，请参阅图6所示，在本实施例中，盖帽306的制作步骤包括：
S51，在第一区域10a的该第二外延层103上形成密封圈3061。
在步骤S51中，该密封圈3061围绕该上电极303和该杂散波抑制凹槽310设置。
S52，在该密封圈3061上平铺一层感光干膜3062。
在步骤S52中，可以通过贴膜设备进行感光干膜的平铺，贴膜设备包括手动贴膜机或自动贴膜机。贴膜时需对以下工艺参数进行优化：预热温度与时间、压合温度、压辘温度、贴膜压力、贴膜速度、压合时间、及压合时间等。该感光干膜3062、该密封圈3061共同形成上空腔307。
S53，对与该上空腔307顶壁相对的该感光干膜3062照射紫外线，以进行曝光。
在步骤S53中，在该感光干膜3062上方设置遮光罩，以遮挡感光干膜无需曝光的部分，露出需要曝光的部分，即作为上空腔307顶壁的部分。进一步地，曝光之前需要静置一段时间，如15～30分钟，让感光干膜冷却至室温。曝光的工艺参数可以根据所选用的干膜材料进行优化。
S54，对该感光干膜3062进行显影及清洗，以去除未曝光的感光干膜。
在步骤S54中，显影之前可能需要静置一段时间，如15～30分钟。显影用的溶剂以及显影参数(温度、压力、浓度、时间等)可以根据干膜的种类进行调整。经过清洗之后，最后留下的感光干膜形成能够阻挡电镀和蚀刻的稳定的物质作为盖帽层3062。
进一步地，可以在盖帽306的外部形成保护层312，以对该盖帽306进行强化，在本实施例中，防护层312的材料采用BCB材料(苯并环丁烯)，BCB是一族新型的活性树脂单体，既可形成热塑性聚合物，也可形成热固性聚合物，具有优异的电绝缘性能,在电子高技术领域获得广泛的应用。
具体地，请参阅图7所示，在步骤S54之后进一步包括：
S55，在该盖帽306外表面、第一金属线304表面和第二金属线305表面涂覆BCB胶层312’。
S56，将金属引线313对应位置处的BCB胶层312用遮光罩进行遮挡，对该BCB胶层312照射紫外线，以进行曝光。
S57，对该BCB胶层312’进行显影及清洗，以去除未曝光的BCB胶层312。
在步骤S57中，经过曝光的BCB胶层312形成保护层312，被去除的BCB胶层处形成金属引线通孔313a。
本发明第四实施例提供了一种电子装置，请参阅图8所示，该电子装置200包括集成模组100，该集成模组100为第一实施例的集成模组，或为第二实施例的集成模组，集成模组100的结构具体参阅第一实施例和第二实施例，集成模组100的制备方法具体参阅第三实施例，在此不进行一一赘述。
在本实施例中，该电子装置200可以为手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置200，由于使用了上述的集成模组100，因而具有更好的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种滤波器和功率放大器的集成模组，其特征在于，所述集成模组包括：
基板，包括衬底、设于所述衬底的第一外延层、以及设于所述第一外延层的第二外延层；
形成于所述第一外延层和所述第二外延层的隔离凹槽，所述隔离凹槽将所述基板划分为第一区域和第二区域；
形成于所述第一区域的薄膜体声波谐振器，包括：形成于所述衬底和所述第一外延层的下空腔、设于所述下空腔的下电极、以及设于所述第二外延层上表面的上电极，所述上电极隔着所述第二外延层形成与所述下电极相对的谐振区；
形成于所述第二区域的晶体管，包括：分别设于所述第二外延层的源极、栅极和漏极；以及
用于连接所述薄膜体声波谐振器和所述晶体管的金属连接线。
2.根据权利要求1所述的滤波器和功率放大器的集成模组，其特征在于，所述薄膜体声波谐振器还包括：
设于所述第二外延层上表面的第一金属线，其与所述上电极连接；
设于所述第二外延层上表面的第二金属线，所述第二金属线通过贯穿所述第二外延层的通孔与所述下电极连接；
接合于所述基板上表面并且与所述基板共同围封形成一上空腔的盖帽，所述上电极容纳于所述上空腔内；
和/或，所述晶体管还包括：
形成于所述衬底、所述第一外延层、所述第二外延层的背孔；
覆盖所述背孔表面和所述位于第二区域的衬底下表面的金属层。
3.根据权利要求1或2所述的滤波器和功率放大器的集成模组，其特征在于，所述薄膜体声波谐振器还包括：
设于所述上电极的质量载荷；
和/或，设于所述上电极上的用于温度补偿的薄膜层；
和/或，形成于所述第二外延层的杂散波抑制凹槽，所述杂散波抑制凹槽对应于所述下电极和所述上电极的非相对区域。
4.根据权利要求3所述的滤波器和功率放大器的集成模组，其特征在于，所述薄膜体声波谐振器还包括：
设于所述上空腔底壁的钝化层，用于覆盖所述质量载荷、所述温度补偿薄膜、所述上电极和所述第二外延层；
设于所述盖帽外表面的防护层。
5.根据权利要求1所述的滤波器和功率放大器的集成模组，其特征在于，所述第一外延层的厚度满足功率放大器的设计要求，所述第二外延层的厚度满足滤波器的设计要求；
和/或，所述第一外延层为GaN，所述第二外延层为AlN。
6.一种滤波器和功率放大器的集成模组的制作方法，其特征在于，所述方法包括：
S1，提供一衬底，在所述衬底的正面形成第一外延层，在所述第一外延层的上表面形成第二外延层，以制备基板；所述第一外延层的厚度满足功率放大器的设计要求，所述第二外延层的厚度满足滤波器的设计要求，
S2，在所述基板上刻蚀隔离凹槽以形成第一区域和第二区域；分别在所述第一区域制作薄膜体声波谐振器的正面部分、在所述第二区域制作晶体管的正面部分、在所述第一区域制作薄膜体声波谐振器的背面部分、在所述第二区域制作晶体管的背面部分；
其中，所述薄膜体声波谐振器的正面部分的制作步骤包括：
在第一区域的所述第二外延层上形成上电极；
在所述基板上制作盖帽，以形成用于围封所述上电极的上空腔；
所述薄膜体声波谐振器的背面部分的制作步骤包括：
在位于第一区域的衬底背面形成下空腔；
在所述下空腔的底壁表面形成下电极。
7.根据权利要求6所述的滤波器和功率放大器的集成模组的制作方法，其特征在于，在步骤S2中还包括：
在所述薄膜体声波谐振器的正面部分和所述晶体管的正面部分之间制作金属连接线。
8.根据权利要求6所述的滤波器和功率放大器的集成模组的制作方法，其特征在于，所述晶体管的正面部分的制作步骤包括：
对位于第二区域的第二外延层进行刻蚀，以调节第二区域的所述第二外延层的厚度，以满足晶体管的设计要求；
在第二区域的所述第二外延层上形成源极和漏极；
在第二区域的所述第二外延层上形成栅极；
所述晶体管的背面部分的制作步骤包括：
在位于第二区域的衬底背面形成背孔；
在所述背孔的内壁表面和所述位于第二区域的衬底下表面形成金属层；
和/或，所述薄膜体声波谐振器的正面部分的制作步骤中，所述在第一区域的所述第二外延层上形成上电极之后，还包括：
在第一区域的所述第二外延层上刻蚀通孔；
在第一区域的所述第二外延层上形成第一金属线和第二金属线，其中，所述第一金属线与上电极连接，所述第二金属线填充所述通孔；
在所述上电极上形成质量载荷和用于温度补偿的薄膜层，在第一区域的所述第二外延层上形成杂散波抑制凹槽；
和/或，所述在所述基板上制作盖帽，以形成用于围封所述上电极的上空腔，包括：
在第一区域的所述第二外延层上形成密封圈；
在所述密封圈上平铺一层感光干膜，所述感光干膜、所述接合环和所述第二外延层及上电极上表面共同形成上空腔；
对与所述上空腔顶壁相对的所述感光干膜照射紫外线，以进行曝光；
对所述感光干膜进行显影及清洗，以去除未曝光的感光干膜。
9.根据权利要求8所述的滤波器和功率放大器的集成模组的制作方法，其特征在于，所述薄膜体声波谐振器的正面部分的制作步骤还包括：
在所述上空腔底壁形成钝化层，用于覆盖所述质量载荷、所述温度补偿薄膜、所述上电极和所述第二外延层；
和/或，在所述盖帽外表面形成防护层。
10.一种电子装置，其特征在于，所述电子装置包括如权利要求1至5任一项所述的滤波器和功率放大器的集成模组。
CN201911146911.4A 2019-11-21 2019-11-21 滤波器和功率放大器的集成模组、其制造方法和电子装置 Pending CN111146235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911146911.4A CN111146235A (zh) 2019-11-21 2019-11-21 滤波器和功率放大器的集成模组、其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911146911.4A CN111146235A (zh) 2019-11-21 2019-11-21 滤波器和功率放大器的集成模组、其制造方法和电子装置

Publications (1)

Publication Number Publication Date
CN111146235A true CN111146235A (zh) 2020-05-12

Family

ID=70517171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911146911.4A Pending CN111146235A (zh) 2019-11-21 2019-11-21 滤波器和功率放大器的集成模组、其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN111146235A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968995A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种集成无源器件及其制作方法和集成电路
CN111968972A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
WO2022116395A1 (zh) * 2020-12-02 2022-06-09 海宁波恩斯坦生物科技有限公司 一种无源空腔型单晶FBAR与有源GaN HEMT的单片异质异构集成结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929302A (zh) * 2005-09-09 2007-03-14 株式会社东芝 薄膜体声谐振器及其制造方法
TW201013311A (en) * 2008-06-10 2010-04-01 Nippon Kayaku Kk A photosensitive resin composition for cavity packaging, a cured product thereof, and a laminated body and a micro device using the resin composition
US20180275485A1 (en) * 2017-03-24 2018-09-27 Dror Hurwitz Method of fabrication for single crystal piezoelectric rf resonators and filters
CN110380702A (zh) * 2019-07-25 2019-10-25 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929302A (zh) * 2005-09-09 2007-03-14 株式会社东芝 薄膜体声谐振器及其制造方法
TW201013311A (en) * 2008-06-10 2010-04-01 Nippon Kayaku Kk A photosensitive resin composition for cavity packaging, a cured product thereof, and a laminated body and a micro device using the resin composition
US20180275485A1 (en) * 2017-03-24 2018-09-27 Dror Hurwitz Method of fabrication for single crystal piezoelectric rf resonators and filters
CN110380702A (zh) * 2019-07-25 2019-10-25 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968995A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种集成无源器件及其制作方法和集成电路
CN111968972A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
CN111968995B (zh) * 2020-07-13 2024-02-09 深圳市汇芯通信技术有限公司 一种集成无源器件及其制作方法和集成电路
CN111968972B (zh) * 2020-07-13 2024-03-26 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
WO2022116395A1 (zh) * 2020-12-02 2022-06-09 海宁波恩斯坦生物科技有限公司 一种无源空腔型单晶FBAR与有源GaN HEMT的单片异质异构集成结构

Similar Documents

Publication Publication Date Title
CN111146235A (zh) 滤波器和功率放大器的集成模组、其制造方法和电子装置
US10431490B2 (en) Wafer scale packaging
US20180145652A1 (en) Single crystal acoustic resonator and bulk acoustic wave filter
TWI399836B (zh) 晶圓級晶片尺寸封裝及製造方法
CN104221130B (zh) 与化合物半导体的铜互连相关的改善的结构、装置和方法
TWI836222B (zh) 用於在裸晶之前側上之柱連接及在裸晶之後側上之被動裝置整合之方法
JP2003347441A (ja) 半導体素子、半導体装置、及び半導体素子の製造方法
CN110931433B (zh) 集成器件制造方法及相关产品
TW200830502A (en) Structure of super thin chip scale package and method of the same
US9362173B2 (en) Method for chip package
TWI475618B (zh) 晶圓級封裝半導體之方法
US6166436A (en) High frequency semiconductor device
TW201225295A (en) Semiconductor device and method of manufacturing the same, and power supply apparatus
US11777465B2 (en) Packaged surface acoustic wave devices
US11552028B2 (en) Chip packaging method and chip packaging structure
JP7063186B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
US20230029763A1 (en) Interconnect metal openings through dielectric films
CN111416592B (zh) 半导体器件、射频电路装置和制造方法
JP2022179981A (ja) 半導体装置及び半導体装置の製造方法
US20130256841A1 (en) Via plugs
JPH1145976A (ja) 高周波マルチチップモジュール及びその製造方法
CN109698680A (zh) 具有聚合物支座的微型帽式封装
JP7332130B2 (ja) 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
JPH10321762A (ja) 半導体装置
JP2004103919A (ja) 半導体ウェーハ及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Fan Yonghui

Inventor before: Fan Yonghui

Inventor before: Zhang Huiting

Inventor before: Jin Jing

CB03 Change of inventor or designer information
RJ01 Rejection of invention patent application after publication

Application publication date: 20200512

RJ01 Rejection of invention patent application after publication