CN110931433B - 集成器件制造方法及相关产品 - Google Patents

集成器件制造方法及相关产品 Download PDF

Info

Publication number
CN110931433B
CN110931433B CN201911007971.8A CN201911007971A CN110931433B CN 110931433 B CN110931433 B CN 110931433B CN 201911007971 A CN201911007971 A CN 201911007971A CN 110931433 B CN110931433 B CN 110931433B
Authority
CN
China
Prior art keywords
filter
power amplifier
epitaxial layer
layer
integrated device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911007971.8A
Other languages
English (en)
Other versions
CN110931433A (zh
Inventor
樊永辉
张惠婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huixin Communication Technology Co ltd
Original Assignee
Shenzhen Huixin Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huixin Communication Technology Co ltd filed Critical Shenzhen Huixin Communication Technology Co ltd
Priority to CN201911007971.8A priority Critical patent/CN110931433B/zh
Publication of CN110931433A publication Critical patent/CN110931433A/zh
Application granted granted Critical
Publication of CN110931433B publication Critical patent/CN110931433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请实施例公开了一种集成器件制造方法及相关产品,方法包括:提供晶圆,并在所述晶圆上设置第一外延层和第二外延层,得到第一形态集成器件;对所述第一形态集成器件执行预设的正面制造工艺,形成滤波器和功率放大器正面组件,得到第二形态集成器件;对所述第二形态集成器件包含的滤波器、功率放大器和初始晶圆执行晶圆键合,并且执行预设的背面制造工艺,得到所述集成器件。采用本方法,通过将滤波器和功率发大器集成在同一个芯片上,可以减小器件的尺寸,提高器件的性能,简化生产工艺,降低生产成本。

Description

集成器件制造方法及相关产品
技术领域
本申请涉及芯片制造领域,具体涉及射频滤波器和功率放大器芯片,尤其是一种集成器件制造方法及相关产品。
背景技术
随着信息技术的不断发展,为更好地满足下一代通信技术要求,对无线通讯射频前端的设计要求也越来越高。在射频前端,功率发大器和滤波器是核心部件。在移动通信中,体声波滤波器(FBAR或BAW)将被广泛应用,而功率放大器将采用高性能的氮化镓高电子迁移率晶体管(GaN HEMT)器件。目前,基于薄膜体声波谐振器(FBAR)的射频滤波器和基于氮化镓高电子迁移率晶体管(GaN HEMT)的射频功率放大器是分别制作完成的。封装后集成到电路板上提供给终端用户。或者,将分别制作完成的滤波器和功率放大器在封装的时候集成为一个模组。
发明内容
本申请实施例提供了一种集成器件制造方法及相关产品,通过将滤波器和功率发大器集成在同一个芯片上,可以减小器件尺寸、降低制作成本、提高器件性能。
第一方面,本申请实施例提供了一种集成器件制造方法,应用于器件制造系统,所述器件制造系统用于制造集成有滤波器和功率放大器的集成器件,所述滤波器包括基于薄膜体声波谐振器(FBAR)的射频滤波器,所述功率放大器包括基于氮化镓高电子迁移率晶体管(GaN HEMT)的射频功率放大器。包括:
提供晶圆,并在所述晶圆上设置第一外延层和第二外延层,得到第一形态集成器件,所述第一外延层、所述第二外延层和所述晶圆形成由上至下的位置关系,所述第一外延层为势垒层,所述第二外延层为氮化镓材料层,所述第一外延层的初始厚度满足所述功率放大器的设计要求;所述第二外延层的初始厚度满足所述滤波器的设计要求;
针对所述第一形态集成器件执行预设的正面制造工艺,得到第二形态集成器件,所述第二形态集成器件包括所述滤波器的滤波器第一外延层与滤波器第二外延层,以及包括所述功率放大器的功率放大器第一外延层与功率放大器第二外延层,所述滤波器第一外延层与第二外延层形成所述滤波器的外延结构,所述功率放大器第一外延层与第二外延层形成所述功率放大器的外延结构,所述滤波器的外延结构与所述功率放大器的外延结构之间设置有隔离凹槽;
针对所述第二形态集成器件执行预设的背面制造工艺,得到所述集成器件。
第二方面,本申请实施例提供了一种集成器件,所述集成器件包括滤波器与功率放大器,所述滤波器包括基于薄膜体声波谐振器(FBAR)的射频滤波器,所述功率放大器包括基于氮化镓高电子迁移率晶体管(GaN HEMT)的射频功率放大器;
所述滤波器和所述功率放大器共用同一块晶圆作为衬底,所述滤波器的外延结构包括滤波器第一外延层与第二外延层,所述功率放大器的外延结构包括功率放大器第一外延层与第二外延层,所述滤波器外延结构和所述功率放大器外延结构设置于所述晶圆的同一端面且通过隔离凹槽隔离,所述滤波器的第一外延层与所述功率放大器的第一外延层为势垒层,所述第二外延层为氮化镓材料层,所述滤波器第一外延层、所述滤波器第二外延层和所述晶圆形成由上至下的位置关系,所述滤波器与所述功率放大器的第一外延层的初始厚度满足所述功率放大器的设计要求;所述滤波器与所述功率放大器的第二外延层的初始厚度满足所述滤波器的设计要求。
可选的,在所述第二外延层为氮化镓材料层的情况下,所述第一外延层为以下任意一种或多种:
氮化铝AlN材料层,氮化镓铝AlGaN材料层,铝铟镓氮AlInGaN材料层,氮化铟InN材料层等;
所述第二外延层包括所述滤波器的第二外延层与所述功率放大器的第二外延层;
所述第一外延层包括所述滤波器的第一外延层与所述功率放大器的第一外延层。
可选的,所述集成器件还包括相对于所述滤波器外延结构设置的滤波器正面组件、相对于所述功率放大器外延结构设置的功率放大器正面组件、连接所述滤波器正面组件和所述功率放大器正面组件的跨接金属连线。
可选的,所述滤波器正面组件包括上电极、第一金属连线、第二金属连线、盖帽、防护层,其中,
所述上电极设置于所述滤波器第二外延层的上端面,所述第一金属连线设置于所述上电极上以形成所述上电极的引脚,所述第二金属连线穿过所述滤波器第二外延层的通孔和所述防护层的通孔形成下电极的引脚;
所述盖帽设置于所述上电极的上方以形成所述滤波器的上空腔;
所述盖帽的上方设置防护层。
可选的,所述滤波器正面组件还包括设置于所述滤波器上电极上的用于调节谐振器频率的质量载荷的第一结构;和/或,
设置于所述滤波器第一外延层或上电极上的用于抑制杂散波的第二结构;和/或,
设置于所述滤波器第一外延层或上电极上的用于滤波器温度补偿的薄膜层。
可选的,所述功率放大器正面组件包括源极、漏极、栅极和钝化层,其中,
所述钝化层设置于所述功率放大器的上端面,所述功率放大器钝化层包括绝缘材料,所述栅极穿过所述钝化层设置于所述功率放大器第一外延层的上端面,所述栅极上增设一层钝化层。
可选的,所述滤波器还包括下空腔、下电极,所述下空腔位于所述滤波器第二外延层下端面以下,所述下电极位于所述下空腔的顶部端面,所述功率放大器还包括背孔、背孔内侧金属层,功率放大器下端面的背面金属层。
第三方面,本申请实施例提供了一种集成器件制造装置,应用于器件制造系统,所述集成器件包括滤波器与功率放大器,所述滤波器包括基于薄膜体声波谐振器的射频滤波器,所述功率放大器包括基于氮化镓高电子迁移率晶体管的射频功率放大器;所述装置包括处理单元和通信单元,其中,
所述处理单元,用于提供晶圆,并在所述晶圆上设置第一外延层和第二外延层,得到第一形态集成器件,所述第一外延层、所述第二外延层和所述晶圆形成由上至下的位置关系,所述第一外延层为势垒层,所述第二外延层为氮化镓材料层,所述第一外延层的初始厚度满足所述功率放大器的设计要求;所述第二外延层的初始厚度满足所述滤波器的设计要求;
针对所述第一形态集成器件执行预设的正面制造工艺,得到第二形态集成器件,所述第二形态集成器件包括所述滤波器的滤波器第一外延层与滤波器第二外延层,以及包括所述功率放大器的功率放大器第一外延层与功率放大器第二外延层,所述滤波器第一外延层与第二外延层形成所述滤波器的外延结构,所述功率放大器第一外延层与第二外延层形成所述功率放大器的外延结构,所述滤波器的外延结构与所述功率放大器的外延结构之间设置有隔离凹槽;
针对所述第二形态集成器件执行预设的背面制造工艺,得到所述集成器件,所述背面制造工艺包括制作所述滤波器的下空腔和下电极,以及制作所述功率放大器的背孔、背孔金属层和背面金属层。
第四方面,本申请实施例提供了一种集成器件制造系统,包括:处理器,存储器,以及一个或多个程序;所述一个或多个程序被存储在上述存储器中,并且被配置成由所述处理器执行,所述程序包括用于执行本申请实施例第一方面任一方法中所描述的步骤的指令。
第五方面,本申请实施例提供了一种计算机可读存储介质,其中,所述计算机可读存储介质存储有用于电子数据交换的计算机程序,该计算机程序具体包括指令,所述指令用于执行如本申请实施例第一方面任一方法中所描述的部分或全部步骤。
第六方面,本申请实施例提供了一种计算机程序产品,其中,所述计算机程序产品包括计算机程序,所述计算机程序可操作来使计算机执行如本申请实施例第一方面任一方法中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
可以看出,本申请实施例中将FBAR滤波器和GaN HEMT功率发大器集成在同一个芯片上,形成一个集成器件,该集成器件共用晶圆、第一外延层和第二外延层,且第一外延层与第二外延层工艺材料的选择以及厚度的设计,既满足滤波器的设计要求又满足功率放大器的设计要求,从而可以在保证各自器件性能的同时,减小器件尺寸和成本,简化制造工艺、提高器件制造效率、提升器件性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1-A是本申请实施例公开的一种滤波器的结构示意图;
图1-B是本申请实施例公开的一种功率放大器的结构示意图;
图2-A是本申请实施例公开的集成器件制作方法的流程示意图;
图2-B是本申请实施例公开的一种第一形态集成器件的结构示意图;
图2-C是本申请实施例公开的一种第二形态集成器件的结构示意图;
图2-D是本申请实施例公开的一种滤波器正面制造工艺的示意图;
图2-E是本申请实施例公开的一种感光干膜贴膜制造工艺的示意图;
图2-F是本申请实施例公开的一种感光干膜对准与曝光制造工艺的示意图;
图2-G是本申请实施例公开的一种感光干膜显影与清洗制造工艺的示意图;
图2-H是本申请实施例公开的一种功率放大器正面制造工艺的示意图;
图2-I是本申请实施例公开的一种集成器件整体制造工艺的示意图;
图3是本申请实施例公开的一种集成器件的结构示意图;
图4是本申请实施例公开的一种集成器件制造系统的结构示意图;
图5是本申请实施例公开的一种集成器件制造装置的功能单元组成框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
随着信息技术的不断发展,为更好地满足下一代通信技术要求,对无线通讯射频前端的设计要求也越来越高。在射频前端,功率发大器和滤波器是核心部件。在无线通信中,体声波滤波器(FBAR或BAW)将被广泛应用,而功率放大器将采用高性能的氮化镓高电子迁移率晶体管(GaN HEMT)器件。
图1-A是一个以氮化铝(AlN)为压电材料的FBAR滤波器的结构示意图,FBAR器件制造工艺通常包括设置压电层、制作上电极和下电极,也可能包括其他的步骤如金属连线设置、频率调节结构设置、钝化层设置、衬底减薄设置、背孔刻蚀与金属化等。压电材料可以如图1-A所示为AlN,也可以是GaN。上下电极材料可以是钼(Mo),金(Au),钛(Ti),铝(Al)。衬底材料可以是硅(Si)或者碳化硅(SiC)。
图1-B是一个以AlGaN/GaN为外延结构的基于GaN HEMT器件的射频功率放大器的结构示意图,图中S表示源极,G表示栅极,D表示漏极,GaN HEMT器件有栅极(Gate)、源极(Source)、漏极(Drain)组成,栅极可以是一般的矩形栅,也可以是T-栅或Y-栅,栅极的下面也可以设置有一层氧化铝层或者氮化硅绝缘层。器件工艺可能还包括其他的步骤如氮化硅钝化、薄膜电阻、电容、电感、金属连线、衬底减薄、背孔刻蚀与金属化等。外延结构是AlGaN/GaN,也可以是其他组合如AlN/GaN,InAlN/GaN,InN/GaN等。衬底材料可以是Si或者SiC。
目前,基于FBAR薄膜体声波谐振器的射频滤波器和基于GaN HEMT氮化镓高电子迁移率晶体管的射频功率放大器是分别制作完成的。封装后集成到电路板上提供给终端用户。或者,将分别制作完成的滤波器和功率放大器在封装的时候集成为一个模组。
针对上述问题,本申请实施例提供一种集成器件的制作方法,应用于器件制造系统。下面结合附图进行详细介绍。
首先,请参看图2-A所示的集成器件制作方法的流程示意图,这种方法可包括但不限于如下步骤:
201,提供晶圆,并在所述晶圆上设置第一外延层和第二外延层,得到第一形态集成器件。
在一种可能的实施例中,如图2-B所示的第一形态集成器件,包含第一外延层、第二外延层和晶圆。所述第一外延层、所述第二外延层和所述晶圆形成由上至下的位置关系,所述第一外延层为势垒层,所述第二外延层为氮化镓GaN材料层,所述第一外延层的初始厚度满足所述功率放大器的设计要求;所述第二外延层的初始厚度满足所述滤波器的设计要求。
其中,所述在所述晶圆上设置第一外延层和第二外延层的具体实现方式可以是由MOCVD(金属有机化学气相沉积)方法或MBE(分子束外延)方法完成。
其中,所述第一外延层做为势垒层,可以是氮化铝AlN,氮化镓铝AlGaN,铝铟镓氮AlInGaN、氮化铟InN等。第二外延层为氮化镓GaN,在一种可能的实施例中,所述第一外延层与所述第二外延层之间也可以增加一层薄的隔离层,如氮化铝AlN或铝Al等。
其中,所述第一外延层的厚度由功率放大器的设计决定,以满足功率放大器的设计要求,厚度范围为5-50nm。
其中,晶圆为硅Si,或碳化硅SiC。
202,针对所述第一形态集成器件执行预设的正面制造工艺,得到第二形态集成器件;
在一种可能的实施例中,如图2-C所示的第二形态集成器件,包括所述滤波器的滤波器第一外延层与滤波器第二外延层,以及包括所述功率放大器的功率放大器第一外延层与功率放大器第二外延层,所述滤波器第一外延层与第二外延层形成所述滤波器的外延结构,所述功率放大器第一外延层与第二外延层形成所述功率放大器的外延结构,所述滤波器的外延结构与所述功率放大器的外延结构之间设置有隔离凹槽。
其中,上述步骤201中的第二外延层可以是氮化镓GaN,在作为滤波器的第二外延层时,作为FBAR器件的压电层,同时也是GaN HEMT器件的沟道层,其厚度由滤波器的设计决定,满足滤波器的设计要求。对于不同的工作频率,其厚度介于20nm-2000nm之间。
203,针对所述第二形态集成器件执行预设的背面制造工艺,得到所述集成器件。
在一种可能的实施例中,所述背面制造工艺包括制作所述滤波器的下空腔和下电极,以及制作所述功率放大器的背孔、背孔金属层和背面金属层。
其中,所述背面制造工艺还可以包括晶圆减薄与抛光操作,此工艺与现有制造工艺保持一致,此处不做赘述。
可见,本申请实施例中将FBAR滤波器和GaN HEMT功率发大器集成在同一个芯片上,形成一个集成器件,该集成器件共用晶圆、第一外延层和第二外延层,且第一外延层与第二外延层工艺材料的选择以及厚度的设计,皆满足滤波器以及功率放大器的设计要求,从而可以在保证各自器件性能的同时,减小器件尺寸和成本,简化制造工艺、提高器件制造效率、提升器件的整体性能。
在一种可能的实施例中,针对所述第一形态集成器件执行预设的正面制造工艺,得到第二形态集成器件,包括:
针对所述预设的滤波器的外延结构执行所述预设的滤波器正面制造工艺,得到所述滤波器的正面组件,针对所述预设的功率放大器的外延结构执行所述预设的功率放大器正面制造工艺,得到所述功率放大器的正面组件;
刻蚀所述滤波器的外延结构与所述功率放大器的外延结构,得到隔离凹槽;
设置金属连线以连接所述滤波器的正面组件与功率放大器的正面组件。
其中,所述隔离凹槽可以通过刻蚀工艺制作得到。
其中,所述滤波器正面制造工艺为针对滤波器正面组件的制造工艺,所述功率放大器正面制造工艺为针对功率放大器正面组件的制造工艺。所述滤波器正面制造工艺和所述功率放大器正面制造工艺的执行顺序不做限定,可以先执行滤波器正面制造工艺,再执行功率放大器正面制造工艺,也可以先执行功率放大器正面制造工艺,再执行滤波器正面制造工艺,还可以同步或者差时同步执行滤波器和功率放大器正面制造工艺。
其中,所述金属连线的作用在于实现滤波器和功率放大器的电连接,因此,需要滤波器的一个电极(上电极或下电极)与功率放大器的一个电极(源极或漏极)电连接,可见该金属连线包括以下4种连接方式:
第一种,滤波器的上电极通过跨接金属连线连接功率放大器的源极。
第二种,滤波器的上电极通过跨接金属连线连接功率放大器的漏极。
第三种,滤波器的下电极通过跨接金属连线连接功率放大器的源极。
第四种,滤波器的下电极通过跨接金属连线连接功率放大器的漏极。
上述四种连接方式对应的制作工艺可以相同,也可以不同,此处不做唯一限定。
可见,本示例中,通过滤波器和功率放大器正面制造工艺在相同晶圆和外延层上分别进行滤波器正面组件的制造和功率放大器正面组件的制造,可以节约成本,减少信息传输损耗、提升信息传输速度、提高集成器件的性能。
在一个可能的实施例中,如图2-D所示,针对所述预设的滤波器的外延结构执行所述预设的滤波器正面制造工艺,得到所述滤波器的正面组件,包括:
刻蚀第一外延层,在第二外延层上端面设置上电极;
刻蚀所述第二外延层,得到通孔;
在所述滤波器的上电极和所述第二外延层设置金属连线,包括连接上电极的第一金属连线和通过所述通孔设置的第二金属连线;
通过晶圆极封装WLP方法或感光干膜法在所述上电极上方设置盖帽以形成上空腔,所述盖帽的上方设置防护层;
在所述第一金属连线上设置第一金属引脚;
在所述第二金属连线上设置第二金属引脚;
所述第一金属引脚与所述第二金属引脚穿过所述盖帽层或防护层。
其中,针对所述预设的滤波器的外延结构执行所述预设的滤波器正面制造工艺,所述预设的正面制造工艺为针对滤波器的正面制造工艺,从而得到滤波器的正面组件。
其中,通过晶圆极封装(Wafer level package,WLP)方法或感光干膜法在所述上电极上方设置盖帽以形成上空腔,所述晶圆极封装一般采用制作盖帽晶圆(Cap wafer),然后通过晶圆级封装的方法制作而成,为常用方式,这里不加赘述。
其中,若以感光干膜法在所述上电极上方设置盖帽以形成上空腔,在所述盖帽的上方设置防护层,即在盖帽层制作完成之后,需要对干膜盖帽进行强化并对FBAR器件进行保护。防护层的制作,可以选用BCB材料(苯并环丁烯)。BCB是一族新型的活性树脂单体,既可形成热塑性聚合物,也可形成热固性聚合物,具有优异的电绝缘性能,电子高技术领域获得广泛的应用。制作BCB防护层的工艺如下:BCB涂胶(Coat)、校准(Alignment)、曝光(Expose)、显影(Develop)、清洗(Cleaning)、固化(Curing)。在制作防护层的同时,用于信号输入和输出的金属引线开孔也同时制作完成。制作BCB防护层也可以采用光刻加刻蚀的方法。具体过程如下:BCB涂胶(BCB Coat)、光刻胶涂胶(Photo resist coat)、校准(Alignment)、曝光(Expose)、光刻胶显影(PR Develop)、BCB刻蚀(用于刻蚀金属连线通孔)、去胶(PR Strip)、BCB固化(BCB Curing)。
可见,本实施例中,由于在盖帽的上方设置防护层,能对盖帽进行强化,并对FBAR器件进行保护。
在一种可能的实施例中,所述通过晶圆极封装WLP方法或感光干膜法在所述上电极上方设置盖帽以形成上空腔之前,还包括:
在所述滤波器上电极上方设置用于调节谐振器频率的质量载荷的第一结构;和/或,在所述滤波器第一外延层或所述上电极上方设置用于抑制杂散波的第二结构;和/或,在所述滤波器第一外延层或所述上电极上方设置用于滤波器温度补偿的薄膜层。
在一种可能的实施例中,所述通过感光干膜法在所述上电极上方设置盖帽以形成上空腔,包括:
按照预设标准对以下工艺参数进行优化,所述工艺参数包括以下任意一种或多种:预热温度、预热时间、压合温度、压辘温度、贴膜压力、贴膜速度、与压合时间;如图2-E所示的一种感光干膜贴膜制造工艺的示意图,根据优化后的工艺参数,在滤波器的上端面平铺一层感光干膜;按照预设静置时间,静置所述感光干膜,得到冷却至室温的感光干膜;根据不同种类干膜材料对曝光工艺参数进行优化,按照优化后的曝光工艺参数对所述冷却至室温的感光干膜进行对准与曝光,如图2-F所示,得到曝光后的感光干膜;将曝光后的感光干膜静置预设的时间后,对所述曝光后的感光干膜进行干膜显影与清洗,如图2-G所示,以除去未经曝光的干膜,得到最终的干膜,形成盖帽,所述盖帽与所述滤波器的上端面形成所述滤波器的上空腔。
其中,感光干膜是一种高分子的化合物,它通过紫外线的照射后能够产生一种聚合反应,形成一种稳定的物质附着于表面,从而达到阻挡电镀和蚀刻的功能。感光干膜一般由三层组成,第一层是支持层(Support Film),中间层是感光层(Photosensitive Layer),第三层是保护层或聚乙烯隔膜(Polyethylene Film)。在压膜前和显影前去掉支持层和保护层,留下中间层,即感光层。所述感光层具有一定的粘性和良好的感光性。
其中,根据不同的应用,可以选用厚度为0.8mil(20um)、1.2mil(30um)、1.5mil(38um)、2mil(50um)的干膜。
其中,贴膜之后,如图2-F所示,进行对准与曝光。曝光之前可能需要静置一段时间,如15-30分钟,让干膜温度冷却至室温。曝光的工艺参数应根据所选用的干膜材料进行优化。
对准与曝光之后,如图2-G所示的感光干膜显影与清洗,对感光干膜进行显影与清洗以除去未经曝光的干膜。显影之前可能需要静置一段时间,如15-30分钟。显影用的溶济以及显影参数(温度、压力、浓度、时间等)应根据干膜的种类进行调整。经过清洗之后,最后留下的干膜形成盖帽,与晶圆上的结构形成FBAR的上空腔。
可见,采用此方法制作盖帽,相较于传统的晶圆极封装WLP方法而言,工艺流程更加简单,节约了生成时间,缩短了生产周期,降低了生产设备成本与生产时间成本。
在一种可能的实施例中,请参阅图2-H,
所述针对所述预设的功率放大器的外延结构执行所述预设的功率放大器正面制造工艺,得到所述功率放大器的正面组件,包括:在所述功率放大器第二外延层上方制作源极和漏极;在所述功率放大器第一外延层的上端面制作功率放大器钝化层,所述功率放大器钝化层包括绝缘材料;刻蚀所述钝化层以在所述功率放大器第一外延层上方制作栅极。
其中,采用正面制造工艺,进行源漏极的制作,源漏极可以直接制作在第一外延层,既可以是AlGaN层的表面,也可以先刻蚀凹槽。源漏极一般是几种金属的组合通过高温退火形成合金以减小电阻。这些金属包括Ti,Al,Ni,Au,通常是通过金属蒸镀(MetalEvaporation)或溅射(Sputtering)逐层沉淀到晶圆上。退火工艺之后,再制作一层钝化层,一般为氮化硅Si3N4。
其中,采用正面制造工艺,进行栅极的制作。首先刻蚀氮化硅钝化层,再将金属制作在第一外延层AlGaN层上。在栅极与AlGaN之间也可以加一层绝缘层,如氧化铝(Al2O3)或氮化硅(Si3N4)。栅极的形状可以是矩形,T形或Y形,图2-H中的栅极为T形。栅极一般由Ni,Au,Pt,Ti等金属组成,通过金属蒸镀或溅射的方法逐层沉淀到晶圆上。
可见,本实施例中,在集成器件的制造工艺中,由于共用外延结构的第一外延层厚度是根据功率放大器的设计要求进行的设定,从而保证功率放大器的器件性能能够满足设计要求。
另外,针对所述预设的功率放大器的外延结构执行所述预设的正面制造工艺,还可能包含其他的原件,如薄膜电阻,电容,电感,通过金属连线联通而制成单片集成电路(MMIC)。此处不再展开叙述。
在一个可能的示例中,如图2-I所示,所述针对所述第二形态集成器件执行预设的背面制造工艺,得到所述集成器件,包括:将所述第二形态集成器件键合到一片载片上,并针对所述第二形态集成器件进行晶圆减薄与抛光,得到第三形态集成器件;针对所述第三形态集成器件执行滤波器背面制造工艺,形成滤波器背面组件;针对所述第三形态集成器件执行功率放大器背面制造工艺,形成功率放大器背面组件。
其中,所述载片可以是蓝宝石载片等,此处不做唯一限定。
其中,所述滤波器背面组件包括下电极,所述功率放大器背面组件包括背孔金属层和背面金属层。所述滤波器背面制造工艺为针对滤波器背面组件的制造工艺,所述功率放大器背面制造工艺为针对功率放大器背面组件的制造工艺。所述滤波器背面制造工艺和所述功率放大器背面制造工艺的执行顺序不做限定,可以先执行滤波器背面制造工艺,再执行功率放大器背面制造工艺,也可以先执行滤波器背面制造工艺,再执行滤波器背面制造工艺,还可以同步或者差时同步执行滤波器和功率放大器背面制造工艺。
可见,本示例中,通过滤波器和功率放大器背面制造工艺在相同晶圆上分别进行滤波器背面组件的制造和功率放大器背面组件的制造,仅在一个晶圆即可完成滤波器和功率放大器的背面组件的制造,有利于优化器件工艺步骤、降低器件材料损耗,提高器件制造效率和节约成本。
在一个可能的示例中,所述针对所述第三形态集成器件执行滤波器背面制造工艺,形成滤波器背面组件,包括:刻蚀所述晶圆至所述滤波器第二外延层以形成所述滤波器的下空腔,所述下空腔的顶部端面为所述滤波器第二外延层的下端面;在所述下空腔的顶部端面制作下电极,所述下电极与穿过所述滤波器第二外延层的通孔设置的第二金属连线相连。
其中,所述下电极的制作工艺可以采用金属沉淀等方式,此处不做唯一限定。
在一个可能的示例中,所述针对所述第三形态集成器件执行功率放大器背面制造工艺,形成功率放大器背面组件,包括:刻蚀所述晶圆与所述功率放大器第二外延层以形成所述功率放大器的背孔,所述背孔的顶部端面为所述源极的下端面;在所述背孔的内侧边设置金属以形成所述功率放大器的背孔金属层,以及在所述晶圆的下端面的预设区域设置金属以形成所述功率放大器的背面金属层,所述预设区域为所述晶圆的底部端面的与所述功率放大器相对应的区域。
请参阅图3,图3是本申请实施例提供的一种集成器件300的结构示意图,所述集成器件包括滤波器310与功率放大器320,所述滤波器包括基于薄膜体声波谐振器FBAR的射频滤波器,所述功率放大器包括基于氮化镓高电子迁移率晶体管GaN HEMT的射频功率放大器。
所述滤波器和所述功率放大器共用同一块晶圆301作为衬底,所述滤波器的外延结构311包括滤波器第一外延层3111与第二外延层3112,所述功率放大器的外延结构321包括功率放大器第一外延层3211与第二外延层3212,所述滤波器外延结构311和所述功率放大器外延结构321设置于所述晶圆的同一端面且通过隔离凹槽302隔离,所述滤波器310的第一外延层3111与所述功率放大器321的第一外延层3211为功率放大器外延层的势垒层,所述第二外延层3112与3212为氮化镓GaN材料层,所述滤波器310第一外延层3111、所述滤波器310第二外延层3112和所述晶圆301形成由上至下的位置关系,所述功率放大器320第一外延层3211、所述功率放大器320第二外延层3212和所述晶圆301形成由上至下的位置关系,所述滤波器310与所述功率放大器320的第一外延层3111与3211的初始厚度满足所述功率放大器320的设计要求;所述滤波器310与所述功率放大器320的第二外延层3112与3212的初始厚度满足所述滤波器310的设计要求。
可以看出,本申请实施例中将FBAR滤波器和GaN HEMT功率发大器集成在同一个芯片上,形成一个集成器件,该集成器件共用晶圆、第一外延层和第二外延层,且第一外延层与第二外延层工艺材料的选择以及厚度的设计,既满足滤波器的设计要求又满足功率放大器的设计要求,从而可以在保证各自器件性能的同时,减小器件尺寸和成本,简化制造工艺、提高器件制造效率。
在一个可能的示例中,在所述第二外延层为氮化镓GaN材料层的情况下,所述第一外延层为以下任意一种或多种:氮化铝(AlN)材料层,氮化镓铝(AlGaN)材料层,铝铟镓氮(AlInGaN)材料层、氮化铟(InN)材料层;所述第二外延层包括所述滤波器的第二外延层与所述功率放大器的第二外延层;所述第一外延层包括所述滤波器的第一外延层与所述功率放大器的第一外延层。
在一个可能的示例中,所述集成器件还包括相对于所述滤波器外延结构设置的滤波器正面组件、相对于所述功率放大器外延结构设置的功率放大器正面组件、连接所述滤波器正面组件和所述功率放大器正面组件的跨接金属连线。
在一个可能的示例中,所述滤波器正面组件包括上电极、第一金属连线、第二金属连线、盖帽、防护层,其中,
所述上电极设置于所述滤波器第二外延层的上端面,所述第一金属连线设置于所述上电极上以形成所述上电极的引脚,所述第二金属连线穿过所述滤波器第二外延层的通孔和所述防护层的通孔形成下电极的引脚;
所述盖帽设置于所述上电极的上方以形成所述滤波器的上空腔;
所述盖帽的上方设置防护层。
在一个可能的实施例中,所述滤波器正面组件还包括设置于所述滤波器上电极上的用于调节谐振器频率的质量载荷的第一结构;和/或,设置于所述滤波器第一外延层或上电极上的用于抑制杂散波的第二结构;和/或,设置于所述滤波器第一外延层或上电极上的用于滤波器温度补偿的薄膜层。
在一个可能的实施例中,所述功率放大器正面组件包括源极、漏极、栅极和钝化层,其中,所述钝化层设置于所述功率放大器的上端面,所述功率放大器钝化层包括绝缘材料,所述栅极穿过所述钝化层设置于所述功率放大器第一外延层的上端面,所述栅极上增设一层钝化层。
在一个可能的实施例中,所述滤波器还包括下空腔、下电极,所述下空腔位于所述滤波器第二外延层下端面以下,所述下电极位于所述下空腔的顶部端面,所述功率放大器还包括背孔、背孔内侧金属层,功率放大器下端面的背面金属层。
与上述图2-A所示的实施例一致的,请参阅图4,图4是本申请实施例提供的一种集成器件制造系统400的结构示意图,如图所示,该集成器件制造系统包括处理器401、存储器402、通信接口403以及一个或多个程序404,其中,上述一个或多个程序404被存储在上述存储器402中,并且被配置由上述处理器401执行,上述一个或多个程序404包括用于执行如上述集成器件制造方法实施例中任一步骤的指令。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是,集成器件制造系统为了实现上述功能,其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到,结合本文中所提供的实施例描述的各示例的单元及算法步骤,本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对集成器件制造系统进行功能单元的划分,例如,可以对应各个功能划分各个功能单元,也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。需要说明的是,本申请实施例中对单元的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
图5是本申请实施例中所涉及的集成器件制造装置500的功能单元组成框图。该集成器件制造装置500应用于器件制造系统,所述滤波器包括基于薄膜体声波谐振器FBAR的射频滤波器,所述功率放大器包括基于氮化镓高电子迁移率晶体管GaN HEMT的射频功率放大器;该集成器件制造装置500包括处理单元501和通信单元502,其中,所述处理单元501,用于执行如上述方法实施例中任一步骤。
其中,所述集成器件制造装置500还可以包括存储单元503,用于存储移动终端的程序代码和数据。所述处理单元501可以是处理器,所述通信单元502可以是触控显示屏或者收发器,存储单元503可以是存储器。
本申请实施例还提供一种计算机存储介质,其中,该计算机存储介质存储用于电子数据交换的计算机程序,该计算机程序使得计算机执行如上述集成器件制造方法实施例中记载的任何一种集成器件制造方法的部分或全部步骤,上述计算机包括电子设备。
本申请实施例还提供一种计算机程序产品,所述计算机程序产品包括计算机程序,所述计算机程序可操作来使计算机执行如上述集成器件制造方法实施例中记载的任何一种集成器件制造方法的部分或全部步骤,上述计算机包括电子设备。
需要说明的是,对于前述的各集成器件制造方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本申请所必须的。
本领域普通技术人员可以理解上述集成器件制造方法实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于计算机可读存储器中,存储器可以包括:闪存盘、只读存储器(英文:Read-Only Memory,简称:ROM)、随机存取器(英文:Random Access Memory,简称:RAM)、磁盘或光盘等。
以上对本申请实施例进行了详细介绍,本文中应用了具体个例对本申请集成器件制造方法的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请集成器件制造方法的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
可以理解的是,凡是被控制或者被配置以用于执行本申请集成器件制造方法实施例所描述的流程图的处理方法的产品,如上述流程图的处理装置、电子设备以及计算机可读存储介质,均属于本申请所描述的相关产品的范畴。
显然,本领域的技术人员可以对本申请提供的集成器件进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
以上所揭露的仅为本申请的部分实施例而已,当然不能以此来限定本申请之权利范围,本领域普通技术人员可以理解实现上述实施例的全部或部分流程,并依本申请权利要求所作的等同变化,仍属于本申请所涵盖的范围。

Claims (16)

1.一种集成器件制造方法,其特征在于,应用于器件制造系统,所述器件制造系统用于制造集成有滤波器和功率放大器的集成器件,所述滤波器包括基于薄膜体声波谐振器FBAR的射频滤波器,所述功率放大器包括基于氮化镓高电子迁移率晶体管GaN HEMT的射频功率放大器;所述方法包括:
提供晶圆,并在所述晶圆上设置第一外延层和第二外延层,得到第一形态集成器件,所述第一外延层、所述第二外延层和所述晶圆形成由上至下的位置关系,所述第一外延层为势垒层,所述第二外延层为氮化镓材料层,所述第一外延层的初始厚度满足所述功率放大器的设计要求;所述第二外延层的初始厚度满足所述滤波器的设计要求;在所述晶圆上设置第一外延层和第二外延层的方式为MOCVD(金属有机化学气相沉积)方法或MBE(分子束外延)方法;
针对所述第一形态集成器件执行预设的正面制造工艺,得到第二形态集成器件,所述第二形态集成器件包括所述滤波器的滤波器第一外延层与滤波器第二外延层,以及包括所述功率放大器的功率放大器第一外延层与功率放大器第二外延层,所述滤波器第一外延层与第二外延层形成所述滤波器的外延结构,所述功率放大器第一外延层与第二外延层形成所述功率放大器的外延结构,所述滤波器的外延结构与所述功率放大器的外延结构之间设置有隔离凹槽;
针对所述第二形态集成器件执行预设的背面制造工艺,得到所述集成器件。
2.根据权利要求1所述的方法,其特征在于,所述针对所述第一形态集成器件执行预设的正面制造工艺,得到第二形态集成器件,包括:
针对所述预设的滤波器的外延结构执行所述预设的滤波器正面制造工艺,得到所述滤波器的正面组件,针对所述预设的功率放大器的外延结构执行所述预设的功率放大器正面制造工艺,得到所述功率放大器的正面组件;
刻蚀所述滤波器的外延结构与所述功率放大器的外延结构,得到隔离凹槽;
设置金属连线以连接所述滤波器的正面组件与功率放大器的正面组件。
3.根据权利要求2所述的方法,其特征在于,所述针对所述预设的滤波器的外延结构执行所述预设的滤波器正面制造工艺,得到所述滤波器的正面组件,包括:
刻蚀第一外延层,在第二外延层上端面设置上电极;
刻蚀所述第二外延层,得到通孔;
在所述滤波器的上电极和所述第二外延层设置金属连线,包括连接上电极的第一金属连线和通过所述通孔设置的第二金属连线;
通过晶圆极封装WLP方法或感光干膜法在所述上电极上方设置盖帽以形成上空腔,所述盖帽的上方设置防护层;
在所述第一金属连线上设置第一金属引脚;
在所述第二金属连线上设置第二金属引脚;
所述第一金属引脚与所述第二金属引脚穿过所述盖帽或防护层。
4.根据权利要求3所述的方法,其特征在于,所述通过晶圆极封装WLP方法或感光干膜法在所述上电极上方设置盖帽以形成上空腔之前,所述方法还包括:
在所述滤波器上电极上方设置用于调节谐振器频率的质量载荷的第一结构;和/或,
在所述滤波器第一外延层或所述上电极上方设置用于抑制杂散波的第二结构;和/或,
在所述滤波器第一外延层或所述上电极上方设置用于滤波器温度补偿的薄膜层。
5.根据权利要求3-4任一项所述的方法,其特征在于,所述通过感光干膜法在所述上电极上方设置盖帽以形成上空腔,所述方法包括:
按照预设标准对以下工艺参数进行优化,所述工艺参数包括以下任意一种或多种:预热温度、预热时间、压合温度、压辘温度、贴膜压力、贴膜速度、与压合时间;
根据优化后的工艺参数,在滤波器的上端面平铺一层感光干膜;
按照预设静置时间,静置所述感光干膜,得到冷却至室温的感光干膜;
根据不同种类干膜材料对曝光工艺参数进行优化,按照优化后的曝光工艺参数对所述冷却至室温的感光干膜进行对准与曝光,得到曝光后的感光干膜;
将曝光后的感光干膜静置预设的时间后,对所述曝光后的感光干膜进行干膜显影与清洗,以除去未经曝光的干膜,得到最终的干膜,形成盖帽,所述盖帽与所述滤波器的上端面形成所述滤波器的上空腔。
6.根据权利要求2所述的方法,其特征在于,所述针对所述预设的功率放大器的外延结构执行所述预设的功率放大器正面制造工艺,得到所述功率放大器的正面组件,包括:
在所述功率放大器第二外延层上方制作源极和漏极;
在所述功率放大器第一外延层的上端面制作功率放大器钝化层,所述功率放大器钝化层包括绝缘材料;
刻蚀所述钝化层以在所述功率放大器第一外延层上方制作栅极。
7.根据权利要求1所述的方法,其特征在于,所述针对所述第二形态集成器件执行预设的背面制造工艺,包括:
将所述第二形态集成器件键合到一片载片上,并针对键合后的所述第二形态集成器件进行晶圆减薄与抛光,得到第三形态集成器件;
针对所述第三形态集成器件执行滤波器背面制造工艺,形成滤波器背面组件;
针对所述第三形态集成器件执行功率放大器背面制造工艺,形成功率放大器背面组件。
8.根据权利要求7所述的方法,其特征在于,所述针对所述第三形态集成器件执行滤波器背面制造工艺,形成滤波器背面组件,包括:
刻蚀所述晶圆至所述滤波器第二外延层以形成所述滤波器的下空腔,所述下空腔的顶部端面为所述滤波器第二外延层的下端面;
在所述下空腔的顶部端面制作下电极,所述下电极与穿过所述滤波器第二外延层的通孔设置的第二金属连线相连。
9.根据权利要求7所述的方法,其特征在于,所述针对所述第三形态集成器件执行功率放大器背面制造工艺,形成功率放大器背面组件,包括:
刻蚀所述晶圆与所述功率放大器第二外延层以形成所述功率放大器的背孔,所述背孔的顶部端面为设置在所述功率放大器第二外延层上方的源极的下端面;
在所述背孔的内侧边设置金属以形成所述功率放大器的背孔金属层,以及在所述晶圆的下端面的预设区域设置金属以形成所述功率放大器的背面金属层,所述预设区域为所述晶圆的底部端面与所述功率放大器相对应的区域。
10.一种集成器件,其特征在于,所述集成器件包括滤波器与功率放大器,所述滤波器包括基于薄膜体声波谐振器FBAR的射频滤波器,所述功率放大器包括基于氮化镓高电子迁移率晶体管GaN HEMT的射频功率放大器;
所述滤波器和所述功率放大器共用同一块晶圆作为衬底,所述滤波器的外延结构包括滤波器第一外延层与第二外延层,所述功率放大器的外延结构包括功率放大器第一外延层与第二外延层,所述滤波器外延结构和所述功率放大器外延结构设置于所述晶圆的同一端面且通过隔离凹槽隔离,所述滤波器的第一外延层与所述功率放大器的第一外延层为势垒层,所述第二外延层为氮化镓材料层,所述滤波器第一外延层、所述滤波器第二外延层和所述晶圆形成由上至下的位置关系,所述滤波器与所述功率放大器的第一外延层的初始厚度满足所述功率放大器的设计要求;所述滤波器与所述功率放大器的第二外延层的初始厚度满足所述滤波器的设计要求;在所述晶圆上设置第一外延层和第二外延层的方式为MOCVD(金属有机化学气相沉积)方法或MBE(分子束外延)方法。
11.根据权利要求10所述的集成器件,其特征在于,在所述第二外延层为氮化镓材料层的情况下,所述第一外延层为以下任意一种或多种:
氮化铝AlN材料层、氮化镓铝AlGaN材料层、铝铟镓氮AlInGaN材料层、氮化铟InN材料层;
所述第二外延层包括所述滤波器的第二外延层与所述功率放大器的第二外延层;
所述第一外延层包括所述滤波器的第一外延层与所述功率放大器的第一外延层。
12.根据权利要求10所述的集成器件,其特征在于,所述集成器件还包括相对于所述滤波器外延结构设置的滤波器正面组件、相对于所述功率放大器外延结构设置的功率放大器正面组件、连接所述滤波器正面组件和所述功率放大器正面组件的跨接金属连线。
13.根据权利要求12所述的集成器件,其特征在于,所述滤波器正面组件包括上电极、第一金属连线、第二金属连线、盖帽、防护层,其中,
所述上电极设置于所述滤波器第二外延层的上端面,所述第一金属连线设置于所述上电极上以形成所述上电极的引脚,所述第二金属连线穿过所述滤波器第二外延层的通孔和所述防护层的通孔形成下电极的引脚;
所述盖帽设置于所述上电极的上方以形成所述滤波器的上空腔;
所述盖帽的上方设置防护层。
14.根据权利要求13所述的集成器件,其特征在于,所述滤波器正面组件还包括设置于所述滤波器上电极上的用于调节谐振器频率的质量载荷的第一结构;和/或,
设置于所述滤波器第一外延层或上电极上的用于抑制杂散波的第二结构;和/或,
设置于所述滤波器第一外延层或上电极上的用于滤波器温度补偿的薄膜层。
15.根据权利要求12所述的集成器件,其特征在于,所述功率放大器正面组件包括源极、漏极、栅极和钝化层,其中,
所述钝化层设置于所述功率放大器的上端面,所述功率放大器钝化层包括绝缘材料,所述栅极穿过所述钝化层设置于所述功率放大器第一外延层的上端面,所述栅极上增设一层钝化层。
16.根据权利要求10-15任一项所述的集成器件,其特征在于,所述滤波器还包括下空腔、下电极,所述下空腔位于所述滤波器第二外延层下端面以下,所述下电极位于所述下空腔的顶部端面,所述功率放大器还包括背孔、背孔内侧金属层,功率放大器下端面的背面金属层。
CN201911007971.8A 2019-10-22 2019-10-22 集成器件制造方法及相关产品 Active CN110931433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911007971.8A CN110931433B (zh) 2019-10-22 2019-10-22 集成器件制造方法及相关产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911007971.8A CN110931433B (zh) 2019-10-22 2019-10-22 集成器件制造方法及相关产品

Publications (2)

Publication Number Publication Date
CN110931433A CN110931433A (zh) 2020-03-27
CN110931433B true CN110931433B (zh) 2022-06-28

Family

ID=69849445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911007971.8A Active CN110931433B (zh) 2019-10-22 2019-10-22 集成器件制造方法及相关产品

Country Status (1)

Country Link
CN (1) CN110931433B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540712B (zh) * 2020-04-26 2024-04-16 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品
CN111446270A (zh) * 2020-05-08 2020-07-24 中山大学 一种基于氧化镓的集成器件
CN112542482A (zh) * 2020-12-02 2021-03-23 海宁波恩斯坦生物科技有限公司 一种无源空腔型单晶FBAR与有源GaN HEMT的单片异质异构集成结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074647A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 薄膜圧電共振器及びその製造方法
JP4870541B2 (ja) * 2006-12-15 2012-02-08 太陽誘電株式会社 圧電薄膜共振器およびフィルタ
JPWO2009151050A1 (ja) * 2008-06-10 2011-11-17 日本化薬株式会社 中空パッケージ用感光性樹脂組成物、その硬化物及び該樹脂組成物を用いた積層体並びにマイクロデバイス
JP2013038471A (ja) * 2011-08-03 2013-02-21 Taiyo Yuden Co Ltd 弾性波フィルタ
CN104134689B (zh) * 2014-06-11 2018-02-09 华为技术有限公司 一种hemt器件及制备方法
CN104242864B (zh) * 2014-08-28 2017-03-29 中国工程物理研究院电子工程研究所 具有温度补偿和谐振频率修调功能的fbar及滤波器
CN106849897B (zh) * 2015-12-03 2020-04-10 中芯集成电路(宁波)有限公司 薄膜体声波谐振器及其制造方法
CN105703736B (zh) * 2016-02-25 2018-12-07 锐迪科微电子(上海)有限公司 一种体声波器件及集成结构
CN107181472B (zh) * 2016-03-10 2020-11-03 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
US10466572B2 (en) * 2017-03-24 2019-11-05 Zhuhai Crystal Resonance Technologies Co., Ltd. Method of fabrication for single crystal piezoelectric RF resonators and filters
CN109534278B (zh) * 2018-11-01 2020-12-15 中国科学院半导体研究所 声学滤波器与hemt异构集成的结构及其制备方法

Also Published As

Publication number Publication date
CN110931433A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
CN110931433B (zh) 集成器件制造方法及相关产品
CN110380702B (zh) 集成器件制造方法及相关产品
CN112039455B (zh) 体声波谐振器的封装方法及封装结构
US10431490B2 (en) Wafer scale packaging
US7276420B2 (en) Method of manufacturing a passive integrated matching network for power amplifiers
US8026152B2 (en) Separation method of semiconductor device
JP2020043566A (ja) バルク弾性波共振器のための陥凹枠構造
US20170134007A1 (en) Integration of a replica circuit and a transformer above a dielectric substrate
US11777465B2 (en) Packaged surface acoustic wave devices
CN112039458B (zh) 体声波谐振器的封装方法及封装结构
JP2007073611A (ja) 電子装置およびその製造方法
CN112039464A (zh) Baw谐振器的封装模块及封装方法
US11817379B2 (en) Substrate comprising an inductor and a capacitor located in an encapsulation layer
CN111146235A (zh) 滤波器和功率放大器的集成模组、其制造方法和电子装置
US10594293B2 (en) Filter including bulk acoustic wave resonator
US20230216478A1 (en) Bulk acoustic wave resonator with integrated capacitor
De Samber et al. Low-complexity MCM-D technology with integrated passives for high frequency applications
US7741754B1 (en) Polymer bulk acoustic resonator
JP2006165830A (ja) 電子装置、ローパスフィルタ、および電子装置の製造方法
US20190123716A1 (en) Microcapped package having polymer standoff
JPH1145976A (ja) 高周波マルチチップモジュール及びその製造方法
JP7332130B2 (ja) 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
TWI836222B (zh) 用於在裸晶之前側上之柱連接及在裸晶之後側上之被動裝置整合之方法
JP3120938B2 (ja) 半導体集積装置およびその製造方法
US20220337219A1 (en) Raised and recessed frames on bottom and top plates of a baw resonator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Fan Yonghui

Inventor after: Zhang Huiting

Inventor before: Fan Yonghui

Inventor before: Jin Jing

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 518000, Building 4, 1001, Shenzhen New Generation Industrial Park, No. 136 Zhongkang Road, Meidu Community, Meilin Street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Huixin Communication Technology Co.,Ltd.

Address before: 518035 2701, building T2, Shenye Shangcheng (South District), 5001 Huanggang Road, Lianhua Yicun community, Huafu street, Futian District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Huixin Communication Technology Co.,Ltd.

CP02 Change in the address of a patent holder