CN111145801A - 存储器控制器及具有该存储器控制器的存储器系统 - Google Patents

存储器控制器及具有该存储器控制器的存储器系统 Download PDF

Info

Publication number
CN111145801A
CN111145801A CN201910619588.1A CN201910619588A CN111145801A CN 111145801 A CN111145801 A CN 111145801A CN 201910619588 A CN201910619588 A CN 201910619588A CN 111145801 A CN111145801 A CN 111145801A
Authority
CN
China
Prior art keywords
memory
dummy
request
pages
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910619588.1A
Other languages
English (en)
Other versions
CN111145801B (zh
Inventor
朴世昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111145801A publication Critical patent/CN111145801A/zh
Application granted granted Critical
Publication of CN111145801B publication Critical patent/CN111145801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种存储器控制器和具有该存储器控制器的存储器系统。该存储器控制器包括：中央处理单元，被配置成响应于来自主机的编程请求输出用于检查所选择的存储区域的擦除状态的读取命令，根据擦除状态确定虚设页面的数量，并且根据虚设页面的数量输出编程命令；以及存储器接口，被配置成当对应于编程请求的用户数据被输出到所选择的存储区域时，选择性地生成对应于虚设页面的数量的虚设数据，并且输出虚设数据以及用户数据。

Description

存储器控制器及具有该存储器控制器的存储器系统
相关申请的交叉引用
本申请要求于2018年11月5日提交的申请号为10-2018-0134703的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种存储器控制器和具有该存储器控制器的存储器系统，且更特别地，涉及一种存储器系统的编程方法。
背景技术
存储器系统可包括用于存储数据的存储器装置和响应于来自主机的请求来控制存储器装置的存储器控制器。
根据电源中断时存储的数据是否丢失，可将存储器装置分类为易失性存储器装置和非易失性存储器装置。
在存储器控制器的控制下，非易失性存储器装置可执行将数据存储在存储器单元中的编程操作、读取存储器单元中存储的数据的读取操作以及擦除存储的数据的擦除操作。
在非易失性存储器装置中，可对经擦除的存储块之中所选择的存储块执行编程操作。所选择的存储块中包括多个存储器单元，并且由于存储器装置的集成度的增加，存储器单元之间的距离逐渐变窄。因此，具有不同阈值电压的存储器单元可能对彼此具有电影响。例如，当相邻存储器单元之间的阈值电压的差增加时，维持阈值电压的保持特性可能劣化。当保持特性劣化时，非易失性存储器装置的可靠性降低。因此，需要提高非易失性存储器装置的可靠性。
发明内容
实施例提供了一种存储器控制器和一种具有该存储器控制器的存储器系统，该存储器控制器能够根据经擦除存储器单元的阈值电压电平来确定待编程虚设数据的页面的数量。
根据本公开的一方面，提供了一种存储器控制器，包括：中央处理单元，被配置成响应于来自主机的编程请求输出用于检查所选择的存储区域的擦除状态的读取命令，根据擦除状态确定虚设页面的数量，并且根据虚设页面的数量输出编程命令；以及存储器接口，被配置成当对应于编程请求的用户数据被输出到所选择的存储区域时，选择性地生成对应于虚设页面的数量的虚设数据，并且输出虚设数据以及用户数据。
根据本公开的另一方面，提供了一种存储器系统，包括：存储器装置，被配置成存储数据；以及存储器控制器，被配置成当从主机接收到编程请求时，根据所选择的存储区域的擦除状态，确定存储器装置中包括的多个存储区域之中的所选择的存储区域的未选择页面之中待编程虚设数据的虚设页面的数量。
根据本公开的又一方面，提供了一种存储器系统，包括：存储器装置，被配置成存储数据；以及存储器控制器，被配置成当从主机接收到编程请求时，根据所选择的存储块的擦除状态，省略对存储器装置中包括的多个存储块之中的所选择的存储块的未选择页面的虚设编程操作，或者仅对一些页面执行虚设编程操作。
根据本公开的又一方面，提供了一种存储器系统，包括：存储器装置，包括多个存储块；以及存储器控制器，适于：响应于编程请求，在多个存储块之中确定所选择的存储块；确定所选择的存储块的擦除状态；基于所确定的擦除状态来确定虚设页面的数量；并且控制存储器装置以将用户数据编程到所选择的存储块中的至少一个所选择的页面中，并且将对应于虚设页面的数量的虚设数据编程到所选择的存储块的未选择的页面中。
附图说明
现在将参照附图在下文中更全面地描述示例实施例；然而，示例实施例可以不同的形式来实现，并且不应被解释为限于本文中阐述的实施例。而是，提供这些实施例以使本公开将是彻底且完整的，并且将示例实施例的范围充分地传达给本领域技术人员。
在附图中，为了说明清楚，可放大尺寸。将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的实施例的存储器系统的示图。
图2是详细示出根据本公开的实施例的存储器装置的示图。
图3是详细示出根据本公开的实施例的存储器单元阵列的示图。
图4是详细示出根据本公开的实施例的存储块的电路图。
图5是详细示出根据本公开的实施例的存储块的透视图。
图6是详细示出根据本公开的实施例的中央处理单元的示图。
图7是示出根据本公开的实施例的擦除状态表管理器中存储的信息的示图。
图8是示出经擦除存储器单元的阈值电压电平的示图。
图9是示出取决于存储器单元的擦除状态的阈值电压的变化的示图。
图10是详细示出根据本公开的实施例的存储器接口的示图。
图11是示出根据本公开的实施例的操作方法的流程图。
图12是示出根据本公开的实施例的检查存储器单元的擦除状态的操作的示图。
图13是示出根据本公开的实施例的检查存储器单元的擦除状态的操作的示图。
图14是示出根据本公开的实施例的检查存储器单元的擦除状态的操作的示图。
图15是示出根据本公开的实施例的当存储器单元的擦除状态具有浅度(shallowlevel)时的编程操作的示图。
图16和图17是示出根据本公开的实施例的当存储器单元的擦除状态具有中度时的编程操作的示图。
图18是示出根据本公开的实施例的当存储器单元的擦除状态具有深度时的编程操作的示图。
图19是示出根据本公开的另一实施例的编程操作的示图。
图20是示出根据本公开的实施例的存储器单元的阈值电压的示图。
图21是示出图1所示的包括存储器控制器的存储器系统的另一实施例的示图。
图22是示出图1所示的包括存储器控制器的存储器系统的另一实施例的示图。
图23是示出图1所示的包括存储器控制器的存储器系统的另一实施例的示图。
图24是示出图1所示的包括存储器控制器的存储器系统的另一实施例的示图。
具体实施方式
在结合附图阅读以下实施例之后，用于实现本公开的各个实施例的优点、特征和方法将变得更加显而易见。然而，本公开可以不同的形式体现，并且不应被解释为限于本文中阐述的实施例。相反，提供这些实施例以详细地描述本公开至本公开所属领域的技术人员可以容易地实施本公开的技术构思的程度。
注意的是，对“实施例”、“另一实施例”等的参考不一定仅意味着一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，它可以直接连接或联接到另一元件，或者利用一个或多个置于其间的中间元件间接连接或联接到另一元件。另外，除非存在不同的公开，否则当元件被称为“包括”组件时，这表示元件可进一步包括另一组件，而非排除另一组件。
如本文所使用的，除非上下文另有明确说明，否则单数形式也可包括复数形式，反之亦然。除非另有明确规定或根据上下文清楚地指向单数形式，否则本申请和所附权利要求书中使用的冠词“一”和“一个”通常应被解释为意思是“一个或多个”。
图1是示出根据本公开的实施例的存储器系统1000的示图。
参照图1，存储器系统1000可包括用于存储数据的存储装置1100，以及用于在存储装置1100与主机2000之间通信的存储器控制器1200。
存储装置1100可包括多个存储器装置100、200、……和k00。例如，存储器装置100至k00可利用存储的数据在电源中断时丢失的易失性存储器装置或者存储的数据即使在电源中断时也被保持的非易失性存储器装置来实施。图1示出了利用非易失性存储器装置实施存储器装置100至k00的实施例。例如，非易失性存储器装置可以是闪速存储器装置。
存储器装置100至k00可连接到多个通道CH1至CHk。例如，多个存储器装置100至k00可分别连接到第一至第k通道CH1至CHk。换言之，多个存储器装置100可连接到第一通道CH1，多个存储器装置200可连接到第二通道CH2，并且多个存储器装置k00可连接到第k通道CHk。
存储器控制器1200可包括中央处理单元(CPU)200、错误校正电路(ECC)210、内部存储器220、存储器接口230、缓冲存储器240和主机接口250。CPU 200、ECC 210、内部存储器220、存储器接口230、缓冲存储器240和主机接口250可通过总线260彼此通信。
CPU 200可执行各种操作来控制存储装置1100，或者生成用于存储装置1100的命令和地址。例如，CPU 200可响应于来自主机2000的请求而生成命令。在编程操作中，CPU200可检查所选择的存储区域(例如，存储块)中包括的存储器单元的擦除状态，并且根据所检查的擦除状态来确定待编程虚设数据的页面的数量或待编程用户数据的页面的数量。例如，当在所选择的存储块中包括的页面之中确定待编程虚设数据的页面时，可将用户数据编程到其它页面。可选地，当在所选择的存储块中包括的页面之中确定待编程用户数据的页面时，可将虚设数据编程到其它页面。可通过行地址确定待编程虚设数据或用户数据的页面。在下面的实施例中，将描述根据所选择的存储块的擦除状态来确定待编程虚设数据的页面的数量的方法。
当所选择的存储块中包括的存储器单元的擦除状态深时，存储器单元的保持特性可能劣化。因此，CPU 200可选择大量的待编程虚设数据的页面地址。当擦除状态被描述为“深”时，这意味着经擦除存储器单元的阈值电压在擦除范围内较低。当擦除状态被描述为“浅”时，这意味着经擦除存储器单元的阈值电压在擦除范围内较高。当擦除状态被描述为“中”时，这意味着经擦除存储器单元的阈值电压处于深擦除状态和浅擦除状态之间。
在实施例中，可使用增量步进脉冲编程(ISPP)方法来执行将虚设数据编程到虚设页面的虚设编程操作。可选地，在实施例中，可使用省略验证操作并仅将虚设编程电压施加到字线的方法来执行虚设编程操作。例如，使用ISPP方法的虚设编程操作是逐渐增大虚设编程电压的编程方法，并且可在将虚设编程电压施加到字线之后执行验证操作。可使用该方法执行多个编程循环，直到虚设页面中包括的存储器单元的阈值电压达到目标电平。编程循环意思是在将下一编程电压施加到字线之前施加编程电压和验证电压的一段(周期)。可选地，在使用ISPP方法的虚设编程操作中，在即使存储器单元的阈值电压未达到目标电平，但编程循环执行了设置次数时，可结束虚设页面的虚设编程操作。另外，在使用省略验证操作的方法而非ISPP方法的虚设编程操作中，当将设置数量的虚设编程电压施加到字线时，可结束虚设页面的虚设编程操作。
ECC 210可在编程操作中对从主机2000接收的数据进行编码，并且在读取操作中对从存储器装置接收的数据进行解码。
内部存储器220可存储存储器控制器1200的操作所必需的各种信息。例如，内部存储器220可包括用于存储逻辑地址与物理地址之间的映射信息的地址映射表。地址映射表可被存储在存储器装置100至k00中。当启动存储器系统1000时，存储器装置100至k00中存储的地址映射表可被重新加载到内部存储器220。作为示例而非限制，内部存储器220可配置有随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)、高速缓存和紧密耦合存储器(TCM)中的至少一个。
存储器接口230可在存储器控制器1200与存储装置1100之间交换命令、地址、数据等。例如，存储器接口230可通过第一至第k通道CH1至CHk将命令、地址和数据传输到存储器装置100至k00，并且从存储器装置100至k00接收数据。
缓冲存储器240可包括在存储器控制器1200中，或者单独安装在存储器控制器1200的外部。当执行存储器系统1000的操作时，缓冲存储器240可临时存储操作所必需的数据。例如，当在编程操作中时，原始用户数据可临时存储在缓冲存储器240中，直到所选择的存储器装置的编程操作通过。另外，存储器系统1000的操作所必需的地址映射信息可存储在缓冲存储器240中。
主机接口250可在存储器控制器1200和主机2000之间交换命令、地址、数据等。例如，主机接口250可从主机2000接收请求、地址和数据，并且将数据传输到主机2000。
主机2000可包括主机处理器2100和存储接口2200。主机处理器2100和存储接口2200可通过总线2300彼此通信。
主机处理器2100可生成用于控制存储器系统1000的编程操作的编程请求、用于控制存储器系统1000的读取操作的读取请求或用于控制存储器系统1000的擦除操作的擦除请求。
存储接口2200可通过使用诸如以下的接口协议与存储器系统1000通信：高速外围组件互连(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串列SCSI(SAS)或高速非易失性存储器(NVMe)。存储接口2200不限于上述示例，并且可包括诸如以下的其它各种接口：通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
图2是详细示出根据本公开的实施例的存储器装置(例如，图1的存储器装置100)的示图。在图2中，因为存储器装置100至k00中的每一个的配置基本相同，所以作为示例仅示出了一个存储器装置100。
参照图2，存储器装置100可包括存储器单元阵列110、电压发生器120、行解码器130、页面缓冲器组140、列解码器150、输入和输出(输入-输出)电路160以及控制逻辑170。
存储器单元阵列110可包括用于存储数据的多个存储器单元。例如，存储器单元阵列110可包括多个存储块，并且存储块中的每一个可包括多个存储器单元。
电压发生器120可响应于从控制逻辑170提供的操作信号OP_SIG生成并输出每个操作所必需的操作电压Vop。例如，电压发生器120可在编程操作中生成编程电压、通过电压和编程验证电压，在读取操作中生成读取电压和通过电压，并且在擦除操作中生成擦除电压、擦除验证电压和通过电压。
行解码器130可将操作电压Vop传输到连接到存储器单元阵列110中的所选择的存储块的局部线LL。
页面缓冲器组140可包括通过位线BL连接到存储器单元阵列110的多个页面缓冲器PB1至PBn(其中n为正整数)。页面缓冲器PB1至PBn可响应于页面信号PBSIG通过位线BL感测存储器单元的电压或电流，并且临时存储所感测的数据。页面缓冲器PB1至PBn可通过列线CL与列解码器150交换数据。
列解码器150可通过数据线DL与输入-输出电路160交换数据，并且通过列线CL与页面缓冲器组140交换数据。列解码器150可响应于列地址CADD传输和接收数据。
输入-输出电路160可从图1的存储器控制器1200接收命令CMD、地址ADD、数据DATA和参数信息PRM，将命令CMD、地址ADD和参数信息PRM传输到控制逻辑170，并且将数据DATA传输到列解码器150。输入-输出电路160可将从列解码器150接收的数据DATA传输到存储器控制器1200。
控制逻辑170可控制电压发生器120、行解码器130、页面缓冲器组140、列解码器150和输入-输出电路160，使得响应于命令CMD、地址ADD和参数信息PRM执行编程操作、读取操作或擦除操作。例如，控制逻辑170可响应于命令CMD、地址ADD和参数信息PRM输出操作信号OP_SIG、页面信号PBSIG和列地址CADD。
图3是详细示出根据本公开的实施例的存储器单元阵列(例如，图2的存储器单元阵列110)的示图。
参照图3，存储器单元阵列110可包括多个存储块BLK1至BLKi。存储块BLK1至BLKi可彼此共享位线BL，但分别连接到局部线LL。也就是说，不同的局部线LL可连接到各个存储块BLK1至BLKi，并且相同的位线BL可共同连接到存储块BLK1至BLKi。
图4是详细示出根据本公开的实施例的存储块BLK的电路图。存储块BLK可对应于图3的多个存储块BLK1至BLKi中的任意一个。
参照图4，示出了以三维结构形成的存储块BLK的一部分。存储块BLK可包括多个串ST。串ST可包括连接在源极线SL和位线BL1至BLI之间的源极选择晶体管SST、存储器单元C1至Cn(其中n为正整数)以及漏极选择晶体管DST。虽然在图4中示出了串ST共同连接到一条源极线SL的结构，但多条源极线SL可连接到一个存储块BLK。
不同串ST中包括的源极选择晶体管SST的栅极可连接到源极选择线SSL，不同串ST中包括的存储器单元C1至Cn的栅极可连接到字线WL1至WLn，并且不同串ST中包括的漏极选择晶体管DST的栅极可连接到漏极选择线DSL1至DSL3。
虽然在图4中示出了一条源极选择线SSL和一条漏极选择线(DSL1至DSL3中的任意一个)连接到串ST中的每一个的情况，但选择线的数量可根据存储器装置而增加。另外，串ST可进一步包括连接到虚设线(未示出)的虚设单元(未示出)。例如，虚设单元可连接在存储器单元C1至Cn中的一些之间，或者连接在存储器单元C1至Cn与漏极或源极选择晶体管DST或SST之间。
图5是详细示出根据本公开的实施例的存储块的透视图。
在本实施例中，一个存储块中形成多条源极线。在图5中，将描述一条源极线作为示例。
参照图5，示出了以三维结构实施的存储块的一部分，并且公开了在一条源极线SL上形成多个串ST的结构。串ST可在基板上形成为在Z方向上竖直的I形，并且布置在位线BL与源极线SL之间。该结构被称为位成本可缩放(BiCS)结构。例如，当源极线SL水平地形成在基板上时，具有BiCS结构的串ST可在源极线SL的顶部上沿竖直方向形成。更特别地，串ST可在源极线SL上沿X和Y方向布置。串ST可包括堆叠在源极线SL上以彼此间隔开的源极选择线SSL、字线WL和漏极选择线DSL。源极选择线SSL、字线WL和漏极选择线DSL的数量不限于附图所示的数量，并且可根据存储器装置而改变。串ST可包括竖直穿过源极选择线SSL、字线WL和漏极选择线DSL的竖直沟道层CH。位线BL可与竖直沟道层CH的顶部接触，该竖直沟道层CH延伸到漏极选择线DSL的顶部。位线BL可在Y方向上延伸并在X方向上布置为彼此间隔开。存储器单元可形成在字线和竖直沟道层CH之间。接触插塞CT可进一步形成在位线BL和竖直沟道层CH之间。
图6是详细示出根据本公开的实施例的例如图1的中央处理单元200的中央处理单元(CPU)的示图。
参照图6，CPU 200可包括接收请求(RQm)检测器201、命令(CMD)生成器202和擦除状态(E状态)表管理器203。
RQm检测器201可从主机(例如，图1的主机2000)接收主请求RQm。RQm检测器201可将主请求RQm转换为在存储器控制器1200中使用的子请求RQs，然后输出子请求RQs。例如，当主请求RQm是对读取操作或擦除操作的请求时，RQm检测器201可将主请求RQm转换为待在存储器控制器1200中使用的读取或擦除子请求RQs，并且输出子请求RQs。当主请求RQm是对编程操作的请求时，RQm检测器201不输出用于编程的子请求RQs，但可首先输出用于读取请求的子请求RQs。然后，当从E状态表管理器203接收到编程信号P_SIG时，RQm检测器201可输出用于编程的子请求RQs。
更特别地，在实施例中，当接收到编程操作的主请求RQm时，可在执行所选择的存储块的编程操作之前首先检测所选择的存储块的擦除状态。可优选地检查所选择的存储块中包括的存储器单元的阈值电压，以便检测所选择的存储块的擦除状态，因此RQm检测器201输出用于读取而非用于编程的子请求RQs。当从E状态表管理器203接收到编程信号P_SIG时，RQm检测器201可响应于编程信号P_SIG输出用于编程的子请求RQs。
CMD生成器202可响应于子请求RQs输出用于控制图1的存储装置1100的命令#_CMD。例如，CMD生成器202可响应于用于编程的子请求RQs输出编程命令#_CMD，响应于用于读取的子请求RQs输出读取命令#_CMD，并且响应于用于擦除的子请求RQs输出擦除命令#_CMD。
E状态表管理器203可接收所选择的存储块的阈值电压信息Vth，并且输出对应于阈值电压信息Vth的虚设页面数量#_DP和编程信号P_SIG。例如，在执行所选择的存储块的编程操作之前，可执行用于检查所选择的存储块的擦除状态的读取操作。读取操作的结果信息可包括所选择的存储块中包括的一些存储块的阈值电压信息Vth。当接收到阈值电压信息Vth时，E状态表管理器203可将编程信号P_SIG输出到RQm检测器201，并且输出对应于所接收的阈值电压信息Vth的虚设页面数量#_DP。为此，E状态表管理器203可包括存储和更新表的寄存器，以及用于更新寄存器的数据并输出编程信号P_SIG的电路。
在实施例中，根据阈值电压信息Vth输出虚设页面数量#_DP。在另一实施例中，可输出用户页面数量信息。也就是说，在编程操作中，可将所选择的存储块中包括的页面全都设置为用户页面。可选地，可将所选择的存储块中包括的一些页面设置为虚设页面，并且可将其它页面全都设置为用户页面。因此，当确定虚设页面数量时，将其它页面全都设置为用户页面，因此，可根据存储器控制器1200的设置来改变从E状态表管理器203输出的信息。如上所述，将描述从E状态表管理器203输出虚设页面数量#_DP的情况的实施例。
图7是示出根据本公开的实施例的E状态表管理器(例如，图6的E状态表管理器203)中存储的信息的示图。图8是示出经擦除存储器单元的阈值电压电平的示图。
参照图7和图8，E状态表管理器203中可包括各个擦除电平范围E_LEVEL和对应于每个范围的虚设页面数量N_DP。
擦除电平范围E_LEVEL对应于通过将经擦除存储器单元的阈值电压(Vth)划分为各个参考电压而获得的范围。例如，可将擦除状态的阈值电压划分为第一至第三参考电压th1至th3。假设在第一至第三参考电压th1至th3之中，第一参考电压th1最大，第二参考电压th2小于第一参考电压th1，第三参考电压th3小于第二参考电压th2。要注意的是，第一至第三参考电压th1至th3仅仅是示例，并且在本公开的不同实施例中，使用数量大于图7所示的参考电压th1至th3的数量的参考电压，可将阈值电压划分为更多的范围。
参照图8，可定义当经擦除存储器单元的阈值电压增大(+Vth)时擦除状态较浅(即浅擦除)，而当经擦除存储器单元的阈值电压减小(-Vth)时擦除状态较深(即深擦除)。例如，所有第一至第三参考电压th1至th3可以是小于0V的电压。因为第一参考电压th1是第一至第三参考电压th1至th3之中最大的，所以第一参考电压th1可以是与0V具有最小差的电压，并且第三参考电压th3可以是与0V具有最大差的电压。
第一至第三参考电压th1至th3可用作读取操作中的读取电压，用于检查所选择的存储块的擦除状态。例如，在所选择的页面的读取操作中，第一参考电压th1可用作第一读取电压。当作为使用第一读取电压th1的读取操作的结果，所有存储器单元都被确定为ON单元时，所选择的存储块的存储器单元处于它们被擦除到低于第一参考电压th1的电平的状态。因此，当读取存储器单元全都被确定为ON单元时，可通过使用低于第一参考电压th1的第二参考电压th2作为读取电压来执行对所选择的页面的读取操作。当基于从所选择的页面读取的数据检测到OFF单元时，可确定所选择的页面的存储器单元的阈值电压分布在第一参考电压th1与第二参考电压th2之间。也就是说，可使用包括检测到OFF单元的电压的范围来确定擦除状态。
参照图7和图8，当设置第一至第三参考电压th1至th3时，可将阈值电压划分为其中阈值电压大于或等于第一参考电压th1的范围、其中阈值电压小于第一参考电压th1且大于或等于第二参考电压th2的范围、其中阈值电压小于第二参考电压th2且大于或等于第三参考电压th3的范围以及其中阈值电压小于第三参考电压th3的范围。另外，不同的虚设页面数量N_DP可与各自的范围相匹配。
例如，当经擦除存储器单元的阈值电压被包括在阈值电压大于或等于第一参考电压th1的范围(Vth≥th1)中时，经编程存储器单元与经擦除存储器单元之间的阈值电压的差最小，因此，经擦除存储器单元的保持特性将劣化的概率也最低。当阈值电压处于该范围(Vth≥th1)中时，无需在所选择的存储块中编程虚设数据，因此虚设页面数量0(0_DP)可对应于该范围(Vth≥th1)。也就是说，当所选择的存储块中的经擦除存储器单元的擦除程度较浅时(Vth≥th1)，所选择的存储块中的所有未选择的页面可保持擦除状态。例如，在用户数据仅存储在所选择的存储块中的一些页面中的开放块的情况下，未存储用户数据的区域中包括的页面都可保持擦除状态。因此，省略了将虚设数据编程到未选择的页面的虚设编程操作，因此可减少所选择的存储块的编程操作时间。
当经擦除存储器单元的阈值电压被包括在阈值电压小于第三参考电压th3的范围(Vth＜th3)中时，经编程存储器单元与经擦除存储器单元之间的阈值电压的差最大，因此，经擦除存储器单元的保持特性将劣化的概率也最高。当阈值电压处于该范围(Vth＜th3)中时，在所选择的存储块中大量编程虚设数据，以防止存储用户数据的存储器单元的保持特性劣化。在用户数据仅存储在所选择的存储块中的一些页面中的开放块的情况下，可将虚设数据仅编程到未存储用户数据的区域中包括的页面之中的一些页面中。因此，当经擦除存储器单元的阈值电压减小时，未选择的页面之中的虚设页面的数量可能增加。在本实施例中，虚设页面数量3(3_DP)可对应于阈值电压小于第三参考电压th3的范围(Vth＜th3)。
因此，可设置E状态表管理器203，使得虚设页面的数量根据包括第一参考电压th1、第二参考电压th2和第三参考电压th3之中的经擦除存储器单元的阈值电压的范围而改变。
如上所述，可根据所选择的存储块的阈值电压信息Vth来输出第零至第三虚设页面数量0_DP至3_DP之中的所选择的虚设页面数量#_DP。
在图7和图8中，作为示例，已引入了三个参考电压，设置了四个阈值电压范围，并且虚设页面数量对应于每个范围。因此，通过划分所选择的存储块中包括的存储器单元的擦除深度所获得的范围的数量和对应于每个范围的虚设页面的数量不限于上述数量。
图9是示出取决于存储器单元的擦除状态的阈值电压的变化的示图。
参照图9，作为示例将描述根据阈值电压使用其中一个存储器单元能够存储八个数据的三层单元(TLC)方法的编程操作。可将使用TLC方法的存储器单元划分为一个擦除状态和七个编程状态。图9示出了编程状态下的阈值电压分布。如图9所示，当经擦除存储器单元的阈值电压减小时，阈值电压的变化可能增大。例如，当阈值电压分布在第一参考电压th1的电平时，经编程存储器单元与经擦除存储器单元之间的干扰较低，因此，经编程存储器单元的阈值电压的变化较小。然而，当阈值电压分布在第四参考电压th4的电平时，经编程存储器单元的保持特性可能劣化，因此，阈值电压的变化可能变大。
图10是详细示出根据本公开的实施例的例如图1的存储器接口230的存储器接口的示图。
参照图10，存储器接口230可响应于从图6的中央处理单元200输出的命令#_CMD、虚设页面数量#_DP和地址ADD，来输出命令CMD、参数信息PRM和地址ADD。而且，当输入用于编程User DATA的用户数据时，存储器接口230可临时存储输入的用户数据User DATA，然后输出用户数据User DATA。存储器接口230可选择性地输出待编程到虚设页面的虚设数据Dummy DATA。例如，当虚设页面数量#_DP为“0”时，存储器接口230不生成虚设数据DummyDATA，而是可仅输出用户数据User DATA。可选地，当虚设页面数量#_DP为“1”时，存储器接口230可生成待编程到一个虚设页面的虚设数据Dummy DATA，并且将所生成的虚设数据Dummy DATA输出到通道CH#。
根据本实施例的存储器接口230将详细描述如下。
存储器接口230可包括命令(CMD)队列管理器231、参数寄存器232、数据管理器233和地址(ADD)缓冲器234。
CMD队列管理器231可从中央处理单元200接收命令#_CMD，对所接收的命令#_CMD进行排队，然后根据排队顺序将命令CMD顺序地输出到通道CH#。
参数寄存器232可存储被设置以执行编程操作、读取操作和擦除操作的包括电压和时间的值，并且将包括适于每个操作的设置值的信息的参数信息PRM输出到通道CH#。在正常执行的读取操作或擦除操作中，参数寄存器232可将包括初始读取电压和感测时间的信息输出到通道CH#。然而，在本实施例的编程操作中，可根据虚设页面数量#_DP输出用于编程操作的包括编程起始电压的各个设置值的信息。例如，可输出参数信息PRM，该参数信息PRM包括含有根据多个虚设页面的编程起始电压和编程通过电压的设置值的信息。
数据管理器233可包括数据缓冲器233a和虚设数据生成器233b。数据缓冲器233a可临时存储所接收的用户数据User DATA，然后将用户数据User DATA输出到通道CH#。虚设数据生成器233b可根据虚设页面数量#_DP生成虚设数据Dummy DATA，并且将虚设数据Dummy DATA输出到通道CH#。例如，当虚设页面的数量为一时，虚设数据生成器233b可生成具有对应于一个页面的容量的虚设数据Dummy DATA。当虚设页面的数量为三时，虚设数据生成器233b可生成具有对应于三个页面的容量的虚设数据Dummy DATA。当不存在虚设页面时，数据管理器233可仅输出用户数据User DATA。当虚设页面的数量为一时，数据管理器233可输出可存储在一个页面中的用户数据User DATA和虚设数据Dummy DATA。虚设数据Dummy DATA可配置有随机数据。例如，可生成虚设数据Dummy DATA，使得不同阈值电压分布的比率彼此相等。例如，虚设数据Dummy DATA可配置有其中具有擦除状态的数据的数量与具有编程状态的第一至第N数据的数量彼此相等的随机数据。可使用各种已知方法作为用于生成不同状态下的随机数据的方法，因此，在本实施例中将省略对其详细描述。
ADD缓冲器234可输出待存储用户数据User DATA的页面的地址ADD和待存储虚设数据Dummy DATA的虚设页面的地址ADD。例如，当从图1的主机2000接收到读取请求时，从主机2000接收逻辑地址，因此，ADD缓冲器234可输出对应于逻辑地址的物理地址。对应于逻辑地址的物理地址可指代图1的缓冲存储器240中存储的信息。当执行其中未从主机2000接收到逻辑地址的操作时，ADD缓冲器234可输出预设存储区域的物理地址。例如，在检查所选择的存储块的擦除状态的读取操作中，执行任意一个页面的读取操作，因此，ADD缓冲器234可输出预设页面的物理地址。而且，在编程操作中，ADD缓冲器234可输出预设物理地址。预设物理地址可以是编程操作的第一页面的物理地址，可以是编程操作的最后页面的物理地址，或者可以随机选择，而不管编程操作的顺序如何。
图11是示出根据本公开的实施例的操作方法的流程图。如图11所示，可在主机2000和包括存储装置1100和存储器控制器1200的存储器系统之间执行图11的操作方法。
参照图11，当从主机接收到编程请求以及用户数据时，存储器控制器可检查所选择的存储块的擦除状态(S11)。例如，当从主机接收到编程请求时，存储器控制器的中央处理单元可输出用于检查所选择的存储块的擦除状态的读取命令以及所选择的存储块的地址。
可基于通过读取所选择的存储块中包括的一些页面而获得的结果来确定所选择的存储块的擦除状态。例如，可对所选择的存储块中包括的任意一个页面执行读取操作，并且中央处理单元可根据读取数据确定擦除状态是深还是浅。
中央处理单元可根据所选择的存储块的擦除状态来确定虚设页面的数量(S12)。例如，当所选择的存储块的擦除状态变得更深时，中央处理单元可增加虚设页面的数量。相反，当所选择的存储块的擦除状态变得更浅时，中央处理单元可减少虚设页面的数量或不选择虚设页面。
当确定了虚设页面的数量时，中央处理单元可通过输出编程命令来执行对所选择的存储块的编程操作(S13)。例如，中央处理单元可控制存储装置，使得用户数据被存储在所选择的存储块的所选择的页面中，并且控制存储装置，使得虚设数据被编程到所选择的存储块的未选择的页面之中的虚设页面中。
图12是示出根据本公开的实施例的检查存储器单元的擦除状态的操作的示图。图12的操作对应于图11所示的步骤S11的示例。
参照图12，可通过读取所选择的存储块中包括的至少一个页面来检查所选择的存储块的擦除状态。读取至少一个页面的方法是多种多样的，并且在图12中示出了从所选择的存储块中读取一个页面的方法的实施例。
因为在执行编程操作之前已擦除了所选择的存储块的所有存储器单元，所以读取所选择的页面意味着读取经擦除存储器单元。
可根据存储器装置中设置的算法来改变执行编程操作的编程顺序PGM Order。在图12中，将描述将编程操作设置为待在从漏极选择线DSL到源极选择线SSL的方向上执行的实施例。
被选择以检查所选择的存储块的擦除状态的检查页面Check page可以是待执行编程操作的第一页面。因此，在图12中，可选择连接到第一字线WL1的页面作为检查页面Check page。也就是说，可基于从检查页面Check page读取的数据来确定所选择的存储块的擦除状态。当以三维结构形成所选择的存储块时(参见图4)，检查页面Check page可以是位于最上端的页面。
图13是示出根据本公开的实施例的检查存储器单元的擦除状态的操作的示图。图13的操作对应于图11所示的步骤S11的示例。
在图13中，将描述被设置为使得编程操作在从源极选择线SSL到漏极选择线DSL的方向上执行的实施例。
被选择以检查所选择的存储块的擦除状态的检查页面Check page可以是待执行编程操作的第一页面。因此，在图13中，可选择连接到第十八字线WL18的页面作为检查页面Check page。也就是说，可基于从检查页面Check page读取的数据来确定所选择的存储块的擦除状态。当以三维结构形成所选择的存储块时(参见图4)，检查页面Check page可以是位于最下端的页面。
图14是示出根据本公开的实施例的检查存储器单元的擦除状态的操作的示图。图14的操作对应于图11所示的步骤S11的示例。
参照图14，可不管编程操作的顺序如何而选择被选择以检查所选择的存储块的擦除状态的检查页面Check page。例如，可使用位于所选择的存储块中包括的多个页面之中的中间的页面作为检查页面Check page。例如，可使用连接到第九字线WL9的页面作为检查页面Check page。
另外，可在所选择的存储块中包括的页面之中随机选择检查页面Check page。
根据图12至图14中描述的实施例，当执行对所选择的页面的读取操作时，可基于读取数据来确定所选择的存储块的擦除状态。
图15是示出根据本公开的实施例的当存储器单元的擦除状态具有浅度时的编程操作的示图。图15的操作对应于图11所示的步骤S13的示例。
参照图15，当所选择的存储块的擦除状态较浅(Vth≥th1)时，经编程存储器单元几乎不受经擦除存储器单元的影响，因此，没有可被选择的虚设页面。例如，在仅对所选择的存储块的一些页面执行编程操作的开放块中，未被编程的未选择的页面保持擦除状态。当保持擦除状态的存储器单元的擦除状态较浅时，存储器单元几乎不受经擦除存储器单元的阈值电压的影响，因此，可省略将虚设数据编程到未选择的页面的操作。例如，图15可对应于将虚设页面数量#_DP输出为图7所示的表中的“0”(0_DP)的情况。
如上所述，执行编程操作的编程顺序PGM Order可以是多种多样的，并且在图15中示出了在从漏极选择线DSL到源极选择线SSL的方向上执行的编程操作的实施例。当所选择的存储块是三维存储块时，可从位于最上端的页面开始对页面执行编程操作。在开放块的编程操作中，用户数据User DATA可存储在所选择的页面151a中，并且未选择的页面151b可保持擦除状态。也就是说，包括未选择的页面151b的区域可以是经擦除区域。例如，当对连接到从第一字线WL1至第九字线WL9的页面执行编程操作时，对页面一直编程到连接到第九字线WL9的页面。然后，可结束编程操作，而不将虚设数据编程到经擦除区域中包括的页面。
如上所述，省略了虚设数据的编程操作，从而可减少执行开放块的编程操作所需的时间。
图16和图17是示出根据本公开的实施例的当存储器单元的擦除状态具有中度时的编程操作的示图。图16和图17的操作对应于图11所示的步骤S13的示例。
图16示出了在即使存储器单元的擦除状态具有中度时阈值电压较高(意为阈值电压处于th2≤Vth＜th1的范围内)时的实施例，图17示出了在即使存储器单元的擦除状态具有中度时阈值电压较低(意为阈值电压处于th3≤Vth＜th2的范围内)时的实施例。
参照图16，当所选择的存储块的经擦除存储器单元的阈值电压Vth分布在第一参考电压th1与第二参考电压th2之间时，可将虚设页面数量#_DP输出为“1”。也就是说，当虚设页面数量#_DP为“1_DP”时，可仅选择经擦除区域151b中包括的未选择的页面之中的一个未选择的页面作为虚设页面DPG。例如，当用户数据User DATA被编程到所选择的页面151a时，可将虚设数据仅编程到经擦除区域151b中包括的未选择的页面之中所选择的一个虚设页面DPG。例如，当用户数据User DATA被编程到直到第九字线WL9的页面中时，可选择与第九字线WL9的下一地址相对应的第十字线WL10，并且可选择连接到第十字线WL10的页面作为虚设页面DPG。被编程了用户数据User DATA的所选择的页面151a和除被编程了虚设数据的虚设页面DPG之外的其它页面可保持擦除状态。
参照图17，当所选择的存储块中包括的经擦除存储器单元的阈值电压Vth分布在第二参考电压th2和第三参考电压th3之间时，可将虚设页面数量#_DP输出为“2”。也就是说，当虚设页面数量#_DP为“2_DP”时，可仅选择经擦除区域151b中包括的未选择的页面之中的两个未选择的页面作为虚设页面DPG。例如，当用户数据User DATA被编程到所选择的页面151a中时，可将虚设数据仅编程到经擦除区域151b中包括的未选择的页面之中所选择的两个虚设页面DPG。例如，当用户数据User DATA被编程到直到第九字线WL9的页面中时，可选择与第九字线WL9的后续地址相对应的第十字线WL10和第十一字线WL11，并且可选择连接到第十字线WL10和第十一字线WL11的页面作为虚设页面DPG。被编程了用户数据UserDATA的所选择的页面151a和除被编程了虚设数据的虚设页面DPG之外的其它页面可保持擦除状态。
图18是示出根据本公开的实施例的当存储器单元的擦除状态具有深度时的编程操作的示图。图18的操作对应于图11所示的步骤S13的示例。
参照图18，当所选择的存储块的擦除状态较深(Vth＜th3)时，经编程存储器单元可能受到经擦除存储器单元的显著影响，因此，可选择大量的虚设页面。例如，在仅对所选择的存储块的一些页面执行编程操作的开放块中，未被编程的未选择的页面151b保持擦除状态。当保持擦除状态的存储器单元的擦除状态较深时，存储器单元受到经擦除存储器单元的阈值电压的显著影响，因此，未选择的页面之中被选择作为虚设页面的页面的数量可能增加。
例如，当用户数据User DATA被编程到所选择的页面151a时，可将虚设数据仅编程到经擦除区域151b中包括的未选择的页面之中所选择的三个虚设页面DPG。例如，当用户数据User DATA被编程到直到第九字线WL9的页面中时，可选择与第九字线WL9的后续地址相对应的第十字线WL10至第十二字线WL12，并且可选择连接到第十字线WL10至第十二字线WL12的页面作为虚设页面DPG。被编程了用户数据User DATA的所选择的页面151a和除被编程了虚设数据的虚设页面DPG之外的其它页面可保持擦除状态。
图19是示出根据本公开的实施例的编程操作的示图。图19的操作对应于图11所示的步骤S13的示例。
参照图19，示出了当从与源极选择线SSL相邻的页面开始对页面执行编程操作时的实施例。当所选择的存储块是三维存储块时，可从位于最下端的页面开始对页面执行编程操作。当与源极选择线SSL相邻的字线是第十八字线WL18时，存储了用户数据User DATA的所选择的页面151a可位于所选择的存储块中的下端部分，并且未选择的页面151b可位于所选择的存储块中的上端部分。在未选择的页面151b之中，可选择与所选择的页面151a相邻的第九至第七字线WL9至WL7的页面作为虚设页面DPG。
图20是示出根据本公开的实施例的存储器单元的阈值电压的示图。
参照图20，如图11至图19中所描述的，在开放块的情况下，根据所选择的存储块中包括的存储器单元的擦除状态来设置未选择的页面之中待编程虚设数据的虚设页面的数量，从而可省略不必要的虚设编程操作。
因此，可通过抑制存储器单元的阈值电压的改变来提高所选择的页面中包括的存储器单元的保持特性，并且可减少执行编程操作所需的时间。
图21是示出根据本公开的实施例的存储器系统30000的示图，即包括图1所示的存储器控制器的存储器系统的另一实施例。
参照图21，存储器系统30000可被实施为蜂窝电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)或无线通信装置。存储器系统30000可包括存储装置1100和能够控制存储装置1100的操作的存储器控制器1200。存储器控制器1200可在处理器3100的控制下控制存储装置1100的数据访问操作，例如编程操作、擦除操作、读取操作等。
编程在存储装置1100中的数据可在存储器控制器1200的控制下通过显示器3200输出。
无线电收发器3300可通过天线ANT发送和接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收的无线电信号改变为可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并且将处理后的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由处理器3100处理的信号传输到存储装置1100。而且，无线电收发器3300可将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将改变后的无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或者待由处理器3100处理的数据的装置，并且可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据可通过显示器3200输出。
在一些实施例中，能够控制存储装置1100的操作的存储器控制器1200可被实施为处理器3100的一部分，或者被实施为与处理器3100分开的芯片。
图22是示出根据本公开的实施例的存储器系统40000的示图，即包括图1所示的存储器控制器的存储器系统的另一实施例。
参照图22，存储器系统40000可被实施成个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可包括存储装置1100和能够控制存储装置1100的数据处理操作的存储器控制器1200。
处理器4100可根据通过输入装置4200输入的数据通过显示器4300输出存储装置1100中存储的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可控制存储器系统40000的全部操作，并且控制存储器控制器1200的操作。在一些实施例中，能够控制存储装置1100的操作的存储器控制器1200可被实施为处理器4100的一部分，或者被实施为与处理器4100分开的芯片。
图23是示出根据本公开的实施例的存储器系统50000的示图，即包括图1所示的存储器控制器的存储器系统的另一实施例。
参照图23，存储器系统50000可被实施为图像处理装置，例如数码相机、附设有数码相机的移动终端、附设有数码相机的智能电话、或附设有数码相机的平板PC。
存储器系统50000可包括存储装置1100和存储器控制器1200，存储器控制器1200能够控制存储装置1100的数据处理操作，例如编程操作、擦除操作或读取操作。
存储器系统50000的图像传感器5200可将光学图像转换为数字信号，并且转换后的数字信号可被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可通过显示器5300输出，或通过存储器控制器1200存储在存储装置1100中。另外，在处理器5100或存储器控制器1200的控制下，存储装置1100中存储的数据可通过显示器5300输出。
在一些实施例中，能够控制存储装置1100的操作的存储器控制器1200可被实施为处理器5100的一部分，或者被实施为与处理器5100分开的芯片。
图24是示出根据本公开的实施例的存储器系统70000的示图，即包括图1所示的存储器控制器的存储器系统的另一实施例。
参照图24，存储器系统70000可被实施为存储卡或智能卡。存储器系统70000可包括存储装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可控制存储装置1100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但本公开不限于此。
卡接口7100可根据主机60000的协议来接口连接主机60000和存储器控制器1200之间的数据交换。在一些实施例中，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)USB协议。卡接口7100可意味着能够支持由主机60000使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。
当存储器系统70000联接到诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器(μP)6100的控制下通过卡接口7100和存储器控制器1200执行与存储装置1100的数据通信。
根据本公开，根据经擦除存储器单元的阈值电压电平来确定待编程虚设数据的页面的数量，从而可提高经编程存储器单元的保持特性。因此，可提高存储器系统的可靠性。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是这些术语仅以一般的和描述性的意义被使用和理解，而不用于限制的目的。在一些情况下，从本申请的提交起，对于本领域普通技术人员而言显而易见的是，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本公开的精神和范围的情况下，可进行形式和细节上的各种改变。

Claims (20)

1.一种存储器控制器，包括：
中央处理单元，响应于来自主机的编程请求输出检查选择的存储区域的擦除状态的读取命令，根据所述擦除状态确定虚设页面的数量，并且根据所述虚设页面的数量输出编程命令；以及
存储器接口，当对应于所述编程请求的用户数据被输出到所选择的存储区域时，选择性地生成对应于所述虚设页面的数量的虚设数据，并且输出所述虚设数据以及所述用户数据。
2.根据权利要求1所述的存储器控制器，其中所述中央处理单元包括：
接收请求检测器，响应于从所述主机接收的请求，输出包括读取子请求、擦除子请求和编程子请求的子请求；以及
命令生成器，响应于所述编程子请求、所述读取子请求或所述擦除子请求，输出所述编程命令、所述读取命令或擦除命令。
3.根据权利要求2所述的存储器控制器，其中所述接收请求检测器：
当从所述主机接收的请求是编程请求或读取请求时，输出所述读取子请求，
当从所述主机接收的请求是擦除请求时，输出所述擦除子请求，并且
当接收到编程信号时，输出所述编程子请求。
4.根据权利要求3所述的存储器控制器，其中所述中央处理单元包括：擦除状态表管理器，根据与所述擦除状态相对应的所选择的存储区域的阈值电压信息来输出所述虚设页面的数量和所述编程信号。
5.根据权利要求4所述的存储器控制器，其中所述擦除状态表管理器包括：
寄存器，具有设置在其中的多个参考电压，所述寄存器具有许多虚设数据，所述许多虚设数据根据所述参考电压之间的范围之中、根据所述阈值电压信息包括所选择的存储区域中包括的存储器单元的阈值电压的范围而分别分配到所述寄存器；以及
电路，当接收到所述阈值电压信息时输出所述编程信号。
6.根据权利要求5所述的存储器控制器，其中所述虚设页面的数量包括当所选择的存储区域中包括的所述存储器单元的所述阈值电压增大时所述虚设页面的数量减少的值。
7.根据权利要求2所述的存储器控制器，其中所述存储器接口包括：
命令队列管理器，对从所述命令生成器接收的命令进行排队，并且顺序地输出排队的命令；
参数寄存器，存储被设置以执行编程操作、读取操作和擦除操作的电压和时间值，并且输出参数信息，所述参数信息包括针对每个操作的设置值的信息；
数据管理器，临时存储和输出所述用户数据，并且根据所述虚设页面的数量选择性地生成和输出所述虚设数据；以及
地址缓冲器，输出与从所述主机接收的逻辑地址相对应的所选择的存储区域的物理地址，或者当所接收的逻辑地址不存在时输出所选择的存储区域的地址。
8.根据权利要求7所述的存储器控制器，其中所述数据管理器包括：
数据缓冲器，临时存储和输出所述用户数据；以及
虚设数据生成器，生成并输出所述虚设数据。
9.根据权利要求7所述的存储器控制器，其中所述地址缓冲器：
当从所述主机接收到读取请求时，输出与所述读取请求一起接收的逻辑地址相对应的所选择的存储区域的物理地址，并且
当从所述主机接收到编程请求时，输出所选择的存储区域的物理地址。
10.一种存储器系统，包括：
存储器装置，存储数据；以及
存储器控制器，当从主机接收到编程请求时，根据选择的存储区域的擦除状态，确定所述存储器装置中包括的多个存储区域之中的选择的存储区域的未选择的页面之中待编程虚设数据的虚设页面的数量。
11.根据权利要求10所述的存储器系统，其中当从所述主机接收到所述编程请求时，所述存储器控制器读取所选择的存储区域中的选择的页面，并且基于读取结果确定所选择的存储区域的所述擦除状态，以便检查所选择的存储区域的所述擦除状态。
12.根据权利要求11所述的存储器系统，其中基于所述读取结果，所述存储器控制器
当所选择的存储区域中包括的经擦除存储器单元的阈值电压大于参考电压时，不选择虚设页面，并且
当所选择的存储区域中包括的所述经擦除存储器单元的所述阈值电压小于所述参考电压时，选择虚设页面。
13.根据权利要求12所述的存储器系统，其中在所选择的存储区域中未存储用户数据的未选择的页面之中选择所述虚设页面。
14.根据权利要求11所述的存储器系统，其中，所选择的存储区域中包括的页面之中，
除存储了所述用户数据和所述虚设数据的页面之外的其它页面的存储器单元保持所述擦除状态。
15.根据权利要求12所述的存储器系统，其中，当所选择的存储区域中包括的所述经擦除存储器单元的所述阈值电压小于所述参考电压时，所述存储器控制器根据所述存储器单元的阈值电压电平来选择所述虚设页面的数量。
16.根据权利要求15所述的存储器系统，其中所述存储器控制器设置多个不同的参考电压，并且基于所述经擦除存储器单元的所述阈值电压被包括在哪个范围内来选择所述虚设页面的数量。
17.根据权利要求16所述的存储器系统，其中所述存储器控制器：
当所述经擦除存储器单元的所述阈值电压减小时，增加所述虚设页面的数量；并且
当所述经擦除存储器单元的所述阈值电压增大时，减少所述虚设页面的数量。
18.一种存储器系统，包括：
存储器装置，存储数据；以及
存储器控制器，当从主机接收到编程请求时，根据选择的存储块的擦除状态，省略对所述存储器装置中包括的多个存储块之中的选择的存储块的未选择的页面的虚设编程操作，或者仅对一些页面执行所述虚设编程操作。
19.根据权利要求18所述的存储器系统，其中所述存储器控制器根据参考电压确定所选择的存储块的所述擦除状态。
20.根据权利要求19所述的存储器系统，其中所述存储器控制器：
当所选择的存储块中包括的存储器单元的阈值电压大于所述参考电压时，省略所述虚设编程操作；并且
当所选择的存储块中包括的所述存储器单元的阈值电压小于所述参考电压时，执行所述虚设编程操作。
CN201910619588.1A 2018-11-05 2019-07-10 存储器控制器及具有该存储器控制器的存储器系统 Active CN111145801B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180134703A KR102626054B1 (ko) 2018-11-05 2018-11-05 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR10-2018-0134703 2018-11-05

Publications (2)

Publication Number Publication Date
CN111145801A true CN111145801A (zh) 2020-05-12
CN111145801B CN111145801B (zh) 2023-10-10

Family

ID=70459789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910619588.1A Active CN111145801B (zh) 2018-11-05 2019-07-10 存储器控制器及具有该存储器控制器的存储器系统

Country Status (3)

Country Link
US (1) US11494116B2 (zh)
KR (1) KR102626054B1 (zh)
CN (1) CN111145801B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220046308A (ko) 2020-10-07 2022-04-14 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US20230195328A1 (en) * 2021-12-22 2023-06-22 Micron Technology, Inc. Multi-stage erase operation of memory cells in a memory sub-system

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070279999A1 (en) * 2006-05-23 2007-12-06 Nec Electronics Corporation Nonvolatile semiconductor memory device and method of operating the same which stably perform erase operation
CN101794618A (zh) * 2009-02-04 2010-08-04 海力士半导体有限公司 非易失性存储器件及其操作方法
US20100214862A1 (en) * 2009-02-26 2010-08-26 Ho Jung Kim Semiconductor Devices and Methods for Changing Operating Characteristics and Semiconductor Systems Including the Same
US20100315876A1 (en) * 2009-06-12 2010-12-16 Samsung Electronics Co., Ltd. Memory devices and operations thereof using program state determination based on data value distribution
US20150081949A1 (en) * 2013-09-17 2015-03-19 Sandisk Technologies Inc. Apparatus and method of using dummy data while storing data at a multi-bit storage element
US20150095558A1 (en) * 2013-10-01 2015-04-02 Kyungryun Kim Storage and programming method thereof
US20170062065A1 (en) * 2015-08-25 2017-03-02 Young-Seop Shim Nonvolatile memory devices, methods of operating the same and solid state drives including the same
US20170109085A1 (en) * 2015-10-16 2017-04-20 Kabushiki Kaisha Toshiba Memory device that writes data into a block based on time passage since erasure of data from the block
KR20170071126A (ko) * 2015-12-15 2017-06-23 삼성전자주식회사 저장 장치의 동작 방법
CN107230497A (zh) * 2016-03-25 2017-10-03 爱思开海力士有限公司 半导体器件及其操作方法
CN107957849A (zh) * 2016-10-14 2018-04-24 爱思开海力士有限公司 存储器系统及其操作方法
US20180150297A1 (en) * 2015-06-05 2018-05-31 Arm Limited Processing pipeline with first and second processing modes having different performance or energy consumption characteristics

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070247918A1 (en) * 2004-08-30 2007-10-25 Renesas Technology Corp. Semiconductor Integrated Circuit
KR20140026145A (ko) 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102153017B1 (ko) 2012-12-07 2020-09-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102211868B1 (ko) 2014-12-15 2021-02-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102564563B1 (ko) * 2016-06-27 2023-08-11 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
JP6662323B2 (ja) * 2017-02-15 2020-03-11 株式会社デンソー 不揮発性半導体記憶装置のデータ消去装置および不揮発性半導体記憶装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070279999A1 (en) * 2006-05-23 2007-12-06 Nec Electronics Corporation Nonvolatile semiconductor memory device and method of operating the same which stably perform erase operation
CN101794618A (zh) * 2009-02-04 2010-08-04 海力士半导体有限公司 非易失性存储器件及其操作方法
US20100214862A1 (en) * 2009-02-26 2010-08-26 Ho Jung Kim Semiconductor Devices and Methods for Changing Operating Characteristics and Semiconductor Systems Including the Same
US20100315876A1 (en) * 2009-06-12 2010-12-16 Samsung Electronics Co., Ltd. Memory devices and operations thereof using program state determination based on data value distribution
US20150081949A1 (en) * 2013-09-17 2015-03-19 Sandisk Technologies Inc. Apparatus and method of using dummy data while storing data at a multi-bit storage element
US20150095558A1 (en) * 2013-10-01 2015-04-02 Kyungryun Kim Storage and programming method thereof
US20180150297A1 (en) * 2015-06-05 2018-05-31 Arm Limited Processing pipeline with first and second processing modes having different performance or energy consumption characteristics
US20170062065A1 (en) * 2015-08-25 2017-03-02 Young-Seop Shim Nonvolatile memory devices, methods of operating the same and solid state drives including the same
US20170109085A1 (en) * 2015-10-16 2017-04-20 Kabushiki Kaisha Toshiba Memory device that writes data into a block based on time passage since erasure of data from the block
KR20170071126A (ko) * 2015-12-15 2017-06-23 삼성전자주식회사 저장 장치의 동작 방법
CN107230497A (zh) * 2016-03-25 2017-10-03 爱思开海力士有限公司 半导体器件及其操作方法
CN107957849A (zh) * 2016-10-14 2018-04-24 爱思开海力士有限公司 存储器系统及其操作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MANUEL EGELE等: "Blanket execution: Dynamic similarity testing for program binaries and components", 《23RD USENIX SECURITY SYMPOSIUM》, pages 303 - 317 *
薛家政: "请求式页面调度虚拟存储器", 《小型微型计算机系统》, vol. 12, no. 7, pages 23 - 29 *

Also Published As

Publication number Publication date
US11494116B2 (en) 2022-11-08
CN111145801B (zh) 2023-10-10
KR102626054B1 (ko) 2024-01-18
KR20200051387A (ko) 2020-05-13
US20200142637A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
CN108281166B (zh) 存储装置及其操作方法
CN111009275B (zh) 存储器装置和存储器装置的操作方法
TWI787388B (zh) 記憶體裝置以及記憶體裝置的操作方法
US10839924B2 (en) Memory device and operating method thereof
KR20120134941A (ko) 선택 워드라인의 위치에 따라 더미 워드라인을 제어하는 비휘발성 메모리 장치, 이의 동작 방법, 및 상기 비휘발성 메모리 장치를 포함하는 장치들
KR102409799B1 (ko) 메모리 시스템 및 그것의 동작 방법
TWI746844B (zh) 記憶體裝置及其操作方法
CN110322918B (zh) 存储器件和操作该存储器件的方法
US10936421B2 (en) Memory system having storage device and memory controller and operating method thereof
CN109979513B (zh) 半导体存储器装置及其操作方法
US10803956B2 (en) Memory device, memory system having memory device, and method of operating memory device
CN111145801B (zh) 存储器控制器及具有该存储器控制器的存储器系统
CN115206397A (zh) 存储器系统及操作存储器系统的方法
CN111341370B (zh) 半导体存储器装置、控制器、存储装置及其操作方法
US10607706B2 (en) Memory system and operating method thereof
US11636906B2 (en) Memory device and method of applying operating voltage
US11093325B2 (en) Controller, memory system including the same, and method of operating memory system
KR20230020768A (ko) 반도체 메모리 장치 및 그 동작 방법
CN114078532A (zh) 半导体存储器装置及其操作方法
KR20100049184A (ko) 불휘발성 메모리 장치의 프로그램 방법 및 이를 위한 불휘발성 메모리 장치
CN110858501A (zh) 存储器系统以及存储器系统的操作方法
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
KR20220101502A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea