CN111090606A - 一种拓扑型线路架构的系统及总线切换方法 - Google Patents
一种拓扑型线路架构的系统及总线切换方法 Download PDFInfo
- Publication number
- CN111090606A CN111090606A CN201911109125.7A CN201911109125A CN111090606A CN 111090606 A CN111090606 A CN 111090606A CN 201911109125 A CN201911109125 A CN 201911109125A CN 111090606 A CN111090606 A CN 111090606A
- Authority
- CN
- China
- Prior art keywords
- node
- bus
- spi
- spi bus
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Abstract
本发明实施例提供了一种拓扑型线路架构的系统及总线切换方法。所述系统包括:两条互为热备份关系的SPI总线,其中,每条所述SPI总线包括一个主节点和多个从节点。本发明实施例通过采用2条总线互为备份,2条总线自动切换,指令应答、累加和校验的手段提高了总线通讯的可靠性。通过采用菊花链的拓扑形式,标准的数据帧头提高总线的可扩展性。通过使用SPI的通讯形式和422电气接口提高了数据传输的距离和可靠性。
Description
技术领域
本发明涉及航天用总线通讯技术领域,特别是一种拓扑型线路架构的系统及总线切换方法。
背景技术
SPI(Serial Peripheral Interface,串行外设接口)是一种高速的,全双工,同步的通信总线,以主从方式工作,分为CS(片选),CLK(时钟),MISO(主设备数据输入),MOSI(主设备数据输出)4个信号,信号形式较为简单。该接口应用广泛,很多芯片具备这一接口,电路设计中多用于芯片与芯片之间数据交互,采用星型拓扑形式,使用不同的CS(片选)信号区分通讯节点,按照普通寄存器读写的方式进行操作,没有约定的数据通讯格式和通讯协议,该通讯形式通用性和可扩展性差,当子节点数量变化时主节点设计也跟着变化。
因此,现有技术方案中,单机内部总线通讯扩展性差,单机内部从节点的功能、数量发生变化时,都需要重新设计主控节点以适应不同数量的从节点。
发明内容
本发明解决的技术问题是:克服现有技术中单机内部总线通讯扩展性差,单机内部从节点的功能、数量发生变化时,都需要重新设计主控节点以适应不同数量的从节点,提供了一种拓扑型线路架构的系统及总线切换方法。
本发明的技术解决方案是:
第一方面,本发明实施例提供了一种拓扑型线路架构的系统,包括:两条互为热备份关系的SPI总线,其中,
每条所述SPI总线包括一个主节点和多个从节点。
优选地,所述主节点和所述从节点所采用的接口为422电气接口。
优选地,每条所述SPI总线的通讯方式为主从方式。
优选地,由每条所述SPI总线上的主节点向所述SPI总线上的从节点发送片选信号、时钟信号和主设备数据输出信号;
由每条所述SPI总线上的从节点向所述SPI总线上的主节点发送主设备数据输入信号。
优选地,每个所述主节点配置有6路422发送通道,2路422接收通道;
每个所述从节点配置有2路422发送通道,6路422接收通道。
优选地,每路所述422发送通道通过主控芯片控制使能管脚,以将芯片使能打开,并向所述SPI总线发送数据。
优选地,在每条所述SPI总线的主节点和各所述从节点之间进行数据交互时,以帧的形式进行数据交互;
每帧数据由标识符、数据区、累加校验字节构成。
优选地,每个所述从节点对应于一个站地址。
第二方面,本发明实施例提供了一种总线切换方法,应用于上述任一项所述的拓扑型线路架构的系统,所述方法包括:
在第一条SPI总线上的主节点向所述第一条SPI总线上的从节点发送指令时,延时所述指令的发送;
向所述从节点发送应答索取消息;
在接收到所述从节点根据所述应答索取消息返回的应答错误信息时,将数据发送总线由所述第一条SPI总线,切换至与所述第一条SPI总线互为热备份关系的第二条SPI总线;
在切换成功后,由所述第二条SPI总线的主节点将所述指令发送至所述第二条SPI总线上的从节点。
本发明与现有技术相比的优点在于:本发明实施例提供的上述方案,总线通讯架构通过采用2条总线互为备份,2条总线自动切换,指令应答、累加和校验的手段提高了总线通讯的可靠性。通过采用菊花链的拓扑形式,标准的数据帧头提高总线的可扩展性。通过使用SPI的通讯形式和422电气接口提高了数据传输的距离和可靠性。
附图说明
图1为本发明实施例提供的一种拓扑型线路架构的系统的结构示意图;
图2为本发明实施例提供的一种拓扑型线路架构的系统的结构示意图;
图3为本发明实施例提供的一种SPI信号时序的示意图;
图4为本发明实施例提供的一种总线切换方法的步骤流程图。
具体实施方式
实施例一
参照图1,示出了本发明实施例提供的一种拓扑型线路架构的系统的结构示意图,如图1所示,该拓扑型线路架构的系统可以包括:两条互为热备份关系的SPI总线,即A总线和B总线,A总线和B总线互为热备份关系。
每条SPI总线可以包括一个主节点和多个从节点,如图1中,A总线和B总线可以分别包括一个主节点,多个从节点(即从节点1、从节点2、...、从节点N)。
在本发明的另一种优选实施例中,每条SPI总线的主节点和多个从节点采用的接口均为422电气接口。
每条SPI总线的通讯方式均为主从方式。由每条SPI总线上的主节点向该SPI总线上的从节点发送片选信号(CS)、时钟信号(CLK)和主设备数据输出信号(MOSI)。可以由每条SPI总线上的从节点向SPI总线上的主节点发送主设备数据输入信号。
在本发明实施例的另一种优选实施例中,每个主节点可以预先配置有6路422发送通道,2路422接收通道;而每个从节点可以预先配置有2路422发送通道,6路422接收通道。
每路422发送通道可以通过主控芯片控制使能管脚,以将芯片使能打开,并向SPI总线发送数据。
在每条SPI总线的主节点和各所述从节点之间进行数据交互时,可以以帧的形式进行数据交互;
每帧数据由标识符、数据区、累加校验字节构成。
本发明实施例可以由2条互为热备份的总线构成。每1条总线均由1个主控节点和N个从节点构成。节点之间采用菊花链的拓扑形式,以主节点为起点。各节点间采用422电气接口,终端匹配采用120欧电阻。总线通讯采用SPI形式,分为CS(片选),CLK(时钟),MISO(主设备数据输入),MOSI(主设备数据输出)4个信号。通讯方式为主从式,即所有消息均由主节点发起。基本通讯格式分为4种,1)主节点发送指令-主节点索取指令应答;2)主节点轮询遥测-主节点索取遥测数据;3)主节点发送数据,主节点向指定从节点发送数据信息;4)主节点发送广播,主节点向所有节点发送广播数据。通讯时数据以帧的形式传送,每帧数据由标识符、数据区、累加校验字节构成。
结合图2对本发明实施例提供的系统进行如下描述。
参照图2,示出了本发明实施例提供的一种拓扑型线路架构的系统的结构示意图。
如图2所示,1个主控节点和N个从节点的连接情况,共2条总线,主控节点发出CS、CLK、MOSI,接收从节点的MISO;从节点接收CS、CLK、MOSI,向主控节点发送MISO信号。主节点需配置6路422发送通道,2路422接收通道,从节点需配置2路422发送通道,6路422接收通道,每路422发送通道均需通过主控芯片控制使能管脚,保证只有在本节点需要返回数据时将芯片使能打开,向总线发送数据,其余时间使能关闭保持高阻状态。
结合图3,对本发明的数据传输过程进行如下描述。
参照图3,示出了本发明实施例提供的一种SPI信号时序的示意图。
如图3所示,总线通讯采用SPI形式,分为CS(片选),CLK(时钟),MISO(主设备数据输入),MOSI(主设备数据输出)4个信号,常态均为为高。CS信号低电平有效,在CS有效期间,CLK下降沿对应MOSI\MISO数据有效区,CLK第1个下降沿应滞后于CS下降沿,时间为1~5us。CLK最后1个上升沿应先于CS上升沿,时间为1~5us。CLK的频率<5MHz,CLK的下降沿应对准MOSI\MISO数据有效区域,数据应先于时钟下降沿1/3时钟周期有效并维持至时钟下降沿后1/3时钟周期。SPI信号时序图见下图。
通讯方式为主从式,即所有消息均由主节点发起。基本通讯格式分为4种,1)主节点发送指令-主节点索取指令应答;2)主节点轮询遥测-主节点索取遥测数据;上述两种通讯流程为主节点向指定从节点发送指令,指令发送完成后1us~1ms时间间隔内根据指令应答格式发送相应的CS,CLK信号,指定从节点在接收到正确指令后需按照主节点发送的CS,CLK信号返回指令应答数据表明指令正确接收。如果主节点未收到从节点的指令应答,或者接收到的从节点指令应答不正确,则重新发送该条指令以及索要应答。如果仍然不正确,则使用另1条总线重复上述过程。3)主节点发送数据,主节点向指定从节点发送数据信息;4)主节点发送广播,主节点向所有节点发送广播数据。上述两种通讯流程无需应答也没有重发和自动切换机制。
通讯时数据以帧的形式传送,每帧数据由标识符、数据区、累加校验字节构成,如下图所示。标识符由2字节构成,包括站地址、通讯类型、帧格式、数据长度信息。站地址是区分各从节点的数据标识,每个从节点都有唯一编码,主节点向从节点发送指令、轮询遥测、发送数据时站地址表示需要接收的从节点地址,主节点索取指令应答、遥测数据时站地址表示返回数据的从节点的自身地址,当站地址为全’1’时表示主节点发送的是广播数据,所有从节点均接收。通讯类型表示前文描述的4种通讯格式。帧格式表示本次通讯为单帧数据还是多帧数据,当传输数据量较大时可采用多帧数据传输有利于故障隔离。数据长度表示该帧的数据长度。帧尾最后1字节是累加校验和,为该帧除最后字节外所有字节累加结果的最低字节。
本发明实施例提供的拓扑型线路架构的系统具有如下优点:
本发明实施例提供的总线通讯架构通过采用2条总线互为备份,2条总线自动切换,指令应答、累加和校验的手段提高了总线通讯的可靠性。通过采用菊花链的拓扑形式,标准的数据帧头提高总线的可扩展性。通过使用SPI的通讯形式和422电气接口提高了数据传输的距离和可靠性。
实施例二
参照图4,示出了本发明实施例提供的一种总线切换方法的步骤流程图,如图4所示,该总线切换方法具体可以包括如下步骤:
步骤401:在第一条SPI总线上的主节点向所述第一条SPI总线上的从节点发送指令时,延时所述指令的发送。
本发明实施例提供的总线切换方法可以应用于上述实施例一提供的系统。
上述系统中可以包括两条互为热备份关系的SPI总线,即本实施例中的第一条SPI总线和第二条SPI总线。
在第一条SPI总线和第二条SPI总线上均包含一个主节点和多个从节点。
而在实际应用中,是采用一条SPI总线进行的数据发送,即本发明中是以第一条SPI总线作为进行数据发送的总线。
而在从主节点向从节点发送指令之前,可以延迟指令的发送,可以先验证该第一条SPI总线是否出现错误节点。
在第一条SPI总线上的主节点向该总线上的从节点发送指令时,可以延时指令的发送。
在延时指令的发送之后,执行步骤402。
步骤402:向所述从节点发送应答索取消息。
应答索取消息是指由第一条SPI总线上的主节点向该条SPI总线上的所有从节点发送的,需要从节点返回应答的消息。
在延时指令的发送之后,可以生成应答索取消息,并由主节点向所有的从节点发送应答索取消息,进而,执行步骤403。
步骤403:在接收到所述从节点根据所述应答索取消息返回的应答错误信息时,将数据发送总线由所述第一条SPI总线,切换至与所述第一条SPI总线互为热备份关系的第二条SPI总线。
而在接收到一个或多个从节点根据主节点发送的应答索取消息返回的应答错误信息时,可以确定这一个或多个从节点出现了异常,此时,可以进行SPI总线的切换流程。
即将数据发送总线由第一条SPI总线切换至第二条SPI总线。
在将数据发送总线由第一条SPI总线切换至第二条SPI总线之后,执行步骤404。
步骤404:在切换成功后,由所述第二条SPI总线的主节点将所述指令发送至所述第二条SPI总线上的从节点。
在数据发送总线切换成功后,可以由第二条SPI总线的主节点将指令发送至第二条SPI总线上的从节点,完成备份总线的数据传输流程。
具体地,通讯方式为主从式,即所有消息均由主节点发起。基本通讯格式分为4种,1)主节点发送指令-主节点索取指令应答;2)主节点轮询遥测-主节点索取遥测数据;上述两种通讯流程为主节点向指定从节点发送指令,指令发送完成后1us~1ms时间间隔内根据指令应答格式发送相应的CS,CLK信号,指定从节点在接收到正确指令后需按照主节点发送的CS,CLK信号返回指令应答数据表明指令正确接收。如果主节点未收到从节点的指令应答,或者接收到的从节点指令应答不正确,则重新发送该条指令以及索要应答。如果仍然不正确,则使用另1条总线重复上述过程。3)主节点发送数据,主节点向指定从节点发送数据信息;4)主节点发送广播,主节点向所有节点发送广播数据。上述两种通讯流程无需应答也没有重发和自动切换机制。
本发明实施例提供的总线通讯架构通过采用2条总线互为备份,2条总线自动切换,指令应答、累加和校验的手段提高了总线通讯的可靠性。通过采用菊花链的拓扑形式,标准的数据帧头提高总线的可扩展性。通过使用SPI的通讯形式和422电气接口提高了数据传输的距离和可靠性。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
Claims (9)
1.一种拓扑型线路架构的系统,其特征在于,包括:两条互为热备份关系的SPI总线,其中,
每条所述SPI总线包括一个主节点和多个从节点。
2.根据权利要求1所述的系统,其特征在于,所述主节点和所述从节点所采用的接口为422电气接口。
3.根据权利要求1所述的系统,其特征在于,每条所述SPI总线的通讯方式为主从方式。
4.根据权利要求3所述的系统,其特征在于,由每条所述SPI总线上的主节点向所述SPI总线上的从节点发送片选信号、时钟信号和主设备数据输出信号;
由每条所述SPI总线上的从节点向所述SPI总线上的主节点发送主设备数据输入信号。
5.根据权利要求1所述的系统,其特征在于,每个所述主节点配置有6路422发送通道,2路422接收通道;
每个所述从节点配置有2路422发送通道,6路422接收通道。
6.根据权利要求5所述的系统,其特征在于,每路所述422发送通道通过主控芯片控制使能管脚,以将芯片使能打开,并向所述SPI总线发送数据。
7.根据权利要求1所述的系统,其特征在于,在每条所述SPI总线的主节点和各所述从节点之间进行数据交互时,以帧的形式进行数据交互;
每帧数据由标识符、数据区、累加校验字节构成。
8.根据权利要求1所述的系统,其特征在于,每个所述从节点对应于一个站地址。
9.一种总线切换方法,应用于权利要求1至8中任一项所述的拓扑型线路架构的系统,其特征在于,所述方法包括:
在第一条SPI总线上的主节点向所述第一条SPI总线上的从节点发送指令时,延时所述指令的发送;
向所述从节点发送应答索取消息;
在接收到所述从节点根据所述应答索取消息返回的应答错误信息时,将数据发送总线由所述第一条SPI总线,切换至与所述第一条SPI总线互为热备份关系的第二条SPI总线;
在切换成功后,由所述第二条SPI总线的主节点将所述指令发送至所述第二条SPI总线上的从节点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911109125.7A CN111090606A (zh) | 2019-11-13 | 2019-11-13 | 一种拓扑型线路架构的系统及总线切换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911109125.7A CN111090606A (zh) | 2019-11-13 | 2019-11-13 | 一种拓扑型线路架构的系统及总线切换方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111090606A true CN111090606A (zh) | 2020-05-01 |
Family
ID=70393552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911109125.7A Pending CN111090606A (zh) | 2019-11-13 | 2019-11-13 | 一种拓扑型线路架构的系统及总线切换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111090606A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112527708A (zh) * | 2020-12-07 | 2021-03-19 | 上海智能制造功能平台有限公司 | 一种通用伺服驱动总线接口的实现装置及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201716572U (zh) * | 2010-02-23 | 2011-01-19 | 湖北航天技术研究院总体设计所 | 一种基于双can总线的网关及采用该网关的控制系统 |
CN103149907A (zh) * | 2013-02-26 | 2013-06-12 | 哈尔滨工业大学 | 基于双dsp的热冗余can总线高容错性控制终端及容错控制方法 |
CN105208034A (zh) * | 2015-10-09 | 2015-12-30 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种spi总线与can总线协议转换电路及方法 |
CN106502158A (zh) * | 2016-11-16 | 2017-03-15 | 东南大学 | 一种基于底层双冗余结构的新型船舶主推进控制系统 |
-
2019
- 2019-11-13 CN CN201911109125.7A patent/CN111090606A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201716572U (zh) * | 2010-02-23 | 2011-01-19 | 湖北航天技术研究院总体设计所 | 一种基于双can总线的网关及采用该网关的控制系统 |
CN103149907A (zh) * | 2013-02-26 | 2013-06-12 | 哈尔滨工业大学 | 基于双dsp的热冗余can总线高容错性控制终端及容错控制方法 |
CN105208034A (zh) * | 2015-10-09 | 2015-12-30 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种spi总线与can总线协议转换电路及方法 |
CN106502158A (zh) * | 2016-11-16 | 2017-03-15 | 东南大学 | 一种基于底层双冗余结构的新型船舶主推进控制系统 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112527708A (zh) * | 2020-12-07 | 2021-03-19 | 上海智能制造功能平台有限公司 | 一种通用伺服驱动总线接口的实现装置及方法 |
CN112527708B (zh) * | 2020-12-07 | 2023-03-31 | 上海智能制造功能平台有限公司 | 一种通用伺服驱动总线接口的实现装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100511192C (zh) | 用于具有位通道故障在线恢复的存储信道的方法、装置和系统 | |
CN100538682C (zh) | 存储设备、存储系统和操作存储设备和存储系统的方法 | |
CN103051414B (zh) | 一种串行通信纠错方法和系统 | |
CN100440188C (zh) | 用于区分状态信息与读数据的存储设备、系统和方法 | |
US8306004B2 (en) | Communication network system having high-ranking network and low-ranking networks, interchange terminal connecting high-ranking network and low-ranking network, microcomputer controlling connection between transmission line of low-ranking network and transmission line of high-ranking network, and communication transmitter-receiver connected with transmission line of low-ranking network and transmission line of high-ranking network | |
WO1989011187A1 (en) | Reconfigurable local area network | |
GB2127255A (en) | Improvements in or relating to data interconnecting networks | |
CN102546070A (zh) | 使用现有网络线缆来同步网络的方法和系统 | |
CN111090606A (zh) | 一种拓扑型线路架构的系统及总线切换方法 | |
JPH0424702A (ja) | 制御システム | |
US20060083266A1 (en) | Initial access signaling method in synchronous ethernet device | |
JP3164402B2 (ja) | 多重伝送方式 | |
CN107465487B (zh) | 一种总线数据发送方法、系统和分设备 | |
CN112995070B (zh) | 一种双卡切换系统及方法 | |
JP2015149541A (ja) | 通信システム | |
CN114598566A (zh) | 一种基于spi总线的通信系统及方法 | |
JP2011071579A (ja) | PCIExpress通信システム | |
EP3618317A1 (en) | Message sending method and message receiving method and apparatus | |
JP2000078675A (ja) | Dma通信及びsd/scn信号による交換機内部装置制御システム | |
CN114942866B (zh) | Lin主测试装置 | |
US8291143B1 (en) | Single line communication | |
JP4087070B2 (ja) | 同報/ack送信方式 | |
US20090037552A1 (en) | Master-slave card system and method for operating the same | |
CN113131990B (zh) | 一种商业低轨卫星通信系统 | |
JPS6120447A (ja) | 情報通信制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200501 |