CN103051414B - 一种串行通信纠错方法和系统 - Google Patents
一种串行通信纠错方法和系统 Download PDFInfo
- Publication number
- CN103051414B CN103051414B CN201210128310.2A CN201210128310A CN103051414B CN 103051414 B CN103051414 B CN 103051414B CN 201210128310 A CN201210128310 A CN 201210128310A CN 103051414 B CN103051414 B CN 103051414B
- Authority
- CN
- China
- Prior art keywords
- data
- chip
- character
- terminal chip
- transmitting terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Communication Control (AREA)
Abstract
本发明适用于通信领域,提供了一种串行通信纠错方法和系统,所述方法包括如下步骤:接收端芯片接收发送端芯片发送的数据;接收端芯片根据预先定义的开始字符、结束字符和数据长度判断发送端芯片发送的数据是否为有效数据;当数据为有效数据时,接收端芯片和发送端芯片继续进行数据交换,当数据为错误数据时,接收端芯片进入纠错模式进行纠错。本发明当数据通信发生通信错误后,通信双方能够实现自我校正数据,以保证双方均能收到对方发送的正确的数据,保证通信数据质量。
Description
技术领域
本发明适用于通信领域,尤其涉及一种串行通信纠错方法和系统。
背景技术
目前通用的串行通信均没有特定的数据格式和通信协议,也没有专门的数据校验和应答机制,通信双方无法确定对方是否正确收到数据,通信中无法保证数据传输或是发送时由于外界电磁场的影响对数据造成的影响,例如,由于外部信号干扰导致三条通信线上的数据电平受到影响,导致芯片接收的数据不正确或是由于不能同步,造成由于不同步引起的数据错误,或是由于是两芯片通信,若两芯片不在同一块控制板上,或供电电源不一样,导致一颗芯片早于另一颗芯片运行,若主机先运行,开始发送时钟和发送数据,而当从机上电开始运行时,若此时主机正在发送时钟,则可能导致从机发送的数据错位的情况,最终导致主机接收的数据不正确当发送数据错误或是异步时芯片之间不能通过有效的手段进行识别验证;或是双芯片通讯采用时钟同步通信的方式可保证数据实时快速的进行数据交互,但由于通信干扰、双芯片上电运行时序不一致、通讯线断线后再连接等情况会导致双芯片同步通讯数据不正确;或是由于通信线断开后,两芯片各自收不到正确的数据导致通讯故障,但当通讯线重新连接后,由于两芯片通信的数据状态已经为不确定状态,可能导致通讯的数据不正确。即当数据通信错误后,通信双方无法自我校正数据,因此就不能保证通信直接数据的正确,芯片直接进行通信在没有有效的纠错机制或是数据校验方式则不能保证的数据交互的有效性。无法实现双芯片有效意义的数据交互。
发明内容
本发明实施例的目的在于提供一种串行通信纠错方法和系统,旨在解决现有技术存在的串行通信均没有特定的数据格式和通信协议,也没有专门的数据校验和应答机制,通信双方无法确定对方是否正确收到数据,当数据通信错误后,通信双方无法自我校正数据的问题,当发送通信故障后通过移位寄存器的移位存储功能即可以保证后续数据的正常接收,又同时可以达到纠错数据。
本发明是这样实现的,一种串行通信纠错方法,所述方法包括如下步骤:接收端芯片接收发送端芯片发送的数据;
接收端芯片根据预先定义的开始字符、结束字符和数据长度判断发送端芯片发送的数据是否为有效数据;
当数据为有效数据时,接收端芯片和发送端芯片继续进行数据交换,当数据为错误数据时,接收端芯片进入纠错模式进行纠错。
接收端芯片根据预先定义的开始字符、结束字符和数据长度判断发送端芯片发送的数据是否为有效数据,当数据为有效数据时,接收端芯片和发送端芯片继续进行数据交换,当数据为错误数据时,接收端芯片进入纠错模式进行纠错的步骤具体为:首先判断发送端芯片发送的数据的开始字符和结束字符是否为预先定义的开始字符和结束字符,再判断数据长度是否为预先定义的数据长度,当发送端芯片发送的数据的开始字符和结束字符为预先定义的开始字符和结束字符,数据长度是预先定义的数据长度时,判断所述发送端芯片发送的数据为有效数据,错误计数清零,接收端芯片和发送端芯片继续进行数据交换;
当发送端芯片发送的数据的开始字符不是预先定义的开始字符,或发送端芯片发送的数据的结束字符不是预先定义的结束字符,或发送端芯片发送的数据的数据长度不是预先定义的数据长度时,判断所述发送端芯片发送的数据为错误数据,接收端芯片开启纠错模式进行纠错,错误计数器加一,当错误计数超过设定次数时,接收端判定为发生通讯故障。
接收端芯片进入纠错模式进行纠错的步骤具体为:接收端接收到数据后,判断接收到的数据是否为有效数据,当判断为无效数据后,接收端发送接收发送中断进入纠错模式,接收端接收下一时钟信号对应下的数据,判断接收到的对应时钟信号下的数据开始字符是否为正确数据开始字符,若开始字符错误,则清除接收缓存上接收到的数据再开启发送和接收中断,错误计数器加一,继续接收下一对应时钟下的数据信息,若接收到的数据信息开始字符为正确数据开始字符,则判断当前数据为正确数据,接收端更改发送中断,接收端清除错误计数器,恢复至普通数据接收模式。
发送端芯片和接收端芯片之间的通信方式为三线制,三线分别为时钟线、发送数据线和接收数据线。
发送端芯片和接收端芯片中,其中一颗芯片为主芯片,另一颗芯片为从芯片,以主芯片的时钟为基准时钟,主芯片发送数据时,从芯片同步发送数据。本发明的另一目的在于提供一种串行通信纠错系统,所述系统为双芯片通信系统,其中一端为接收端,用于接收发送的数据信息,另一端为发送端,用于发送数据信息,接收端接收到数据信息后根据预先定义的开始字符、结束字符和数据长度判断发送端芯片发送的数据是否为有效数据,当数据为有效数据时,接收端芯片和发送端芯片继续进行数据交换,当数据为错误数据时,接收端芯片进入纠错模式进行纠错的步骤具体为:首先判断发送端芯片发送的数据的开始字符和结束字符是否为预先定义的开始字符和结束字符,再判断数据长度是否为预先定义的数据长度,当发送端芯片发送的数据的开始字符和结束字符为预先定义的开始字符和结束字符,数据长度是预先定义的数据长度时,判断所述发送端芯片发送的数据为有效数据,错误计数清零,接收端芯片和发送端芯片继续进行数据交换;
当发送端芯片发送的数据的开始字符不是预先定义的开始字符,或发送端芯片发送的数据的结束字符不是预先定义的结束字符,或发送端芯片发送的数据的数据长度不是预先定义的数据长度时,判断所述发送端芯片发送的数据为错误数据,接收端芯片开启纠错模式进行纠错,错误计数器加一,当错误计数超过设定次数时,接收端判定为发生通讯故障所述系统发送端芯片和接收端芯片之间的通信方式为三线制,三线分别为时钟线、发送数据线和接收数据线。
所述系统发送端芯片和接收端芯片中,其中一颗芯片为主芯片,另一颗芯片为从芯片,以主芯片的时钟为基准时钟,主芯片发送数据时,从芯片同步发送数据。
根据现有串行通信无法进行数据校验和没有应答机制等缺点制定了专用的通讯协议,根据通讯协议和一定的纠错机制保证传送的数据有数据校验机制和应答机制,接收端进入纠错模式后通过移位寄存的方式继续接收后续数据,既可以保证高速的通信速率,又同时可以达到纠正错误数据的方式,从而保证双方均能确定对方收到正确的数据,保证通讯的速率和纠错,当发生通信错误时,能够自我校正恢复数据和快速接收后续发送来的正确数据,提高通信速率和保证通信数据正确。
附图说明
图1是本发明实施例提供的串行通信纠错方法的流程图;
图2是本发明实施例提供的由于错位导致的数据错误原理图;
图3是本发明实施例提供的由于错字导致的数据错误原理图;
图4是本发明实施例提供的验证接收数据处理流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例通过采用三线制,自定义数据帧长度的固定长度数据和自定义的开始字符和结束字符来验证数据是否正确和进行纠错。以下结合具体实施例对本发明的实现进行详细描述:
本发明提出了一种串行通信纠错方法和系统,本发明技术方案为双芯片进行串行通信自动纠错的,根据双芯片通信协议接收端芯片根据协议接收双芯片中发送端芯片发送的串行数据,如图1接收端芯片根据双芯片通信协议判断发送的数据是否为有效数据。双芯片通信协议定义数据帧为自定义的长度,并定义开始字符为0xAA55,结束字符为0x55AA,通信方式为三线制,即一条发送数据线,一条接收数据线,一条时钟线。本发明双芯片中定义一颗芯片为主芯片,当发送数据的时钟不同步时或是验证到数据发送的时钟和主芯片采用的时钟不相同,以主芯片的时钟为基准。所述接收端芯片根据预先定义的开始字符为0xAA55,结束字符为0x55AA和数据长度判断发送端芯片发送的数据是否为有效数据,进而验证数据的时钟信息,确认接收到的数据是否为有效数据,当判断数据为有效数据时,接收端芯片和发送端芯片继续进行数据交换,当数据为错误数据时,接收端芯片进入纠错模式进行纠错的步骤具体为:首先判断发送端芯片发送的数据的开始字符和结束字符是否为预先定义的开始字符和结束字符,再判断数据长度是否为预先定义的数据长度,当发送端芯片发送的数据的开始字符和结束字符为预先定义的开始字符和结束字符,数据长度是预先定义的数据长度时,判断所述发送端芯片发送的数据为有效数据,错误计数清零,接收端芯片和发送端芯片继续进行数据交换;
当发送端芯片发送的数据的开始字符不是预先定义的开始字符,或发送端芯片发送的数据的结束字符不是预先定义的结束字符,或发送端芯片发送的数据的数据长度不是预先定义的数据长度时,判断所述发送端芯片发送的数据为错误数据,接收端进入到纠错模式,发送端重新发送对应时钟的数据,接收到纠错后的数据后,若验证通过继续接收后续的数据,如果连续多次接收纠正数据后依然未接收正确的纠正数据,系统提示发生通信故障。
实施例一
双芯片初始化,开启双芯片各端的接收功能,允许对方芯片发送和本端芯片接收数据,其中定义电平的下降沿为发送数据,由于芯片采用三线制,主芯片和从芯片通过双芯片协议在时钟线的数据通信下同步时钟,当从芯片的时钟与主芯片的时钟不相同时以主芯片的时钟为基准时钟数据。三线制的接收数据线和发送数据线在初始化后准备为双芯片同步串行数据发送和接收等待。双芯片在初始化后即可以进行数据交互,发送端通过发送数据线发送数据,接收端同步做出接收回应,接收端接收到数据后,根据双芯片通信协议的要求验证接收的数据是否为自定义长度的数据信息,数据的开始字符和结束字符是否为自定义的开始字符例如定义的开始字符0xAA55,结束字符为0x55AA。如果发生错位信息如图2导致发送的数据与实际通讯线上的数据不一致。由于从芯片切入同步通信的时间刚好处于主机正在发送数据的时间段即导致通信的数据发送错位。由于本实施例开始字符为0xAA55,结束字符为0x55AA,从机发送寄存器中赋值0x00AA,但通讯线上可能是0x0015或0x8055由于通信协议定义的开始字符和结束字符与实际通信中接收到的字符不相同,接收端即可发现通信数据发生错误,即接收端进入纠错模式,错误计数器加一,发送端在得知接收端进入通信模式根据接收端的反馈信息即从新将数据进行发送,实现纠错,由于发生的数据为错位,即由于从机切入同步通信的时间可能处于16个时钟周期的任意一个周期中,使得错位的位数为1-16位的任意值,当从机确认接收的一帧数据不正确后,从机接收中断进入纠错模式,从机接收完一个字后判断当前接收的数据是否为开始字符0xAA55,若不是则清零接收缓存,关闭发送接收中断,清零接收寄存器和移位寄存器,再开启发送接收中断,退出接收中断函数。若接收的数据为开始字符0xAA55,则表示当前已成功接收到主控发送的开始字符,更改发送中断计数器为发送数据如果发送端发送纠错数据,由于移位寄存器是遇到时钟信号就接收对应时钟位上的数据,导致从机接收到的一个字的数据可能是由两个字的时钟的两部分构成的,此时通过清零接收缓存先清除当前移位寄存器中所接收到的部分数据,再立即开启发送和接收中断,移位寄存器又开始接收新的数据,此方法的前提是通讯速率需较快,传送一个位的时间需小于两倍的中断处理时间,以保证从机在判断所接收到的字数据是否正确的同时移位寄存器中至少已接收到一个位的数据信息。从而即可以保证后续数据的正常接收,同时也可以达到纠错错误数据。当接收到验证为有效的正确数据,错误计数器清零,继续进行后续工作,接收端进行纠错的步骤具体为:接收端进入纠错模式接收纠错数据,接收端接收到纠错数据后判断接收数据是否为有效数据,当纠错数据为无效数据时,接收端发送接收发送中断,清除接收到的缓存数据,错误计数器加一,当接收端接收到的纠错数据为有效数据时,接收端清除错误计数器,恢复至普通数据接收模式。以实现串行通信自动纠错的功能,纠正串行数据由于错位导致的数据错误。
实施例二
双芯片初始化,开启双芯片各端的接收功能,允许对方芯片发送和本端芯片接收数据,其中定义电平的下降沿为发送数据,由于芯片采用三线制,主芯片和从芯片通过双芯片协议在时钟线的数据通信下同步时钟,当从芯片的时钟与主芯片的时钟不相同时以主芯片的时钟为基准时钟数据。三线制的接收数据线和发送数据线在初始化后准备为双芯片同步串行数据发送和接收等待。双芯片在初始化后即可以进行数据交互,发送端通过发送数据线发送数据,接收端同步做出接收回应,接收端接收到数据后,根据双芯片通信协议的要求验证接收的数据是否为自定义长度的数据信息,数据的开始字符和结束字符是否为自定义的开始字符例如定义的开始字符0xAA55,结束字符为0x55AA。如果发生错字信息如图3导致发送的数据与实际通讯线上的数据不一致。即由于从机在在切入同步通信时,主机已经开始发送数个字数据,而从机才开始发送开始字符的情况,此时在通信协议三线制的状态下可以验证时钟线的数据是否正确即可以验证出通信数据是否为有效数据如果发生如图3的错误数据,根据双芯片通信协议要求主机发送开始字符时,从机在对应时钟上也需发送开始字符,而造成错字的原因是从机切入同步通信的时间,主机已经不是发送开始字符时就会导致错字。当发生通信错误时,从机在接收到主机发送的开始字符时更改从机的发送送的计数器,使从机在下一个数据传送时能够传送数据以保证在传送下一帧数据时,主从机发送和接收的数据是一一对应的。以实现串行通信自动纠错的功能,避免由于错字导致数据发送错误。
实施例三
双芯片初始化,开启双芯片各端的接收功能,允许对方芯片发送和本端芯片接收数据,其中定义电平的下降沿为发送数据,由于芯片采用三线制,主芯片和从芯片通过双芯片协议在时钟线的数据通信下同步时钟,当从芯片的时钟与主芯片的时钟不相同时以主芯片的时钟为基准时钟数据。三线制的接收数据线和发送数据线在初始化后准备为双芯片同步串行数据发送和接收等待。双芯片在初始化后即可以进行数据交互,发送端通过发送数据线发送数据,接收端同步做出接收回应,接收端接收到数据后,根据双芯片通信协议的要求验证接收的数据是否为自定义长度的数据信息,数据的开始字符和结束字符是否为自定义的开始字符例如定义的开始字符0xAA55,结束字符为0x55AA。如图4若发现数据长度与自定义的数据长度不相同则接收端丢弃接收的数据,清除接收到的数据信息,接收端发出发送中断,错误计数器加一,发送端接收到接收端的发送中断后,发送端做出相应的接收中断,发送端重新发送之前的数据帧。接收端进入纠错模式,接收端接收到数据帧验证接收到的数据是否为有效数据,当接收端接收到的纠错数据为有效数据时,接收端清除错误计数器,恢复至普通数据接收模式,当纠错数据为无效数据时,接收端发送接收发送中断,清除接收到的缓存数据,错误计数器加一,系统验证错误计数器数值,若多次接收后的数据仍不能是正确的数据信息,且验证的错误计数器累加至9,系统提示发生通信故障,退出接收数据验证,结束验证数据。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种串行通信纠错方法,其特征在于,所述方法包括如下步骤:
接收端芯片接收发送端芯片发送的数据;
接收端芯片根据预先定义的开始字符、结束字符和数据长度判断发送端芯片发送的数据是否为有效数据;
当数据为有效数据时,接收端芯片和发送端芯片继续进行数据交换,当数据为错误数据时,接收端芯片进入纠错模式进行纠错;
所述接收端芯片进入纠错模式进行纠错的步骤具体为:
接收端接收到数据后,判断接收到的数据是否为有效数据,当判断为无效数据后,接收端发送接收发送中断进入纠错模式,接收端接收下一时钟信号对应下的数据,判断接收到的对应时钟信号下的数据开始字符是否为正确数据开始字符,若开始字符错误,则清除接收缓存上接收到的数据再开启发送和接收中断,错误计数器加一,继续接收下一对应时钟下的数据信息,若接收到的数据信息开始字符为正确数据开始字符,则判断当前数据为正确数据,接收端更改发送中断,接收端清除错误计数器,恢复至普通数据接收模式。
2.如权利要求1所述的方法,其特征在于,所述接收端芯片根据预先定义的开始字符、结束字符和数据长度判断发送端芯片发送的数据是否为有效数据,当数据为有效数据时,接收端芯片和发送端芯片继续进行数据交换,当数据为错误数据时,接收端芯片进入纠错模式进行纠错的步骤具体为:
首先判断发送端芯片发送的数据的开始字符和结束字符是否为预先定义的开始字符和结束字符,再判断数据长度是否为预先定义的数据长度,当发送端芯片发送的数据的开始字符和结束字符为预先定义的开始字符和结束字符,数据长度是预先定义的数据长度时,判断所述发送端芯片发送的数据为有效数据,错误计数清零,接收端芯片和发送端芯片继续进行数据交换;
当发送端芯片发送的数据的开始字符不是预先定义的开始字符,或发送端芯片发送的数据的结束字符不是预先定义的结束字符,或发送端芯片发送的数据的数据长度不是预先定义的数据长度时,判断所述发送端芯片发送的数据为错误数据,接收端芯片开启纠错模式进行纠错,错误计数器加一,当错误计数超过设定次数时,接收端判定为发生通讯故障。
3.如权利要求1所述的方法,其特征在于,所述发送端芯片和接收端芯片之间的通信方式为三线制,三线分别为时钟线、发送数据线和接收数据线。
4.如权利要求1所述的方法,其特征在于,所述发送端芯片和接收端芯片中,其中一颗芯片为主芯片,另一颗芯片为从芯片,以主芯片的时钟为基准时钟,主芯片发送数据时,从芯片同步接收数据。
5.一种串行通信纠错系统,其特征在于,所述系统内置于接收端芯片,所述系统包括:
接收模块,用于接收发送端芯片发送的数据;
判断模块,用于根据预先定义的开始字符、结束字符和数据长度判断发送端芯片发送的数据是否为有效数据;
数据交换模块,用于当判断模块判断发送端芯片发送的数据为有效数据时,接收端芯片和发送端芯片继续进行数据交换;和
纠错模块,用于当判断模块判断发送端芯片发送的数据为错误数据时,进入纠错模式进行纠错;
纠错模块进入纠错模式进行纠错的具体步骤为:
接收模块接收到数据后,判断模块判断接收模块接收到的数据是否为有效数据,当判断模块判断接收模块接收到的数据为无效数据时,接收模块发送接收发送中断进入纠错模式,接收端接收下一时钟信号对应下的数据,判断模块判断接收模块接收到的对应时钟下的数据的开始字符是否为正确数据开始字符,若判断开始字符错误,则清除接收缓存上接收到的数据再开启发送接收中断,错误计数器进行加一操作,接收模块继续接收下一时钟对应下的数据信息,若判断模块判断接收到的数据信息开始字符为正确数据开始字符,则判断模块判断当前数据为正确数据,接收模块更改发送中断,错误计数器清零,数据交换模块进入到普通数据接收模式进行数据交换。
6.如权利要求5所述的系统,其特征在于,所述判断模块具体用于判断发送端芯片发送的数据的开始字符和结束字符是否为预先定义的开始字符和结束字符,再判断数据长度是否为预先定义的数据长度,当发送端芯片发送的数据的开始字符和结束字符为预先定义的开始字符和结束字符,数据长度是预先定义的数据长度时,判断所述发送端芯片发送的数据为有效数据;当发送端芯片发送的数据的开始字符不是预先定义的开始字符,或发送端芯片发送的数据的结束字符不是预先定义的结束字符,或发送端芯片发送的数据的数据长度不是预先定义的数据长度时,判断所述发送端芯片发送的数据为错误数据。
7.如权利要求5所述的系统,其特征在于,所述发送端芯片和接收端芯片之间的通信方式为三线制,三线分别为时钟线、发送数据线和接收数据线。
8.如权利要求5所述的系统,其特征在于,所述发送端芯片和接收端芯片中,其中一颗芯片为主芯片,另一颗芯片为从芯片,以主芯片的时钟为基准时钟,主芯片发送数据时,从芯片同步接收数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210128310.2A CN103051414B (zh) | 2012-04-27 | 2012-04-27 | 一种串行通信纠错方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210128310.2A CN103051414B (zh) | 2012-04-27 | 2012-04-27 | 一种串行通信纠错方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103051414A CN103051414A (zh) | 2013-04-17 |
CN103051414B true CN103051414B (zh) | 2016-12-14 |
Family
ID=48063926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210128310.2A Active CN103051414B (zh) | 2012-04-27 | 2012-04-27 | 一种串行通信纠错方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103051414B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105513315A (zh) * | 2015-11-27 | 2016-04-20 | 深圳还是威健康科技有限公司 | 数据传输方法、终端及可穿戴式设备 |
CN105376066B (zh) * | 2015-12-15 | 2018-09-28 | 上海斐讯数据通信技术有限公司 | 串口通信的验证方法及验证系统 |
CN106401316A (zh) * | 2016-11-28 | 2017-02-15 | 广州惠远电子有限公司 | 用于锁具的控制装置 |
CN106437340A (zh) * | 2016-11-28 | 2017-02-22 | 广州惠远电子有限公司 | 智能柜的电磁锁控制方法、控制系统及智能柜 |
CN109682028A (zh) * | 2019-01-04 | 2019-04-26 | 四川虹美智能科技有限公司 | 一种空调内部的通信方法及装置 |
CN110596636B (zh) * | 2019-09-10 | 2022-04-19 | 江阴长仪集团有限公司 | 一种智能电表上电加载校正方法 |
CN110704357B (zh) * | 2019-09-29 | 2021-05-18 | 歌尔股份有限公司 | 一种主站与多个从站串行通信的方法及装置 |
CN111491161B (zh) * | 2020-04-27 | 2021-03-16 | 中国科学院长春光学精密机械与物理研究所 | 一种成像系统的调试方法 |
CN112019319A (zh) * | 2020-08-25 | 2020-12-01 | 杰华特微电子(杭州)有限公司 | 一种数据信号同步传输的方法及设备 |
CN113055434B (zh) * | 2021-02-02 | 2022-07-15 | 浙江大华技术股份有限公司 | 一种数据传输方法、电子设备和计算机存储介质 |
CN114343338B (zh) * | 2021-12-30 | 2024-07-05 | 丰巢网络技术有限公司 | 一种智能柜及智能柜控制方法 |
CN115694738B (zh) * | 2022-10-31 | 2023-05-30 | 上海铼钠克信息技术有限公司 | 串行报错通信系统和方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102118214A (zh) * | 2009-12-30 | 2011-07-06 | 上海申瑞电力科技股份有限公司 | 检测同步串行通信数据通信可靠性的方法 |
-
2012
- 2012-04-27 CN CN201210128310.2A patent/CN103051414B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102118214A (zh) * | 2009-12-30 | 2011-07-06 | 上海申瑞电力科技股份有限公司 | 检测同步串行通信数据通信可靠性的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103051414A (zh) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103051414B (zh) | 一种串行通信纠错方法和系统 | |
CN100366029C (zh) | 通信控制器、主机端控制器、通信设备、通信系统和方法 | |
US5768301A (en) | Apparatus and method for detecting and correcting pair swap, and implementing a link integrity function in a packet-based data communications system | |
EP0244117B1 (en) | A method of duplex data transmission using a send-and-wait protocol | |
CN109379264B (zh) | 一种基于can2.0的多板卡通信设备、方法及系统 | |
CN104038316B (zh) | 空间相机高可靠高时效异步串行通讯方法 | |
US20220239576A1 (en) | Error detection test device for a subscriber station of a serial bus system and method for testing mechanisms for detecting errors in a communication in a serial bus system | |
KR20150004833A (ko) | 버스 시스템용 가입자 국, 그리고 버스 시스템의 가입자 국들 간의 메시지 전송 방법 | |
US8660125B2 (en) | Node device, integrated circuit and control method in ring transmission system | |
CN104317762A (zh) | 一种fpga自适应控制rs485芯片收发方向的方法 | |
CN106654770A (zh) | 通用串行总线usb延长线 | |
KR20240011176A (ko) | 두 가지 tdd스위치 신호 전송이 호환되는 방법, 원격 장비 및 시스템 | |
CN101237664A (zh) | 维护信息的传输方法、装置和系统 | |
CN101626320A (zh) | 一种通道环回检测方法及装置 | |
CN103001808A (zh) | 一种端口故障检测交换机及实现方法 | |
CN109412968B (zh) | 一种时间触发以太网端节点的冗余通信接收管理系统及方法 | |
CN107911288B (zh) | 列车通信网卡及列车控制管理系统 | |
CN102546215B (zh) | 一种数据链路保护方法、装置及设备 | |
CN101610570B (zh) | 双端口aisg塔顶放大器适应多种速率的通信方法及装置 | |
CN201541271U (zh) | 部分总线节点自动恢复装置 | |
EP3319249A1 (en) | Transmission checking method, node, system and computer storage medium | |
CN101193093B (zh) | 双向串行通信断链的自动恢复方法和装置及使用系统 | |
CN113098673B (zh) | 基于串行链路镜像缓存的全双工通讯装置 | |
CN111090606A (zh) | 一种拓扑型线路架构的系统及总线切换方法 | |
WO2007126479B1 (en) | Duplex mismatch detection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |