CN111491161B - 一种成像系统的调试方法 - Google Patents

Abstract

一种成像系统的调试方法，涉及航天应用成像技术领域，解决现有成像系统由于探测器内部没有无效数据清零操作，在无效数据阶段输出的图像数据随机，难以进行有效数据和无效数据的区分的问题，针对和FPGA相连的刷新芯片不加电，存在潜通的风险，将不使用的管脚设置为低电平；必须相连的管脚串联电阻，并且使用电容来滤除可能存在的干扰；不仅能减小潜通的影响，同时不降低应用的可靠性。针对探测器温度变化可能出现了图像变花，提出了二次训练的操作方法，避免图像变花。针对探测器内部没有无效数据清零操作，在无效数据阶段输出的图像数据随机，难以进行有效数据和无效数据的区分；采用逐像素点亮和灭掉，从而准确进行有效数据位置的检查。

Description

一种成像系统的调试方法

技术领域

本发明涉及航天应用成像技术领域，具体涉及一种成像系统的调试方法。

背景技术

对于多工作模式应用，当刷新芯片不加电，而与刷新芯片相连FPGA及总线驱动器都加电，则FPGA及总线驱动器会通过相连的IO对刷新芯片馈电，若刷新芯片的电压升到门限电压，则可能开始工作，管控FPGA内部的配置数据流，导致FPGA无法正常工作。探测器的温度相对开始训练时刻变化范围大，则输出的串行数据相位发生了较大的变化，可能出现采样亚稳态，从而部分通道图像变花。由于探测器内部没有无效数据清零操作，在无效数据阶段输出的图像数据随机，难以进行有效数据和无效数据的区分。

发明内容

本发明为解决现有成像系统由于探测器内部没有无效数据清零操作，在无效数据阶段输出的图像数据随机，难以进行有效数据和无效数据的区分的问题，提供一种成像系统的调试方法。

一种成像系统的调试方法，包括成像控制系统，所述成像控制系统包括相机控制器、DCDC模块电源转换电路和成像单元；所述相机控制器控制DCDC模块电源转换电路为所述成像单元供电；

所述成像单元包括LDO模块的电源转换电路、成像探测器、驱动和控制电路、成像控制器、数传接口电路和控制接口电路；

所述LDO模块的电源转换电路为成像单元内部各部分提供供电电源，相机控制器控制输出的控制通信信号经控制接口电路，传送至成像控制器；所述成像控制器产生的驱动和控制信号，经驱动和控制电路后，传送至成像探测器；所述成像探测器输出的数字图像数据，经成像控制器调理后，经数传接口电路输出；其特征是：上电工作时序设计为：

所述成像单元和相机控制器的控制信号均分为主份和备份两组，每组包括五种信号：分别为外部复位信号、主备标识信号、加载模式选择信号、配置模式选择信号、时序复位信号，每种信号的无效电平均为高电平；

所述成像控制器由刷新芯片和FPGA组成，具有三种工作模式：

第一种工作模式：正常开机的摄影工作模式；

第二种工作模式：异常处理工作模式或者在轨软件升级模式；

第三种工作模式：异常处理工作模式；

所述第一种工作模式，即：FPGA在刷新芯片的控制下，使能刷新，程序从PROM加载的相机控制器操作，具体上电时序为：

步骤a、主份或者备份的主备标识信号为有效的低电平；加载模式选择信号设置为有效的低电平；配置模式选择信号设置为无效的高电平；外部复位信号设置为有效的低电平；

步骤b、成像单元供电的DCDC模块电源转换电路开始输出；

步骤c、确认相机控制器控制的DCDC模块电源转换电路已经为成像单元加电完毕后；延迟给FPGA的供电的LDO模块的电源转换电路电源电压达到额定值，外部复位信号设置为无效的高电平；对所述FPGA的上电加载顺序为：先对IO电源加电，然后对内核电源加电，最后对辅助电源加电；对所述外部复位信号设置为无效的高电平时，辅助电源达到额定值；

步骤d、待FPGA上电加载配置完毕，FPGA配置状态信号done变为高电平，相机控制器发时序复位脉冲信号；FPGA在接收到时序复位脉冲信号后，将成像探测器设置默认的成像工作产生，进行各数据通道的串行数据训练；

步骤e、在所述成像探测器的温度升高达到平稳后，相机控制器判断是否发出二次训练控制信号；

是否进行二次训练的阈值条件：

ΔT为一次训练后温度的变化值；p为单位温度变化引起的成像探测器相位延迟，f_ref为像素时钟频率；

步骤f、所述相机控制器发出摄像开始。

本发明的有益效果：

1、针对和FPGA相连的刷新芯片不加电，存在潜通的风险，将不使用的管脚设置为低电平；必须相连的管脚串联电阻，并且使用电容来滤除可能存在的干扰；不仅能减小潜通的影响，同时不降低应用的可靠性；

2、针对探测器温度变化可能出现了图像变花，提出了二次训练的操作方法，避免图像变花(模糊)；在探测器上电训练完毕后，由于探测器温度的变化，可能导致之前训练的结果已经不适应当前的温度值。进行二次训练的目的就是让探测器适应新的温度条件，这样才能稳定可靠的工作，否则容易出现图像变花的现象。我总遇到训练完毕后，由于探测器发热严重，后出现图像变花；进行二次训练后，就会恢复为清晰的图像。

3、针对探测器内部没有无效数据清零操作，在无效数据阶段输出的图像数据随机，难以进行有效数据和无效数据的区分；采用逐像素点亮和灭掉，从而准确进行有效数据位置的检查。

附图说明

图1为本发明所述的一种成像系统的结构框图；

图2为本发明所述的一种成像系统的调试方法中数据有效位置的检测方法的原理图；

图3为数据有效位置的检测方法的另一种情况原理图；

具体实施方式

具体实施方式一、结合图1至图3说明本实施方式，一种成像系统的调试方法；包括成像控制系统，所述成像控制系统包括相机控制器、DCDC模块电源转换电路和成像单元；所述成像单元包括基于LDO模块的电源转换电路、成像探测器、驱动和控制电路、成像控制器、数传接口电路和控制接口电路。LDO模块的电源转换电路为成像单元内部各部分提供供电电源；DCDC模块电源转换电路给成像单元供电，是否供电受相机控制器控制。控制器控制输出的控制通信信号经控制接口电路，送入成像控制器；成像控制器产生的驱动和控制信号，经驱动和控制电路后，送入成像探测器；成像探测器输出的数字图像数据，经成像控制器调理后，经数传接口电路输出。成像控制器具有三种工作模式，主要由刷新芯片和FPGA组成。

上电工作时序的设计过程为：

所述成像单元与相机控制器的控制信号分为主份和备份两组，每组包含如下5种：

(a)外部复位信号(刷新芯片复位信号)；

(b)主备标识信号；

(c)加载模式选择信号(刷新使能信号，无效电平刷新芯片不供电，FPGA为主并模式；有效电平时刷新芯片供电，FPGA为从并模式)；

(d)配置模式选择信号(重注使能信号，无效电平从PROM加载，有效电平从flash加载)；

(e)时序复位信号(FPGA内部的状态和寄存器全局复位)。

由于5种信号都是OC门驱动，因此无效的电平为高电平。

对于三种工作模式，设计的上电工作时序如下：

(1)、FPGA在刷新芯片的控制下，使能刷新，程序从PROM加载(正常开机的摄影工作模式)的相机控制器操作步骤：

(a)主份或者备份的主备标识信号为有效的低电平(主份工作时，主份的主备标识信号为有效的低电平)；加载模式选择信号(刷新使能信号)设置为有效的低电平；配置模式选择信号(重注使能信号)设置为无效的高电平；外部复位信号(刷新芯片复位信号)设置为有效的低电平；

(b)成像单元供电的DCDC模块开始输出；

(c)确认相机控制器给成像单元电源已经加电完毕后；延迟到FPGA的所有供电电源电压已经达到额定值，外部复位信号(刷新芯片复位信号)设置为无效的高电平；FPGA的上电加载顺序先IO电源加电，然后内核电源加电，最后是辅助电源加电。外部复位信号设置为无效的时刻为辅助电源达到额定值的时刻，相对延迟(基于LDO模块的辅助电源供电电路的输出电压相对输入电压的延迟时间)时间为5r_vccauxc_vccaux，r_vccaux为辅助电源供电LDO使能端的上拉电阻值，c_vccaux为辅助电源供电LDO使能端对地连接的电容值。

(d)待FPGA加载配置完毕，done变为高电平，也就是外部复位信号(刷新芯片复位信号)设置为无效的高电平之后，发时序复位脉冲信号。FPGA在接收到时序复位脉冲信号后，给成像探测器设置默认的成像工作产生，进行各数据通道的串行数据训练(位校正、字校正和通道校正)；

FPGA上电加载配置过程的公式为：

式中n_config为FPGA加载配置的总数据bit数，r为并行配置的bit数，f_config为配置的时钟频率。

(e)在探测器的温度升高达到平稳后，判断是否发出二次训练控制信号；

是否进行二次训练的阈值条件：

ΔT为一次训练后温度的变化值；p为单位温度变化引起的探测器相位延迟，f_ref为像素时钟频率；

(f)相机控制器发摄像开始。

(2)、FPGA在刷新芯片的控制下，使能刷新，程序从flash加载(异常处理工作模式或者在轨软件升级模式)的相机控制器操作步骤：

(a)主份或者备份的主备标识信号为有效的低电平(主份工作时，主份的主备标识信号为有效的低电平)；加载模式选择信号(刷新使能信号)设置为有效的低电平；配置模式选择信号(重注使能信号)设置为有效的低电平；外部复位信号(刷新芯片复位信号)设置为有效的低电平；

(b)成像单元供电的DCDC模块开始输出；

(c)确认相机控制器给成像单元已经加电完毕后；延迟到FPGA的所有供电电源电压已经达到额定值，外部复位信号(刷新芯片复位信号)设置为无效的高电平；FPGA的上电加载顺序先IO电源加电，然后内核电源加电，最后是辅助电源加电。外部复位信号设置为无效的时刻为辅助电源达到额定值的时刻，相对延迟时间为5r_vccauxc_vccaux，r_vccaux为辅助电源供电LDO使能端的上拉电阻值，c_vccaux为辅助电源供电LDO使能端对地连接的电容值。

(d)待FPGA加载配置完毕，done变为高电平，也就是外部复位信号(刷新芯片复位信号)设置为无效的高电平之后，发时序复位脉冲信号。FPGA在接收到时序复位脉冲信号后，给成像探测器设置默认的成像工作产生，进行各数据通道的串行数据训练(位校正、字校正和通道校正)；

FPGA上电加载配置过程的公式为：

式中n_config为FPGA加载配置的总数据bit数，r为并行配置的bit数，f_config为配置的时钟频率。

(e)在成像探测器的温度升高达到平稳后，判断是否发出二次训练控制信号；

是否进行二次训练的阈值条件：

ΔT为一次训练后温度的变化值；p为单位温度变化引起的探测器相位延迟，f_ref为像素时钟频率；

(f)相机控制器发摄像开始。

(3)、FPGA直接从PROM加载，刷新禁止(异常处理工作模式)的就是相机控制器操作步骤：

(a)主份或者备份的主备标识信号为有效的低电平(主份工作时，主份的主备标识信号为有效的低电平)；加载模式选择信号(刷新使能信号)设置为无效的高电平；时序复位信号设置为无效的高电平；配置模式选择信号(重注使能信号)和外部复位信号(刷新芯片复位信号)设置为有效的低电平；

(b)成像单元供电的DCDC模块开始输出；FPGA的上电加载顺序先IO电源加电，然后内核电源加电，最后是辅助电源加电。辅助电源的供电电压达到配置门限电压的时刻(辅助电源加电相对IO电源加电)，存在相对延迟时间为2r_vccauxc_vccaux，r_vccaux为辅助电源供电LDO使能端的上拉电阻值，c_vccaux为辅助电源供电LDO使能端对地连接的电容值。

(c)待FPGA加载配置完毕，done变为高电平，也就是辅助电源的供电电压达到配置门限之后，发时序复位脉冲信号。FPGA在接收到时序复位脉冲信号后，给成像探测器设置默认的成像工作产生，进行各数据通道的串行数据训练(位校正、字校正和通道校正)；

FPGA上电加载配置过程的公式为：

式中n_config为FPGA加载配置的总数据bit数，r为并行配置的bit数，f_config为配置的时钟频率。

(d)在探测器的温度升高达到平稳后，判断是否发出二次训练控制信号；

是否进行二次训练的阈值条件：

ΔT为一次训练后温度的变化值；p为单位温度变化引起的探测器相位延迟，f_ref为像素时钟频率；

(e)发摄像开始。

本实施方式中，还包括对数据有效位置的检测方法：

第一步：采用仿真激励，检查各通道的数据整合是否正确；在确保正确的前提下，可以进行第二和第三步。

第二步：用光源照亮整片探测器，然后从第一个像素开始逐个像素进行挡光，看感光图像是否顺序变暗；若变暗的像素位置顺序出现跳变，则数据的有效位置有错；

第三步：用光源照亮整片探测器，然后将探测器全挡住，然后从第一个像素开始曝光，看感光图像是否顺序变亮；若变亮的像素位置顺序出现跳变，则数据的有效位置有错。

结合图2和图3说明本实施方式，在数据有效位置的检测结果，存在下述四种情况：

第一种情况：每行图像由q个数据段组成，数据段i+1的起始位置出现n个像素的亮条纹，则表示数据有效信号滞后了实际的有效数据；若数据段是由p个数据通道合并组成，则数据有效信号的上升沿需要延迟像素个数n_{LVAL_delay}；所述延迟像素个数n_{LVAL_delay}为：

第二种情况：每行图像由q个数据段组成，数据段i+1的起始位置出现n_κ个像素的亮条纹，则表示数据有效信号滞后了实际的有效数据；若数据段是由1/r个数据通道合并组成，则数据有效信号的上升沿需要延迟像素个数n_{LVAL_delay}，所述延迟像素个数n_{LVAL_delay}用公式表示为：

式中，r和n_κ为自然数，κ的取值为0～r-1；

第三种情况：每行图像由q个数据段组成，数据段i的末尾位置出现了n个像素的亮条纹，则表示数据有效信号超前了实际的有效数据；若数据段是由p个数据通道合并组成，则数据有效信号的上升沿需要提前像素个数n_{LVAL_ahead}，所述提前像素个数n_{LVAL_ahead}为：

第四种情况：每行图像由q个数据段组成，数据段i+1的起始位置出现了n_κ个像素的亮条纹，则表示数据有效信号滞后了实际的有效数据；若数据段是由1/r个数据通道合并组成，则数据有效信号的上升沿需要提前像素个数n_{LVAL_ahead}，提前像素个数n_{LVAL_ahead}用下式表示为：

本实施方式中，电源转换电路采用510的DCDC模块；成像探测器使用长光辰芯公司的TDICMOS探测器；驱动和控制电路主要基于EL7457和ISL163245；成像控制器主要采用上海复旦微电子公司的刷新芯片和Xilinx公司的FPGA；数传接口电路采用TLK2711芯片，控制接口电路主要采用54AC14、DS26LV31和DS26LV32。

Claims (7)

1.一种成像系统的调试方法，包括成像控制系统，所述成像控制系统包括相机控制器、DCDC模块电源转换电路和成像单元；所述相机控制器控制DCDC模块电源转换电路为所述成像单元供电；

所述成像单元包括LDO模块的电源转换电路、成像探测器、驱动和控制电路、成像控制器、数传接口电路和控制接口电路；

所述LDO模块的电源转换电路为成像单元内部各部分提供供电电源，相机控制器控制输出的控制通信信号经控制接口电路，传送至成像控制器；所述成像控制器产生的驱动和控制信号，经驱动和控制电路后，传送至成像探测器；所述成像探测器输出的数字图像数据，经成像控制器调理后，经数传接口电路输出；其特征是：上电工作时序设计为：

所述成像单元和相机控制器的控制信号均分为主份和备份两组，每组包括五种信号：分别为外部复位信号、主备标识信号、加载模式选择信号、配置模式选择信号、时序复位信号，每种信号的无效电平均为高电平；

所述成像控制器由刷新芯片和FPGA组成，具有三种工作模式：

第一种工作模式：正常开机的摄影工作模式；

第二种工作模式：异常处理工作模式或者在轨软件升级模式；

第三种工作模式：异常处理工作模式；

所述第一种工作模式，即：FPGA在刷新芯片的控制下，使能刷新，FPGA待加载的程序从PROM进行加载，相机控制器的具体上电时序为：

步骤a、主份或者备份的主备标识信号为有效的低电平；加载模式选择信号设置为有效的低电平；配置模式选择信号设置为无效的高电平；外部复位信号设置为有效的低电平；

步骤b、为成像单元供电的DCDC模块电源转换电路开始输出；

步骤c、确认相机控制器控制的DCDC模块电源转换电路已经为成像单元加电完毕后；延迟给FPGA的供电的LDO模块的电源转换电路电源电压达到额定值，外部复位信号设置为无效的高电平；对所述FPGA的上电加载顺序为：先对IO电源加电，然后对内核电源加电，最后对辅助电源加电；对所述外部复位信号设置为无效的高电平时，辅助电源达到额定值；

步骤d、待FPGA上电加载配置完毕，FPGA配置状态信号done变为高电平，相机控制器发时序复位脉冲信号；FPGA在接收到时序复位脉冲信号后，将成像探测器设置默认的成像工作方式，进行各数据通道的串行数据训练；

步骤e、在所述成像探测器的温度升高达到平稳后，相机控制器判断是否发出二次训练控制信号；

是否进行二次训练的阈值条件：

ΔT为一次训练后温度的变化值；p为单位温度变化引起的成像探测器相位延迟，f_pix为像素时钟频率；

步骤f、所述相机控制器发出摄像开始。

2.根据权利要求1所述的一种成像系统的调试方法，其特征在于：步骤c中，所述外部复位信号设置为无效的时刻即为辅助电源达到额定值的时刻，相对延迟时间为5r_vccauxc_vccaux，r_vccaux为辅助电源供电LDO使能端的上拉电阻值，c_vccaux为辅助电源供电LDO使能端对地连接的电容值。

3.根据权利要求1所述的一种成像系统的调试方法，其特征在于：步骤d中，FPGA上电加载配置过程的公式为：

式中n_config为FPGA加载配置的总数据bit数，r为并行配置的bit数，f_config为配置的时钟频率。

4.根据权利要求1所述的一种成像系统的调试方法，其特征在于：所述第二种工作模式，即：FPGA在刷新芯片的控制下，使能刷新，程序从flash加载的就是相机控制器操作，具体上电时序与第一种工作模式的上电时序不同的是步骤a，其它步骤相同；

步骤a、主份或者备份的主备标识信号为有效的低电平；加载模式选择信号设置为有效的低电平；配置模式选择信号设置为有效的低电平；外部复位信号设置为有效的低电平。

5.根据权利要求1所述的一种成像系统的调试方法，其特征在于：所述异常处理工作模式；即：FPGA直接从PROM加载，刷新禁止的相机控制器操作；具体的上电时序与第一种工作模式的上电时序不同的是步骤a和步骤b，其它步骤相同：

步骤a、主份或者备份的主备标识信号为有效的低电平；加载模式选择信号设置为无效的高电平；时序复位信号设置为无效的高电平；配置模式选择信号和外部复位信号设置为有效的低电平；

步骤b、为成像单元供电的DCDC模块开始输出；FPGA的上电加载顺序先IO电源加电，然后内核电源加电，最后是辅助电源加电；

辅助电源的供电电压达到配置门限电压时，延迟时间为2r_vccauxc_vccaux，r_vccaux为辅助电源供电LDO使能端的上拉电阻值，c_vccaux为辅助电源供电LDO使能端对地连接的电容值。

6.根据权利要求1所述的一种成像系统的调试方法，其特征在于：还包括所述成像控制器对成像探测器输出的数据有效位置的检测方法，由以下步骤实现：

第一步：采用仿真激励，检查各通道的数据整合是否正确；在确保正确的前提下，进行第二和第三步；

第二步：采用光源照亮整片成像探测器，然后从第一个像素开始逐个像素进行挡光，观察感光图像是否顺序变暗；若变暗的像素位置顺序出现跳变，则数据的有效位置出错；

第三步：将成像探测器进行全挡光，然后从第一个像素开始曝光，观察感光图像是否顺序变亮；若变亮的像素位置顺序出现跳变，则数据的有效位置出错。

7.根据权利要求6所述的一种成像系统的调试方法，其特征在于：对数据有效位置的检测的结果存在下述四种情况：

第一种情况：每行图像由q个数据段组成，数据段i+1的起始位置出现n个像素的亮条纹，则表示数据有效信号滞后了实际的有效数据；若数据段是由p个数据通道合并组成，则数据有效信号的上升沿需要延迟像素个数n_{LVAL_delay}；所述延迟像素个数n_{LVAL_delay}为：

第二种情况：每行图像由q个数据段组成，数据段i+1的起始位置出现n_κ个像素的亮条纹，则表示数据有效信号滞后了实际的有效数据；若数据段是由1/r个数据通道合并组成，则数据有效信号的上升沿需要延迟像素个数n_{LVAL_delay}，所述延迟像素个数n_{LVAL_delay}用公式表示为：

式中，r和n_κ为自然数，κ的取值为0～r-1；

第三种情况：每行图像由q个数据段组成，数据段i的末尾位置出现了n个像素的亮条纹，则表示数据有效信号超前了实际的有效数据；若数据段是由p个数据通道合并组成，则数据有效信号的上升沿需要提前像素个数n_{LVAL_ahead}，所述提前像素个数n_{LVAL_ahead}为：

第四种情况：每行图像由q个数据段组成，数据段i+1的起始位置出现了n_κ个像素的亮条纹，则表示数据有效信号滞后了实际的有效数据；若数据段是由1/r个数据通道合并组成，则数据有效信号的上升沿需要提前像素个数n_{LVAL_ahead}，提前像素个数n_{LVAL_ahead}用下式表示为：

Images