CN102497575A - 一种多片面阵ccd的筛选测试系统 - Google Patents

Abstract

一种多片面阵CCD的筛选测试系统，涉及多片面阵CCD的筛选测试系统，它解决现有面阵CCD在温度循环和功率老化筛选测试时，存在面阵CCD连续工作、试验周期较长的问题，本系统在摄像期间将各片面阵CCD图像数据以每四片为单位进行图像数据的整合，使输入的数据通道数降为原来的芯片数的1/4，再并行存储到SDRAM阵列，摄像结束后逐个通道读出图像数据并经采集卡存储到主机的硬盘上判别；本发明对输入和输出图像数据有效信号进行了重构，充分利用行消隐期和帧消隐期来降低读写操作频率；采用三个时钟域、两组异步FIFO及两组串并转换器和并串转换器来实现高速情况下进行图像数据位数的非整数倍稳定可靠地转换。

Description

一种多片面阵CCD的筛选测试系统

技术领域

本发明涉及一种多片面阵CCD的筛选测试系统，具体涉及一种多片面阵CCD在高速工作方式下的筛选测试系统。

背景技术

随着航天科技的迅速发展以及微电子器件技术水平的不断提高，现有的航天级器件已经不能满足日益提高的航天器性能的需求，高性能的商用器件逐渐被广泛应用。但商用器件在空间适应性方面存在一定缺陷，会对航天器带来一定的风险，成为其在空间应用中的一个瓶颈，必须进行可靠性筛选。可靠性筛选的基本方法包括高温存储、温度循环和功率老化。

面阵CCD作为遥感领域的关键器件，商用面阵CCD需进行筛选测试方可在空间应用中使用；现今面阵CCD的筛选测试方法主要是通过面阵CCD感光采集在不同的环境条件下输出图像数据来进行测试；由于待筛选测试的面阵CCD数量大，在温度循环和功率老化筛选时，试验周期较长，需消耗大量的人力与费用，通常采用多片面阵CCD同时进行试验。若采用多路采集卡并行采集会出现需多个采集卡，系统传输电缆增多，体积庞大，成本昂贵问题。

现今大容量的数据缓存都采用SDRAM存储器，SDRAM存储器读写速度快，容量大，且成本低，在数据缓存领域得到了广泛的应用，现今多数视频处理器输出数据位数高于8而低于16且为偶数，通常采用位宽为16bit的SDRAM存储器来缓存数据。由于SDRAM在读写操作时还需预冲、激活及定时刷新等操作增加了读写开销，在短消隐期的面阵CCD应用中，需进一步提高SDRAM的读写时钟频率；读写时钟频率的提高，不仅增加了系统功耗，而且对电磁兼容性设计也提出了苛刻的要求；在高速(数传时钟超过110MHz)情况下进行图像数据位数的转换也是难题，采用一个高频同步时钟来实现同步转换的方法将会使系统工作频率急剧升高，使系统的功耗大大增加且现有器件难以其高速要求。

发明内容

本发明为解决现有面阵CCD在温度循环和功率老化筛选测试时，存在面阵CCD连续工作、试验周期较长的问题，并且针对在固定的时间段采集输出的图像进行判定的特点，提供一种多片面阵CCD的筛选测试方法。

一种多片面阵CCD的筛选测试方法，该方法由以下步骤实现：

步骤一、主机向控制器发出摄像开始命令和存储的帧数命令，控制器产生相应的工作时序，同时输出多路面阵CCD图像数据；

步骤二、将步骤一输出的多路面阵CCD图像数据并行缓存至SDRAM阵列；

步骤二一、将每路中的面阵CCD以四片为单位将位宽为nbit，频率为f_in/4的面阵CCD图像数据通过四通道图像数据整合电路Ai进行四通道图像数据的整合，获得位宽为nbit，频率为f_in的图像数据；

步骤二二、根据输入帧和行有效信号将步骤二一获得位宽为nbit，频率为f_in的图像数据经输入有效数据重构电路Ai进行有效数据的重构，将每路输入的位宽为nbit，频率为f_in的图像数据在每帧最末一行最末位置添加n_{valid_equal}-n_valid×n_line个无效数据，每帧非最末行图像数据长度不变，每帧有效数据总和为n_{valid_equal}，所述每帧有效数据总和n_{valid_equal}满足

为s的整数倍且

所述s为4n的整数倍，n为正整数；然后将位宽为nbit，频率为f_in的图像数据输入串并转换器Ai进行串并转换，将每8个图像数据组成一组，变为位宽8nbit，频率为f_in/8的图像数据，将串并转换后的图像数据写入异步FIFO Ai，获得位宽为8nbit，频率变为2f_new/n的图像数据；所述i为正整数，i的取值为1≤i≤m，m为大于2的正整数；

步骤二三、将步骤二二所述的位宽为8nbit，频率为2f_new/n的图像数据经并串转换器Bi进行并串转换，获得位宽16bit，频率为f_new的图像数据，将所述位宽16bit，频率为f_new的图像数据连续写入异步FIFO Bi，

步骤二四、根据SDRAM写操作方式，断续从异步FIFO Bi中以频率为f_SDRAM，位宽为16bit读出图像数据并行写入对应的SDRAM Ai；

步骤三、将步骤二缓存至SDRAM阵列的每路图像数据逐路经图像采集卡存储到主机硬盘；

步骤三一、根据SDRAM读操作方式，连续从对应的SDRAM Ai中逐路读出以频率为f_SDRAM，位宽为16bit的图像数据；

步骤三二、步骤三所述的频率为f_SDRAM，位宽为16bit的图像数据经数据选择器输出后断续写入异步FIFO C中；然后以频率f_new，位宽为16bit的图像数据连续从异步FIFO C中读出，经串并转换器C后变为频率为2f_new/n，位宽为8nbit的图像数据；

步骤三三、将步骤三二所述的频率为2f_new/n，位宽为8nbit的图像数据经异步FIFO D输出，频率变为f_in/8，位宽为8nbit；然后将所述频率变为f_in/8，位宽为8nbit的图像数据经并串转换器D输出位宽为nbit，频率为f_in的图像数据，每输出n_valid个有效图像数据后输出w个时钟宽度的无效图像数据，所述w的范围在2≤w＜t_{H_min}×f_in-n_valid之间；w为正整数，然后经输出有效数据重构电路B丢弃每帧最末一行的n_{valid_equal}-n_valid×n_line个无效数据，重构输出帧和行有效信号；

步骤三四、将步骤三三输出的图像数据经外部接口电路B后再经含PC的采集卡存储在主机的硬盘上。

本发明的有益效果：

1、针对面阵CCD筛选老化时面阵CCD连续工作但只需在固定的时间段采集其输出的图像进行判定的特点，把各片图像数据首先以四片为单位进行图像数据的整合，使输入的数据通道数降为芯片数的1/4，然后同时写入SDRAM阵列中进行缓存，采用同一图像采集卡依次对不同通道的图像数据进行采集。

2、针对面阵CCD图像数据的特点，对输入和输出图像数据有效信号进行了重构，把整帧数据作为一行图像数据进行处理，可充分利用行消隐期和帧消隐期来降低SDRAM读写操作频率；为解决每行输入的有效数据个数不为8的整数倍时串并转换不完整问题，部分串并转换和并串转换操作同时受使能信号控制；

3、为充分利用存储器资源、降低存储器读写操作的时钟频率，采用了三个时钟域、两组异步FIFO及两组串并转换器和并串转换器来实现高速(数传时钟超过110MHz)情况下进行图像数据位数的非整数倍稳定可靠地转换，满足SDRAM存储器多种读写操作方式下对数据缓冲的要求；一组异步FIFO是为了实现数据位变换中不同时钟域的接口；另一组FIFO是针对SDRAM的特点进行数据缓冲，断续读出图像数据；

本发明可在某时间段内实时存储多路图像数据，并在实时存储结束后把存储的图像数据转移到主机硬盘中以进行图像判别。

4、根据实际应用的特点，对数据转换时钟域和SDRAM操作时钟域的时钟频率和两组异步FIFO的深度进行了最优设置：

附图说明

图1为本发明所述的一种多片面阵CCD的筛选测试方法面阵CCD数据三时钟域采集的原理图；

图2为本发明所述的一种多片面阵CCD的筛选测试方法中面阵CCD数据输入有效信号重构时序图；

图3为本发明所述的一种多片面阵CCD的筛选测试方法面阵CCD数据输出有效信号重构时序图；

图4为本发明所述的一种多片面阵CCD的筛选测试方法的结构图。

具体实施方式

具体实施方式一、结合图1至图4说明本实施方式，一种多片面阵CCD的筛选测试方法，如图1所示，设输入数据的位宽n的可能取值是10、12和14，时钟频率为f_in，每行输入有限图像数据的个数为n_valid，总行数为n_line；输入的最小行周期为t_{H_min}；输入的最小帧周期为t_{F_min}；

采用三时钟域两组异步FIFO来实现图像数据的缓存，其写入操作的步骤：如图2所示，把输入频率f_in位宽n的图像数据经输入有效数据重构电路把每帧最末行的有效数据长度加长而非最末行数据长度保持不变，使每帧的有效数据总个数为n_{valid_equal}；

然后再送入串并转换器A，考虑到每行输入有效图像数据的个数为n_valid可能不为8的整数倍，串并转换器只在输入数据有效时启动串并转换，而且只有当输入的有效数据个数为8的整数倍时才输出有效的串并转换数据；经串并转换后的数据以频率f_in/8位宽8n连续写入异步FIFO A中；通过检测异步FIFO A的empty标志信号来启动数据的读出操作，接着以频率2f_new/n位宽8n连续从异步FIFO A中读出；经并串转换器B后，以频率f_new位宽16连续写入FIFO B中；

$f_{\mathrm{new}}=\frac{n}{16}{f}_{\mathrm{in}}$

根据规定的SDRAM的写入操作方式(连续写入操作的数据个数为s，s为4n的整数倍)，断续从异步FIFO B中以频率f_SDRAM位宽16读出图像数据并写入SDRAM中；

读出操作的步骤：根据规定的SDRAM的读出操作方式(连续读出操作的数据个数为s，s为4n的整数倍)，从SDRAM中以频率f_SDRAM位宽16读出图像数据断续写入异步FIFO C中；通过检测异步FIFO C的empty标志信号来启动数据的读出操作，然后以频率f_new位宽为16连续从异步FIFO C中读出经串并转换器C后以频率2f_new/n位宽8n连续写入异步FIFO D中；以频率f_in/8位宽8n从异步FIFO D中读出数据后送入并串转换器D；并串转换器输出频率f_in位宽n的图像数据，而且每输出n_valid个有效数据后输出w个时钟宽度的无效数据，w的范围为2≤w＜(t_{H_min}×f_in-n_valid)其并串转换操作受自身的计数信号控制；如图3所示，并串转换器输出频率f_in位宽n的图像数据经输出数据有效重构电路把最末行添加的n_{valid_equal}-n_valid×n_line个无效数据丢弃，同时重构输出帧和行有效信号；在此种方法中异步FIFO A和FIFO D的深度设置为16即可；

设定SDRAM的读写时钟频率相同，存储系统输入和输出数据的时钟频率相同；SDRAM连续写入与读出操作的数据个数为s，所述s为4n的整数倍，也就是每读写s个数据然后判定是否进行定时刷新操作；图像数据在进入串并转换器A前每帧输入有限图像数据的个数经适当增加后为n_{valid_equal}，

为s的整数倍且

把添加的无效数据放置在代表有限数据的最末行在最末位置；而在图像数据经并串转换器D输出后需把在串并转换器A前添加的n_{valid_equal}-n_valid×n_line个无效数据丢弃；SDRAM除定时刷新操作外还有激活、预冲、判定是否刷新等非数据读写操作，此参数随器件和工作频率的变化而不同设定为q，q的范围为6＜q＜22，q为正整数；也就是说每写入读出4n个数据，除定时刷新外需要占有的总时钟数为4n+q；设定SDRAM的读写时钟的最小时钟频率f_SDRAM；一次定时刷新操作占据的最小时间与器件和工作频率有关，一次定时刷新设定为r，r的范围为6≤r≤14，r为正整数；设定SDRAM读操作时钟频率与写操作相同，则其频率与输入的最小帧周期t_{F_min}；在一个帧周期内占用的时钟周期n_{refresh_g}：

$n_{\mathrm{refresh}\_g}=\frac{t_{F\_\min }}{64000}\×8192\×r$

$f_{\mathrm{SDRAM}}=\frac{(s+q)\×n_{\mathrm{valid}\_\mathrm{equal}}}{s\×t_{F\_\min }}+\frac{8192\×r}{64000}$

确定异步FIFO的深度要求；经过数据位变换后在一个帧周期内经异步FIFO写入和读出的图像数据个数为

宽度为16nbit；

图中异步FIFO B和异步FIFO C一方的工作频率为nf_in/16；另一方的工作频率为f_SDRAM，其操作是断续进行的，其断续操作等效的工作频率为

由于外部输入的图像信号存在消隐期，故连续操作的时钟频率必定大于断续操作等效的工作频率，则异步FIFO的最小深度n_fifo应满足以下公式：

$\frac{n\&times;n_{\mathrm{valid}\_\mathrm{equal}}}{16\&times;t_{F\_\min }}\&times;(1-\frac{n_{\mathrm{valid}\_\mathrm{equal}}}{t_{F\_\min }\&times;f_{\mathrm{in}}})\&le;n_{\mathrm{fifo}}<\frac{n\&times;n_{\mathrm{valid}\_\mathrm{equal}}}{16\&times;t_{F\_\min }}\&times;(1-\frac{n_{\mathrm{valid}\_\mathrm{equal}}}{t_{F\_\min }\&times;f_{\mathrm{in}}})+1$

如图4所示，多片面阵CCD的筛选测试系统包括：(1)控制器；(2)m组SDRAM Ai(1≤i≤m)；m为大于2的正整数，(3)m个四片CCD及相关电路Ai、四通道数据整合电路Ai、输入有效数据重构电路Ai、串并转换器Ai、异步FIFO Ai、并串转换器Bi和异步FIFO Bi(1≤i≤m)；(4)数据选择器；(5)异步FIFO C；(6)串并转换器C；(7)异步FIFO D；(8)并串转换器D；(9)输出数据有效重构电路B；(10)外部接口电路B；(11)含采集卡的主机。控制器与m组SDRAM Ai、m个四片CCD及相关电路Ai、m个异步FIFO Ai、m个异步FIFO Bi、数据选择器、异步FIFO C、异步FIFO D、输入有效数据重构电路Ai、输出数据有效重构电路B和含采集卡的主机相连，接收主机的指令控制其余各部分的操作。主机通过串行总线(RS485或RS232)向控制器发出摄像开始和存储帧数命令；控制器首先使四片CCD及相关电路Ai工作并输出图像数据，然后输入的各路图像数据经四通道数据整合电路Ai、外部接口电路Ai、串并转换器Ai、异步FIFO Ai和并串转换器Bi、异步FIFO存储在SDRAM阵列中；当存储帧数满足要求后，开始逐通道从SDRAM阵列中读出图像数据；

本实施方式中图4中的四通道数据整合电路A、输入有效数据重构电路A、输出有效数据重构电路B、串并转换器A、并串转换器B、串并转换器C、并串转换器D、异步FIFO A、异步FIFO B、异步FIFO C、异步FIFO D和数据选择器采用Xilinx公司的FPGA内部存储器资源，控制器也由Xilinx公司的FPGA产生，SDRAM采用ISSI公司的IS42S16320B；外部接口电路B采用LVDS差分发送芯片；含采集卡的主机为带DVR Express CL160采集卡的工控机；四片CCD及相关电路为包含面阵CCD KAI-01150及其驱动电路、预放电路和视频处理电路。

Claims (3)

1.一种多片面阵CCD的筛选测试的方法，其特征是，该方法由以下步骤实现：

步骤一、主机向控制器发出摄像开始命令和存储的帧数命令，控制器产生相应的工作时序，同时输出多路面阵CCD图像数据；

步骤二、将步骤一输出的多路面阵CCD图像数据并行缓存至SDRAM阵列；

步骤二一、将每路中的面阵CCD以四片为单位将位宽为nbit，频率为f_in/4的面阵CCD图像数据通过四通道图像数据整合电路Ai进行四通道图像数据的整合，获得位宽为nbit，频率为f_in的图像数据；

步骤二二、根据输入帧和行有效信号将步骤二一获得位宽为nbit，频率为f_in的图像数据经输入有效数据重构电路Ai进行有效数据的重构，将每路输入的位宽为nbit，频率为f_in的图像数据在每帧最末一行最末位置添加n_{valid_equal}-n_valid×n_line个无效数据，每帧非最末行图像数据长度不变，每帧有效数据总和为n_{valid_equal}，所述每帧有效数据总和n_{valid_equal}满足为s的整数倍且

所述s为4n的整数倍，n为正整数；然后将位宽为nbit，频率为f_in的图像数据输入串并转换器Ai进行串并转换，将每8个图像数据组成一组，变为位宽8nbit，频率为f_in/8的图像数据，将串并转换后的图像数据写入异步FIFO Ai，获得位宽为8nbit，频率变为2f_new/n的图像数据；所述i为正整数，i的取值为1≤i≤m，m为大于2的正整数；

步骤二三、将步骤二二所述的位宽为8nbit，频率为2f_new/n的图像数据经并串转换器Bi进行并串转换，获得位宽16bit，频率为f_new的图像数据，将所述位宽16bit，频率为f_new的图像数据连续写入异步FIFO Bi，

步骤二四、根据SDRAM写操作方式，断续从异步FIFO Bi中以频率为f_SDRAM，位宽为16bit读出图像数据并行写入对应的SDRAM Ai；

步骤三、将步骤二缓存至SDRAM阵列的每路图像数据逐路经图像采集卡存储到主机硬盘；

步骤三一、根据SDRAM读操作方式，连续从对应的SDRAM Ai中逐路读出以频率为f_SDRAM，位宽为16bit的图像数据；

步骤三二、步骤三所述的频率为f_SDRAM，位宽为16bit的图像数据经数据选择器输出后断续写入异步FIFO C中；然后以频率f_new，位宽为16bit的图像数据连续从异步FIFO C中读出，经串并转换器C后变为频率为2f_new/n，位宽为8nbit的图像数据；

步骤三三、将步骤三二所述的频率为2f_new/n，位宽为8nbit的图像数据经异步FIFO D输出，频率变为f_in/8，位宽为8nbit；然后将所述频率变为f_in/8，位宽为8nbit的图像数据经并串转换器D输出位宽为nbit，频率为f_in的图像数据，每输出n_valid个有效图像数据后输出w个时钟宽度的无效图像数据，所述w的范围在2≤w＜t_{H_min}×f_in-n_valid之间；w为正整数，然后经输出有效数据重构电路B丢弃每帧最末一行的n_{valid_equal}-n_valid×n_line个无效数据，重构输出帧和行有效信号；

步骤三四、将步骤三三输出的图像数据经外部接口电路B后再经含PC的采集卡存储在主机的硬盘上。

2.根据权利要求1所述的一种多片面阵CCD的筛选测试的方法，其特征在于，步骤二四所述的SDRAM的写操作方式为固定字节的突发操作方式或者规定长度的突发操作方式。

3.根据权利要求1所述的一种多片面阵CCD的筛选测试的方法，其特征在于，步骤二二所述的将每8个数据组成一组，变为位宽8nbit，频率为f_in/8的图像数据；当每行输入的有效图像数据个数不为8的整数倍时，将同一帧内不同行的图像数据进行组合，实现前一行最末的一个图像数据和后一行的首个图像数据共同作为8个数据组成一组。

Images