CN112527708A - 一种通用伺服驱动总线接口的实现装置及方法 - Google Patents
一种通用伺服驱动总线接口的实现装置及方法 Download PDFInfo
- Publication number
- CN112527708A CN112527708A CN202011419451.0A CN202011419451A CN112527708A CN 112527708 A CN112527708 A CN 112527708A CN 202011419451 A CN202011419451 A CN 202011419451A CN 112527708 A CN112527708 A CN 112527708A
- Authority
- CN
- China
- Prior art keywords
- bus
- sdo
- servo
- spi
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Small-Scale Networks (AREA)
- Numerical Control (AREA)
Abstract
一种通用伺服驱动总线接口的实现方法及装置,装置包括总线通信单元与伺服控制单元,所述总线通信单元和伺服控制单元均采用模块化开发方法,通过SPI自定义协议实现两者之间的双向数据全双工通信,协议帧涵盖了帧头、功能码、周期性数据、非周期数据、以及CRC校验机制;总线通信单元与伺服控制单元之间采用单周期内的双SPI数据帧收发机制,确保主站下发指令得到及时处理,同时向主站提供最新的反馈信息;总线通信单元还用于提供一种工业总线主站下发帧时间戳的检测判断机制,调整双数据帧传输的时间间隔,确保伺服控制单元准确采样处理每个数据帧。
Description
技术领域
本发明涉及数控加工相关技术领域,具体涉及一种通用伺服驱动总线接口的实现装置及方法。
背景技术
当前,高速高精数控加工技术领域对伺服驱动的实时性要求越来越高,传统的脉冲式驱动在抗干扰性方面已经不满足要求,不适合长距离数据传输。随着工业互联总线网络技术的发展,EtherCAT、Powerlink、CANopen、SERCOS等多种工业总线逐渐被用作于伺服驱动总线接口。其中,EtherCAT工业总线以其拓扑结构灵活、配置方便、高实时性的特点被众多伺服驱动厂家支持,具有较高的市场占有率。但是,对于伺服驱动厂家而言,为每一种工业总线开发一款伺服驱动设备,一方面硬件设计改板周期长,另一方面也增加了软件工程师维护总线接口的负担,软件设计的效率不高。
在上述背景下,研究单元化、通用型的伺服驱动总线接口开发方法,可满足对多种工业总线适配的需求,降低硬件成本,方便后续软件代码的升级、维护。
发明内容
鉴于现有技术中存在的技术缺陷和技术弊端,本发明实施例提供克服上述问题或者至少部分地解决上述问题的一种通用伺服驱动总线接口的实现装置及方法,具体方案如下:
作为本发明的第一方面,提供一种通用伺服驱动总线接口的实现装置,所述装置包括总线通信单元和伺服控制单元,所述总线通信单元和伺服控制单元基于SPI自定义协议实现双向数据全双工通信,其中,所述伺服控制单元与总线通信单元之间的SPI数据帧涵盖了帧头、功能码、周期性数据、非周期数据以及CRC校验机制,帧头包含了设备地址和帧索引号;功能码标识了是否有伺服参数读写请求和请求码;周期性数据包含了控制字、操作模式、位置指令和速度指令;非周期性数据包含了伺服参数编号和数据;帧尾是CRC校验码,所述总线通信单元与伺服控制单元之间采用单周期内的双SPI数据帧收发机制,所述总线通信单元还用于提供一种工业总线主站下发帧时间戳的检测判断机制,调整双数据帧传输的时间间隔,确保伺服控制单元及时采样处理每个数据帧。
进一步地,所述总线通信单元采用嵌入式处理器作为SPI自定义协议栈的发起者,所述伺服控制单元采用数字信号处理器作为SPI自定义协议的应答者,发起者和应答者之间进行双向数据全双工通信。
进一步地,所述总线通信单元具体用于:
根据总线通信单元和伺服控制单元的SPI自定义协议栈接口,初始化硬件外设的接口参数,配置总线接口和总线对象字典;将周期性数据放入中断处理:检测伺服支持的工作模式,进入相对应的工作模式处理机制,按照不同的工作模式处理机制处理PDO事件;将非周期性数据放到后台处理:监测是否有主站下发的SDO子数据帧;若有SDO子数据帧,则解析SDO子数据帧,获悉是SDO写请求还是SDO读请求,若是主站发起SDO写请求,则先检查之前的SDO写请求列表是否为空,直到所有写请求完成后,才会响应本次SDO写请求。若是主站发起SDO读请求,则先检查之前是否有待发送的读反馈处于等待状态,直到所有读反馈信息发送完毕后,才会响应本次SDO读请求。
进一步地,所述总线通信单元提供的一种工业总线主站下发帧时间戳的检测判断机制具体包括:
A,创建总线SPI数据帧下发时间戳的检测任务;
B,当有新的检测请求时,使能总线协议栈发送时刻检测机制,开启检测任务;
C,在设定的t秒时间段内,进行总线协议栈发送时刻检测统计,统计总线SPI数据帧的时间戳分布规律,设定单周期内的时间戳阀值,按照统计学计算时间戳在单周期内的大概率分布位置,基于时间戳在单周期内的大概率分布位置,调整第二次SPI数据帧的发送时刻,使每个SPI数据帧均能被接收并处理;
D,在设定的t秒检测时间结束后,若有新的检测请求,则重新执行B至D。
作为本发明的第二方面,提供一种通用伺服驱动总线接口的实现方法,所述方法包括,
步骤1,根据总线通信单元和伺服控制单元的SPI自定义协议栈接口,初始化硬件外设的接口参数;
步骤2,配置总线接口和总线对象字典;
步骤3,将周期性数据放入中断处理:检测伺服支持的工作模式,进入相对应的工作模式处理机制,按照不同的工作模式处理机制处理PDO事件;
步骤4,将非周期性数据放到后台处理:监测是否有非周期SDO读或写请求;若是主站发起SDO写请求,则先检查之前的SDO写请求列表是否为空,直到之前所有SDO写请求完成后,才会响应本次SDO写请求;若是主站发起SDO读请求,则先检查之前是否有待发送的读反馈处于等待状态,直到所有读反馈信息发送完毕后,才会响应本次SDO读请求。
进一步地,所述方法还包括:设置单周期双SPI数据帧调制机制,具体包括:
步骤101,创建总线SPI数据帧下发时间戳的检测任务;
步骤102,当有新的检测请求时,使能总线协议栈发送时刻检测机制,开启检测任务;
步骤103,在设定的t秒时间段内,进行总线协议栈发送时刻检测统计,统计总线SPI数据帧的时间戳分布规律,设定单周期内的时间戳阀值,按照统计学计算时间戳在单周期内的大概率分布位置,基于时间戳在单周期内的大概率分布位置,调整第二次SPI数据帧的发送时刻,使每个SPI数据帧均能被接收并处理;
步骤104,在设定的t秒检测时间结束后,若有新的检测请求,则重新执行步骤102至步骤104。
进一步地,所述工作模式包括FreeRun模式(S31)、SM模式(S32)和DC模式(S33)。
进一步地,当检测到伺服支持DC模式时,一旦有Sync同步中断,进入该同步中断,清中断标志位,进入Sync中断处理PDO事件;当检测到伺服支持SM模式,则以数据帧的到来作为触发条件,触发PDI中断,清PDI中断标志位,进入PDI中断处理PDO事件。
进一步地,步骤1具体为:配置定时器对协议栈看门狗进行监测,若发生单周期内有协议栈丢失,则启动看门狗异常报警机制,配置与伺服控制相关的SPI自定义协议栈接口参数,包括设置时钟频率和全双工模式,设置极性POL和相位PHA均为0,配置同步信号中断和PDI帧中断管脚为下降沿触发,设置同步信号中断优先级最高,PDI帧中断优先级次之。
进一步地,步骤2还包括:完善与伺服参数读写异常相关的错误码对应机制,若伺服读或写失败,则根据伺服控制单元反馈的状态链接到标准总线协议中的错误码列表。
本发明具有以下有益效果:
1.本发明在伺服驱动内部进行了单总线周期内两次通信,能够把最新的位置指令及时地下发到伺服驱动器,同时也能把最新位置反馈信息提供给主控制器,提高了主控制器对跟随误差分析的精度。
2.提供了主控制器总线数据帧下发检测调整机制,确保了双数据帧的有效时间间隔,能完全被伺服控制单元接收并响应。
3.所述方法主要是软件开发,易于实施,硬件成本低,节省了PCB布线空间,适用于较强,有利于推广应用。
附图说明
图1为本发明提供的伺服驱动接口现场总线协议实现方法及装置的设备连接框图;
图2为图1中通信单元与伺服控制单元之间的SPI数据帧示意图;
图3为图1中通信单元工业总线模块工作流程图;
图4为图1中工业总线主站下发帧时间戳的检测判断机制流程图;
图5为图4所述的工业总线数据帧时间戳检测机制生效后的单周期内双数据帧的实测示波器图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
如图1所示,本发明提供一种通用伺服驱动总线接口的实现装置,按照伺服驱动的功能划分为总线通信单元和伺服控制单元两大类。在总线通信单元内,按照功能细分为工业以太网总线模块、电源模块、晶振模块、调试模块、现场总线通信模块、用户应用程序接口。
如图2所示,为本发明根据总线数据帧的必要信息提炼而成的SPI数据帧。一个数据帧包含帧头、功能码、PDO数据区、SDO数据区、CRC校验。帧头使用2字节,细分为从站地址、帧索引。功能码使用2字节,用于标识当前数据帧中是否包含有伺服参数读写、伺服配置的请求和响应。当有伺服参数写请求时,功能码的低8位为宏定义FCODE_PRMWR_REQ值,当有伺服参数读请求时,功能码的低8位为宏定义FCODE_PRMRD_REQ。与之相对应,FCODE_PRMWR_RES标识伺服参数写响应,FCODE_PRMRD_RES标识伺服参数读响应。读写伺服过程中,考虑了读写异常的反馈机制,在下发伺服参数读或写请求后的规定时间内,若未收到来自伺服控制单元的参数读写响应,视为读写参数失败,在协议栈中产生超时错误码,经工业以太网模块总线模块告知主站。若在规定的时间内收到了来自伺服控制模块的参数读写响应,但响应中有读写失败的标识,例如对只读伺服参数进行写操作,则把读写失败的错误码经工业以太网模块告知主站。错误码的定义遵循工业以太网总线规范,主站接收到错误码后根据规范可识别伺服当前的报警信息。
如图3所示,为本发明实例提供的软件程序流程。所述流程主要包含以下几个步骤:
步骤1,根据总线通信单元协议栈接口和伺服控制接口,初始化硬件外设的接口参数。
具体地,配置1ms的定时器对协议栈看门狗进行监测,若发生单周期内有协议栈丢失,则启动看门狗异常报警机制,配置与伺服控制相关的SPI接口参数,设置24MHz时钟频率,全双工模式,极性POL和相位PHA均为0。配置同步信号中断和PDI帧中断管脚为下降沿触发,同步信号中断优先级最高,数据帧中断优先级次之。
步骤2,配置总线对象字典和访问接口,将伺服参数按照对象字典的标准规范,编制包含厂商自定义参数的完整对象字典。
进一步地,完善与伺服参数读写异常相关的错误码对应机制,若伺服读或写失败,则根据伺服控制单元反馈的状态链接到标准总线协议中的错误码列表。例如,伺服控制单元返回错误码为0x01,则匹配到标准协议栈中的错误码为ABORTIDX_VALUE_TOO_GREAT,表示写的参数数据值太大;伺服控制单元返回错误码为0x02,则匹配到标准协议栈中的错误码为ABORTIDX_VALUE_TOO_SMALL,表示写的参数数据值太小;若参数不存在于对象字典中,则返回ABORTIDX_OBJECT_NOT_EXISTING。
步骤3,检测伺服支持的工作模式,进入相对应的工作模式处理机制。本发明支持协议栈规定的三种模式:FreeRun模式、SM模式、DC模式。在高精度伺服控制中,常用是DC模式,当检测到伺服支持DC模式时,一旦有Sync同步中断,进入该同步中断,清中断标志位,进入Sync中断处理PDO事件。若是SM模式,则以数据帧的到来作为触发条件,触发PDI中断,清PDI中断标志位,进入PDI中断处理PDO事件。
步骤4,监测是否有主站下发的SDO子数据帧。若有SDO子数据帧,则解析该子数据帧,获悉是SDO写请求还是SDO读请求,若是主站发起SDO写请求,则先检查之前的SDO写请求列表是否为空,直到之前所有SDO写请求完成后,才会响应本次SDO写请求。若是主站发起SDO读请求,则先检查之前是否有待发送的读反馈处于等待状态,直到所有读反馈信息发送完毕后,才会响应本次SDO读请求。
本实施方式中,将周期性数据放入中断处理,将非周期性数据放到后台处理,兼顾了周期性数据的实时性要求和非周期性数据的握手应答要求。
如图4所示,为工业总线主站下发帧时间戳的检测判断机制流程图。传统的做法是每个总线周期内仅有一数据帧,且数据帧双向传输时刻与总线数据帧在时间轴上是先后的串联关系,类似于图5中所示的第一次SPI帧和对应的第一次采样处理。此方法无法发挥SPI自定义数据帧的最大优势,在本发明中,提出在单总线周期内下发两次数据帧,好处有两点:(1)单周期内的数据传输容量由32字节升级为64字节;(2)单周期内两次数据帧可确保返回给总线主站最新的位置反馈值,有助于数控系统获取最新的跟随误差,提高插补计算的精度。总线数据帧发送时刻的检测机制分为以下几个步骤:
步骤101,创建一个总线数据帧下发时间戳检测的任务。
步骤102,当有新的检测请求时,使能总线协议栈发送时刻检测机制,开启检测任务。
步骤103,在设定的5秒时间段内,进行总线数据帧发送时刻检测统计,统计总线数据帧的时间戳分布规律,设定单周期内的时间戳阀值,按照统计学计算时间戳在单周期内的大概率分布位置,调整第二次SPI数据帧的发送时刻,确保每个数据帧均能被接收并处理。
步骤104,在设定的5秒检测时间结束后,开启数据帧下发时刻的调整机制。若有新的检测请求,则重新执行步骤102至步骤104。
如图5所示,为采用单周期双数据帧调整机制的示波器采集图。曲线2为总线周期同步信号,同步周期为1ms。曲线1为第一次SPI数据帧。曲线3为本发明论述的第二次SPI数据帧。在1ms的同步周期内,两次SPI数据帧的下发时间间隔为750us,曲线4是伺服控制单元处理这两帧数据的时刻,两次SPI数据帧之间最小时间间隔为250us,而伺服控制模块刷新周期为62.5us,能够保证及时接收并处理这两帧数据。
本发明提供的通用伺服驱动总线接口实现方法及装置,其灵活性较强,有助于控制硬件成本,有利于从一种工业总线产品快速切换至另一种工业总线产品的研发工作中。此外,本方法已经在总线型伺服驱动产品的样机研制中应用。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语,具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如总线协议栈中定义的术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解,本发明可以用于数控系统,也可以应用于其它工业总线网络系统。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种通用伺服驱动总线接口的实现装置,其特征在于,所述装置包括总线通信单元和伺服控制单元,所述总线通信单元和伺服控制单元基于SPI自定义协议实现双向数据全双工通信,其中,所述伺服控制单元与总线通信单元之间的SPI数据帧涵盖了帧头、功能码、周期性数据、非周期数据以及CRC校验机制,帧头包含了设备地址和帧索引号;功能码标识了是否有伺服参数读写请求和请求码;周期性数据包含了控制字、操作模式、位置指令和速度指令;非周期性数据包含了伺服参数编号和数据;帧尾是CRC校验码,所述总线通信单元与伺服控制单元之间采用单周期内的双SPI数据帧收发机制,并用于提供一种工业总线主站下发帧时间戳的检测判断机制,调整双数据帧传输的时间间隔,确保伺服控制单元及时采样处理每个数据帧。
2.根据权利要求1所述的通用伺服驱动总线接口的实现装置,其特征在于,所述总线通信单元用嵌入式处理器作为SPI自定义协议栈的发起者,所述伺服控制单元采用数字信号处理器作为SPI自定义协议的应答者,发起者和应答者之间进行双向数据全双工通信。
3.根据权利要求1所述的通用伺服驱动总线接口的实现装置,其特征在于,所述总线通信单元具体用于:
根据总线通信单元和伺服控制单元的SPI自定义协议栈接口,初始化硬件外设的接口参数,配置总线接口和总线对象字典;将周期性数据放入中断处理:检测伺服支持的工作模式,进入相对应的工作模式处理机制,按照不同的工作模式处理机制处理PDO事件;将非周期性数据放到后台处理:监测是否有主站下发的SDO子数据帧;若有SDO子数据帧,则解析SDO子数据帧,获悉是SDO写请求还是SDO读请求,若是主站发起SDO写请求,则先检查之前的SDO写请求列表是否为空,直到所有SDO写请求完成后,响应本次SDO写请求;若是主站发起SDO读请求,则先检查之前是否有待发送的读反馈处于等待状态,直到所有读反馈信息发送完毕后,响应本次SDO读请求,通过这种握手机制,确保伺服参数操作过程的完整性。
4.根据权利要求1所述的通用伺服驱动总线接口的实现装置,其特征在于,所述总线通信单元提供的一种工业总线主站下发帧时间戳的检测判断机制具体包括:
A,创建总线SPI数据帧下发时间戳的检测任务;
B,当有新的检测请求时,使能总线协议栈发送时刻检测机制,开启检测任务;
C,在设定的t秒时间段内,进行总线协议栈发送时刻检测统计,统计总线SPI数据帧的时间戳分布规律,设定单周期内的时间戳阀值,按照统计学计算时间戳在单周期内的大概率分布位置,基于时间戳在单周期内的大概率分布位置,调整第二次SPI数据帧的发送时刻,使每个SPI数据帧均能被接收并处理;
D,在设定的t秒检测时间结束后,若有新的检测请求,则重新执行B至D。
5.一种通用伺服驱动总线接口的实现方法,其特征在于,所述方法包括,
步骤1,根据总线通信单元和伺服控制单元的SPI自定义协议栈接口,初始化硬件外设的接口参数;
步骤2,配置总线接口和总线对象字典;
步骤3,将周期性数据放入中断处理:检测伺服支持的工作模式,进入相对应的工作模式处理机制,按照不同的工作模式处理机制处理PDO事件;
步骤4,将非周期性数据放到后台处理:监测是否有非周期SDO读或SDO写请求;若是主站发起SDO写请求,则先检查之前的SDO写请求列表是否为空,直到所有SDO写请求完成后,响应本次SDO写请求;若是主站发起SDO读请求,则先检查之前是否有待发送的读反馈处于等待状态,直到所有读反馈信息发送完毕后,响应本次SDO读请求。
6.根据权利要求5所述的通用伺服驱动总线接口的实现方法,其特征在于,所述方法还包括:设置单周期双SPI数据帧调制机制,具体包括:
步骤101,创建总线SPI数据帧下发时间戳的检测任务;
步骤102,当有新的检测请求时,使能总线协议栈发送时刻检测机制,开启检测任务;
步骤103,在设定的t秒时间段内,进行总线协议栈发送时刻检测统计,统计总线SPI数据帧的时间戳分布规律,设定单周期内的时间戳阀值,按照统计学计算时间戳在单周期内的大概率分布位置,基于时间戳在单周期内的大概率分布位置,调整第二次SPI数据帧的发送时刻,使每个SPI数据帧均能被接收并处理;
步骤104,在设定的t秒检测时间结束后,若有新的检测请求,则重新执行步骤102至步骤104。
7.根据权利要求5所述的通用伺服驱动总线接口的实现方法,其特征在于,所述工作模式包括FreeRun模式(S31)、SM模式(S32)和DC模式(S33)。
8.根据权利权利7所述的通用伺服驱动总线接口的实现方法,其特征在于,当检测到伺服支持DC模式时,一旦有Sync同步中断,进入该同步中断,清中断标志位,进入Sync中断处理PDO事件;当检测到伺服支持SM模式,则以数据帧的到来作为触发条件,触发PDI中断,清PDI中断标志位,进入PDI中断处理PDO事件。
9.根据权利要求5所述的通用伺服驱动总线接口的实现方法,其特征在于,步骤1具体为:配置定时器对协议栈看门狗进行监测,若发生单周期内有协议栈丢失,则启动看门狗异常报警机制,配置与伺服控制相关的SPI自定义协议栈接口参数,包括设置时钟频率和全双工模式,设置极性POL和相位PHA均为0,配置同步信号中断和PDI帧中断管脚为下降沿触发,设置同步信号中断优先级最高,PDI帧中断优先级次之。
10.根据权利要求5所述的通用伺服驱动总线接口的实现方法,其特征在于,步骤2还包括:完善与伺服参数读写异常相关的错误码对应机制,若伺服读或写失败,则根据伺服控制单元反馈的状态链接到标准总线协议中的错误码列表。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011419451.0A CN112527708B (zh) | 2020-12-07 | 2020-12-07 | 一种通用伺服驱动总线接口的实现装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011419451.0A CN112527708B (zh) | 2020-12-07 | 2020-12-07 | 一种通用伺服驱动总线接口的实现装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112527708A true CN112527708A (zh) | 2021-03-19 |
CN112527708B CN112527708B (zh) | 2023-03-31 |
Family
ID=74998020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011419451.0A Active CN112527708B (zh) | 2020-12-07 | 2020-12-07 | 一种通用伺服驱动总线接口的实现装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112527708B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591244A (zh) * | 2012-03-26 | 2012-07-18 | 中国科学院自动化研究所 | 总线式io采集与控制扩展装置 |
CN102857397A (zh) * | 2012-10-09 | 2013-01-02 | 南京国电南自电网自动化有限公司 | 一种多主异步双工差分总线及通讯方法 |
CN104601423A (zh) * | 2015-02-06 | 2015-05-06 | 上海联影医疗科技有限公司 | Spi总线节点设备及其通信方法以及spi总线拓扑 |
CN105356991A (zh) * | 2015-11-21 | 2016-02-24 | 中国船舶重工集团公司第七一六研究所 | 一种驱动器实时同步通信装置 |
CN105487403A (zh) * | 2015-10-30 | 2016-04-13 | 武汉华茂工业自动化有限公司 | 一种基于can的运动控制系统建立及其仿真建模方法 |
CN108470013A (zh) * | 2018-01-24 | 2018-08-31 | 中国科学院宁波材料技术与工程研究所 | 一种实现双mcu数据传输的spi通信方法 |
CN110412921A (zh) * | 2019-08-09 | 2019-11-05 | 山东大学 | 基于EtherCAT的机器人单腿高实时性控制系统 |
CN110568806A (zh) * | 2019-10-25 | 2019-12-13 | 上海电气集团股份有限公司 | 伺服驱动器以及伺服驱动系统 |
CN111090606A (zh) * | 2019-11-13 | 2020-05-01 | 北京空间机电研究所 | 一种拓扑型线路架构的系统及总线切换方法 |
-
2020
- 2020-12-07 CN CN202011419451.0A patent/CN112527708B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591244A (zh) * | 2012-03-26 | 2012-07-18 | 中国科学院自动化研究所 | 总线式io采集与控制扩展装置 |
CN102857397A (zh) * | 2012-10-09 | 2013-01-02 | 南京国电南自电网自动化有限公司 | 一种多主异步双工差分总线及通讯方法 |
CN104601423A (zh) * | 2015-02-06 | 2015-05-06 | 上海联影医疗科技有限公司 | Spi总线节点设备及其通信方法以及spi总线拓扑 |
CN105487403A (zh) * | 2015-10-30 | 2016-04-13 | 武汉华茂工业自动化有限公司 | 一种基于can的运动控制系统建立及其仿真建模方法 |
CN105356991A (zh) * | 2015-11-21 | 2016-02-24 | 中国船舶重工集团公司第七一六研究所 | 一种驱动器实时同步通信装置 |
CN108470013A (zh) * | 2018-01-24 | 2018-08-31 | 中国科学院宁波材料技术与工程研究所 | 一种实现双mcu数据传输的spi通信方法 |
CN110412921A (zh) * | 2019-08-09 | 2019-11-05 | 山东大学 | 基于EtherCAT的机器人单腿高实时性控制系统 |
CN110568806A (zh) * | 2019-10-25 | 2019-12-13 | 上海电气集团股份有限公司 | 伺服驱动器以及伺服驱动系统 |
CN111090606A (zh) * | 2019-11-13 | 2020-05-01 | 北京空间机电研究所 | 一种拓扑型线路架构的系统及总线切换方法 |
Non-Patent Citations (1)
Title |
---|
吕晓凡等: "EtherCAT 伺服驱动器总线接口研究", 《装备制造技术》 * |
Also Published As
Publication number | Publication date |
---|---|
CN112527708B (zh) | 2023-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2704136C (en) | Computer command and response for determining the state of an i/o operation | |
JP5605959B2 (ja) | プロトコル事象を記録するためのアドバンスド通信制御ユニットおよび方法 | |
EP2222003B1 (en) | Field control system | |
CN111104272B (zh) | 一种基于rx和tx的can总线控制器测试方法 | |
WO2006020054A2 (en) | Communication controller for coordinating transmission of scheduled and unscheduled messages | |
CN112147927B (zh) | 一种双通道总线通信的多轴运动控制系统 | |
CN112398714B (zh) | 一种背板总线主站、系统及其数据通信方法 | |
CN116222663A (zh) | 一种级联式边缘智能监测方法、装置、电子设备及介质 | |
CN109450763B (zh) | 一种总线扩展方法、网关和总线扩展系统 | |
CN112527708B (zh) | 一种通用伺服驱动总线接口的实现装置及方法 | |
CN102651044B (zh) | 一种仿真节点、多余度仿真计算机系统及方法 | |
CN111049718B (zh) | Can总线模拟监控方法 | |
CN115065575B (zh) | 基于can总线控制器的数据传输系统及电子设备 | |
CN113341853B (zh) | 一种ip核、fpga芯片、交流伺服驱动器及通讯方法 | |
CN111158339B (zh) | Can总线模拟监控系统 | |
CN114488871A (zh) | 控制方法、变频器及计算机可读存储介质 | |
JP2920441B2 (ja) | プロセスデータ処理システムおよび処理方法 | |
CN115091471B (zh) | 基于EtherCAT的机械臂安全控制方法和装置 | |
CN113485954B (zh) | 一种can控制单元和离子加速器电源控制器 | |
CN213852891U (zh) | 消防控制系统 | |
CN211127817U (zh) | 一种同步模块 | |
Yinghong et al. | One Design of Communication Bridge for Profibus-DP Bus and CAN Bus | |
CN117666422A (zh) | 基于fpga的通用化1553b总线数据采集方法及系统 | |
CN117706989A (zh) | 基于EtherCAT的工业机器人通用控制及调试系统 | |
CN117675432A (zh) | 一种基于fpga的profibus-dp主站 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |