CN1110821C - 平板式电阻电容及其制造方法 - Google Patents

平板式电阻电容及其制造方法 Download PDF

Info

Publication number
CN1110821C
CN1110821C CN98124227A CN98124227A CN1110821C CN 1110821 C CN1110821 C CN 1110821C CN 98124227 A CN98124227 A CN 98124227A CN 98124227 A CN98124227 A CN 98124227A CN 1110821 C CN1110821 C CN 1110821C
Authority
CN
China
Prior art keywords
resistance
flat
conductive layer
base material
flat resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98124227A
Other languages
English (en)
Other versions
CN1253466A (zh
Inventor
林文彦
黄士庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUATONG COMPUTER CO Ltd
Original Assignee
HUATONG COMPUTER CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUATONG COMPUTER CO Ltd filed Critical HUATONG COMPUTER CO Ltd
Priority to CN98124227A priority Critical patent/CN1110821C/zh
Publication of CN1253466A publication Critical patent/CN1253466A/zh
Application granted granted Critical
Publication of CN1110821C publication Critical patent/CN1110821C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种平板式电阻电容及其制造方法,主要先利用压板技术于高介电系数基材表、底面依序形成高电阻层及铜层而构成基板,又于基板上依序进行光阻涂布、影像转移、选择性蚀刻等步骤,而于该基板上同时形成平板式电阻、电容,于基板中内建平板式电阻、电容可大量释出印刷电路之表面空间,提高被动元件密度,并有助于降低传输线上寄生之电容、电感及电阻,以增进信号输送品质。

Description

平板式电阻电容及其制造方法
(一)技术领域
本发明涉及一种平板式电阻电容及其制造方法。
(二)背景技术
印刷电路板在表面或内部多层构造上分别形成有线路,各线路主要用于电子元件间的电气连接或信号传送。然而在信息快速发展及功能性要求大幅提高的趋势下,产生了两种现象:第一为电路表面黏着元件的数量大幅增加,第二为高密度印刷电路的需求日趋殷切,但前述趋势却产生下列问题:
1·电子元件数量增加,相邻元件间的距离缩短,当电路开始工作时,元件间发生辐射干扰的机率大幅提高,而直接影响电路工作的稳定性。
2·因电子元件数量增加,元件信号可能必须通过不同形式的路径进行传输(如通过导通孔构成电气连接或信号传输),而增多了线路阻抗不匹配的情况及线路杂讯。
3·因电子元件数量增加,将使生产成品率相对降低,并因而提高制造成本。
4·电子元件数量的增加,亦不利于印刷电路板表面面积的缩小。
为解决高密度印刷电路所衍生的各项问题,OHMEGA公司提出了在印刷电路板中内建电阻的技术,以取代高密度印刷电路中在表面所设的电阻元件,其技术原理主要是根据以下的公式: R = ( ρ t ) × L W 其中R=电阻值,ρ=电阻系数,t=厚度,W=宽度
由前述公式中可以看出,通过L(长度)、W(宽度)的改变可用以调整R(电阻值),因此,OHMEGA公司以控制不同的ρ(电阻系数)/t(厚度),并利用L(长度)、W(宽度)的改变以生产所须阻抗值的电阻(R)。
且利用目前运用十分普遍的多层印刷电路制造技术,将电阻制作于印刷电路板结构中而形成内建电阻,而内建于印刷电路板结构中的电阻,可有效取代印刷电路板表面所须的电阻元件,因此可减少印刷电路板表面的元件数量及面积占有率。
除前述内建电阻外,电容亦经常以其他方式形成,以现有的多层印刷电路板而言,其经常令两个不同电位的电源层(如VCC及GND)靠近,利用其二者所在的大铜面产生一附加电容,以调节电压。其公式如下:
在前述公式中,εr(介电系数)是受材料特性所左右,因此通过A(面积)与d(距离)的改变可以控制产生所须的电容。
将电阻及电容等被动元件内建埋置于印刷电路的结构中,以有效减少表面元件数量并释出表面空间的作法是可行的,然而前述的内建电阻及埋置电容是分别以不同的技术手段达成,未能在同一制程中完成,造成应用上的不便,且由于前述内建电容及电阻分别位于不同的基材上,会浪费材料而增加成本。
(三)发明内容
本发明主要目的在提供一种利用全蚀刻法在一基板上同时形成平板式电阻及电容的方法。
本发明的目的是这样实现的,一种平板式电阻电容的制造方法,其特征在于:包括一于高介电系数基材表底面依序形成由镍或钴合金层构成的导电层及铜层以构成基板的步骤,一于基板上涂布光阻并进行影像转移的步骤,一于基板上进行影像蚀刻,而分别在基材上形成适当长宽的导电层及适当面积的铜层的步骤,一去除光阻步骤,二次于基板进行光阻涂布及影像转移的步骤,一以选择性蚀刻液去除局部铜层,并保留导电层以分别形成平板式电阻及电容的步骤;所述基板的基材是具备固定的介电系数与厚度,可经控制导电层的长、宽度以取得所需阻值的电阻,又经控制铜层的面积以取得所需容值的电容。
前述平板式电阻电容的制造方法,其特征在于:该平板式电容的容值是根据 C = 255 × ϵ r × A t 决定,其中εr为基材的介电系数,A为铜层的面积,t为高介电系数基材的厚度。
前述平板式电阻电容的制造方法,其特征在于:该平板式电阻阻值是根据 R = ρ × L A = ( ρ T ) × ( L W ) 决定,其中ρ指导电层的电阻系数,L、W、T分别为导电层的长、宽、厚度。
前述平板式电阻电容的制造方法,其特征在于:该平板式电阻、电容可运用至高频电路上作交流终端法,以减少线路上的反射噪声。
前述平板式电阻电容的制造方法,其特征在于:该平板式电阻的导电层外涂布有树脂,以防止氧化改变阻值。
一种平板式电阻电容,其特征在于:主要是于一高介电系数基材表面、底面分别依序形成有由镍或钴合金层构成的导电层及铜层,其中基材表或底面的导电层与同一面的铜层构成电气连接而形成平板式电阻,又基材表、底面上的相对铜层间则构成一平板式电容;该基材是具备固定的介电系数与厚度,经控制导电层的长、宽度以取得所需阻值的电阻,又经控制铜层的面积以取得所需容值的电容。
前述的平板式电阻电容,其特征在于:该平板式电容的容值是根据 C = 255 × ϵ r × A t 决定,其中εr为基材的介电系数,A为铜层的面积,t为高介电系数基材的厚度。
前述的平板式电阻电容,其特征在于:该平板式电阻的阻值是根据 R = ρ × L A = ( ρ T ) × ( L W ) 决定,其中ρ指导电层的电阻系数,L、W、T分别为导电层的长、宽、厚度。
前述的平板式电阻电容,其特征在于:该平板式电阻的导电层外涂布有树脂,以防止氧化改变阻值。
由于采用了上述的技术解决方案,利用特殊设计的基板配合全蚀刻法以同时形成平板式电阻、电容,而电阻、电容等元件在一般印刷电路板上使用的数量甚多,而利用本发明将其内建于基板中,除可显著减少印刷电路板表面的元件数目外,更可令印刷电路板表面释出更多的空间,供作其他电气连接或信号传输用途,利用内建电阻、电容的方式,而可有效解决电路密度过高所衍生的各项问题。尤指一种利用全蚀刻法于一基板上同时形成的平板式电阻电容。
以下结合附图进一步说明本发明的具体结构特征及目的。
(四)附图说明
图1是本发明的流程方块图。
图2A~G是本发明的流程步骤示意图。
图3A~D是本发明平板式电阻的流程步骤示意图。
图4是本发明平板式电阻电容的剖视图。
图5是本发明在平板式电阻上涂布树脂的示意图。
图6是在高频电路上所设交流终端法的线路图。
图7是本发明在高频电路上作交流终端法运用的实施例图。
(五)具体实施方式
有关本发明用以制作平板式电阻电容的流程步骤,请参阅图1所示,其包括有“基板制作”、“光阻涂布及影像转移”、“影像蚀刻”、“去除光阻”、“光阻涂布及影像转移”及“影像选择性蚀刻”等步骤,其中:
有关“基板制作”步骤请参阅图2A所示,该基板10是一多层构造利用压板技术所构成,主要是于一高介电系数的玻璃布胶片上压合内建电阻材料,以形成高介电系数基材11、导电层12、13、铜层14、15的多层结构。
其中基材11是由高介电系数材料构成,又在本实施例中,该导电层12、13是由镍、钴等高电阻系数材料所构成,其与基材11分别具有固定的厚度。
利用前述的基板10构造可在其上同时形成平板式电阻及电容。
“光阻涂布及影像转移”步骤:请参阅图2B所示,其是于基板10的表面及底面分别涂布以光阻20(photo-resister),随后利用光罩将设计完成的视频信号30转移至光阻20上,该视频信号30决定了所制成平板式电阻的电阻值及电容的电容值,至于该电阻值及电容值的计算则分别通过下列的公式取得: R = ρ × L A = ( ρ T ) × ( L W ) . . . ( 1 ) C = 255 × ϵ r × A t . . . ( 2 )
在公式(1)中,ρ指导电层12、13的电阻系数,L、W、T分别为导电层12、13的长度、宽度及厚度。
又在公式(2)中,εr为基材11的介电系数,A为铜层14、15的面积,t则为高介电系数基材11的厚度(mil)。
根据前述公式(1)(2),令基材11的介电系数及厚度固定,即可通过控制铜层14、15的面积大小取得所需电容,又通过控制导电层12、13的长度、宽度,则可取得所需的电阻。
而前述的视频信号30即根据公式(1)(2)所取得阻值及容值设计。以平板式电阻而言,其转移至光阻20上的视频信号30是如图3A所示。该视频信号30范围内的光阻20即为显像液溶解去除。
“影像蚀刻”步骤:经转移视频信号30至光阻20后,即针对该视频信号30涵盖的导电层12、13及铜层14、15进行蚀刻,其使用的蚀刻液是兼可蚀刻铜层14、15及导电层12、13(如HCl+H2O2+CuCl2),其蚀刻步骤完成后是如图2C所示,又经完成“去除光阻”步骤后,即如图2D平板式电阻部分(如图3B所示)。
二次“光阻涂布及影像转移”步骤:如图2E所示,是重覆在基板10上涂布光阻20,并再将另一设计完成的视频信号30以光罩转移至光阻20上,同时溶解去除视频信号30涵盖范围内的光阻20。有关二次转移的视频信号30仍根据公式(1)(2)所设计平板式电阻部分的视频信号,如图3C所示。
″影像选择性蚀刻″步骤:如图2 F所示,其是利用选择性蚀刻液,如碱性铵铜,选择性地将部分铜层14去除,而保留导电层12、13,而将电阻、电容及传输线区予以区隔,经去除光阻20后是如图2G所示,有关平板式电阻部分则如图3D所示。
经完成前述步骤后,即将平板式电阻及电容同时形成于一基板10上,如图3D所示,即形成在基板10表层的平板式电阻,其位于中央位置由转移影像涵盖范围内的局部导电层12(请参阅图4的另一方向剖视图所示)即为预定阻值的平板式电阻,位于导电层12两端的铜层14即为传输线区。
又请参阅图2G所示,该基板10表、底层的铜层14、15隔着高介电系数的基材11构成一预定容值的电容。
再请参阅图5所示,为确保前述平板式电阻的阻值不因金属氧化而改变,其得于基板10表层外露的局部导电层12外涂布一层树脂16,令该导电层12与空气隔离,避免其因与空气接触而氧化改变阻值。
以前述同时形成有平板式电阻、电容的基板10经与印刷电路板配合,并进行压板、钻孔等PCB流程,即可构成一具备内建平板式电阻、电容元件的印刷电路板,将有助于降低传输线上的寄生电容、寄生电感及寄生电阻,而提供较佳的信号传输路径,再者,可有效减少印刷电路板表面所设电阻及电容数量而释出印刷电路板的表面空间,供作电气连接、信号传输或其他加工、功能升级用途。另由于在同一基板上同时形成平板式电容及电阻,除方便于运用外,更可有效减少材料浪费,降低制造成本。
除上述作用外,在具体用途方面,前述平板式电阻、电容可运用于高频电路中的交流终端法,以减少反射噪声,如图6所示,是传统高频电路中于传输线40与接地端间串接有电阻R及电容C,以消除信号传输过程中的反射噪声,确保信号传输品质,即一般所称的交流终端法。
在传统高频电路中,必须在印刷电路板上以外接方式黏着电阻R及电容C,与一般高密度印刷电路相同,太多的表面黏着元件,将造成信号干扰、成品率降低及成本提高等问题。而以本发明的平板式电阻、电容运用于前述交流终端法,即可有效解决因电路密度太高衍生的各项问题。
如图7所示,该传输线40是连接于基板10表面的平板式电阻R导电层12一端,即平板式电阻范围内的铜层14,又与平板式电阻构成电气连接的铜层14与基板10底面的铜层15问则构成一电容C,经令基板10底面的铜层15接地,即可利用该串接的平板式电阻R与电容C消除反射噪声。由于该电阻R、电容C均内建于基板10中,不致对电路密度造成影响。

Claims (9)

1·一种平板式电阻电容的制造方法,其特征在于:包括一于高介电系数基材表底面依序形成由镍或钴合金层构成的导电层及铜层以构成基板的步骤,一于基板上涂布光阻并进行影像转移的步骤,一于基板上进行影像蚀刻,而分别在基材上形成适当长宽的导电层及适当面积的铜层的步骤,一去除光阻步骤,二次于基板进行光阻涂布及影像转移的步骤,一以选择性蚀刻液去除局部铜层,并保留导电层以分别形成平板式电阻及电容的步骤:
所述基板的基材是具备固定的介电系数与厚度,可经控制导电层的长、宽度以取得所需阻值的电阻,又经控制铜层的面积以取得所需容值的电容。
2·根据权利要求1所述平板式电阻电容的制造方法,其特征在于:该平板式电容的容值是根据 C = 255 × ϵ r × A t 决定,其中εr为基材的介电系数,A为铜层的面积,t为高介电系数基材的厚度。
3·根据权利要求1所述平板式电阻电容的制造方法,其特征在于:该平板式电阻阻值是根据 R = ρ × L A = ( ρ T ) × ( L W ) 决定,其中ρ指导电层的电阻系数,L、W、T分别为导电层的长、宽、厚度。
4·根据权利要求1所述平板式电阻电容的制造方法,其特征在于:该平板式电阻、电容可运用至高频电路上作交流终端法,以减少线路上的反射噪声。
5·根据权利要求1所述平板式电阻电容的制造方法,其特征在于:该平板式电阻的导电层外涂布有树脂,以防止氧化改变阻值。
6·一种平板式电阻电容,其特征在于:主要是于一高介电系数基材表面、底面分别依序形成有由镍或钴合金层构成的导电层及铜层,其中基材表或底面的导电层与同一面的铜层构成电气连接而形成平板式电阻,又基材表、底面上的相对铜层间则构成一平板式电容,该基材是具备固定的介电系数与厚度,经控制导电层的长、宽度以取得所需阻值的电阻,又经控制铜层的面积以取得所需容值的电容。
7·根据权利要求6所述的平板式电阻电容,其特征在于:该平板式电容的容值是根据 C = 255 × ϵ r × A t 决定,其中εr为基材的介电系数,A为铜层的面积,t为高介电系数基材的厚度。
8·根据权利要求6所述的平板式电阻电容,其特征在于:该平板式电阻的阻值是根据 R = ρ × L A = ( ρ T ) × ( L W ) 决定,其中ρ指导电层的电阻系数,L、W、T分别为导电层的长、宽、厚度。
9·根据权利要求6所述的平板式电阻电容,其特征在于:该平板式电阻的导电层外涂布有树脂,以防止氧化改变阻值。
CN98124227A 1998-11-10 1998-11-10 平板式电阻电容及其制造方法 Expired - Fee Related CN1110821C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN98124227A CN1110821C (zh) 1998-11-10 1998-11-10 平板式电阻电容及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN98124227A CN1110821C (zh) 1998-11-10 1998-11-10 平板式电阻电容及其制造方法

Publications (2)

Publication Number Publication Date
CN1253466A CN1253466A (zh) 2000-05-17
CN1110821C true CN1110821C (zh) 2003-06-04

Family

ID=5228531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98124227A Expired - Fee Related CN1110821C (zh) 1998-11-10 1998-11-10 平板式电阻电容及其制造方法

Country Status (1)

Country Link
CN (1) CN1110821C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104619114A (zh) * 2015-02-15 2015-05-13 歌尔声学股份有限公司 一种具有埋阻的pcb板以及埋阻的测试方法

Also Published As

Publication number Publication date
CN1253466A (zh) 2000-05-17

Similar Documents

Publication Publication Date Title
KR100974634B1 (ko) 커패시터 디바이스
CN101211693B (zh) 电容器和嵌入该电容器的多层板
US8305729B2 (en) Laminated ceramic electronic component
CN1173803A (zh) 带埋置式去耦电容的印刷电路板及其制造方法
CN1783378A (zh) 电容/电阻器件和带该器件的印刷电路板及其制造方法
US8022311B2 (en) Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same
EP1170797A2 (en) Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed
CN1605135A (zh) 滤波电路
US6278356B1 (en) Flat, built-in resistors and capacitors for a printed circuit board
US7609526B2 (en) Circuit board
CN1110821C (zh) 平板式电阻电容及其制造方法
US7026703B2 (en) Thin-film capacitor element with reduced inductance component
US20120241204A1 (en) Thin film capacitor, mounting substrate, and method of manufacturing the mounting substrate
CN1159734C (zh) 内置指状平板式电容电阻及其制造方法
JPS60249386A (ja) 機能性基板及びこれを用いた電子回路基板
CN1111875C (zh) 平板式电阻电容及其制造方法
CN1462173A (zh) 多层印刷电路板的制造方法
CN1206885C (zh) 印刷电路板及其制造方法
JP2500783B2 (ja) プリント基板
US7102874B2 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
CN1155010C (zh) 内置指状平板式电容电阻及其制造方法
US7014784B2 (en) Methods and apparatus for printing conductive thickfilms over thickfilm dielectrics
CN100501952C (zh) 具有埋入被动元件的晶粒承载用封装基板及其制造方法
US20070063243A1 (en) Structure Of Embedded Capacitors And Fabrication Method Thereof
CN1595567A (zh) 电容器板上有导电材料空缺图形的电容器及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030604

Termination date: 20131110