CN1111875C - 平板式电阻电容及其制造方法 - Google Patents

平板式电阻电容及其制造方法 Download PDF

Info

Publication number
CN1111875C
CN1111875C CN98124228A CN98124228A CN1111875C CN 1111875 C CN1111875 C CN 1111875C CN 98124228 A CN98124228 A CN 98124228A CN 98124228 A CN98124228 A CN 98124228A CN 1111875 C CN1111875 C CN 1111875C
Authority
CN
China
Prior art keywords
flat
resistance
conductive layer
substrate
flat resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98124228A
Other languages
English (en)
Other versions
CN1253467A (zh
Inventor
林文彦
黄士庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUATONG COMPUTER CO Ltd
Original Assignee
HUATONG COMPUTER CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUATONG COMPUTER CO Ltd filed Critical HUATONG COMPUTER CO Ltd
Priority to CN98124228A priority Critical patent/CN1111875C/zh
Publication of CN1253467A publication Critical patent/CN1253467A/zh
Application granted granted Critical
Publication of CN1111875C publication Critical patent/CN1111875C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种平板式电阻电容及其制造方法,其特点是:利用压板技术在高介电系数基材表、底面分别形成铜层而构成基板,又在基板上依序进行光阻涂布、影像转移、蚀刻等步骤后构成平板式电容,随后将具有高电阻系数的导电层印刷至基板的适当位置以构成平板式电阻,上述内建式的平板电阻、电容可大量释放出印刷电路的表面空间,提高被动元件密度,并有助于降低传输线上寄生的电容、电感及电阻,以增进信号输送品质。

Description

平板式电阻电容及其制造方法
技术领域
本发明涉及一种电阻电容及其制造方法,尤其涉及一种利用蚀刻印刷法在一基板上同时形成的电阻电容的平板式电阻电容及其制造方法。
背景技术
印刷电路板在表面或内部多层构造上分别形成有线路,各线路主要用于电子元件间的电气连接或信号传送。然而在信息快速发展及功能性要求大幅提升的趋势下,产生了两种现象:其一为电路表面黏着元件的数量大幅增加,其二为高密度印刷电路的需求日趋殷切,但上述趋势却产生下列问题:
1.电子元件数量增加,相邻元件间的距离缩短,当电路开始工作时,元件间发生辐射干扰的机率大幅提升,从而直接影响电路工作的稳定性。
2.又因电子元件数量增加,元件信号可能必须通过不同形式的路径进行传输(如通过导通孔构成电气连接或信号传输),从而增多了线路阻抗不匹配的情况及线路噪声。
3.再者,因电子元件数量增加,将使生产成品率相对降低,并因而提高生产制造成本。
4.另,电子元件数量的增加,亦不利于印刷电路板表面面积的缩小。
为解决高密度印刷电路所衍生的各项问题,OHMEGA公司提出了在印刷电路板中内建电阻的技术,以取代高密度印刷电路中在表面所设的电阻元件,其技术原理主要是根据以下的公式: R = ( ρ t × L W ) 其中R为电阻值,ρ为电阻系数,t为厚度,W为宽度。
由上述公式中可以看出,通过L(长度)、W(宽度)的改变可用以调整R(电阻值),因此,OHMEGA公司以不同的ρ(电阻系数)/t(厚度),并利用L(长度)、W(宽度)的改变以生产所须阻抗值的电阻(R)。
并且利用目前运用十分普遍的多层印刷电路制造技术,将电阻制作在印刷电路板结构中从而形成内建电阻,而内建在印刷电路板结构中的电阻,可有效取代印刷电路板表面所须的电阻元件,因此可减少印刷电路板表面的元件数量及面积占有率。
除上述内建内阻外,电容亦经常以其他方式形成,以既有的多层印刷电路板而言,其经常令两个不同电位的电源层(如VCC及GND)靠近,利用其二者所在的大铜面产生一附加电容,以调节电压。其公式是如下列:
在上述公式中,ε(介电系数)是受材料特性所左右,因此通过A(面积)与d(距离)的改变可以控制产生所须的电容。
由上述可知,将电阻及电容等被动元件内建埋置于印刷电路的结构中,以有效减少表面元件数量并释出表面空间的作法是可行的,然而上述的内建电阻及埋置电容是分别以不同的技术手段达成,未能在同一制程中完成,造成应用上之不便,并且由于上述内建电容及电阻分别位于不同的基材上,亦有浪费材料而增加成本之嫌。
发明内容
本发明的主要目的在于提供一种形成平板式电阻电容的方法,它能利用蚀刻印刷法在一基板上同时形成平板式电阻及电容。
本发明的次一目的在于提供一种平板式电阻电容的制造方法,它能利用压板技术在高介电系数基材表底面分别形成铜层而构成基板,进而取得所需的电容和电阻。
本发明的又一目的在于提供一种平板式电阻电容的制造方法,它能将平板式电阻电容运用到高频电路中的交流终端法,以减少线路上的反射噪声。
本发明的目的是这样实现的:
一种平板式电阻电容的制造方法,其特点是包括:
一在具备固定的高介电系数与厚度的基材表底面分别形成铜层,经控制相对铜层的面积以取得所需容值的电容,以构成基板的步骤,
一在基板上涂布光阻并进行影像转移的步骤,
一在基板上进行影像蚀刻,而分别在基材上形成适当面积的铜层,以构成平板式电容的步骤,
一去除光阻步骤,
一在基板上印刷由钨金属或导电高分子构成的导电层,以构成平板式电阻的步骤。
在上述的平板式电阻电容的制造方法中,其中,所述的该平板式电容的容值是根据 C = 225 × ϵ r × A t 决定,其中εr为基材的介电系数,A为铜层的面积,t为高介电系数基材的厚度。
在上述的平板式电阻电容的制造方法中,其中,所述的该平板式电阻阻值是根据 R = ρ × L A = ( ρ T ) × ( L W )
决定,其中ρ为导电层的电阻系数,L、W、T分别为导电层的长、宽、厚度。
在上述的平板式电阻电容的制造方法中,其中,所述的该基板上的导电层是由钨金属或导电高分子构成。
在上述的平板式电阻电容的制造方法中,其中,所述的该导电层外涂布有树脂,以防止氧化改变阻值。
一种用上述方法制造的平板式电阻电容,其特点是:
在一具备固定的高介电系数与厚度的基材表面、底面分别形成有适当面积的铜层,令相对铜层间构成一平板式电容,并经控制铜层的面积可取得所需容值的电容,又在基板上的适当位置设有由钨金属或导电高分子构成的导电层,该导电层与部分铜层构成电气连接,以构成平板式电阻。
在上述的平板式电阻电容中,其中,所述的该平板式电容的容值是根据 C = 225 × ϵ r × A t 决定,其中εr为基材的介电系数,A为铜层的面积,t为高介电系数基材的厚度。
在上述的平板式电阻电容中,其中,所述的该平板式电阻的阻值是根据 R = ρ × L A = ( ρ T ) × ( L W ) 决定,其中ρ指导电层的电阻系数,L、W、T分别为导电层的长、宽、厚度。
在上述的平板式电阻电容中,其中,所述的该导电层是由钨金属或导电高分子构成。
在上述的平板式电阻电容中,其中,所述的该导电层外涂布有树脂,以防止氧化改变阻值。
本发明平板式电阻电容及其制造方法由于采用了上述的技术方案,使之与现有技术相比,具有以下的优点和效果:
1.本发明由于利用多层基板配合蚀刻印刷法以同时形成平板式电阻、电容,不仅能将电阻、电容等被动元件内建于基板中,以减少印刷电路板表面的元件数目外,同时,可令印刷电路板表面释出更多的空间,供电气连接、信号传输或其他加工、功能升级用途,从而可有效解决电路密度过高所衍生的各项问题;
2.本发明由于能在同一制程中同时形成平板式电阻、电容,因此,其不仅加工简单,并且给应用提供更多的方便;
3.本发明由于能在一基板上同时形成平板式电阻及电容,使之既节约材料且降低了成本。
附图说明
通过以下对本发明平板式电阻电容的制造方法的一实施例结合其附图的描述,可以进一步理解本发明的目的、具体结构特征和优点。其中,附图为:
图1是依据本发明提出的平板式电阻电容及其制造方法的流程方块图。
图2A~E是依据本发明提出的平板式电阻电容的制造方法的流程步骤示意图。
图3A~C是本发明中平板式电阻制造方法的流程步骤示意图。
图4是本发明在平板式电阻上涂布树脂的示意图。
图5是现有技术在高频电路上所设交流终端法的线路图。
图6是依据本发明提出的平板式电阻电容的制造方法在高频电路上作交流终端法运用的实施例示意图。
具体实施方式
如图1所示,这是有关本发明用以制作平板式电阻电容的流程步骤,其包括有“基板制作”、“光阻涂布及影像转移”、“影像蚀刻”、“去除光阻”、“印刷导电层”等步骤;其中:
有关“基板制作”步骤请参见图2A所示,该基板10是用以制作的平板式电容的基础材料,主要是在一基材11表面及底面分别形成一铜层12、13。
“光阻涂布及影像转移”步骤:请参见图2B所示,其是在基板10的表面及底面分别涂布以光阻20(photo-resister),随后利用光罩将设计完成的视频信号30转移至光阻20上,并溶解去除视频信号30涵盖范围内的光阻,又视频信号30决定了所制成平板式电容的容值,具体的电容值是通过下列的公式取得: C = 255 × ϵ r × A t
在上述公式中,εr为基材11的介电系数,A为铜层12、13的面积(in),t则为高介电系数基材11的厚度(mil)。
而上述的视频信号30即根据公式取得所需容值以设定蚀刻铜层12、13的范围,进而决定其面积。视频信号30并同时决定平板式电阻的预定位置,如图3A所示,位于光阻20表面中央的凸字形视频信号30,视频信号30内左右两个矩形区域将设定铜层12为特定大小的面积,经蚀刻完成,两局部铜层12间即供以印刷方式形成平板式电阻,并构成电气连接。上述视频信号30的两个区域,其中一个是作为电容,另一是作为传输线或穿孔预设位置,因此,上述的视频信号30是将制作平板式电容及电阻的影像图案合而为一,其亦可分别进行。
“影像蚀刻”步骤:经转移视频信号30至光阻20后,即针对该视频信号30涵盖的铜层12、13进行蚀刻,经蚀刻步骤完成后如图2C所示,又经完成“去除光阻”步骤后,即如图2D平板式电阻部分(如图3B所示)。
经完成上述步骤后,即在基板10的表层及底层分别形成特定面积的铜层12、13,而相对铜层12、13间即由固定厚度、介电系数的基材11形成一预定容值的平板式电容。
“印刷导电层”步骤:此步骤是在上述形成有平板式电容的基板10上通过印刷方式在特定位置上印刷具有高电阻系数的导电膏,以构成平板式电阻,如图2E及图3C所示,其是在基材11上的特定位置(如视频信号30范围内)以印刷方式印上一导电层14,该导电层14可由具有高电阻系数的钨金属膏或导电高分子膏构成,并与相邻的铜层12构成电气连接,而构成一平板式电阻,至于该平板式电阻的实际阻值可由下列公式取得: R = ρ × L A = ( ρ T ) × ( L W )
其中ρ是指上述导电层14的电阻系数,L、W、T分别为该导电层14的长度、宽度与厚度。因此执行上述“印刷导电层”步骤时,只须控制导电层14的长、宽、厚度即可制作所须阻值的平板式电阻。
请再参见图4所示,为确保上述平板式电阻的阻值不因金属氧化而改变,得在上述流程中加入一“涂布树脂”步骤,主要是在基板10上外露的导电层14外涂布一层树脂15,令该导电层14与空气隔离,避免其因与空气接触而改变阻值。
以上述同时形成有平板式电阻、电容的基板10经与印刷电路板配合,并进行压板、钻孔等PCB流程,即可构成一具备内建平板式电阻、电容元件的印刷电路板,将有助于降低传输线上的寄生电容、寄生电感及寄生电阻,而提供较佳的信号传输路径,再者,可有效减少印刷电路板表面所设电阻及电容数量而释出印刷电路板的表面空间,供作电气连接、信号传输或其他加工、功能升级用途。另由于在同一基板上同时形成平板式电容及电阻,除方便于运用外,更可有效减少材料浪费,降低制造成本。
除上述作用外,在具体用途方面,上述平板式电阻、电容可运用于高频电路中的交流终端法,以减少反射噪声,如图5所示,这是现有技术高频电路中在传输线40与接地端间串接有电阻R及电容C,以消除信号传输过程中的反射噪声,确保信号传输品质,即一般所称的交流终端法。
在现有技术高频电路中,必须在印刷电路板上以外接方式黏着电阻R及电容C,与一般高密度印刷电路相同,太多的表面黏着元件,将造成信号干扰、成品率降低及成本提高等问题,而以本发明的平板式电阻、电容运用于上述交流终端法,即可有效解决因电路密度太高衍生的各项问题。
如图6所示,该传输线40是连接至导电层14一端的铜层12上,而与导电层14构成的平板式电阻呈电气连接,又,导电层14另端的铜层12隔着基材11与基板10底层的铜层13构成一电容,又令底面的铜层13接地,随即可利用该串接的平板式电阻R与电容C消除反射噪声。由于该电阻R、电容C均内建于基板10中,故不致对电路密度造成影响。

Claims (10)

1.一种平板式电阻电容的制造方法,其特征在于包括:
一在具备固定的高介电系数与厚度的基材表底面分别形成铜层,经控制相对铜层的面积以取得所需容值的电容,以构成基板的步骤,
一在基板上涂布光阻并进行影像转移的步骤,
一在基板上进行影像蚀刻,而分别在基材上形成适当面积的铜层,以构成平板式电容的步骤,
一去除光阻步骤,
一在基板上印刷由钨金属或导电高分子构成的导电层,以构成平板式电阻的步骤。
2.根据权利要求1所述的平板式电阻电容的制造方法,其特征在于:所述的该平板式电容的容值是根据 C = 225 × ϵ r × A t 决定,其中εr为基材的介电系数,A为铜层的面积,t为高介电系数基材的厚度。
3.根据权利要求1所述的平板式电阻电容的制造方法,其特征在于:所述的该平板式电阻阻值是根据 R = ρ × L A = ( ρ T ) × ( L M ) 决定,其中ρ为导电层的电阻系数,L、W、T分别为导电层的长、宽、厚度。
4.根据权利要求1所述的平板式电阻电容的制造方法,其特征在于:所述的该基板上的导电层是由钨金属或导电高分子构成。
5.根据权利要求1、3或4所述的平板式电阻电容的制造方法,其特征在于:所述的该导电层外涂布有树脂,以防止氧化改变阻值。
6.一种平板式电阻电容,其特征在于:
在一具备固定的高介电系数与厚度的基材表面、底面分别形成有适当面积的铜层,令相对铜层间构成一平板式电容,并经控制铜层的面积可取得所需容值的电容,又在基板上的适当位置设有由钨金属或导电高分子构成的导电层,该导电层与部分铜层构成电气连接,以构成平板式电阻。
7.根据权利要求6所述的平板式电阻电容,其特征在于:所述的该平板式电容的容值是根据 C = 225 × ϵ r × A t 决定,其中εr为基材的介电系数,A为铜层的面积,t为高介电系数基材的厚度。
8.根据权利要求6所述的平板式电阻电容,其特征在于:所述的该平板式电阻的阻值是根据 R = ρ × L A = ( ρ T ) × ( L W ) 决定,其中ρ指导电层的电阻系数,L、W、T分别为导电层的长、宽、厚度。
9.根据权利要求6所述的平板式电阻电容,其特征在于:所述的该导电层是由钨金属或导电高分子构成。
10.根据权利要求6、8或9所述的平板式电阻电容,其特征在于:所述的该导电层外涂布有树脂,以防止氧化改变阻值。
CN98124228A 1998-11-10 1998-11-10 平板式电阻电容及其制造方法 Expired - Fee Related CN1111875C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN98124228A CN1111875C (zh) 1998-11-10 1998-11-10 平板式电阻电容及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN98124228A CN1111875C (zh) 1998-11-10 1998-11-10 平板式电阻电容及其制造方法

Publications (2)

Publication Number Publication Date
CN1253467A CN1253467A (zh) 2000-05-17
CN1111875C true CN1111875C (zh) 2003-06-18

Family

ID=5228532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98124228A Expired - Fee Related CN1111875C (zh) 1998-11-10 1998-11-10 平板式电阻电容及其制造方法

Country Status (1)

Country Link
CN (1) CN1111875C (zh)

Also Published As

Publication number Publication date
CN1253467A (zh) 2000-05-17

Similar Documents

Publication Publication Date Title
CN100531529C (zh) 其中具有嵌入式电容器的印刷电路板及其制造方法
US6551427B2 (en) Method for manufacturing ceramic substrate and non-fired ceramic substrate
CN103456495B (zh) 片式层压电子元件、用于安装该元件的板及其封装单元
KR100974634B1 (ko) 커패시터 디바이스
CN100336424C (zh) 印刷电路板
CN101211693B (zh) 电容器和嵌入该电容器的多层板
KR100415790B1 (ko) 적층 세라믹 콘덴서
CN1173803A (zh) 带埋置式去耦电容的印刷电路板及其制造方法
US8022311B2 (en) Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same
CN102906835A (zh) 具有三维高比表面积电极的电容器和制造方法
CN101038817A (zh) 叠层陶瓷电容器
CN1826607A (zh) 用于rf标识的安全元件
CN100521867C (zh) 包括嵌入式电容器的印刷电路板及其制造方法
US6278356B1 (en) Flat, built-in resistors and capacitors for a printed circuit board
US7609526B2 (en) Circuit board
CN1764992A (zh) 复合电子元件
CN1111875C (zh) 平板式电阻电容及其制造方法
CN1110821C (zh) 平板式电阻电容及其制造方法
CN1462173A (zh) 多层印刷电路板的制造方法
CN1159734C (zh) 内置指状平板式电容电阻及其制造方法
CN1155010C (zh) 内置指状平板式电容电阻及其制造方法
US7014784B2 (en) Methods and apparatus for printing conductive thickfilms over thickfilm dielectrics
CN100501952C (zh) 具有埋入被动元件的晶粒承载用封装基板及其制造方法
US20230115369A1 (en) Manufacturing method of capacitor component
CN2662448Y (zh) 具有混合线路的电路模块

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030618

Termination date: 20111110