CN111065986A

CN111065986A - 片上系统在低功率模式时进入或退出保持等级电压的机制

Info

Publication number: CN111065986A
Application number: CN201880055397.0A
Authority: CN
Inventors: V·比比卡尔; A·拉马钱德兰; C·S·卢; M·拉杰什; D·S·克鲁斯
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2017-09-30
Filing date: 2018-09-28
Publication date: 2020-04-24
Also published as: WO2019068050A1; US10754413B2; DE112018003997T5; US20190101972A1

Abstract

本发明公开了一种计算设备、系统和方法。该计算设备包括存储指令的存储器以及耦接到存储器的处理电路，该处理电路被配置为执行指令以处理来自计算平台的相应的第一控制引脚和第二控制引脚的第一控制信号和第二控制信号。处理电路还用于基于第一控制信号和第二控制信号的组合并使用平台上的至少一个电压引脚，进一步使计算平台在低功率状态和保持功率状态之间转换，而不在其间转换到工作功率状态。

Description

片上系统在低功率模式时进入或退出保持等级电压的机制

技术领域

本文描述的实施例一般涉及与片上系统有关的电源管理。

背景技术

半导体处理和逻辑设计的进步已经允许增加集成电路设备上可能存在的逻辑数量。因此，计算机系统配置已经从系统中的单个或多个集成电路发展到单个集成电路上的多个硬件线程、多个核、多个设备和/或完整系统。另外，随着集成电路密度的增长，计算系统(从嵌入式系统到服务器)的功率要求也不断提高。此外，软件效率低下及其对硬件的要求也导致了计算设备能耗的增加。需要与集成电路相关的能量效率和能量节约。这些需求将增加集成系统，例如可穿戴设备上的集成系统变得更加普遍。

附图说明

为了图示的简单和清楚起见，图中所示的元件未必按比例绘制。例如，为了清楚起见，一些元件的尺寸可能相对于其他元件被放大。此外，附图标记可以在附图之间重复，以指示对应或相似的元件。这些附图在下文列出。

图1是根据现有技术的图1的SoC上的待机(STDBY)引脚处的控制信号的控制信号逻辑状态图，以使SoC在低功率状态和保持状态之间移动；

图2是根据一些说明性实施例的包括耦接至PMIC的SoC的硬件设备的示意图；

图3是类似于图2的图，示出了根据一些说明性实施例的STDBY引脚和vSTDBY引脚上的控制信号的控制信号逻辑状态的图；

图4是示出SoC内部在低功率状态和保持状态之间移动的逻辑状态的图；

图5是根据一些说明性实施例的第一方法的流程图；和

图6是根据一些说明性实施例的第二方法的流程图。

具体实施方式

在下面的详细描述中，阐述了许多具体细节以便提供对一些实施例的透彻理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践一些实施例。在其他情况下，没有详细描述公知的方法、过程、组件、单元和/或电路，以免使讨论不清楚。

为了说明的简洁和清楚，附图示出了一般的构造方式，并且可以省略公知特征和技术的描述和细节，以避免不必要地使对本发明的所描述的实施例的讨论变得不清楚。另外，附图中的元件不一定按比例绘制。例如，图中的一些元件的尺寸可能相对于其他元件被放大，以帮助提高对所公开的实施例的理解。不同图中的相同附图标记表示相同的元件，而相似的附图标记可以但不一定表示相似的元件。

说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等，用于在相似元件之间进行区分，而不必用于描述特定的序列或时间顺序。应当理解，如此使用的术语在适当的情况下是可互换的，以使得本文所述的本发明的实施方式例如能够以不同于本文所示或其他方式的顺序操作。类似地，如果本文中将方法描述为包括一系列动作，则本文中呈现的这种动作的顺序不一定是可以执行这种动作的唯一顺序，并且某些所述动作可以被省略和/或此处未描述的某些其他动作可能会添加到该方法中。此外，术语“包括”、“包含”、“具有”及其任何变型旨在覆盖非排他性包括，使得包括一系列元素的过程、方法、物品或装置不必限于这些元素，而是可以包括未明确列出的或对于此类过程、方法、物品或装置所固有的其他要素。

在说明书和权利要求书中，术语“左”、“右”、“前”、“后”、“顶部”、“底部”，“上方”、“下方”等，如果有的话，仅用于描述目的，不一定用于描述永久性相对位置。应当理解的是，如此使用的术语在适当的情况下是可互换的，以使得本文所述的本发明的实施例例如能够以不同于本文所示或以其他方式的取向来操作。本文所使用的术语“耦接”被定义为以电或非电的方式直接或间接地连接。本文所描述的彼此“相邻”的对象，适用于使用该短语的上下文可以是彼此物理接触、彼此紧密接近或彼此处于相同的大致区域或区域中。本文中短语“在一个实施例中”的出现不一定全都指同一实施例。

尽管参考诸如在计算平台或处理器中的特定集成电路中的能量节省和能量效率描述了以下实施例，但是其他实施例可应用于其他类型的集成电路和逻辑设备。本文描述的实施例的类似技术和教导可以应用于也可以受益于更好的能量效率和能量节省的其他类型的电路或半导体器件。例如，公开的实施例不限于例如可穿戴设备的任何特定类型的计算机系统。也就是说，公开的实施例可以在许多不同的系统类型中使用，范围从服务器计算机(例如，塔式、机架、刀片式、微型服务器等)、通信系统、存储系统、任何配置的台式计算机、膝上型计算机、笔记本电脑、平板电脑(包括2:1平板电脑、平板手机等)，并且还可以在其他设备中使用，例如手持设备、可穿戴设备、IoT设备等。

可以在诸如可穿戴设备、移动电话、智能电话和平板手机、平板电脑、笔记本电脑、台式机、微型服务器、服务器等的终端中实施实施例。此外，本文描述的装置、方法和系统不限于物理计算设备，而是还可以涉及用于能量节省和能量效率的软件优化。如在下文的描述中将变得显而易见的，本文描述的方法、装置和系统的实施例(无论是参考硬件、固件、软件或其组合)对于“绿色技术”的未来至关重要，例如对于涵盖美国经济很大一部分的产品中的能量节省和能量效率。

包括可穿戴设备、电话、某些传感器等的电池操作的细分市场中的各种用例或关键性能指标(KPI)，通常具有很高的功率目标。这些高要求功耗目标用例通常包括小型设备(例如可穿戴设备)，这些设备必须长时间保持电池电量。客户倾向于将高要求功耗目标用例SoC的功耗性能(例如，系统可能多久用完电池电量)与计算平台上SoC的功耗性能进行比较，该计算平台除SoC外，还包括分立功能块，分立功能块可在SoC处于保持功率状态时满足KPI要求。对于高要求功耗目标的用例SoC，只有SoC上的功能模块才能提供满足KPI要求的功能，因此，SoC很难进入保持功率状态，在SoC上它的某些功能块仍必须消耗功率来实现KPI。因此，就客户而言，将一方面包含上述分立功能块的平台上的SoC的功耗性能，与另一方面诸如可穿戴式设备之类的小尺寸设备上的SoC的功率性能进行比较，这给提供针对后一种SoC的电源管理功能，从而将其功耗性能提升到与前一种SoC相同的水平带来挑战。

高功率目标设备上的始终在线连接(AOAC)SoC功能的示例可以包括语音唤醒功能，该语音唤醒功能要求SoC的电路块始终在监听和寻找作为一个关键短语。另一个示例包括类似计步器的功能，该功能要求SoC不断轮询外部传感器。与此类AOAC功能相关的KPI可以在SoC的保持功率状态下实现。SoC的保持功率状态对应于施加到SoC的使其继续运行其AOAC电路块的电压的绝对最小值。AOAC用例可能会受益于在保持等级功率状态或电压(Vretention)与低功率状态或电压(Vmin)之间的切换，在低功率状态或电压(Vmin)中，提供给SoC的电压高于Vretention但低于SoC电路块完全唤醒且可工作的其工作功率状态或工作电压VNN。

具有高功率目标用例的平台上的现有SoC具有一种将控制信号发送到外部电源管理集成电路(PMIC)(并且通过外部PMIC，我们指的是不同于SoC的PMIC)的机制让PMIC知道何时控制SoC的电压以使SoC进入/退出其低功耗模式，但没有一种机制允许SoC在不唤醒SoC，即不会退出降低的功率状态的情况下在工作功率状态的转换态的低功率状态和保持功率状态之间转换。“降低的功率状态”是指低于VNN的所有功率状态，包括上述的低功率状态和保持功率状态。

如将在下文中提及的，用于SoC的S0功率状态对应于具有其逻辑轨开且处于工作电压的SoC，其中逻辑处于活动状态或时钟门控或电源门控。SoC的S0i1功率状态对应于由PMIC控制的VNN轨(工作电压轨)为关，并且由PMIC控制的VNNAON轨(降低功率轨)为Vmin等级的开。在S0i1处，逻辑的一小部分可能处于开状态，其中VNNAON处于活动状态或时钟门控或电源门控。此外，SoC的S0i3功率状态对应于由PMIC控制的VNN轨关闭状态，其中VNNAON轨处于Vretention等级。逻辑只有一小部分保持开状态，并且最大频率例如可以是32kHz。此处，逻辑可以保持活动状态，但是不会发生信号摆动，并且除32kHz时钟以外的所有时钟都可能关闭。

图1是根据现有技术的在AOAC型片上系统上的待机(STDBY)引脚处的控制信号的控制信号逻辑状态的图100。图1在水平方向上显示时域，以及显示了现有技术SoC的在顶部功率状态带101中显示的SoC的功率状态、STDBY引脚处的控制信号的控制信号逻辑状态以及在工作功率状态电压引脚VNN 103和降低的功率状态电压引脚VNNAON 104的电压状态。“控制信号逻辑状态”是指控制信号的逻辑状态，即，控制信号向控制信号的接收者指示的逻辑状态。逻辑状态例如可以是开状态或关状态。如图1的示例现有技术图所示，从SoC的STDBY引脚发出的控制信号(在控制信号逻辑状态线102上看到)在关逻辑状态(线的较低部分)和开逻辑状态(线路的较高部分)之间移动或转换。STDBY引脚的控制信号逻辑状态的转换与如带101所示的SoC的功率状态相对应。STDBY引脚的关逻辑状态与SoC的工作功率状态或S0相对应，而STDBY引脚的开逻辑状态与SoC的低功率状态相对应，SoC的低功率状态包括低功率状态S0i1和保持功率状态S0i3。如图1所示，在每种情况下，在关状态(S0)和开状态(S0i1或S0i3)之间转换的来自STDBY引脚的控制信号会导致控制信号逻辑状态在工作功率状态S0、低功率状态S0i1和保持功率状态S0i3之间转换。STDBY引脚控制信号的每个逻辑状态可以通过STDBY引脚被通信到控制器，例如PMIC。然后，PMIC可以如箭头105所示：(1)由于来自STDBY引脚的控制信号处于开逻辑状态，因此将VNN电压引脚驱动至较低的功率状态(S0i1或S0i3)。(2)由于来自STDBY引脚的控制信号处于关逻辑状态，因此将VNNAON电压引脚驱动至保持功率状态(S0i3)或驱动至低功率状态(S0i1)。如图1中通过滞后时间106所示，在STDBY引脚的控制逻辑状态转变的时间与VNN或VNNAON引脚响应的时间之间可能会存在滞后时间。滞后时间106可能是来自STDBY引脚的控制信号传输到PMIC所需的时间、PMIC内的处理时间以及在VNN或VNNAON上由PMIC实现电压转换所需的时间造成的。

由于现有技术的SoC上只有一个STDBY引脚，因此，如图1中的I2C线所示，现有技术的解决方案通过内部集成电路协议(I2C)接口将SoC的降低的功率状态定义通信给PMIC。如图1所示，I2C信号(如菱形所示)107从SoC被通信到PMIC，以将SoC的低功率状态Vmin或保持功率状态Vretention传输到PMIC。但是，使用I2C协议需要SoC的Vmin状态。因此，考虑到除I2C接口外，其他低功率模式KPI对SoC也将有效，因此SoC必须转换到工作功率状态(执行完全唤醒到S0)，工作功率状态要求PMIC提供所有电压轨到SoC的工作功率状态。

如仍在图1中所见，根据现有技术，为了使SoC功率状态转换为S0i3(保持功率状态)，SoC必须唤醒至其工作功率状态S0，以允许I2C接口与PMIC通信。因此，用于AOAC型SoC的现有技术解决方案提出了具有相对高的进入和退出低功率状态Vmin和保持功率状态Vretention的等待时间的解决方案。为了与PMIC进行通信确定SoC是否需要处于低功率状态或保持功率状态必须返回到工作功耗状态，这不利地导致了许多毫瓦的功率损失。

为了在这些AOAC用例中的某些情况下节省功率，SoC可能需要在不需要完全唤醒到其工作功率状态的情况下，在低功率状态和保持功耗状态之间进行激进的转换，以这种方式，在实现KPI的同时，保持在其功率性能目标的范围内。当SoC在电池运行的设备中处于低功率状态时，以上优点使关键SoC KPI受益，例如传感器集线器KPI、管芯上Wi-Fi/BT/GNSS ping、管芯上调制解调器ping等。

当SoC处于低功率状态时，它将某些电路块或电路块的某些部分(例如互联、管芯上调制解调器、音频和传感器集线器电路块)保持在保持为开(例如通过VNNAON引脚)的电压轨上，而其余SoC电压轨(例如VNN和VSRAM)都被关闭以节省功率。当VNN轨轮流关闭时，需要保持在开电压状态的电路块具有活动和无活动的占空比，从而使VNNAON保持在Vmin处于活动状态(SoC的低功率状态)，并且VNNAON保持在Vretention处于无活动状态。以上是SoC功率足够低以与任何外部离散KPI解决方案进行比较的唯一方法。但是，进出Vmin和Vretention等级的延迟很关键，并且需要尽可能低，例如几微秒。

一些说明性实施例提供了一种用于SoC与PMIC通信的机制，以使PMIC可以控制SoC电压在在Vmin等级和Vretention等级之间进行控制而不在其间移动到工作功率状态。为了实现上述目的，一个实施例设想除了在SoC输入/输出接口上的现有待机(STBY)引脚之外，还提供vSTDBY引脚。这个新的vSTDBY引脚用于将控制信号通信给PMIC，以告知PMIC SoC需要在Vmin和Vretention功率状态之间进行激进的转换而不在其间通过VNN进入工作功率状态，并且同时保持低功率状态/模式(包括Vmin和Vretention，但不包括VNN)。可以在能够以例如使用32KHz的保持等级电压运行的电源管理硬件中处理到PMIC的vSTDBY引脚有效/无效声明控制信号。

现在参考图2，示出了根据本发明的实施例的计算机系统200和存在于计算机系统中的组件的框图。图2可用于实现以下将关于实施例进一步描述的任何操作，例如下文关于图3至图5描述的示例性操作。

系统200可以包括组件的任何组合，在附图中以示例的方式示出了其中的一些。这些组件可以被实现为适合于计算机系统的IC、其部分、分立的电子设备或其他模块、逻辑、硬件、软件、固件或其组合，或者被实现为以其他方式并入计算机系统的机架内的组件。还应注意，图2的框图旨在示出计算机系统的许多组件的高级视图。然而，应当理解，可以省略所示出的一些组件，可以存在附加的组件，并且在其他实施方式中可以出现所示出的组件的不同布置。

举例来说，计算机系统200可以是移动低功率系统，例如可穿戴设备、低功率传感器、平板计算机、平板手机或其他可转换或独立系统，例如独立移动系统或非移动系统。

如图2所示，在一个实施例中，计算机系统200可以包括SoC 202。通常，SoC 202可以将多种包括将处理电路的电路块(例如，知识产权/IP块)集成到一个通用封装中，其中不同的电路块可执行不同的功能。电路块(例如SoC 202的各个块)，可以经由SoC上的电源管理电路(PMC)206，经由电压引脚VNN 223(受PMIC控制并用于驱动工作功率状态)和VNNAON221(受PMIC控制并用于驱动降低的功率状态，包括保持功率状态和低功率状态)连接到一个或多个电压轨(图2中的虚线)，电路块可以独立地置于不同的功率状态以提高能量效率和/或减少能量消耗。SoC 202内的电路块在不同功率状态之间的转换可以通过提供给电路块并通过如图2中的电路块之间的连接线所示的控制信号路径行进的控制信号来实现。控制信号路径可以包括I2C信号路径，或者本领域技术人员将认识到的其他类型的控制信号路径。计算机系统200上的各种电路块可以以众所周知的方式在功能上相互互连/耦接。

根据一些说明性实施例，某些平台可以包括单个VNNAON轨，并且可以包括内部派生的VNN等效轨(即，不使用SoC上的VNN引脚)。在这种情况下，实施例可以仅通过控制在(VNNAON)轨上输入的电压来允许在Vmin和Vretention状态之间切换。

电路块可以包括多个处理电路，例如一系列无线基带处理器(BB)205、包括前端模块电路的收发器214和耦接到各自的基带处理器的无线电集成电路(未示出)、视频编码器/解码器(视频编解码器)215、音频编码器/解码器217、显示单元209、传感器集线器212、应用处理器210和PMC 206。每个处理电路可包括微处理器、多核处理器、多线程处理器、超低压处理器、嵌入式处理器或其他已知的处理元件或电路。在所示的实施方式中，SoC 202可以用作用于与系统200的许多不同组件进行通信的主处理单元和中央集线器。然而，实施例不限于SoC，其范围还包括无论是在SoC上还是分立的，关于任何处理电路的集合的功率调节和管理。

SoC可以进一步包括显示单元209，其可以包括高清晰度LCD或LED面板。该显示面板还可以提供触摸屏功能。显示面板可以以多种模式操作。在第一模式中，可以以透明状态布置显示面板，在透明状态中显示面板对于可见光是透明的。在各种实施例中，除了围绕外围的边框之外，大多数显示面板可以是显示器。当系统在笔记本电脑模式下运行并且显示面板在透明状态下运行时，用户可以查看显示在显示面板上的信息，同时还可以查看显示器后面的对象。另外，显示面板上显示的信息可以由位于显示器后面的用户查看。或者，显示面板的操作状态可以是不透明状态，在不透明状态，可见光不透射过显示面板。

SoC 202可以进一步包括存储器单元213。SoC可以进一步包括例如经由串行外围设备接口(SPI)耦接到一个或多个处理器的一个或多个闪存设备(为简单起见未示出)。闪存设备可以提供系统软件的非易失性存储，包括基本输入/输出软件(BIOS)以及系统的其他固件。SoC202上的存储器单元213和计算系统200上的存储器232可以各自经由多个存储器设备或模块来实现，以提供给定数量的系统存储器。在一个实施例中，存储器单元213或存储器232中的一个或多个可以根据联合电子设备工程委员会(JEDEC)的基于低功率双倍数据速率(LPDDR)的设计(例如，根据JEDEC JESD 209-2E(于2009年4月发布)的当前LPDDR2标准，或将提供对LPDDR2的扩展以增加带宽的被称为LPDDR3或LPDDR4的下一代LPDDR标准)进行操作。在各种实施方式中，各个存储装置可以具有不同的封装类型，例如单芯片封装(SDP)、双芯片封装(DDP)或四芯片封装(QDP)。其他存储器实施方式也是可能的，诸如其他类型的存储器模块，例如包括但不限于microDIMM、MiniDIMM的不同类型的双列直插式存储器模块(DIMM)。在一个实施例中，存储器单元213或存储器232中的一个或多个可以在2GB和16GB之间调整大小，并且可以被配置为DDR3LM封装或LPDDR2或LPDDR3存储器。存储器单元213可以被配置为诸如硬盘驱动器(HDD)或固态驱动器(SSD)的大容量存储器。存储器213和232可以进一步包括易失性存储器。

SoC 202可以进一步包括通过无线BB 205、收发器214和天线226的无线连接电路，无线BB 205、收发器214和天线226中的每一个都可以对应于特定的无线通信协议，诸如近场通信(NFC)、Wi-Fi或蓝牙(BT)标准。另外，无线BB 205、收发器214和天线226可以例如根据蜂窝或其他无线广域协议来提供无线广域通信。

为了感知计算和其他目的，不同的传感器可以作为SoC的一部分存在，如传感器集线器212所示。传感器集线器212可以包括某些惯性和环境传感器，以及如图所示的它们与应用处理器210和PMC 206的互连。这些传感器可能包括加速度计、环境光传感器(ALS)、指南针、陀螺仪和热传感器等。使用作为SoC的一部分或以其他方式存在于计算机系统200上的各种惯性和环境传感器，许多传感器可以实现不同的用例。这些用例可以进行包括感知计算在内的高级计算操作，还可以增强电源管理/电池寿命、安全性和系统响应能力。

SoC 202可以进一步包括PMC 206，其可以以硬件，软件和/或固件来实现，并且可以操作以在SoC 202的不同电路块内提供电压调节和电源管理。如将结合图3-图6进一步详细解释，PMC 206可以例如耦接到STDBY引脚220和vSTDBY引脚222以接收并处理或转发来自PMIC的控制信号，以在SoC 202的一个或多个电路块内转换功率状态。

SoC 202可以进一步包括内部总线218，以允许对通过图2中的连接线示出的控制连接进行路由。SoC 202中描绘的连接线是在计算机系统200内的一些示例性控制信号路径的示意图，其他配置和其他的控制信号路径在技术人员的知识范围内。控制信号路径可以包括I2C互连，以承载往返于不同处理电路的控制信号。

还可以存在通过SoC 202上的框225所示的各种输入/输出(I/O)设备，例如，包括功率引脚、控制引脚和如本领域技术人员将认识到的其他引脚。在SoC 202的I/O组件中，在引脚中，提供了STDBY引脚220和vSTDBY引脚222以接收和发送控制信号。例如，STDBY引脚220和vSTDBY引脚222可以从计算机系统200的电源管理集成电路(PMIC)204接收控制信号，并且可以将那些控制信号发送到SoC 202的PMC 206上以引起SoC的功率状态在各种可能的功率状态之间的改变，其方式将在下文关于一些说明性实施例进一步描述。尽管图1中将PMIC 204示为在SoC 202的外部，但实施例在其范围内包括提供PMIC或管芯上的调节器，其功能类似于SoC 202本身上的PMIC，其中在这种情况下，管芯上的调节器将在SoC 202中调节VNN和/或VNNAON。

现在参考计算机系统200，该系统可以依次包括多个各种电路块，诸如例如，PMIC204、为不同电路块供电的电池234、以太网接口236、控制器228、提供显示能力和经由触摸提供用户输入的触摸面板238，触摸面板238包括在触摸面板的显示器上提供虚拟键盘。为了提供有线网络连接，计算机系统200可以包括以太网接口(IF)236。输入/输出单元235内的外围集线器可以实现与各种外围设备的接口，诸如可以通过各种端口或其他连接器中的任何一个耦接到系统200。计算机系统200的任何电路块可以以公知的方式功能地耦接到SoC 202的任何电路块。

除了SoC内部的内部PMC之外，计算机系统200还可包括由PMIC204、PMC 206提供的SoC 202中的功能。PMIC 204可耦接到SoC 202以提供基于平台的电源管理，例如，基于系统是由电池234供电还是经由AC适配器(未显示)由AC电源供电的电源管理。除此基于电源的电源管理外，PMIC 204还可以基于环境和使用条件执行平台电源管理活动。更进一步，PMIC204可以将控制和状态信息通信给SoC 202以引起SoC 202内的不同电源管理动作。PMIC204可以包括相对于SoC202以及相对于计算机系统200的其他组件执行电源管理操作的硬件、软件和/或固件。PMIC 204可向SoC 202上的控制引脚提供控制信号，例如在所示实施例中，向STDBY引脚220和vSTDBY引脚222以及其他可能的引脚提供控制信号，以便生成适当的经调节的SoC各个组件内的电压。PMIC被配置为实现SoC 202内的各种功率状态转换以便节省功率。根据一些示例性实施例，在电源管理期间，虽然当处理器进入某些深度睡眠状态时其他功率平面可以被断电或关闭，但是保持功率平面可以保持通电以支持SoC的某些电路块。

应当注意，尽管图2以连接线的形式示出了计算机系统200的各个组件之间的连接，但是应当理解，控制和电压连接或轨是用于仅示出可能连接的示例的目的，并且可以基于本领域技术人员的知识以任何方式实现，以实现本文描述的实施例的优点。另外，应当理解，尽管为了便于参考和描述而未示出，但是计算机系统200内存在其他轨，包括其他控制轨和引脚、电压轨和引脚以及在技术人员的知识范围内的其他轨和引脚。尽管为了便于说明而未示出，但应理解，计算机系统200内可能存在其他组件，诸如一个或多个独立的图形处理器、核逻辑、非核逻辑，以及诸如内部存储器(例如一个或多个等级的高速缓存存储器层次结构等)的其他组件。另外，如先前所述的，根据实施例的电源管理不限于SoC内的电源管理，而是涉及包括多个电路块的任何计算平台内的电源管理。

PMC 206和PMIC 204中的每一个可以包括一个或多个IP(知识产权)或功能块。每个IP块可以包括执行不同功能的电路，诸如逻辑单元和存储核心。存储核心可以包括易失性存储单元，其被连续地供应有电源电压以保持所存储的数据。在一些示例性实施例中，存储器核心可以包括静态随机存取存储器(SRAM)单元。在其他示例性实施例中，存储器核心可以包括动态随机存取存储器(DRAM)单元。每个逻辑单元可以进一步包括用于控制存储器核心的外围电路(未示出)。

图3是类似于图2的图，示出了根据一些说明性实施例的在STDBY引脚和vSTDBY引脚处的控制信号的控制信号逻辑状态的图300。与图1相似，图3在水平方向上显示时域，以及显示了在顶部功率状态带301中显示的SoC的功率状态、在STDBY引脚处的控制信号的控制信号逻辑状态线302、在vSTDBY引脚处的控制信号的控制信号逻辑状态线330。类似于图1，每个控制引脚STDBY或vSTDBY的逻辑状态例如可以包括开状态或关状态。如在图3的示例中所示，从SoC的STDBY引脚或vSTDBY引脚发出的控制信号可能会如从控制信号逻辑状态线302和330看到的那样在关逻辑状态(线的较低部分)和开逻辑状态(线的较高部分)之间移动或转换。如图所示，STDBY引脚和vSTDBY引脚的控制信号逻辑状态的转换对应于SoC的不同功率状态的转换。在此，与现有技术相比，附加的vSTDBY引脚用于传达降低的功率状态是应当对应于Vmin处的低功率状态，还是应当对应于Vretention处的保持功率状态，这将在下面进一步解释。这样，与现有技术(例如，图1)相比，将不再需要I2C通信来通信此信息，并且SoC在低功率状态和保持功率状态之间转换之前将不需要移动至工作功率状态。

仍参考图3，STDBY引脚的关逻辑状态对应于SoC的工作功率状态或S0，而STDBY引脚的关逻辑状态与S0处的SoC的工作功率状态相对应，并且STDBY引脚的开逻辑状态与SoC的降低的功率状态相对应，降低的功率状态包括Vmin和S0i1处的低功率状态以及Vretention和S0i3处的保持功率状态。如图1所示，控制信号逻辑状态在工作功率状态S0和降低的功率状态之间的转换在每种情况下都由在关状态(S0)和开状态(S0i1或S0i3)之间转换的来自STDBY引脚的控制信号引起。STDBY引脚控制信号的每个逻辑状态可以通过STDBY引脚被通信到控制器，例如PMIC。另外，当STDBY引脚已经处于S0时，控制信号逻辑状态在低功率状态和保持功率状态之间的转换在每种情况下都由在关状态(S0或S0i1)和开状态(S0i3)之间转换的来自vSTDBY引脚的控制信号引起。因此，PMIC可以使用来自STDBY和vSTDBY引脚的控制信号的组合来确定SoC是否需要置于低功率状态或保持功耗状态。

仍参考图3，例如，虽然STDBY引脚和vSTDBY引脚均处于相同的逻辑关状态，但是SoC可能处于S0功率状态。当STDBY引脚为开且vSTDBY引脚为关时，SoC可能处于S0i1功率状态，而当STDBY引脚和vSTDBY引脚均处于相同的逻辑开时，SoC可能处于S0i3功率状态。如图3所示，STDBY引脚可以用作vSTDBY引脚的包络线，这意味着如果STDBY引脚已经处于开状态，则vSTDBY引脚可能只能处于开状态。因此，在STDBY引脚能够切换到关状态之前，vSTDBY引脚需要处于关状态。

在从STDBY引脚和vSTDBY引脚接收到控制信号之后，PMIC随后可以：(1)由于来自STDBY引脚和vSTDBY引脚的信号的组合，在工作功率状态和降低的功率状态之间驱动VNN电压引脚；并且(2)由于来自STDBY引脚和vSTDBY引脚的信号的组合，将VNNAON电压引脚驱动到保持功率状态(S0i3)或驱动到低功率状态(S0i1)。类似于图1，在STDBY引脚和vSTDBY引脚的控制逻辑状态转换的时间与VNN或VNNAON引脚响应由PMIC控制的时间之间可能会存在滞后时间。时间滞后可能还是由来自STDBY引脚和vSTDBY引脚的控制信号传输到PMIC所需的时间、PMIC内的处理时间以及在VNN或VNNAON上由PMIC实现电压转换所需的时间造成的。

有利地，使用第二控制引脚，诸如上述的vSTDBY引脚，可显著降低在低功率状态和保持功耗状态之间的SoC(例如AOAC SoC)转换的等待时间，并且通过避免为了转换而移动到工作功率状态的需要而进一步节省了大量的能量，以这种方式提高了SoC的功耗性能，使其与使用分立KPI解决方案的计算平台上的SoC的功耗性能相当。

图4是示出在低功率状态和保持状态之间移动的SoC内部的逻辑状态的图，例如从图3的第一S0i1状态移动到图3的第一S0i3状态以及图3的第二S0i1状态，图4实质上是聚焦图3的一系列功率状态转换的图。更具体地说，图4显示了STDBY引脚、vSTDBY引脚，以及PMC(例如图2的PMC 206)和SoC(例如图2的SoC 202)的给定电路块之间的互连的逻辑状态。给定电路块或“保持电路块”可以是在SoC的保持功率状态期间将处于保持状态的任何电路块，诸如例如图2的传感器集线器212。图4还显示了SoC的VNNAON引脚的电压状态，例如图2的VNNAON 221。类似于图1，图3在水平方向上显示时域，以及显示了在顶部功率状态带401中显示的SoC的功率状态、在STDBY引脚处的控制信号402的控制信号逻辑状态、在vSTDBY引脚430处的控制信号的控制信号逻辑状态。

仍然参考图4，线402示出了在SoC处于在S0i1和S0i3之间转换的降低的功率状态时，STDBY引脚的控制信号逻辑状态在开状态下是平坦的。在保持电路块需要进入保持功率状态时，它可以通过将保持电路块和PMIC之间通信的控制信号逻辑状态从开状态到关状态(在时间442期间)的转换，将类型IP_VNNAON_ACTIVE_REQ 403的控制信号发送到PMC，以请求PMC控制vSTDBY引脚向PMIC发送要求PMIC将VNNAON引脚切换到保持电压值的控制信号。在滞后时间440之后，vSTDBY引脚控制信号逻辑状态因此从关状态变为开状态(在时间444期间)。在vSTDBY控制信号逻辑状态转换时，PMC将类型PMC_VNNAON_ACTIVE_ACK 405的PMC控制信号(通过在时间448期间将PMC_VNNAON_ACTIVE的逻辑状态从开状态转换为关状态)发送到保持电路块以确认vSTDBY控制信号逻辑状态已转换为开状态。在经过vSTDBY引脚控制信号逻辑状态转变为开状态的时间之后的滞后时间450之后，由PMIC控制的VNNAON电压引脚在时间452期间进入保持状态，如线407所示。

在保持电路块需要进入低功率状态时，可以通过将保持电路块和PMIC之间的通信的控制信号逻辑状态从关状态转换为开状态(经过时间442之后)来向PMC发送IP_VNNAON_ACTIVE_REQ类型的控制信号，以请求PMC控制vSTDBY引脚向PMIC发送要求PMIC将VNNAON引脚从保持电压值切换到低功率值的控制信号，如线407所示。因此，在滞后时间446之后，vSTDBY引脚控制信号逻辑状态从开状态变为关状态(经过时间444之后)。

在vSTDBY控制信号逻辑状态转换回关状态时，VNNAON引脚仍处于保持电压等级。在滞后时间之后，VNNAON电压引脚切换到Vmin等级，此时，在经过时间448之后，PMC_VNNAON_ACTIVE_ACK控制信号从关状态转换回开状态。

图5是根据一些说明性实施例的第一方法的流程图。在操作502，该方法包括从计算平台的第一控制引脚和第二控制引脚向电源管理集成电路(PMIC)发送相应的控制信号。在操作504，该方法包括基于控制信号的组合使平台在低功率状态和保持功率状态之间转换而不在其间进入工作功率状态，包括使用耦接到多个电路块并由PMIC控制的至少一个电压引脚使平台的至少一部分转换。

图6是根据一些说明性实施例的第二种方法的流程图。操作602包括处理来自计算平台的相应的第一控制引脚和第二控制引脚的第一控制信号和第二控制信号。操作604包括基于第一控制信号和第二控制信号的组合并且使用平台上的至少一个电压引脚使计算平台在低功率状态和保持功率状态之间转换而不在其间转换到工作功率状态。

根据一些说明性实施例，诸如SoC 202或诸如图2的计算机系统200之类的计算平台可以包括多个电路块，诸如SoC 202的电路块204、206、209、210、212、214、215、217中的任何一个。计算平台还可包括耦接到多个电路块的至少一个电压引脚，诸如图2的电压引脚VNNAON 221和VNN 223。电压引脚将由例如图2的PMIC 204的电源管理集成电路(PMIC)控制，并使平台的至少一部分在工作功率状态、低功率状态和保持功率状态之间转换。该计算平台还包括第一控制引脚，例如图2的STDBY引脚220，以及还包括第二控制引脚，例如图2的vSTDBY引脚222，该控制引脚被配置为向PMIC发送相应的控制信号。PMIC将基于控制信号的组合来控制至少一个电压引脚，以使平台的至少一部分在低功率状态和保持功率状态之间转换而不在其间转换到工作功率状态。

根据一些说明性实施例，诸如图2的PMIC 204或诸如图2的计算机系统之类的计算设备包括存储指令的存储器(诸如PMIC内的存储器)以及耦接到存储器的处理电路，该处理电路被配置为执行指令以处理来自计算平台的相应的第一控制引脚和第二控制引脚的第一控制信号和第二控制信号。第一控制引脚可以例如对应于图2的STDBY引脚220，并且第二控制引脚可以例如对应于图2的vSTDBY引脚222。处理电路基于第一控制信号和第二控制信号的组合，并使用平台上的至少一个电压引脚(例如图2的电压引脚VNNAON 221)进一步使计算平台在低功率状态和保持功率状态之间转换，而不在其间转换到工作功率状态。

如本文所述，示例可包括或可在逻辑或多个组件、模块或机制上操作。模块是在操作时能够执行特定操作的有形实体(例如，硬件)。模块包括硬件。在一个示例中，硬件可以被特定地配置为执行特定的操作(例如，硬连线)。在另一示例中，硬件可以包括可配置的执行单元(例如，晶体管、电路等)和包含指令的计算机可读介质，其中指令将执行单元配置为在操作时执行特定的操作。该配置可以在执行单元或加载机制的指导下进行。因此，当设备正在操作时，执行单元可通信地耦接到计算机可读介质。在该示例中，执行单元可以是一个以上模块的成员。例如，在操作时，执行单元可以由第一组指令配置以在一个时间点实施第一模块，并且可以由第二组指令重新配置以在第二时间点实施第二模块。

例如，再次参考图2，PMC 206和PMIC 204中的每一个内部的存储单元或存储器、或存储器232、或系统200上的其他存储器或存储器的组合可以包括机器可读介质，其上存储了由本文描述的任何一种或多种技术或功能体现或利用的一组或多组数据结构或指令(例如，软件)。在机器执行指令期间，指令还可以完全或至少部分地驻留在主存储器内、静态存储器内或处理电路内。在示例中，处理电路、主存储器、静态存储器或其他存储设备的一个或任何组合可以构成机器可读介质。

一些说明性实施例可以全部或部分地以软件和/或固件来实现。该软件和/或固件可以采取包含在非暂时性计算机可读存储介质中或之上的指令的形式。然后，那些指令可由一个或多个处理器读取并执行，以使得能够执行本文所述的操作。然后可以由一个或多个处理器读取和执行那些指令，以使图2的系统200执行本文所述的方法和/或操作。指令可以是任何合适的形式，例如但不限于源代码、编译代码、解释代码、可执行代码、静态代码、动态代码等。这种计算机可读介质可以包括任何有形的非暂时性介质，用于以一个或多个计算机可读的形式存储信息，例如但不限于只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光学存储介质；闪存等。

本文参考一个或多个实施例描述的功能、操作、组件和/或特征可以与本文参考一个或多个其他实施例描述的一个或多个其他功能、操作、组件和/或特征结合，或者可以与之结合使用，反之亦然。

示例：

以下示例涉及另外的实施例。

示例1包括计算平台，该计算平台包括：多个电路块；至少一个电压引脚，耦接至多个电路块，并由电源管理集成电路(PMIC)控制，以使平台的至少一部分在工作功率状态、低功率状态和保持功率状态之间转换；第一控制引脚和第二控制引脚，被配置为向PMIC发送相应的控制信号，该PMIC基于控制信号的组合来控制至少一个电压引脚，以使平台的至少一部分在低功率状态和保持功率状态之间转换，而不在其间转换到工作功率状态。

示例2包括示例1的主题，并且可选地，其中：每个相应的控制信号用于指示对于第一控制引脚和第二控制引脚中的相应一个的开逻辑状态或关逻辑状态；以及第一控制引脚和第二控制引脚之间相同的逻辑状态用于指示工作功率状态或保持功率状态中的一个，并且其中第一控制引脚和第二控制引脚之间不同的逻辑状态用于指示保持功率状态。

示例3包括示例2的主题，并且可选地，其中：第一控制引脚和第二控制引脚的均为关的逻辑状态用于指示工作功率状态，第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态；以及第一控制引脚的开逻辑状态和第二控制引脚的关逻辑状态指示低功率状态。

示例4包括示例3的主题，并且可选地，其中第一控制引脚的开逻辑状态用作第二控制引脚的开逻辑状态的包络。

示例5包括示例1的主题，并且可选地，其中第一控制引脚是STDBY引脚，第二控制引脚是vSTDBY引脚。

示例6包括示例1的主题，并且可选地，还包括电源管理电路(PMC)，耦接到第二控制引脚，PMC被配置为向第二控制引脚发送PMC控制信号以请求所述第二控制引脚改变其逻辑状态。

示例7包括示例1的主题，并且可选地，其中电压引脚包括VNNAON引脚，该VNNAON引脚配置为耦接到PMIC的电压轨。

示例8包括示例1的主题，并且可选地，其中计算平台是片上系统。

示例9包括示例1-8中任何一个的主题，并且可选地，还包括PMIC，其中，至少一个电压引脚、第一控制引脚和第二控制引脚耦接到PMIC。

示例10包括示例9的主题，并且可选地，还包括无线连接电路。

示例11包括要在包括多个电路块的计算平台上执行的方法，该方法包括：从计算平台的第一控制引脚和第二控制引脚发送相应的控制信号至电源管理集成电路(PMIC)；以及基于控制信号的组合，使平台在低功率状态和保持功率状态之间转换，而不在其间进入工作功率状态，包括使用耦接到多个电路块并由PMIC控制的至少一个电压引脚使平台的至少一部分转换。

示例12包括示例11的主题，并且可选地，其中：每个相应的控制信号用于指示，对于第一控制引脚和第二控制引脚中的相应一个的开逻辑状态或关逻辑状态；以及第一控制引脚和第二控制引脚之间相同的逻辑状态用于指示工作功率状态或保持功率状态中的一个，并且其中第一控制引脚和第二控制引脚之间不同的逻辑状态用于指示保持功率状态。

示例13包括示例12的主题，并且可选地，其中第一控制引脚和第二控制引脚的均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态。

示例14包括示例13的主题，并且可选地，其中第一控制引脚的开逻辑状态和第二控制引脚的关逻辑状态指示低功率状态。

示例15包括示例14的主题，并且可选地，其中第一控制引脚的开逻辑状态用作第二控制引脚的开逻辑状态的包络。

示例16包括示例11的主题，并且可选地，其中第一控制引脚是STDBY引脚，第二控制引脚是vSTDBY引脚。

示例17包括示例11的主题，还包括向第二控制引脚发送电源管理电路控制信号，以请求第二控制引脚改变其逻辑状态。

示例18包括一种产品，该产品包括一个或多个有形的计算机可读非暂时性存储介质，该计算机可读非暂时性存储介质包括计算机可执行指令，该指令可用于在由至少一个计算机处理器执行时使至少一个计算机处理器实现在包括多个电路块的计算平台上的操作，所述操作包括：从计算平台的第一控制引脚和第二控制引脚发送相应的控制信号至电源管理集成电路(PMIC)；以及基于控制信号的组合，使平台在低功率状态和保持功率状态之间转换，而不在其间进入工作功率状态，包括使用耦接到多个电路块并由PMIC控制的至少一个电压引脚使平台的至少一部分转换。

示例19包括示例18的主题，并且可选地，其中每个相应的控制信号用于指示，对于第一控制引脚和第二控制引脚中的相应一个的开逻辑状态或关逻辑状态；以及第一控制引脚和第二控制引脚之间相同的逻辑状态用于指示工作功率状态或保持功率状态中的一个，并且其中第一控制引脚和第二控制引脚之间不同的逻辑状态用于指示保持功率状态。

示例20包括示例19的主题，并且可选地，其中第一控制引脚和第二控制引脚的均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态。

示例21包括示例20的主题，并且可选地，其中第一控制引脚的开逻辑状态和第二控制引脚的关逻辑状态用于指示低功率状态。

示例22包括示例21的主题，并且可选地，其中，第一控制引脚的开逻辑状态用作第二控制引脚的开逻辑状态的包络。

示例23包括示例18的主题，并且可选地，其中第一控制引脚是STDBY引脚，第二控制引脚是vSTDBY引脚。

示例24包括示例18的主题，并且可选地，该操作还包括向第二控制引脚发送电源管理电路控制信号，以请求第二控制引脚改变其逻辑状态。

示例25包括计算平台，该计算平台包括多个电路块，并且还包括：用于将相应的控制信号从计算平台的第一控制引脚和第二控制引脚发送到电源管理集成电路(PMIC)的模块；以及用于基于控制信号的组合使平台在低功率状态和保持功率状态之间转换，而不在其间进入工作功率状态，包括使用耦接到多个电路块并由PMIC控制的至少一个电压引脚使平台的至少一部分转换的模块。

示例26包括示例25的主题，并且可选地，其中：每个相应的控制信号用于指示，对于第一控制引脚和第二控制引脚中的相应一个的开逻辑状态或关逻辑状态；并且第一控制引脚和第二控制引脚之间相同的逻辑状态用于指示工作功率状态或保持功率状态中的一个，并且其中第一控制引脚和第二控制引脚之间不同的逻辑状态用于指示保持功率状态。

示例27包括示例26的主题，并且可选地，其中第一控制引脚和第二控制引脚的均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态。

示例28包括示例27的主题，并且可选地，其中第一控制引脚的开逻辑状态和第二控制引脚的关逻辑状态用于指示低功率状态。

示例29包括示例28的主题，并且可选地，其中第一控制引脚的开逻辑状态用作第二控制引脚的开逻辑状态的包络。

示例30包括示例25的主题，并且可选地，其中第一控制引脚是STDBY引脚，第二控制引脚是vSTDBY引脚。

示例31包括示例25的主题，并且可选地，还包括用于向第二控制引脚发送电源管理电路控制信号以请求第二控制引脚改变其逻辑状态的模块。

示例32包括计算设备，该计算设备包括存储指令的存储器以及耦接至该存储器的处理电路，该处理电路被配置为执行指令以：处理来自计算平台的相应的第一控制引脚和第二控制引脚的第一控制信号和第二控制信号；以及基于第一控制信号和第二控制信号的组合并且使用平台上的至少一个电压引脚使计算平台在低功率状态和保持功率状态之间转换而不在其间转换到工作功率状态。

示例33包括示例32的主题，并且可选地，其中：每个相应的控制信号用于指示，对于第一控制引脚和第二控制引脚中的相应一个的开逻辑状态或关逻辑状态；并且第一控制引脚和第二控制引脚之间相同的逻辑状态用于指示工作功率状态或保持功率状态中的一个，并且其中第一控制引脚和第二控制引脚之间不同的逻辑状态用于指示保持功率状态。

示例34包括示例33的主题，并且可选地，其中：第一控制引脚和第二控制引脚的均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态。

示例35包括示例32的主题，并且可选地，其中处理电路进一步通过控制对计算平台的至少一个电压引脚的电源供应，使计算平台在工作功率状态、低功率状态和保持功率状态之间转换。

示例36包括示例32的主题，并且可选地，其中至少一个电压引脚包括VNNAON引脚，该处理电路耦接至VNNAON引脚。

示例37包括示例32的主题，并且可选地，其中计算设备包括电源管理集成电路(PMIC)。

示例38包括示例37的主题，并且可选地，还包括片上系统(SoC)，其中，至少一个电压引脚，第一控制引脚和第二控制引脚耦接到PMIC。

示例39包括示例32-38中任一示例的主题，并且可选地，其中还包括无线连接电路。

示例40包括用于在计算设备上执行的方法，该方法包括：处理来自计算平台的相应的第一控制引脚和第二控制引脚的第一控制信号和第二控制信号；以及基于第一控制信号和第二控制信号的组合并且使用平台上的至少一个电压引脚使计算平台在低功率状态和保持功率状态之间转换而不在其间转换到工作功率状态。

示例41包括示例40的主题，并且可选地，其中：第一控制引脚和第二控制引脚的均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态；并且第一控制引脚和第二控制引脚之间相同的逻辑状态用于指示工作功率状态或保持功率状态中的一个，并且其中第一控制引脚和第二控制引脚之间不同的逻辑状态用于指示保持功率状态。

示例42包括示例41的主题，并且可选地，其中：第一控制引脚和第二控制引脚均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态；并且第一控制引脚的开逻辑状态和第二控制引脚的关逻辑状态用于指示低功率状态。

示例43包括示例40的主题，并且可选地，其中操作还包括通过控制对计算平台的至少一个电压引脚的电源供应，使计算平台在工作功率状态、低功率状态和保持功率状态之间转换。

示例44包括示例40的主题，并且可选地，其中，至少一个电压引脚包括VNNAON引脚，该处理电路耦接至VNNAON引脚。

示例45包括示例40的主题，并且可选地，其中计算设备包括电源管理集成电路(PMIC)，并且计算平台包括片上系统(SoC)。

示例46包括示例41的主题，并且可选地，其中，至少一个电压引脚，第一控制引脚和第二控制引脚是SoC的一部分，并用于耦接到PMIC。

示例47包括一种产品，该产品包括一个或多个有形的计算机可读非暂时性存储介质，该介质包括计算机可执行指令，该计算机可执行指令可在由至少一个处理电路执行时使至少一个处理电路实现在计算设备上的操作，所述操作包括：处理来自计算平台的相应的第一控制引脚和第二控制引脚的第一控制信号和第二控制信号；以及基于第一控制信号和第二控制信号的组合并且使用平台上的至少一个电压引脚使计算平台在低功率状态和保持功率状态之间转换而不在其间转换到工作功率状态。

示例48包括示例47的主题，并且可选地，其中：第一控制引脚和第二控制引脚的均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态；并且第一控制引脚和第二控制引脚之间相同的逻辑状态用于指示工作功率状态或保持功率状态中的一个，并且其中第一控制引脚和第二控制引脚之间不同的逻辑状态用于指示保持功率状态。

示例49包括示例48的主题，并且可选地，其中：第一控制引脚和第二控制引脚均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态；并且第一控制引脚的开逻辑状态和第二控制引脚的关逻辑状态用于指示低功率状态。

示例50包括示例47的主题，并且可选地，其中操作还包括通过控制对计算平台的至少一个电压引脚的电源供应，使计算平台在工作功率状态、低功率状态和保持功率状态之间转换。

示例51包括示例47的主题，并且可选地，其中，至少一个电压引脚包括VNNAON引脚，该处理电路耦接至VNNAON引脚。

示例52包括示例47的主题，并且可选地，其中计算设备包括电源管理集成电路(PMIC)，并且计算平台包括片上系统(SoC)。

示例53包括示例48的主题，并且可选地，其中，至少一个电压引脚，第一控制引脚和第二控制引脚是SoC的一部分，并用于耦接到PMIC。

示例54包括计算设备，该计算设备包括：用于处理来自计算平台的相应的第一控制引脚和第二控制引脚的第一控制信号和第二控制信号；以及基于第一控制信号和第二控制信号的组合并且使用平台上的至少一个电压引脚使计算平台在低功率状态和保持功率状态之间转换而不在其间转换到工作功率状态的模块。

示例55包括示例54的主题，并且可选地，其中：第一控制引脚和第二控制引脚均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态；并且第一控制引脚的开逻辑状态和第二控制引脚的关逻辑状态用于指示低功率状态。

示例56包括示例55的主题，并且可选地，其中：第一控制引脚和第二控制引脚均为关的逻辑状态用于指示工作功率状态，并且第一控制引脚和第二控制引脚均为开的逻辑状态用于指示保持功率状态；并且第一控制引脚的开逻辑状态和第二控制引脚的关逻辑状态用于指示低功率状态。

示例57包括示例54的主题，并且可选地，还包括用于通过控制对计算平台的至少一个电压引脚的电源供应，使计算平台在工作功率状态、低功率状态和保持功率状态之间转换的模块。

尽管这里已经示出和描述了某些特征，但是本领域技术人员可以想到许多修改、替换、改变和等同形式。因此，应理解，所附权利要求书旨在涵盖落入本公开的真实精神内的所有此类修改和改变。

Claims

1.一种计算平台，包括：

多个电路块；

至少一个电压引脚，耦接至所述多个电路块，并由电源管理集成电路(PMIC)控制，以使所述平台的至少一部分在工作功率状态、低功率状态和保持功率状态之间转换；和

第一控制引脚和第二控制引脚，被配置为向所述PMIC发送相应的控制信号，所述PMIC基于控制信号的组合来控制所述至少一个电压引脚，以使所述平台的至少一部分在低功率状态和保持功率状态之间转换，而不在其间转换到所述工作功率状态。

2.根据权利要求1所述的计算平台，其中：

每个相应的控制信号用于指示对于所述第一控制引脚和所述第二控制引脚中的相应一个的开逻辑状态或关逻辑状态；以及

所述第一控制引脚和所述第二控制引脚之间相同的逻辑状态用于指示所述工作功率状态或所述保持功率状态中的一个，并且其中所述第一控制引脚和所述第二控制引脚之间不同的逻辑状态用于指示所述保持功率状态。

3.根据权利要求2所述的计算平台，其中：

所述第一控制引脚和所述第二控制引脚的均为关的逻辑状态用于指示所述工作功率状态，所述第一控制引脚和所述第二控制引脚均为开的逻辑状态用于指示所述保持功率状态；以及

所述第一控制引脚的开逻辑状态和所述第二控制引脚的关逻辑状态指示所述低功率状态。

4.根据权利要求3所述的计算平台，其中，所述第一控制引脚的开逻辑状态用作所述第二控制引脚的开逻辑状态的包络。

5.根据权利要求1所述的计算平台，其中，所述第一控制引脚是STDBY引脚，并且所述第二控制引脚是vSTDBY引脚。

6.根据权利要求1所述的计算平台，还包括耦接到所述第二控制引脚的电源管理电路(PMC)，所述PMC被配置为向所述第二控制引脚发送PMC控制信号以请求所述第二控制引脚改变其逻辑状态。

7.根据权利要求1所述的计算平台，其中，所述电压引脚包括VNNAON引脚，所述VNNAON引脚被配置为耦接至所述PMIC的电压轨。

8.根据权利要求1所述的计算平台，其中，所述计算平台是片上系统。

9.根据权利要求1至8中任一项所述的计算平台，还包括所述PMIC，其中，所述至少一个电压引脚、所述第一控制引脚和所述第二控制引脚耦接到所述PMIC。

10.根据权利要求9所述的计算平台，还包括无线连接电路。

11.一种在包括多个电路块的计算平台上执行的方法，所述方法包括：

从所述计算平台的第一控制引脚和第二控制引脚发送相应的控制信号至电源管理集成电路(PMIC)；以及

基于控制信号的组合，使所述平台在低功率状态和保持功率状态之间转换，而不在其间进入工作功率状态，包括使用耦接到所述多个电路块并由所述PMIC控制的至少一个电压引脚使所述平台的至少一部分转换。

12.根据权利要求11所述的方法，其中：

13.根据权利要求12所述的方法，其中，所述第一控制引脚和所述第二控制引脚的均为关的逻辑状态用于指示所述工作功率状态，并且所述第一控制引脚和所述第二控制引脚均为开的逻辑状态用于指示所述保持功率状态。

14.根据权利要求13所述的方法，其中，所述第一控制引脚的开逻辑状态和所述第二控制引脚的关逻辑状态用于指示所述低功率状态。

15.根据权利要求14所述的方法，其中，所述第一控制引脚的开逻辑状态用作所述第二控制引脚的开逻辑状态的包络。

16.根据权利要求11所述的方法，其中，所述第一控制引脚是STDBY引脚，并且所述第二控制引脚是vSTDBY引脚。

17.根据权利要求11所述的方法，还包括向所述第二控制引脚发送电源管理电路控制信号以请求所述第二控制引脚改变其逻辑状态。

18.一种计算平台，包括多个电路块，并且还包括：

用于将相应的控制信号从所述计算平台的第一控制引脚和第二控制引脚发送到电源管理集成电路(PMIC)的模块；以及

用于基于控制信号的组合使所述平台在低功率状态和保持功率状态之间转换，而不在其间进入工作功率状态，包括使用耦接到所述多个电路块并由所述PMIC控制的至少一个电压引脚使所述平台的至少一部分转换的模块。

19.根据权利要求18所述的计算平台，其中：

每个相应的控制信号用于指示对于所述第一控制引脚和所述第二控制引脚中的相应一个的开逻辑状态或关逻辑状态；和

20.根据权利要求19所述的计算平台，其中，所述第一控制引脚和所述第二控制引脚的均为关的逻辑状态用于指示所述工作功率状态，并且所述第一控制引脚和所述第二控制引脚均为开的逻辑状态用于指示所述保持功率状态。

21.根据权利要求20所述的计算平台，其中，所述第一控制引脚的开逻辑状态和所述第二控制引脚的关逻辑状态用于指示所述低功率状态。

22.根据权利要求21所述的计算平台，其中，所述第一控制引脚的开逻辑状态用作用于所述第二控制引脚的开逻辑状态的包络。

23.根据权利要求18所述的计算平台，其中，所述第一控制引脚是STDBY引脚，并且所述第二控制引脚是vSTDBY引脚。

24.根据权利要求18所述的计算平台，还包括：用于向所述第二控制引脚发送电源管理电路控制信号以请求所述第二控制引脚改变其逻辑状态的模块。

25.一种包括代码的机器可读介质，所述代码在被执行时将使机器执行根据权利要求11至17中任一项所述的方法。