KR102408829B1 - 리텐션 강화를 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 - Google Patents

리텐션 강화를 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 Download PDF

Info

Publication number
KR102408829B1
KR102408829B1 KR1020210153052A KR20210153052A KR102408829B1 KR 102408829 B1 KR102408829 B1 KR 102408829B1 KR 1020210153052 A KR1020210153052 A KR 1020210153052A KR 20210153052 A KR20210153052 A KR 20210153052A KR 102408829 B1 KR102408829 B1 KR 102408829B1
Authority
KR
South Korea
Prior art keywords
storage device
retention
storage
retention enhancement
data
Prior art date
Application number
KR1020210153052A
Other languages
English (en)
Inventor
김현진
조현덕
이상은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210153052A priority Critical patent/KR102408829B1/ko
Application granted granted Critical
Publication of KR102408829B1 publication Critical patent/KR102408829B1/ko
Priority to US17/872,162 priority patent/US20230143943A1/en
Priority to CN202211190995.3A priority patent/CN116110472A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

스토리지 장치의 구동 방법에서, 외부 전원 전압의 활성화에 기초하여, 스토리지 장치를 파워 온(power on)시킨다. 외부의 호스트 장치와 스토리지 장치 사이의 링크 신호에 기초하여, 스토리지 장치가 호스트 장치와의 통신 체결을 대기한다. 호스트 장치와의 통신 체결 없이, 스토리지 장치가 리텐션(retention) 강화 모드에 진입하고 스토리지 장치에 포함되는 스토리지 컨트롤러가 스토리지 장치에 포함되는 비휘발성 메모리에 적어도 하나의 커맨드를 제공하여, 스토리지 장치에 대한 리텐션 강화 동작을 수행한다.

Description

리텐션 강화를 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치{METHOD OF OPERATING STORAGE DEVICE FOR RETENTION ENHANCEMENT AND STORAGE DEVICE PERFORMING THE SAME}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 리텐션 강화를 위한 스토리지 장치의 구동 방법 및 상기 구동 방법을 수행하는 스토리지 장치에 관한 것이다.
최근에는 메모리 장치를 이용하는 SSD(solid state drive)와 같은 스토리지 장치가 널리 사용되고 있다. 상기와 같은 스토리지 장치는 기계적인 구동부가 없어 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 최근 들어 노트북과 같은 전자 시스템뿐만 아니라, 자동차, 항공기, 드론(drone) 등과 같은 다양한 종류의 시스템에 전자 회로가 적용됨에 따라, 스토리지 장치 역시 다양한 종류의 시스템에서 사용되고 있다.
스토리지 장치의 프로그램/소거(program/erase, P/E) 사이클, 즉 인듀런스(endurance) 특성과 저장된 데이터의 보존, 즉 리텐션(retention) 특성은 서로 트레이드 오프(trade off) 관계이며, 적용되는 시스템에 따라서 인듀런스 특성 및 리텐션 특성을 조절하여 스토리지 장치가 사용되고 있다. 이와 관련하여, 스토리지 장치의 리텐션 특성 강화를 위한 다양한 방식들이 연구되고 있다.
본 발명의 일 목적은 호스트 장치의 제어 없이 자체적으로 리텐션 강화 동작을 수행할 수 있는 스토리지 장치의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 구동 방법을 수행하는 스토리지 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서, 외부 전원 전압의 활성화에 기초하여, 스토리지 장치를 파워 온(power on)시킨다. 외부의 호스트 장치와 상기 스토리지 장치 사이의 링크 신호에 기초하여, 상기 스토리지 장치가 상기 호스트 장치와의 통신 체결을 대기한다. 상기 호스트 장치와의 상기 통신 체결 없이, 상기 스토리지 장치가 리텐션(retention) 강화 모드에 진입하고 상기 스토리지 장치에 포함되는 스토리지 컨트롤러가 상기 스토리지 장치에 포함되는 비휘발성 메모리에 적어도 하나의 커맨드를 제공하여, 상기 스토리지 장치에 대한 리텐션 강화 동작을 수행한다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치는 스토리지 컨트롤러 및 상기 스토리지 컨트롤러에 의해 제어되는 비휘발성 메모리를 포함한다. 외부 전원 전압의 활성화에 기초하여 스토리지 장치가 파워 온(power on) 된다. 상기 스토리지 컨트롤러는 외부의 호스트 장치와 상기 스토리지 장치 사이의 링크 신호에 기초하여 상기 호스트 장치와의 통신 체결을 대기한다. 상기 스토리지 컨트롤러는 상기 호스트 장치와의 상기 통신 체결 없이, 상기 스토리지 장치를 리텐션(retention) 강화 모드에 진입시키고 상기 비휘발성 메모리에 적어도 하나의 커맨드를 제공하여, 리텐션 강화 동작을 수행한다.
상기와 같은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법 및 스토리지 장치에서는, 리텐션 특성을 향상시키기 위해 리텐션 강화 동작을 수행하며, 특히 호스트 장치와의 통신 체결 없이 자체적/내부적으로 리텐션 강화 모드에 진입하여 리텐션 강화 동작을 수행할 수 있다. 따라서, 호스트 장치와의 통신 체결 없이 전원만 인가되더라도 스토리지 장치의 리텐션 특성이 향상되고 데이터 무결성(data integrity)이 보장될 수 있으며, 단순히 전원만 인가하는 전원 공급 장치를 이용하는 것으로 파워 오프(power off)에 따른 리텐션 특성의 열화를 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법을 나타내는 순서도이다.
도 2는 도 1의 스토리지 장치의 구동 방법의 구체적인 일 예를 나타내는 순서도이다.
도 3은 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 스토리지 시스템의 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 스토리지 컨트롤러의 일 예를 나타내는 블록도이다.
도 6은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리의 일 예를 나타내는 블록도이다.
도 7 및 8은 도 1의 스토리지 장치의 구동 방법의 구체적인 예들을 나타내는 순서도들이다.
도 9a 및 9b는 도 8의 동작을 설명하기 위한 도면들이다.
도 10a, 10b, 10c, 10d 및 10e는 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법과 관련된 통신 체결을 설명하기 위한 도면들이다.
도 11은 도 1의 스토리지 장치의 구동 방법의 구체적인 일 예를 나타내는 순서도이다.
도 12는 도 2의 리텐션 강화 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 13은 도 12의 리프로그램 동작을 선택적으로 수행하는 단계의 일 예를 나타내는 순서도이다.
도 14는 도 2의 리텐션 강화 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 15는 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 전자 시스템을 나타내는 블록도이다.
도 16은 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 전자 시스템을 설명하기 위한 사시도이다.
도 17은 본 발명의 실시예들에 따른 스토리지 장치가 적용된 데이터 센터를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법을 나타내는 순서도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법은, 비휘발성 메모리 및 스토리지 컨트롤러를 포함하는 스토리지 장치에 의해 수행된다. 상기 스토리지 장치는 외부로부터 수신되는 외부 전원 전압에 기초하여 동작하고, 외부의 호스트 장치와 링크 신호 및 데이터를 주고받는다. 상기 스토리지 장치 및 이를 포함하는 스토리지 시스템의 구조에 대해서는 도 3 등을 참조하여 후술하도록 한다.
본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서, 상기 외부 전원 전압의 활성화에 기초하여, 상기 스토리지 장치를 파워 온(power on)시킨다(단계 S100). 예를 들어, 상기 외부 전원 전압은 상기 호스트 장치로부터 제공될 수도 있고, 별도의 전원 공급 장치로부터 제공될 수도 있다.
상기 호스트 장치와 상기 스토리지 장치 사이의 상기 링크 신호에 기초하여, 상기 스토리지 장치가 상기 호스트 장치와의 통신 체결(또는 통신 연결, 링크 체결, 링크 연결)을 대기한다(단계 S200). 예를 들어, 상기 링크 신호는 상기 호스트 장치와 상기 스토리지 장치 사이의 인터페이스 방식에 따라 다양하게 구현될 수 있다.
상기 호스트 장치와의 상기 통신 체결 없이, 상기 스토리지 장치가 리텐션(retention) 강화 모드에 진입하고 상기 스토리지 장치에 포함되는 스토리지 컨트롤러가 상기 스토리지 장치에 포함되는 비휘발성 메모리에 적어도 하나의 커맨드를 제공하여, 상기 스토리지 장치에 대한 리텐션 강화 동작을 수행한다(단계 S300). 예를 들어, 상기 적어도 하나의 커맨드는 독출 커맨드를 포함하며, 리프로그램 커맨드를 더 포함할 수 있다. 단계 S300에 대해서는 도 2, 8, 12, 14 등을 참조하여 후술하도록 한다.
일 실시예에서, 단계 S200 및 S300은 상기 스토리지 컨트롤러에 의해 실행되는 펌웨어(firmware) 계층의 동작과 관련될 수 있다. 상기 호스트 장치와의 상기 통신 체결을 위해서는 상기 스토리지 컨트롤러에 포함되는 링크(link)/PHY(physical layer) 계층의 동작이 요구되며, 이에 대해서는 도 7 등을 참조하여 후술하도록 한다.
본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서는, 상기 스토리지 장치가 리텐션 특성을 향상시키기 위해 상기 리텐션 강화 동작을 수행하며, 특히 상기 호스트 장치와의 상기 통신 체결 없이 자체적/내부적으로 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행할 수 있다. 따라서, 상기 호스트 장치와의 상기 통신 체결 없이 전원만 인가되더라도 상기 스토리지 장치의 리텐션 특성이 향상되고 데이터 무결성(data integrity)이 보장될 수 있으며, 단순히 전원만 인가하는 전원 공급 장치를 이용하는 것으로 파워 오프(power off)에 따른 리텐션 특성의 열화를 방지할 수 있다.
도 2는 도 1의 스토리지 장치의 구동 방법의 구체적인 일 예를 나타내는 순서도이다.
도 1 및 2를 참조하면, 도 2의 단계 S100 및 S200은 각각 도 1의 단계 S100 및 S200과 실질적으로 동일할 수 있다.
단계 S300에서, 상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료되었는지 또는 실패하였는지 판단할 수 있다(단계 S310). 예를 들어, 도 9를 참조하여 후술하는 것처럼, 상기 링크 신호에 기초하여 상기 통신 체결의 성공 또는 실패를 판단할 수 있다.
상기 호스트 장치와의 상기 통신 체결이 실패한 경우에(단계 S310: 아니오), 예를 들어 상기 링크 신호가 비활성화된 경우에, 상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행할 수 있다(단계 S320). 예를 들어, 상기 리텐션 강화 동작은 독출 동작을 포함하며, 리프로그램 동작을 더 포함할 수 있다.
상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료된 경우에(단계 S310: 예), 예를 들어 상기 링크 신호가 활성화된 경우에, 상기 스토리지 장치가 정상(normal) 동작 모드에 진입하여 정상 동작을 수행할 수 있다(단계 S330). 예를 들어, 상기 정상 동작은 상기 스토리지 장치의 구동 중에 수행되는 다양한 동작들, 예를 들어 독출 동작, 프로그램 동작, 소거 동작, 리프로그램 동작 등을 포함할 수 있다.
일 실시예에서, 상기 리텐션 강화 모드에서 수행되는 상기 리프로그램 동작과 관련된 제1 기준은 상기 정상 동작 모드에서 수행되는 상기 리프로그램 동작과 관련된 제2 기준과 서로 다를 수 있다. 이에 대해서는 도 13을 참조하여 후술하도록 한다.
한편, 상기 리텐션 강화 동작 또는 상기 정상 동작이 수행된 이후에 프로세스가 종료되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않을 수 있다. 예를 들어, 상기 스토리지 장치가 상기 정상 동작 모드에 진입한 경우에는, 상기 외부 전원 전압이 비활성화되기 전까지 상기 정상 동작이 계속적으로 수행될 수 있다. 예를 들어, 상기 스토리지 장치가 상기 리텐션 강화 모드에 진입한 경우에는, 상기 리텐션 강화 동작이 주기적/반복적으로 수행될 수도 있고, 상기 리텐션 강화 동작의 수행 중에/이후에 상기 스토리지 장치가 상기 정상 동작 모드에 진입하여 상기 정상 동작이 수행될 수도 있다.
도 3은 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다.
도 3을 참조하면, 스토리지 시스템(100)은 호스트 장치(200) 및 스토리지 장치(300)를 포함한다.
호스트 장치(200)는 스토리지 시스템(100)의 전반적인 동작을 제어한다. 호스트 장치(200)는 호스트 프로세서(210) 및 호스트 메모리(220)를 포함할 수 있다.
호스트 프로세서(210)는 호스트 장치(200)의 동작을 제어할 수 있다. 예를 들어, 호스트 프로세서(210)는 운영 체제(Operating System; OS)를 실행할 수 있다. 예를 들어, 상기 운영 체제는 파일 관리를 위한 파일 시스템(file system), 및 스토리지 장치(300)를 포함하는 주변 기기를 상기 운영 체제 레벨에서 제어하기 위한 장치 드라이버(device driver)를 포함할 수 있다. 예를 들어, 호스트 프로세서(210)는 CPU(Central Processing Unit)와 같은 임의의 프로세서를 포함할 수 있다.
호스트 메모리(220)는 호스트 프로세서(210)에 의해 실행 및 처리되는 명령어(instruction) 및 데이터를 저장할 수 있다. 예를 들어, 호스트 메모리(220)는 DRAM(Dynamic Random Access Memory) 등과 같은 휘발성 메모리를 포함할 수 있다.
스토리지 장치(300)는 호스트 장치(200)에 의해 액세스된다. 스토리지 장치(300)는 스토리지 컨트롤러(310), 복수의 비휘발성 메모리들(320a, 320b, 320c) 및 버퍼 메모리(330)를 포함할 수 있다.
스토리지 장치(300)는 호스트 장치(200)에 의해 액세스된다. 스토리지 장치(300)는 스토리지 컨트롤러(310), 복수의 비휘발성 메모리들(320a, 320b, 320c) 및 버퍼 메모리(330)를 포함할 수 있다.
스토리지 컨트롤러(310)는 스토리지 장치(300)의 동작을 제어할 수 있다. 예를 들어, 스토리지 컨트롤러(310)는 호스트 장치(200)로부터 수신된 커맨드 및 데이터에 기초하여 복수의 비휘발성 메모리들(320a, 320b, 320c)의 동작을 제어할 수 있다.
복수의 비휘발성 메모리들(320a, 320b, 320c)은 스토리지 컨트롤러(310)에 의해 제어되고, 복수의 데이터들을 저장할 수 있다. 예를 들어, 복수의 비휘발성 메모리들(320a, 320b, 320c)은 메타 데이터들 및 그 밖의 사용자 데이터들을 저장할 수 있다.
일 실시예에서, 복수의 비휘발성 메모리들(320a, 320b, 320c) 각각은 NAND 플래시 메모리(Flash Memory)를 포함할 수 있다. 다른 실시예에서, 복수의 비휘발성 메모리들(320a, 320b, 320c) 각각은 EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리를 포함할 수 있다.
버퍼 메모리(330)는 스토리지 컨트롤러(310)에 의해 실행 및 처리되는 명령어 및 데이터를 저장할 수 있고, 복수의 비휘발성 메모리들(320a, 320b, 320c)에 저장되어 있거나 저장하고자 하는 데이터를 임시로 저장할 수 있다. 예를 들어, 버퍼 메모리(330)는 SRAM(Static Random Access Memory), DRAM 등과 같은 휘발성 메모리를 포함할 수 있다.
스토리지 장치(300)는 도 1을 참조하면 본 발명의 실시예들에 따른 구동 방법을 수행하도록 구현될 수 있다. 예를 들어, 외부 전원 전압(EPWR)의 활성화에 기초하여 스토리지 장치(300)가 파워 온 될 수 있다. 외부 전원 전압(EPWR)은 호스트 장치(200)로부터 제공되거나 별도의 전원 공급 장치(미도시)로부터 제공될 수 있다. 스토리지 장치(300)는(즉, 스토리지 컨트롤러(310)는) 호스트 장치(200)와 스토리지 장치(300) 사이의 링크 신호(LNK)에 기초하여 호스트 장치(200)와의 통신 체결을 대기할 수 있다. 스토리지 장치(300)는(즉, 스토리지 컨트롤러(310)는) 호스트 장치(200)와의 상기 통신 체결 없이, 리텐션 강화 모드에 진입시키고 비휘발성 메모리들(320a, 320b, 320c)에 적어도 하나의 커맨드(CMD)를 제공하여, 리텐션 강화 동작을 수행할 수 있다.
스토리지 컨트롤러(310)는 측정부(312) 및 리텐션 강화 구동부(314)를 포함할 수 있다.
측정부(312)는 상기 리텐션 강화 모드 및 상기 리텐션 강화 동작과 관련된 시간 정보(TI)를 획득 및 제공할 수 있다. 예를 들어, 도 8을 참조하여 후술하는 것처럼, 시간 정보(TI)는 스토리지 장치(300)의 통신 체결 대기 시간과 관련된 제1 시간 정보를 포함할 수 있다. 예를 들어, 도 14를 참조하여 후술하는 것처럼, 시간 정보(TI)는 스토리지 장치(300)의 리텐션 강화 대기 시간과 관련된 제2 시간 정보를 더 포함할 수 있다. 예를 들어, 측정부(312)는 시간 정보(TI)를 획득하기 위한 타이머, 카운터 등을 포함할 수 있다.
리텐션 강화 구동부(314)는 상기 리텐션 강화 모드에서 상기 리텐션 강화 동작의 수행을 제어할 수 있다. 예를 들어, 도 12를 참조하여 후술하는 것처럼, 상기 리텐션 강화 동작은 독출 동작을 포함하고, 스토리지 컨트롤러(310)가 비휘발성 메모리들(320a, 320b, 320c)에 제공하는 커맨드(CMD)는 독출 커맨드를 포함하며, 스토리지 컨트롤러(310)와 비휘발성 메모리들(320a, 320b, 320c)이 주고받는 데이터(DAT)는 상기 독출 커맨드에 기초하여 비휘발성 메모리들(320a, 320b, 320c)로부터 출력되는 독출 데이터를 포함할 수 있다. 예를 들어, 도 12 및 13을 참조하여 후술하는 것처럼, 상기 리텐션 강화 동작은 리프로그램 동작을 더 포함하고, 커맨드(CMD)는 리프로그램 커맨드를 더 포함하며, 데이터(DAT)는 상기 리프로그램 커맨드에 기초하여 비휘발성 메모리들(320a, 320b, 320c)에 제공/저장되는 리프로그램 데이터를 더 포함할 수 있다.
일 실시예에서, 스토리지 장치(300)는 SSD(Solid State Drive)일 수 있다. 다른 실시예에서, 스토리지 장치(300)는 UFS(Universal Flash Storage), MMC(Multi Media Card) 또는 eMMC(embedded MMC)일 수 있다. 또 다른 실시예에서, 스토리지 장치(300)는 SD(Secure Digital) 카드, 마이크로 SD 카드, 메모리 스틱(memory stick), 칩 카드(chip card), USB(Universal Serial Bus) 카드, 스마트 카드(smart card), CF(Compact Flash) 카드 또는 이와 유사한 형태로 구현될 수 있다.
일 실시예에서, 스토리지 장치(300)는 SCSI(Small Computer Small Interface) 버스, SAS(Serial Attached SCSI) 버스, PCIe(Peripheral Component Interconnect express) 버스, SATA(Serial Advanced Technology Attachment) 버스, NVMe(Non-Volatile Memory Express) 버스, UFS, eMMC 등의 버스를 포함하는 블록 액세서블 인터페이스(block accessible interface)를 통해 호스트 장치(200)와 연결되고, 호스트 장치(200)에 의해 상기 블록 액세서블 인터페이스를 통하여 블록 단위로 액세스될 수 있다.
일 실시예에서, 스토리지 시스템(100)은 PC(Personal Computer), 서버 컴퓨터(server computer), 데이터 센터(data center), 워크스테이션(workstation), 디지털 TV(digital television), 셋-탑 박스(set-top box) 등의 임의의 컴퓨팅 시스템일 수 있다. 다른 실시예에서, 스토리지 시스템(100)은 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC(Personal Computer), 노트북(laptop computer), PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디지털 카메라(digital camera), 캠코더(camcorder), 휴대용 게임 콘솔(portable game console), 음악 재생기(music player), 동영상 재생기(video player), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(Internet of Things) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기, 드론(drone) 등의 임의의 모바일 시스템일 수 있다.
도 4는 본 발명의 실시예들에 따른 스토리지 시스템의 동작을 설명하기 위한 도면이다. 도 4는 도 3의 호스트 장치(200) 및 스토리지 장치(300)의 소프트웨어 계층 구조를 개념적으로 도시하고 있다.
도 4를 참조하면, 호스트 장치(200)는 어플리케이션(251), 파일 시스템(252), 입출력 관리자(253), 링크 관리자(254) 및 PHY(255)를 포함할 수 있다.
어플리케이션(251)은 응용 프로그램(application program)이라고도 하며, 운영 체제 상에서 실행되는 소프트웨어일 수 있다. 예를 들어, 어플리케이션(251)은 파일(file)의 생성, 복사 및 삭제 동작을 지원하도록 프로그램 되어 있을 수 있다. 예를 들어, 어플리케이션(251)은 동영상, 게임, 웹 브라우저 등과 같은 다양한 서비스를 제공할 수 있다.
파일 시스템(252)은 호스트 장치(200)에서 사용되는 파일을 관리할 수 있다. 예를 들어, 파일 시스템(252)은 호스트 장치(200)의 요청에 따라 액세스되는 파일들에 대한 파일명, 확장자, 파일 속성, 파일 크기, 클러스터 정보 등을 관리할 수 있다. 또한, 파일 시스템(252)에 의해 파일 단위의 데이터가 생성, 삭제 및 관리될 수 있다.
입출력 관리자(253)는 어플리케이션(251) 및 파일 시스템(252)으로부터 수신한 입출력을 관리하고, 스토리지 장치(300)로 전송되는 커맨드, 데이터 등을 관리할 수 있다. 링크 관리자(254)는 스토리지 장치(300)의 연결 관리를 제어할 수 있다. PHY(255)는 스토리지 장치(300)와의 물리적 데이터 통신을 관리할 수 있다.
어플리케이션(251), 파일 시스템(252)을 상위 레벨(high level)이라고 지칭할 수 있고, 입출력 관리자(253), 링크 관리자(254), PHY(255)를 하위 레벨(low level)이라고 지칭할 수 있다.
스토리지 장치(300)는 HIL(Host Interface Layer)(351), FTL(Flash Translation Layer)(352), 리텐션 강화 관리자(353), 링크 관리자(354) 및 PHY(355)를 포함할 수 있다.
HIL(351)은 호스트 장치(200)로부터의 입출력, 커맨드, 데이터 등을 관리할 수 있다. FTL(352)은 어드레스 매핑(address mapping), 웨어-레벨링(wear-leveling), 가비지 콜렉션(garbage collection)과 같은 여러 기능을 수행할 수 있다. 어드레스 매핑 동작은 호스트 장치(200)로부터 수신한 논리 어드레스(logical address)를, 비휘발성 메모리(예를 들어, 도 2의 320a, 320b, 320c) 내에 데이터를 실제로 저장하는 데 사용되는 물리 어드레스(physical address)로 바꾸는 동작이다. 웨어-레벨링은 비휘발성 메모리(320a, 320b, 320c) 내의 블록(block)들이 균일하게 사용되도록 하여 특정 블록의 과도한 열화를 방지하기 위한 기술로, 예시적으로 물리 블록(physical block)들의 소거 카운트들을 밸런싱하는 펌웨어 기술을 통해 구현될 수 있다. 가비지 콜렉션은, 메모리 블록의 유효 데이터를 새 메모리 블록에 복사한 후 기존 메모리 블록을 소거(erase)하는 방식을 통해 비휘발성 메모리(320a, 320b, 320c) 내에서 사용 가능한 용량을 확보하기 위한 기술이다. HIL(351) 및 FTL(352)에 의해 펌웨어 계층의 동작이 제어될 수 있다.
리텐션 강화 관리자(353)는 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서 상기 리텐션 강화 모드 및 상기 리텐션 강화 동작을 관리/제어할 수 있다. 예를 들어, 리텐션 강화 관리자(353)는 도 3의 측정부(312) 및 리텐션 강화 구동부(314)를 포함할 수 있다.
링크 관리자(354)는 호스트 장치(200)의 연결 관리를 제어할 수 있다. PHY(355)는 호스트 장치(200)와의 물리적 데이터 통신을 관리할 수 있다. 링크 관리자(354) 및 PHY(355)에 의해 링크/PHY 계층의 동작이 제어될 수 있다.
HIL(351), FTL(352)을 상위 레벨이라고 지칭할 수 있고, 링크 관리자(354), PHY(355)를 하위 레벨이라고 지칭할 수 있다.
도 5는 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 스토리지 컨트롤러의 일 예를 나타내는 블록도이다.
도 5를 참조하면, 스토리지 컨트롤러(400)는 프로세서(410), 메모리(420), 리텐션 강화 관리자(430), 호스트 인터페이스(440), ECC(Error Correction Code) 엔진(450), 메모리 인터페이스(460) 및 AES(Advanced Encryption Standard) 엔진(470)을 포함할 수 있다.
프로세서(410)는 호스트 장치(예를 들어, 도 3의 200)로부터 호스트 인터페이스(440)를 통하여 수신된 커맨드에 응답하여 스토리지 컨트롤러(400)의 동작을 제어할 수 있다. 예를 들어, 프로세서(410)는 스토리지 장치(예를 들어, 도 3의 300)의 동작을 제어하며, 스토리지 장치(300)를 구동하기 위한 펌웨어(Firmware)를 채용하여 각각의 구성들을 제어할 수 있다.
메모리(420)는 프로세서(410)에 의해 실행 및 처리되는 명령어 및 데이터를 저장할 수 있다. 예를 들어, 메모리(420)는 SRAM, DRAM 등과 같은 휘발성 메모리로 구현될 수 있다.
본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서 상기 리텐션 강화 모드 및 상기 리텐션 강화 동작을 관리/제어하기 위한 리텐션 강화 관리자(430)는 측정부(432) 및 리텐션 강화 구동부(RTE_DRV)(434)를 포함할 수 있다. 측정부(432) 및 리텐션 강화 구동부(434)는 각각 도 3의 측정부(312) 및 리텐션 강화 구동부(314)와 실질적으로 동일할 수 있다. 실시예에 따라서, 리텐션 강화 관리자(430)의 일부 또는 전부는 하드웨어의 형태로 구현될 수도 있고 소프트웨어(즉, 프로그램)의 형태로 구현될 수도 있다.
에러 정정을 위한 ECC 엔진(450)은 BCH(Bose-Chaudhuri-Hocquenghem) 코드, LDPC(Low Density Parity Check) 코드, 터보 코드(Turbo Code), 리드-솔로몬 코드(Reed-Solomon Code), 콘볼루션 코드(Convolution Code), RSC(Recursive Systematic Code), TCM(Trellis-Coded Modulation), BCM(Block Coded Modulation) 등의 부호화된 변조(Coded Modulation), 또는 다른 에러 정정 코드를 이용하여 ECC 인코딩 및 ECC 디코딩을 수행할 수 있다.
호스트 인터페이스(440)는 호스트 장치(200)와 스토리지 장치(300) 사이의 물리적 연결을 제공할 수 있다. 즉, 호스트 인터페이스(440)는 호스트 장치(200)의 버스 포맷(bus format)에 대응하여 스토리지 장치(300)와의 인터페이싱을 제공할 수 있다. 일 실시예에서, 호스트 장치(200)의 버스 포맷은 SCSI 또는 SAS일 수 있다. 다른 실시예에서, 호스트 장치(200)의 버스 포맷은 USB, PCIe, ATA, PATA, SATA, NVMe 등일 수 있다.
메모리 인터페이스(460)는 비휘발성 메모리(예를 들어, 도 3의 320a, 320b, 320c)와 데이터를 교환할 수 있다. 메모리 인터페이스(460)는 데이터를 비휘발성 메모리(320a, 320b, 320c)에 전송할 수 있고, 비휘발성 메모리(320a, 320b, 320c)로부터 독출된 데이터를 수신할 수 있다. 예를 들어, 메모리 인터페이스(460)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
AES 엔진(470)은 스토리지 컨트롤러(400)로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화(decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)을 이용하여 수행할 수 있다. 상세하게 도시하지는 않았으나, AES 엔진(470)은 암호화 모듈 및 복호화 모듈을 포함할 수 있다. 실시예에 따라서, 상기 암호화 모듈 및 상기 복호화 모듈은 서로 별개의 모듈로 구현될 수도 있고 하나의 모듈로 구현될 수도 있다.
도 6은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리의 일 예를 나타내는 블록도이다.
도 6을 참조하면, 비휘발성 메모리(500)는 메모리 셀 어레이(510), 어드레스 디코더(520), 페이지 버퍼 회로(530), 데이터 입출력 회로(540), 전압 생성기(550) 및 제어 회로(560)를 포함한다.
메모리 셀 어레이(510)는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인들(GSL)을 통해 어드레스 디코더(520)와 연결된다. 또한, 메모리 셀 어레이(510)는 복수의 비트 라인들(BL)을 통해 페이지 버퍼 회로(530)와 연결된다. 메모리 셀 어레이(510)는 복수의 워드 라인들(WL) 및 복수의 비트 라인들(BL)에 연결되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(510)는 각각 메모리 셀들을 포함하는 복수의 메모리 블록들(BLK1, BLK2, ..., BLKz)로 구분될 수 있다. 또한, 메모리 블록들(BLK1~BLKz) 각각은 복수의 페이지들로 구분될 수 있다.
실시예에 따라서, 메모리 셀 어레이(510)는 2차원 어레이(array) 구조 또는 3차원 수직 어레이 구조로 형성될 수 있다. 수직형(또는 3차원) 메모리 셀 어레이에 대한 자세한 설명은 본 명세서에 참고 문헌으로 결합된 미국 등록 번호 7,679,133; 8,553,466; 8,654,587; 8,559,235 및 미국 공개 번호 2011/0233648에 기술되어 있다.
제어 회로(560)는 외부(예를 들어, 도 3의 스토리지 컨트롤러(310))로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신하고, 커맨드(CMD) 및 어드레스(ADDR)에 기초하여 비휘발성 메모리(500)의 소거 루프, 프로그램 루프 및 독출 동작을 제어한다. 여기서 프로그램 루프는 프로그램 동작과 프로그램 검증 동작을 포함하고, 소거 루프는 소거 동작과 소거 검증 동작을 포함할 수 있다. 여기서 독출 동작은 노멀 독출 동작과 데이터 리커버리 독출 동작을 포함할 수 있다.
예를 들어, 제어 회로(560)는 커맨드(CMD)에 기초하여 전압 생성기(550)를 제어하기 위한 제어 신호들(CON) 및 페이지 버퍼 회로(530)를 제어하기 위한 제어 신호들(PBC)을 발생하고, 어드레스(ADDR)에 기초하여 로우 어드레스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 발생할 수 있다. 제어 회로(560)는 로우 어드레스(R_ADDR)를 어드레스 디코더(520)에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로(540)에 제공할 수 있다.
어드레스 디코더(520)는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인들(GSL)을 통해 메모리 셀 어레이(510)와 연결된다.
예를 들어, 소거/프로그램/독출 동작 시에, 어드레스 디코더(520)는 로우 어드레스(R_ADDR)에 응답하여, 복수의 워드 라인들(WL) 중 적어도 하나를 선택 워드 라인으로 결정하고, 복수의 워드 라인들(WL) 중에서 상기 선택 워드 라인을 제외한 나머지 워드 라인들을 비선택 워드 라인들로 결정할 수 있다.
또한, 소거/프로그램/독출 동작 시에, 어드레스 디코더(520)는 로우 어드레스(R_ADDR)에 응답하여, 복수의 스트링 선택 라인들(SSL) 중 적어도 하나를 선택 스트링 선택 라인으로 결정하고, 나머지 스트링 선택 라인들을 비선택 스트링 선택 라인들로 결정할 수 있다.
또한, 소거/프로그램/독출 동작 시에, 어드레스 디코더(520)는 로우 어드레스(R_ADDR)에 응답하여, 복수의 접지 선택 라인들(GSL) 중 적어도 하나를 선택 접지 선택 라인으로 결정하고, 나머지 접지 선택 라인들을 비선택 접지 선택 라인들로 결정할 수 있다.
전압 생성기(550)는 전원 전압(PWR) 및 제어 신호들(CON)에 기초하여 비휘발성 메모리(500)의 동작에 필요한 전압들(VS)을 발생할 수 있다. 전압들(VS)은 어드레스 디코더(520)를 통해 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인들(GSL)에 인가될 수 있다. 또한, 전압 생성기(550)는 전원 전압(PWR) 및 제어 신호들(CON)에 기초하여 소거 동작에 필요한 소거 전압(VERS)을 발생할 수 있다.
예를 들어, 소거 동작 시에, 전압 생성기(550)는 메모리 블록들(BLK1~BLKz)의 공통 소스 라인 및/또는 비트 라인(BL)에 소거 전압(VERS)을 인가하고, 어드레스 디코더(520)를 통해 하나의 메모리 블록의 모든 워드 라인들에 소거 허용 전압(예를 들어, 접지 전압)을 인가할 수 있다. 소거 검증 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 하나의 메모리 블록의 모든 워드 라인들에 소거 검증 전압을 동시에 인가하거나 워드 라인 단위로 순차적으로 인가할 수 있다.
예를 들어, 프로그램 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 상기 선택 워드 라인에 프로그램 전압을 인가하고, 상기 비선택 워드 라인들에는 프로그램 금지 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 상기 선택 워드 라인에 프로그램 검증 전압을 인가하고, 상기 비선택 워드 라인들에는 검증 패스 전압을 인가할 수 있다.
또한, 노멀 독출 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 상기 선택 워드 라인에 독출 전압을 인가하고, 상기 비선택 워드 라인들에는 독출 패스 전압을 인가할 수 있다. 또한 데이터 리커버리 독출 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 상기 선택 워드 라인에 인접한 워드 라인에 독출 전압을 인가하고, 상기 선택 워드 라인에는 리커버리 독출 전압을 인가할 수 있다.
페이지 버퍼 회로(530)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(510)와 연결될 수 있다. 페이지 버퍼 회로(530)는 복수의 페이지 버퍼들을 포함할 수 있다. 일 실시예에서, 하나의 페이지 버퍼에 하나의 비트 라인이 연결될 수 있다. 다른 실시예에서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다.
페이지 버퍼 회로(530)는 메모리 셀 어레이(510)에 프로그램 될 기입 데이터(DAT)를 저장하거나 혹은 메모리 셀 어레이(510)로부터 감지된 독출 데이터(DAT)를 저장할 수 있다. 즉, 페이지 버퍼 회로(530)는 비휘발성 메모리(500)의 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다.
데이터 입출력 회로(540)는 데이터 라인들(DL)을 통해 페이지 버퍼 회로(530)와 연결될 수 있다. 데이터 입출력 회로(540)는 컬럼 어드레스(C_ADDR)에 응답하여, 데이터(DAT)를 페이지 버퍼 회로(530)를 거쳐서 메모리 셀 어레이(510)에 제공하거나 메모리 셀 어레이(510)로부터 페이지 버퍼 회로(530)를 거쳐서 출력되는 데이터(DAT)를 외부에 제공할 수 있다.
한편, NAND 플래시 메모리에 기초하여 본 발명의 실시예들에 따른 비휘발성 메모리를 설명하였으나, 본 발명의 실시예들에 따른 비휘발성 메모리는 PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 임의의 비휘발성 메모리일 수 있다.
도 7 및 8은 도 1의 스토리지 장치의 구동 방법의 구체적인 예들을 나타내는 순서도들이다. 이하 도 2와 중복되는 설명은 생략한다.
도 1 및 7을 참조하면, 도 7의 단계 S100은 도 1의 단계 S100과 실질적으로 동일할 수 있다.
단계 S100이 수행된 이후에, 좌측의 단계 S110, S120 및 S130과 우측의 단계 S140, S200, S310, S320 및 S330이 수행될 수 있다. 예를 들어, 단계 S110, S120 및 S130은 상기 호스트 장치와의 통신을 위한 링크/PHY 계층의 동작, 즉 도 4의 링크 관리자(354) 및 PHY(355)에 의해 제어되는 동작을 나타낼 수 있다. 단계 S140, S200, S310, S320 및 S330은 상기 스토리지 장치의 동작 및 호스트 인터페이스를 위한 펌웨어 계층의 동작, 즉 도 4의 HIL(351) 및 FTL(352)에 의해 제어되는 동작을 나타낼 수 있다.
상기 스토리지 장치는(즉, 상기 스토리지 컨트롤러 및/또는 상기 링크/PHY 계층은) 상기 호스트 장치와의 링크를 검출하고, 상기 호스트 장치와의 상기 통신 체결 및/또는 설정을 준비/수행할 수 있다(단계 S110).
상기 호스트 장치와의 상기 통신 체결이 완료되지 않은 경우에(단계 S120: 아니오), 단계 S110이 반복될 수 있다. 상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료된 경우에(단계 S120: 예), 상기 통신 체결의 성공을 나타내는 신호를 생성/제공할 수 있다(단계 S130). 예를 들어, 링크 신호(LNK)가 활성화될 수 있다.
상기 스토리지 장치는(즉, 상기 스토리지 컨트롤러 및/또는 상기 펌웨어 계층은) 펌웨어를 오픈(open)하고(단계 S140), 상기 호스트 장치와의 상기 통신 체결을 대기할 수 있다(단계 S200). 도 7의 단계 S200은 도 1의 단계 S200과 실질적으로 동일할 수 있다. 예를 들어, 단계 S200에서는 별도의 동작이 수행되지 않거나 최소한의 백그라운드(background) 동작만이 수행될 수 있다.
단계 S310, S320 및 S330은 각각 도 2의 단계 S310, S320 및 S330과 실질적으로 동일할 수 있다. 예를 들어, 단계 S310에서는 단계 S130에서 제공되는 신호에 기초하여 상기 통신 체결의 성공 또는 실패를 판단할 수 있다. 예를 들어, 단계 S320은 리텐션 강화 구동부(도 3의 314)에 의해 수행될 수 있다.
도 1 및 8을 참조하면, 도 8의 단계 S100, S110, S120, S130, S140, S200, S310, S320 및 S330은 각각 도 7의 단계 S100, S110, S120, S130, S140, S200, S310, S320 및 S330과 실질적으로 동일할 수 있다. 단계 S315가 추가되는 것을 제외하면, 도 8의 실시예는 도 7의 실시예와 실질적으로 동일하며, 중복되는 설명은 생략한다.
상기 호스트 장치와의 상기 통신 체결이 실패한 경우에(단계 S310: 아니오), 상기 스토리지 장치의 통신 체결 대기 시간이 미리 정해진 제1 기준 시간보다 길어지는지 판단할 수 있다(단계 S315). 예를 들어, 단계 S315는 측정부(도 3의 312) 및 리텐션 강화 구동부(314)에 의해 수행될 수 있다.
예를 들어, 상기 통신 체결 대기 시간은 상기 외부 전원 전압이 활성화된 시점부터 시작될 수 있다. 측정부(312)는 상기 외부 전원 전압이 활성화된 시점부터 상기 통신 체결 대기 시간을 측정하기 시작하며, 상기 통신 체결 대기 시간과 관련된 상기 제1 시간 정보를 리텐션 강화 구동부(314)에 제공할 수 있다. 리텐션 강화 구동부(314)는 상기 제1 시간 정보에 기초하여 상기 통신 체결 대기 시간과 상기 제1 기준 시간을 비교할 수 있다.
상기 통신 체결 대기 시간이 상기 제1 기준 시간보다 길어지는 경우에(단계 S315: 예), 단계 S320이 수행될 수 있다. 예를 들어, 상기 외부 전원 전압이 활성화된 시점부터 상기 제1 기준 시간이 경과한 이후에도 상기 링크 신호가 비활성화된 경우에, 상기 호스트 장치와의 상기 통신 체결이 실패한 것으로 판단하고, 상기 통신 체결의 실패를 기초로 상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행할 수 있다.
상기 통신 체결 대기 시간이 상기 제1 기준 시간을 초과하지 않은 경우에(단계 S315: 아니오), 즉 상기 통신 체결 대기 시간이 상기 제1 기준 시간만큼 경과되지 않은 경우에는, 단계 S200 및 S310이 반복될 수 있다.
도 9a 및 9b는 도 8의 동작을 설명하기 위한 도면들이다.
도 8 및 9a를 참조하면, 제1 시점(t1)에서 외부 전원 전압(EPWR)이 활성화되고 제2 시점(t2)에서 상기 통신 체결이 성공하여 링크 신호(LNK)가 활성화된 경우에, 단계 S330과 같이 상기 스토리지 장치가 상기 정상 동작 모드에 진입하여 상기 정상 동작을 수행할 수 있다.
도 8 및 9b를 참조하면, 외부 전원 전압(EPWR)이 활성화된 제1 시점(t1)부터 제1 기준 시간(TR1)이 경과한 제3 시점(t3) 이후에도 링크 신호(LNK)가 비활성화된 경우에, 상기 통신 체결이 실패한 것으로 판단하고, 단계 S320과 같이 상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행할 수 있다.
도 10a, 10b, 10c, 10d 및 10e는 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법과 관련된 통신 체결을 설명하기 위한 도면들이다.
도 10a, 10b, 10c 및 10d를 참조하면, 호스트 장치(예를 들어, 도 3의 200)와 스토리지 장치(예를 들어, 도 3의 300) 사이의 인터페이스가 SAS에 기초하여 구현되는 경우를 예시하고 있다.
도 10a, 10b, 10c 및 10d에서, "PHY_A" 및 "PHY_B"는 각각 호스트 장치(200) 및 스토리지 장치(300)(즉, 호스트 장치(200)에 포함되는 PHY(255) 및 스토리지 장치(300)에 포함되는 PHY(355))를 나타내고, "PHY_A_TX/PHY_B_RX"는 호스트 장치(200)에서 스토리지 장치(300)로의 신호 전송을 나타내며, "PHY_A_RX/PHY_B_TX"는 스토리지 장치(300)에서 호스트 장치(200)로의 신호 전송을 나타낸다.
SAS 인터페이스에서, PHY 리셋 시퀀스(sequence)는 OOB(out of band) 신호를 이용한 OOB 시퀀스와 스피드 협상(speed negotiation) 시퀀스를 포함할 수 있다. 도 10a, 10b 및 10c는 상기 OOB 시퀀스를 예시하고 있으며, 도 10d는 상기 스피드 협상 시퀀스를 예시하고 있다.
상기 OOB 신호는 초기화 신호인 "COMINIT"과 SAS 특정(SAS-specific) 신호인 "COMSAS"를 포함할 수 있다. 상기 OOB 시퀀스에서, "COMINIT" 및 "COMSAS"가 순차적으로 전송될 수 있다. 호스트 장치(200)는 스토리지 장치(300)로 "COMINIT" 및 "COMSAS"를 순차적으로 전송하며, 스토리지 장치(300) 또한 호스트 장치(200)로 "COMINIT" 및 "COMSAS"를 순차적으로 전송할 수 있다.
구체적으로, 상기 OOB 시퀀스를 시작하기 위해, 송신단(예를 들어, 호스트 장치(200))은 "COMINIT"을 전송할 수 있다. 수신단(예를 들어, 스토리지 장치(300))은 "COMINIT"을 수신하면 다음 중 하나를 수행할 수 있다. a) 아직 "COMINIT"을 전송하지 않은 경우 "COMINIT"을 전송하고 이후에 "COMSAS"를 전송하며, 또는 b) "COMINIT"을 전송한 경우 "COMSAS"를 전송할 수 있다. 송신단은 "COMINIT"을 전송한 이후에 "COMSAS"를 전송할 수 있다. "COMSAS"의 전송 및 성공적인 수신이 완료되면, 상기 OOB 시퀀스가 완료되며, 이후에 상기 스피드 협상 시퀀스가 시작될 수 있다.
도 10a는 호스트 장치(200) 및 스토리지 장치(300)가 상기 OOB 시퀀스를 실질적으로 동시에 시작하는 경우를 예시하고 있고, 도 10b는 호스트 장치(200)가 스토리지 장치(300)보다 먼저 상기 OOB 시퀀스를 시작하는 경우를 예시하고 있으며, 도 10c는 스토리지 장치(300)가 파워 온 되기 전에 호스트 장치(200)가 상기 OOB 시퀀스를 시작하는 경우를 예시하고 있다. 도 10a, 10b 및 10c에서, 시점(tA)은 호스트 장치(200)가 파워 온 되는 시점을 나타내고, 시점(tB)은 스토리지 장치(300)가 파워 온 되는 시점을 나타내고, 시점(tO)은 상기 OOB 시퀀스가 시작되는 시점을 나타내며, 시점(tz)은 상기 OOB 시퀀스가 완료되고 상기 스피드 협상 시퀀스가 시작되는 시점을 나타낸다.
상기 스피드 협상 시퀀스는 피어-투-피어(peer-to-peer) 협상 기술로서, 복수의 물리적 링크 레이트(physical link rate)들에 대한 스피드 협상 윈도우(window)들의 세트로 구성됩니다. 상기 스피드 협상 시퀀스의 길이는 호스트 장치(200) 및 스토리지 장치(300)에서 지원하는 물리적 링크 레이트들의 개수에 의해 결정될 수 있다.
각 스피드 협상 윈도우는 "RCDT" 및 "SNTT"를 포함할 수 있다. "RCDT"는 rate change delay time의 약어로서, D.C. idle이 전송되는 구간을 나타낸다. "SNTT"는 speed negotiation transmit time의 약어로서, 각 물리적 링크 레이트에서 ALIGN(0) 또는 ALIGN(1)이 전송되는 구간을 나타낸다. 특정 물리적 링크 레이트를 지원하는 경우에는 "SNTT" 구간에 ALIGNs가 전송되고, 특정 물리적 링크 레이트를 지원하지 않는 경우에는 "SNTT" 구간에 D.C. idle이 전송될 수 있다.
도 10d는 호스트 장치(200)가 G1, G2 및 G3 링크 레이트들을 지원하고 스토리지 장치(300)가 G2 링크 레이트만을 지원하는 경우에 상기 스피드 협상 시퀀스를 예시하고 있다. 도 10d에서, 시점(tz)은 상기 스피드 협상 시퀀스가 시작되는 시점을 나타낸다.
스피드 협상 윈도우(SNW_G1)에서, 스토리지 장치(300)는 G1 링크 레이트를 지원하지 않으며, 호스트 장치(200)의 "SNTT" 구간에 DWS(dword synchronization)가 존재하지 않을 수 있다. 스피드 협상 윈도우(SNW_G2)에서, 호스트 장치(200) 및 스토리지 장치(300)는 G2 링크 레이트를 지원하며, 호스트 장치(200) 및 스토리지 장치(300)의 "SNTT" 구간에 DWS가 존재하지만 서로 정렬되지 않을 수 있다. 스피드 협상 윈도우(SNW_G3)에서, 스토리지 장치(300)는 G3 링크 레이트를 지원하지 않으며, 호스트 장치(200)의 "SNTT" 구간에 DWS가 존재하지 않을 수 있다. 최종 스피드 협상 윈도우(SNW_G2')에서, 호스트 장치(200) 및 스토리지 장치(300)는 G2 링크 레이트를 선택하고 DWS를 정렬함으로써, 상기 스피드 협상 시퀀스가 완료될 수 있다.
상기 스피드 협상 시퀀스가 완료된 경우에 호스트 장치(200)와 스토리지 장치(300) 사이의 통신 체결이 성공적으로 완료되며, 상술한 것처럼 링크 신호를 활성화하거나 플래그를 설정하는 등과 같이 상기 통신 체결의 성공을 알릴 수 있다.
도 10e를 참조하면, 호스트 장치(200)와 스토리지 장치(300) 사이의 인터페이스가 PCIe에 기초하여 구현되는 경우를 예시하고 있다.
호스트 장치(200)와 스토리지 장치(300)는 복수의 설정 제어 신호들을 주고받을 수 있다. 예를 들어, 상기 복수의 설정 제어 신호들은 리셋 신호(PERST#) 및 링크 신호(PCIe_LINK)를 포함할 수 있다. 예를 들어, 리셋 신호(PERST#)는 호스트 장치(200)에서 스토리지 장치(300)로 제공되는 신호이며, PCI Express Reset 신호라고 지칭될 수 있다. 예를 들어, 호스트 장치(200)와 스토리지 장치(300)는 Link라고 지칭되는 물리적 연결을 통해 서로 연결되고 Link를 통해 데이터를 주고받으며, 링크 신호(PCIe_LINK)는 이러한 Link 연결, 즉 통신 설정이 완료되었는지를 나타내는 신호일 수 있다.
시간 ts1에서, 외부 전원 전압(EPWR)이 활성화되며, 이에 따라 스토리지 장치(300)에(즉, 스토리지 컨트롤러(도 3의 310)에) 전원이 공급되기 시작할 수 있다. 시간 ts2에서, 리셋 신호(PERST#)가 활성화되며(즉, de-assertion), 이에 따라 스토리지 장치(300)에 포함되는 스토리지 컨트롤러(310)가 초기화/리셋될 수 있다. 예를 들어, 리셋 신호(PERST#)는 전원 공급이 지정된 전압 허용 오차 내에 있고 안정적인 경우를 나타내는데 사용되며, 전원 공급이 안정화되면 구성요소(예를 들어, 스토리지 컨트롤러(310))의 상태 시스템 및 기타 로직을 초기화시킬 수 있다. 시간 ts3에서, 링크 신호(PCIe_LINK)가 활성화되며, 이에 따라 호스트 장치(200)와 스토리지 장치(300)(즉, 스토리지 컨트롤러(도 3의 310)) 사이의 통신 설정이 완료(즉, 링크 업)되고 데이터를 주고받을 수 있는 상태가 될 수 있다. 다시 말하면, 시간 ts3에서 호스트 장치(200)와 스토리지 장치(300) 사이의 통신 체결이 성공적으로 완료되며, 링크 신호(PCIe_LINK)에 기초하여 상기 통신 체결의 성공을 알릴 수 있다.
다만 본 발명은 이에 한정되지 않으며, 호스트 장치(200)와 스토리지 장치(300) 사이의 인터페이스는 다양한 방식에 기초하여 구현될 수 있다.
도 11은 도 1의 스토리지 장치의 구동 방법의 구체적인 일 예를 나타내는 순서도이다. 이하 도 2, 7 및 8과 중복되는 설명은 생략한다.
도 1 및 11을 참조하면, 도 11의 단계 S100, S110, S120, S130, S140, S200, S310, S315, S320 및 S330은 각각 도 8의 단계 S100, S110, S120, S130, S140, S200, S310, S315, S320 및 S330과 실질적으로 동일할 수 있다. 단계 S340이 추가되는 것을 제외하면, 도 11의 실시예는 도 8의 실시예와 실질적으로 동일하며, 중복되는 설명은 생략한다.
상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행하는 도중에 및/또는 상기 리텐션 강화 동작을 수행한 이후에, 상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료되었는지 확인할 수 있다(단계 S340). 단계 S340은 단계 S310과 실질적으로 동일할 수 있다.
상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행하는 도중에 및/또는 상기 리텐션 강화 동작을 수행한 이후에 상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료된 경우에(단계 S340: 예), 상기 스토리지 장치가 상기 리텐션 강화 동작을 중단하고 상기 리텐션 강화 모드를 종료하며, 단계 S330이 수행될 수 있다. 예를 들어, 상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행하는 도중에 및/또는 상기 리텐션 강화 동작을 수행한 이후에 상기 링크 신호가 활성화된 경우에, 상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료된 것으로 판단하고, 상기 통신 체결의 성공을 기초로 상기 스토리지 장치가 상기 리텐션 강화 동작을 중단하고 상기 리텐션 강화 모드를 종료하며, 상기 정상 동작 모드에 진입하여 상기 정상 동작을 수행할 수 있다.
상기 호스트 장치와의 상기 통신 체결이 여전히 실패한 경우에는(단계 S340: 아니오), 단계 S320이 반복될 수 있다.
한편, 상세하게 도시하지는 않았으나, 도 2의 실시예에 대해서도 도 8 및 11의 단계 S315가 추가되거나 및/또는 도 11의 단계 S340이 추가될 수 있다.
도 12는 도 2의 리텐션 강화 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 2 및 12를 참조하면, 상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행하는데 있어서(단계 S320), 상기 비휘발성 메모리는 복수의 영역들(또는 저장 영역들)을 포함하며, 상기 복수의 영역들에 대해 순차적으로 상기 리텐션 강화 동작이 수행될 수 있다. 예를 들어, 상기 복수의 영역들은 제1 내지 제N(N은 2 이상의 자연수) 저장 영역들을 포함하며, 각각 적어도 하나의 페이지 및/또는 메모리 블록을 포함할 수 있다.
먼저 X를 1로 설정할 수 있다(단계 S321). 독출 커맨드에 기초하여 제X 영역에 저장된 제X 데이터에 대한 독출 동작을 수행하고(단계 S322), 상기 제X 데이터에 대한 리프로그램 동작을 선택적으로 수행할 수 있다(단계 S323). 상기 복수의 영역들 모두에 대한 독출 동작이 완료되지 않은 경우에(단계 S324: 아니오), 예를 들어 X<N인 경우에, X를 1만큼 증가시키고(단계 S325), 단계 S322 및 단계 S323이 반복될 수 있다. 상기 복수의 영역들 모두에 대한 독출 동작이 완료된 경우에(단계 S324: 예), 예를 들어 X=N인 경우에, 상기 리텐션 강화 동작이 완료될 수 있다. 예를 들어, 단계 S321, S322, S323, S324 및 S325는 리텐션 강화 구동부(도 3의 314)에 의해 수행될 수 있다.
구체적으로, 상기 제1 저장 영역 및 제1 데이터에 대해 단계 S322 및 단계 S323을 수행하고, 제2 저장 영역 및 제2 데이터에 대해 단계 S322 및 단계 S323을 수행하며, 상기 제N 저장 영역 및 제N 데이터에 대해 단계 S322 및 단계 S323을 수행할 수 있다. 단계 S321 및 S325는 상기 복수의 저장 영역들에 대한 어드레스를 설정/변경하는 동작으로 설명될 수도 있다.
도 13은 도 12의 리프로그램 동작을 선택적으로 수행하는 단계의 일 예를 나타내는 순서도이다.
도 12 및 13을 참조하면, 상기 제X 데이터에 대한 리프로그램 동작을 선택적으로 수행하는데 있어서(단계 S323), 상기 제X 데이터에 포함된 제X 에러 비트들의 개수와 미리 정해진 제1 기준 개수를 비교할 수 있다(단계 S323a).
상기 제X 에러 비트들의 개수가 상기 제1 기준 개수보다 많은 경우에(단계 S323a: 예), 리프로그램 커맨드에 기초하여 상기 제X 데이터에 대한 상기 리프로그램 동작을 수행할 수 있다(단계 S323b). 예를 들어, 상기 제X 데이터를 상기 제X 영역과 다른 영역에 리프로그램할 수 있다.
상기 제X 에러 비트들의 개수가 상기 제1 기준 개수보다 적거나 같은 경우에(단계 S323a: 아니오), 상기 제X 데이터에 대한 상기 리프로그램 동작을 생략할 수 있다(단계 S323c).
일 실시예에서, 상기 제1 기준 개수는 변경 가능할 수 있다. 상기 제1 기준 개수는 상기 스토리지 장치에 대한 상기 리텐션 강화 동작 시에 상기 제X 데이터가 열화되었는지 판단하는 기준 또는 조건을 나타낼 수 있다. 예를 들어, 상기 제1 기준 개수는 사용자 설정 신호에 기초하여 변경될 수 있다.
일 실시예에서, 상기 제1 기준 개수는 상기 스토리지 장치에 대한 상기 정상 동작 시에 상기 제X 데이터가 열화되었는지 판단하는 기준 또는 조건을 나타내는 제2 기준 개수보다 적을 수 있다. 예를 들어, 상기 제2 기준 개수가 K(K는 자연수)인 경우에, 상기 제1 기준 개수는 (K-Y)(Y는 K보다 작은 자연수)일 수 있다. 다시 말하면, 상기 정상 동작 모드/정상 동작에서와 비교하여, 상기 리텐션 강화 모드/리텐션 강화 동작에서의 데이터 열화 판단 기준이 높을 수 있다.
종래의 스토리지 장치는 파워 온 리텐션 특성을 보장하기 위하여 백그라운드 미디어 스캔(background media scan) 또는 패트롤 리드(patrol read)와 같은 Slow-Read를 수행하며, 스토리지 장치의 전체 영역을 탐색하는데 상대적으로 긴 시간이 소요된다. 이에 비하여, 본 발명의 실시예들에 따른 스토리지 장치에서 수행되는 상기 리텐션 강화 동작에서는 무결성 보장이 필요한 데이터 영역에 Intensive-Read를 수행하며, 스토리지 장치의 전체 영역을 탐색하는데 상대적으로 짧은 시간이 소요될 수 있다.
도 14는 도 2의 리텐션 강화 동작을 수행하는 단계의 일 예를 나타내는 순서도이다. 이하 도 12와 중복되는 설명은 생략한다.
도 2 및 14를 참조하면, 상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행하는데 있어서(단계 S320), 도 14의 단계 S321, S322, S323, S324 및 S325는 각각 도 12의 단계 S321, S322, S323, S324 및 S325와 실질적으로 동일할 수 있다.
상기 복수의 영역들 모두에 대한 독출 동작이 완료된 경우에(단계 S324: 예), 상기 스토리지 장치가 상기 리텐션 강화 동작을 완료하고 상기 리텐션 강화 모드에서 대기할 수 있다(단계 S326). 예를 들어, idle 상태로 대기할 수 있다.
상기 스토리지 장치의 리텐션 강화 대기 시간이 미리 정해진 제2 기준 시간보다 길어지는지 판단할 수 있다(단계 S327). 예를 들어, 단계 S327은 측정부(도 3의 312) 및 리텐션 강화 구동부(도 3의 314)에 의해 수행될 수 있다.
예를 들어, 상기 리텐션 강화 대기 시간은 이전에 상기 리텐션 강화 동작이 완료된 시점부터 시작될 수 있다. 측정부(312)는 이전에 상기 리텐션 강화 동작이 완료된 시점부터 상기 리텐션 강화 대기 시간을 측정하기 시작하며, 상기 리텐션 강화 대기 시간과 관련된 상기 제2 시간 정보를 리텐션 강화 구동부(314)에 제공할 수 있다. 리텐션 강화 구동부(314)는 상기 제2 시간 정보에 기초하여 상기 리텐션 강화 대기 시간과 상기 제2 기준 시간을 비교할 수 있다. 상기 제2 기준 시간은 리텐션 강화 재시작 시간 또는 재시작 시간으로 지칭될 수도 있다.
상기 리텐션 강화 대기 시간이 상기 제2 기준 시간보다 길어지는 경우에(단계 S327: 예), 상기 스토리지 장치가 상기 리텐션 강화 동작을 다시 수행할 수 있다. 다시 말하면, 단계 S321, S322, S323, S324 및 S325가 다시 수행될 수 있다.
상기 리텐션 강화 대기 시간이 상기 제2 기준 시간을 초과하지 않은 경우에(단계 S327: 아니오), 즉 상기 리텐션 강화 대기 시간이 상기 제2 기준 시간만큼 경과되지 않은 경우에는, 단계 S326이 반복될 수 있다.
일 실시예에서, 상기 제2 기준 시간은 상기 스토리지 장치의 리텐션 특성 보증 기간에 기초하여 결정될 수 있다. 예를 들어, 상기 제2 기준 시간은 상기 리텐션 특성 보증 기간보다 짧을 수 있다. 예를 들어, 상기 리텐션 특성 보증 기간이 J(J는 양의 실수)인 경우에, 상기 제2 기준 시간은 (J-Z)(Z는 J보다 작은 양의 실수)일 수 있다.
일 실시예에서, 상기 제2 기준 시간은 도 8을 참조하여 상술한 상기 제1 기준 시간보다 길 수 있다.
한편, 본 발명의 실시예들은 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수도 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다. 예를 들어, 상기 컴퓨터로 판독 가능한 매체는 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, 비일시적은 저장 매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장 매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
도 15는 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 전자 시스템을 나타내는 블록도이다.
도 15를 참조하면, 전자 시스템(3000)은 반도체 장치(3100) 및 반도체 장치(3100)와 전기적으로 연결되는 컨트롤러(3200)를 포함할 수 있다. 전자 시스템(3000)은 하나 또는 복수의 반도체 장치들(3100)을 포함하는 스토리지 장치 또는 이를 포함하는 전자 장치일 수 있다. 예를 들어, 전자 시스템(3000)은 SSD(Solid State Drive) 장치, USB(Universal Serial Bus), 컴퓨팅 시스템, 의료 장치 또는 통신 장치일 수 있다.
반도체 장치(3100)는 메모리 장치일 수 있으며, 예를 들어 도 6을 참조하여 상술한 비휘발성 메모리 장치일 수 있다. 반도체 장치(3100)는 제1 구조물(3100F) 및 제1 구조물(3100F) 상의 제2 구조물(3100S)을 포함할 수 있다. 제1 구조물(3100F)은 디코더 회로(3110), 페이지 버퍼 회로(3120) 및 로직 회로(3130)를 포함하는 주변 회로 구조물일 수 있다. 제2 구조물(3100S)은 비트 라인(BL), 공통 소스 라인(CSL), 워드라인들(WL), 제1 및 제2 상부 게이트 라인들(UL1, UL2), 제1 및 제2 하부 게이트 라인들(LL1, LL2), 및 비트 라인(BL)과 공통 소스 라인(CSL) 사이의 메모리 셀 스트링들(CSTR)을 포함하는 메모리 셀 구조물일 수 있다.
제2 구조물(3100S)에서, 각각의 메모리 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 인접하는 하부 트랜지스터들(LT1, LT2), 비트 라인(BL)에 인접하는 상부 트랜지스터들(UT1, UT2), 및 하부 트랜지스터들(LT1, LT2)과 상부 트랜지스터들(UT1, UT2) 사이에 배치되는 복수의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다.
제1 구조물(3100F)에서, 디코더 회로(3110), 페이지 버퍼 회로(3120) 및 로직 회로(3130)는 도 6의 어드레스 디코더(520), 페이지 버퍼 회로(530) 및 제어 회로(560)에 각각 대응할 수 있다.
공통 소스 라인(CSL), 제1 및 제2 하부 게이트 라인들(LL1, LL2), 워드 라인들(WL) 및 제1 및 제2 상부 게이트 라인들(UL1, UL2)은, 제1 연결 배선들(3115)을 통해 디코더 회로(3110)와 전기적으로 연결될 수 있다. 비트 라인들(BL)은 제2 연결 배선들(3125)을 통해 페이지 버퍼 회로(3120)와 전기적으로 연결될 수 있다. 입출력 패드(3101)는 입출력 연결 배선(3135)을 통해 로직 회로(3130)와 전기적으로 연결될 수 있다.
컨트롤러(3200)는 프로세서(3210), NAND 컨트롤러(3220) 및 호스트 인터페이스(3230)를 포함할 수 있다. 컨트롤러(3200)는 복수의 반도체 장치들(3000)을 제어할 수 있다. 프로세서(3210), NAND 컨트롤러(3220)에 포함되는 NAND 인터페이스(3221) 및 호스트 인터페이스(3230)는 도 5의 프로세서(410), 메모리 인터페이스(460) 및 호스트 인터페이스(440)에 각각 대응할 수 있다.
도 16은 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 전자 시스템을 설명하기 위한 사시도이다.
도 16을 참조하면, 전자 시스템(4000)은 메인 기판(4001)과, 메인 기판(4001)에 실장되는 컨트롤러(4002), 하나 이상의 반도체 패키지(4003), 및 DRAM(Dynamic Random Access Memory) 장치(4004)를 포함할 수 있다. 반도체 패키지(4003) 및 DRAM 장치(4004)는 메인 기판(4001)에 형성되는 배선 패턴들(4005)에 의해 컨트롤러(4002)와 서로 연결될 수 있다.
메인 기판(4001)은 외부 호스트와 결합되는 복수의 핀들을 포함하는 커넥터(4006)를 포함할 수 있다. 커넥터(4006)에서 상기 복수의 핀들의 개수와 배치는, 전자 시스템(4000)과 상기 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다. 일 실시예에서, 전자 시스템(4000)은 커넥터(4006)를 통해 외부 호스트로부터 공급받는 전원에 의해 동작할 수 있다.
컨트롤러(4002)는 반도체 패키지(4003)에 데이터를 기록하거나, 반도체 패키지(4003)로부터 데이터를 읽어올 수 있으며, 전자 시스템(4000)의 동작 속도를 개선할 수 있다.
DRAM 장치(4004)는 데이터 저장 공간인 반도체 패키지(4003)와 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리일 수 있다. 전자 시스템(4000)에 포함되는 DRAM 장치(4004)는 일종의 캐시 메모리로도 동작할 수 있으며, 반도체 패키지(4003)에 대한 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다.
반도체 패키지(4003)는 서로 이격된 제1 및 제2 반도체 패키지들(4003a, 4003b)을 포함할 수 있다. 제1 및 제2 반도체 패키지들(4003a, 4003b)은 각각 복수의 반도체 칩들(4200)을 포함하는 반도체 패키지일 수 있다. 제1 및 제2 반도체 패키지들(4003a, 4003b) 각각은, 패키지 기판(4100), 패키지 기판(4100) 상의 반도체 칩들(4200), 반도체 칩들(4200) 각각의 하부면에 배치되는 접착층들(4300), 반도체 칩들(4200)과 패키지 기판(2100)을 전기적으로 연결하는 연결 구조물(4400), 및 패키지 기판(4100) 상에서 반도체 칩들(4200) 및 연결 구조물(4400)을 덮는 몰딩층(4500)을 포함할 수 있다.
패키지 기판(4100)은 패키지 상부 패드들(4130)을 포함하는 인쇄 회로 기판일 수 있다. 각각의 반도체 칩(4200)은 입출력 패드(4210)를 포함할 수 있다. 입출력 패드(4210)는 도 15의 입출력 패드(3101)에 해당할 수 있다. 반도체 칩들(4200) 각각은 게이트 전극 구조물들(5210), 각 게이트 전극 구조물들(5210)을 관통하는 메모리 채널 구조물들(5220), 및 게이트 전극 구조물들(5210)을 분리시키는 분리 구조물들(5230)을 포함할 수 있다. 반도체 칩들(4200) 각각은 도 6을 참조하여 상술한 비휘발성 메모리 장치를 포함할 수 있다.
일 실시예에서, 연결 구조물(4400)은 입출력 패드(4210)와 패키지 상부 패드들(4130)을 전기적으로 연결하는 본딩 와이어일 수 있다.
도 17은 본 발명의 실시예들에 따른 스토리지 장치가 적용된 데이터 센터를 나타내는 블록도이다.
도 17을 참조하면, 데이터 센터(6000)는 각종 데이터를 모아두고 서비스를 제공하는 시설로서, 데이터 스토리지 센터라고 지칭될 수도 있다. 데이터 센터(6000)는 검색 엔진 및 데이터 베이스 운용을 위한 시스템일 수 있으며, 은행 등의 기업 또는 정부기관에서 사용되는 컴퓨팅 시스템일 수 있다. 데이터 센터(6000)는 어플리케이션 서버들(6100~6100n) 및 스토리지 서버들(6200~6200m)을 포함할 수 있다. 어플리케이션 서버들(6100~6100n)의 개수 및 스토리지 서버들(6200~6200m)의 개수는 실시예에 따라 다양하게 선택될 수 있고, 어플리케이션 서버들(6100~6100n)의 개수 및 스토리지 서버들(6200~6200m)의 개수는 서로 다를 수 있다.
어플리케이션 서버(6100) 또는 스토리지 서버(6200)는 프로세서(6110, 6210) 및 메모리(6120, 6220) 중 적어도 하나를 포함할 수 있다. 스토리지 서버(6200)를 예시로 설명하면, 프로세서(6210)는 스토리지 서버(6200)의 전반적인 동작을 제어할 수 있고, 메모리(6220)에 액세스하여 메모리(6220)에 로딩된 명령어 및/또는 데이터를 실행할 수 있다. 메모리(6220)는 DDR SDRAM(Double Data Rate Synchronous DRAM), HBM(High Bandwidth Memory), HMC(Hybrid Memory Cube), DIMM(Dual In-line Memory Module), Optane DIMM 또는 NVMDIMM(Non-Volatile DIMM)일 수 있다. 실시예에 따라, 스토리지 서버(6200)에 포함되는 프로세서(6210)의 개수 및 메모리(6220)의 개수는 다양하게 선택될 수 있다. 일 실시예에서, 프로세서(6210)와 메모리(6220)는 프로세서-메모리 페어를 제공할 수 있다. 일 실시예에서, 프로세서(6210)와 메모리(6220)의 개수는 서로 다를 수도 있다. 프로세서(6210)는 단일 코어 프로세서 또는 다중 코어 프로세서를 포함할 수 있다. 스토리지 서버(6200)에 대한 상기 설명은, 어플리케이션 서버(6100)에도 유사하게 적용될 수 있다. 실시예에 따라, 어플리케이션 서버(6100)는 스토리지 장치(6150)를 포함하지 않을 수도 있다. 스토리지 서버(6200)는 적어도 하나 이상의 스토리지 장치(6250)를 포함할 수 있다. 스토리지 서버(6200)에 포함되는 스토리지 장치(6250)의 개수는 실시예에 따라 다양하게 선택될 수 있다.
어플리케이션 서버들(6100~6100n) 및 스토리지 서버들(6200~6200m)은 네트워크(6300)를 통해 서로 통신할 수 있다. 네트워크(6300)는 FC(Fiber Channel) 또는 이더넷(Ethernet) 등을 이용하여 구현될 수 있다. 이 때, FC는 상대적으로 고속의 데이터 전송에 사용되는 매체이며, 고성능/고가용성을 제공하는 광 스위치를 사용할 수 있다. 네트워크(6300)의 액세스 방식에 따라 스토리지 서버들(6200~6200m)은 파일 스토리지, 블록 스토리지, 또는 오브젝트 스토리지로서 제공될 수 있다.
일 실시예에서, 네트워크(6300)는 SAN(Storage Area Network)과 같은 스토리지 전용 네트워크일 수 있다. 예를 들어, SAN은 FC 네트워크를 이용하고 FCP(FC Protocol)에 따라 구현된 FC-SAN일 수 있다. 다른 예에서, SAN은 TCP/IP 네트워크를 이용하고 iSCSI(SCSI over TCP/IP 또는 Internet SCSI) 프로토콜에 따라 구현된 IP-SAN일 수 있다. 다른 실시예에서, 네트워크(6300)는 TCP/IP 네트워크와 같은 일반 네트워크일 수 있다. 예를 들어, 네트워크(6300)는 FCoE(FC over Ethernet), NAS(Network Attached Storage), NVMe-oF(NVMe over Fabrics) 등의 프로토콜에 따라 구현될 수 있다.
이하에서는, 어플리케이션 서버(6100) 및 스토리지 서버(6200)를 중심으로 설명하기로 한다. 어플리케이션 서버(6100)에 대한 설명은 다른 어플리케이션 서버(6100n)에도 적용될 수 있고, 스토리지 서버(6200)에 대한 설명은 다른 스토리지 서버(6200m)에도 적용될 수 있다.
어플리케이션 서버(6100)는 사용자 또는 클라이언트가 저장 요청한 데이터를 네트워크(6300)를 통해 스토리지 서버들(6200~6200m) 중 하나에 저장할 수 있다. 또한, 어플리케이션 서버(6100)는 사용자 또는 클라이언트가 독출 요청한 데이터를 스토리지 서버들(6200~6200m) 중 하나로부터 네트워크(6300)를 통해 획득할 수 있다. 예를 들어, 어플리케이션 서버(6100)는 웹 서버 또는 DBMS(Database Management System) 등으로 구현될 수 있다.
어플리케이션 서버(6100)는 네트워크(6300)를 통해 다른 어플리케이션 서버(6100n)에 포함된 메모리(6120n) 또는 스토리지 장치(6150n)에 액세스할 수 있고, 또는 네트워크(6300)를 통해 스토리지 서버(6200~6200m)에 포함된 메모리(6220~6220m) 또는 스토리지 장치(6250~6250m)에 액세스할 수 있다. 이로써, 어플리케이션 서버(6100)는 어플리케이션 서버들(6100~6100n) 및/또는 스토리지 서버들(6200~6200m)에 저장된 데이터에 대해 다양한 동작들을 수행할 수 있다. 예를 들어, 어플리케이션 서버(6100)는 어플리케이션 서버들(6100~6100n) 및/또는 스토리지 서버들(6200~6200m) 사이에서 데이터를 이동 또는 카피(copy)하기 위한 명령어를 실행할 수 있다. 이 때 데이터는 스토리지 서버들(6200~6200m)의 스토리지 장치로(6250~6250m)부터 스토리지 서버들(6200~6200m)의 메모리들(6220~6220m)을 거쳐서, 또는 바로 어플리케이션 서버들(6100~6100n)의 메모리(6120~6120n)로 이동될 수 있다. 네트워크(6300)를 통해 이동하는 데이터는 보안 또는 프라이버시를 위해 암호화된 데이터일 수 있다.
스토리지 서버(6200)를 예시로 설명하면, 인터페이스(6254)는 프로세서(6210)와 컨트롤러(6251)의 물리적 연결 및 NIC(6240)와 컨트롤러(6251)의 물리적 연결을 제공할 수 있다. 예를 들어, 인터페이스(6254)는 스토리지 장치(6250)를 전용 케이블로 직접 접속하는 DAS(Direct Attached Storage) 방식으로 구현될 수 있다. 또한, 예를 들어, 인터페이스(6254)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
스토리지 서버(6200)는 스위치(6230) 및 NIC(6240)을 더 포함할 수 있다. 스위치(6230)는 프로세서(6210)의 제어에 따라 프로세서(6210)와 스토리지 장치(6250)를 선택적으로 연결시키거나, NIC(6240)과 스토리지 장치(6250)를 선택적으로 연결시킬 수 있다. 이와 유사하게, 어플리케이션 서버(6100)는 스위치(6130) 및 NIC(6140)을 더 포함할 수 있다.
일 실시예에서 NIC(6240)는 네트워크 인터페이스 카드, 네트워크 어댑터 등을 포함할 수 있다. NIC(6240)는 유선 인터페이스, 무선 인터페이스, 블루투스 인터페이스, 광학 인터페이스 등에 의해 네트워크(6300)에 연결될 수 있다. NIC(6240)는 내부 메모리, DSP, 호스트 버스 인터페이스 등을 포함할 수 있으며, 호스트 버스 인터페이스를 통해 프로세서(6210) 및/또는 스위치(6230) 등과 연결될 수 있다. 호스트 버스 인터페이스는, 앞서 설명한 인터페이스(6254)의 예시들 중 하나로 구현될 수도 있다. 일 실시예에서, NIC(6240)는 프로세서(6210), 스위치(6230), 스토리지 장치(6250) 중 적어도 하나와 통합될 수도 있다.
스토리지 서버(6200~6200m) 또는 어플리케이션 서버(6100~6100n)에서 프로세서는 스토리지 장치(6150~6150n, 6250~6250m) 또는 메모리(6120~6120n, 6220~6220m)로 커맨드를 전송하여 데이터를 프로그램하거나 리드할 수 있다. 이 때 데이터는 ECC(Error Correction Code) 엔진을 통해 에러 정정된 데이터일 수 있다. 데이터는 데이터 버스 변환(Data Bus Inversion: DBI) 또는 데이터 마스킹(Data Masking: DM) 처리된 데이터로서, CRC(Cyclic Redundancy Code) 정보를 포함할 수 있다. 데이터는 보안 또는 프라이버시를 위해 암호화된 데이터일 수 있다.
스토리지 장치(6150~6150m, 6250~6250m)는 프로세서로부터 수신된 리드 커맨드에 응답하여, 제어 신호 및 커맨드/어드레스 신호를 NAND 플래시 메모리 장치(6252~6252m)로 전송할 수 있다. 이에 따라 NAND 플래시 메모리 장치(6252~6252m)로부터 데이터를 독출하는 경우, RE(Read Enable) 신호는 데이터 출력 제어 신호로 입력되어, 데이터를 DQ 버스로 출력하는 역할을 할 수 있다. RE 신호를 이용하여 DQS(Data Strobe)를 생성할 수 있다. 커맨드와 어드레스 신호는 WE(Write Enable) 신호의 상승 엣지 또는 하강 엣지에 따라 페이지 버퍼에 래치될 수 있다.
컨트롤러(6251)는 스토리지 장치(6250)의 동작을 전반적으로 제어할 수 있다. 일 실시예에서, 컨트롤러(6251)는 SRAM(Static Random Access Memory)을 포함할 수 있다. 컨트롤러(6251)는 기입 커맨드에 응답하여 낸드 플래시(6252)에 데이터를 기입할 수 있고, 또는 독출 커맨드에 응답하여 낸드 플래시(6252)로부터 데이터를 독출할 수 있다. 예를 들어, 기입 커맨드 및/또는 독출 커맨드는 스토리지 서버(6200) 내의 프로세서(6210), 다른 스토리지 서버(6200m) 내의 프로세서(6210m) 또는 어플리케이션 서버(6100, 6100n) 내의 프로세서(6110, 6110n)로부터 제공될 수 있다. DRAM(6253)은 낸드 플래시(6252)에 기입될 데이터 또는 낸드 플래시(6252)로부터 독출된 데이터를 임시 저장(버퍼링)할 수 있다. 또한, DRAM(6253)은 메타 데이터를 저장할 수 있다. 여기서, 메타 데이터는 사용자 데이터 또는 낸드 플래시(6252)를 관리하기 위해 컨트롤러(6251)에서 생성된 데이터이다.
스토리지 장치(6250)는 본 발명의 실시예들에 따른 스토리지 장치이고, 본 발명의 실시예들에 따른 구동 방법을 수행할 수 있다.
본 발명의 실시예들은 스토리지 장치 및 스토리지 시스템을 포함하는 임의의 전자 장치 및 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 PC(Personal Computer), 서버 컴퓨터(server computer), 데이터 센터(data center), 워크스테이션(workstation), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(Internet of Things) 기기, IoE(Internet of Everything) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기, 드론(drone) 등과 같은 전자 시스템에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 외부 전원 전압의 활성화에 기초하여, 스토리지 장치를 파워 온(power on)시키는 단계;
    외부의 호스트 장치와 상기 스토리지 장치 사이의 링크 신호에 기초하여, 상기 스토리지 장치가 상기 호스트 장치와의 통신 체결을 대기하는 단계;
    상기 호스트 장치와의 상기 통신 체결 없이, 상기 스토리지 장치가 리텐션(retention) 강화 모드에 진입하고 상기 스토리지 장치에 포함되는 스토리지 컨트롤러가 상기 스토리지 장치에 포함되는 비휘발성 메모리에 적어도 하나의 커맨드를 제공하여, 상기 스토리지 장치에 대한 리텐션 강화 동작을 수행하는 단계; 및
    상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행하는 도중에, 상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료되었는지 확인하는 단계를 포함하는 스토리지 장치의 구동 방법.
  2. 제 1 항에 있어서,
    상기 스토리지 장치의 통신 체결 대기 시간이 미리 정해진 제1 기준 시간보다 길어지는 경우에, 상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  3. 제 1 항에 있어서,
    상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료된 경우에, 상기 스토리지 장치가 정상(normal) 동작 모드에 진입하여 상기 스토리지 장치에 대한 정상 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행하는 도중에 상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료된 경우에, 상기 스토리지 장치가 상기 리텐션 강화 동작을 중단하고 상기 리텐션 강화 모드를 종료하며 정상 동작 모드에 진입하여 상기 스토리지 장치에 대한 정상 동작을 수행하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  6. 제 1 항에 있어서, 상기 리텐션 강화 동작을 수행하는 단계는,
    독출 커맨드에 기초하여 상기 비휘발성 메모리에 포함되는 복수의 영역들 중 제1 영역에 저장된 제1 데이터에 대한 독출 동작을 수행하는 단계; 및
    상기 제1 데이터에 대한 리프로그램 동작을 선택적으로 수행하는 단계를 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  7. 제 6 항에 있어서, 상기 제1 데이터에 대한 상기 리프로그램 동작을 선택적으로 수행하는 단계는,
    상기 제1 데이터에 포함된 제1 에러 비트들의 개수가 미리 정해진 제1 기준 개수보다 많은 경우에, 리프로그램 커맨드에 기초하여 상기 제1 데이터에 대한 상기 리프로그램 동작을 수행하는 단계; 및
    상기 제1 에러 비트들의 개수가 상기 제1 기준 개수보다 적거나 같은 경우에, 상기 제1 데이터에 대한 상기 리프로그램 동작을 생략하는 단계를 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  8. 제 6 항에 있어서, 상기 리텐션 강화 동작을 수행하는 단계는,
    상기 복수의 영역들 모두에 대한 독출 동작이 완료된 경우에, 상기 스토리지 장치가 상기 리텐션 강화 동작을 완료하고 상기 리텐션 강화 모드에서 대기하는 단계를 더 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  9. 제 8 항에 있어서,
    상기 스토리지 장치의 리텐션 강화 대기 시간이 미리 정해진 제2 기준 시간보다 길어지는 경우에, 상기 스토리지 장치가 상기 리텐션 강화 동작을 다시 수행하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  10. 스토리지 컨트롤러; 및
    상기 스토리지 컨트롤러에 의해 제어되는 비휘발성 메모리를 포함하고,
    외부 전원 전압의 활성화에 기초하여 스토리지 장치가 파워 온(power on)되고,
    상기 스토리지 컨트롤러는 외부의 호스트 장치와 상기 스토리지 장치 사이의 링크 신호에 기초하여 상기 호스트 장치와의 통신 체결을 대기하며,
    상기 스토리지 컨트롤러는 상기 호스트 장치와의 상기 통신 체결 없이, 상기 스토리지 장치를 리텐션(retention) 강화 모드에 진입시키고 상기 비휘발성 메모리에 적어도 하나의 커맨드를 제공하여, 리텐션 강화 동작을 수행하며,
    상기 스토리지 장치가 상기 리텐션 강화 모드에 진입하여 상기 리텐션 강화 동작을 수행하는 도중에, 상기 스토리지 컨트롤러는 상기 호스트 장치와의 상기 통신 체결이 성공적으로 완료되었는지 확인하는 스토리지 장치.
KR1020210153052A 2021-11-09 2021-11-09 리텐션 강화를 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 KR102408829B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210153052A KR102408829B1 (ko) 2021-11-09 2021-11-09 리텐션 강화를 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
US17/872,162 US20230143943A1 (en) 2021-11-09 2022-07-25 Method of operating storage device for retention enhancement and storage device performing the same
CN202211190995.3A CN116110472A (zh) 2021-11-09 2022-09-28 操作用于保持增强的存储装置的方法和存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210153052A KR102408829B1 (ko) 2021-11-09 2021-11-09 리텐션 강화를 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치

Publications (1)

Publication Number Publication Date
KR102408829B1 true KR102408829B1 (ko) 2022-06-14

Family

ID=81980149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210153052A KR102408829B1 (ko) 2021-11-09 2021-11-09 리텐션 강화를 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치

Country Status (3)

Country Link
US (1) US20230143943A1 (ko)
KR (1) KR102408829B1 (ko)
CN (1) CN116110472A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120091906A (ko) * 2011-02-10 2012-08-20 삼성전자주식회사 데이터 리텐션 동작을 수행하는 사용자 장치, 저장 장치, 그리고 그것의 데이터 리텐션 방법
KR20120120795A (ko) * 2011-04-25 2012-11-02 삼성전자주식회사 데이터 저장 시스템 및 그의 데이터 리텐션 방법
KR20150066419A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 메모리 카드 및 메모리 카드와 통신하는 인터페이스 회로
KR20170051843A (ko) * 2015-11-02 2017-05-12 삼성전자주식회사 호스트 장치가 스토리지 장치를 제어하는 방법 및 호스트 장치와 스토리지 장치를 포함하는 메모리 시스템
KR20190143311A (ko) * 2018-06-20 2019-12-30 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9727261B2 (en) * 2015-09-24 2017-08-08 Western Digital Technologies, Inc. Weighted programming patterns in solid-state data storage systems
US10387260B2 (en) * 2015-11-26 2019-08-20 Ricoh Company, Ltd. Reboot system and reboot method
US10754413B2 (en) * 2017-09-30 2020-08-25 Intel Corporation Mechanism to enter or exit retention level voltage while a system-on-a-chip is in low power mode
US11487340B1 (en) * 2021-06-24 2022-11-01 Advanced Micro Devices, Inc. Probe filter retention based low power state

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120091906A (ko) * 2011-02-10 2012-08-20 삼성전자주식회사 데이터 리텐션 동작을 수행하는 사용자 장치, 저장 장치, 그리고 그것의 데이터 리텐션 방법
KR20120120795A (ko) * 2011-04-25 2012-11-02 삼성전자주식회사 데이터 저장 시스템 및 그의 데이터 리텐션 방법
KR20150066419A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 메모리 카드 및 메모리 카드와 통신하는 인터페이스 회로
KR20170051843A (ko) * 2015-11-02 2017-05-12 삼성전자주식회사 호스트 장치가 스토리지 장치를 제어하는 방법 및 호스트 장치와 스토리지 장치를 포함하는 메모리 시스템
KR20190143311A (ko) * 2018-06-20 2019-12-30 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Also Published As

Publication number Publication date
CN116110472A (zh) 2023-05-12
US20230143943A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US11762572B2 (en) Method of operating storage device and method of operating storage system using the same
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US20230092562A1 (en) System, device, and method for memory interface including reconfigurable channel
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR102620727B1 (ko) 전자 장치
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
US11765229B2 (en) Method of operating network-based storage device, method of operating storage system using the same and storage module performing the same
KR20210136203A (ko) 저장 장치 및 그것의 리트레이닝 방법
US11669470B2 (en) Storage system with capacity scalability and method of operating the same
KR102408829B1 (ko) 리텐션 강화를 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
US11681638B2 (en) Method of synchronizing time between host device and storage device and system performing the same
KR102655360B1 (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
US11733875B2 (en) Method of writing data in nonvolatile memory device and nonvolatile memory device performing the same
KR102547251B1 (ko) 비휘발성 메모리 장치를 제어하는 제어기, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US20230146540A1 (en) Storage device and an operating method of a storage controller thereof
US20230038363A1 (en) Three-dimensional storage device using wafer-to-wafer bonding
US20230409219A1 (en) Storage device and method of operating the same
KR102482115B1 (ko) 멀티-레벨 어드레스 변환을 이용한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
KR102482116B1 (ko) 연산 스토리지 장치의 메모리 할당 및 보호 방법 및 이를 수행하는 연산 스토리지 장치
EP4187398A1 (en) Controller controlling non-volatile memory device, storage device including the same, and operating method thereof
US20230112776A1 (en) Operation method of memory module, operation method of memory controller, and operation method of memory system
US20230185470A1 (en) Method of operating memory system and memory system performing the same
US20230146266A1 (en) Storage device, operating method for the same and memory system
KR20230068939A (ko) 스토리지 장치 및 그 구동 방법
KR20230067457A (ko) 스토리지 컨트롤러, 스토리지 시스템 및 그 동작방법

Legal Events

Date Code Title Description
GRNT Written decision to grant