CN110994099B - 谐振器封装结构及其制造方法 - Google Patents

Abstract

本发明公开了一种滤波器封装结构，包括：谐振空腔，位于衬底中；压电膜，位于衬底上并覆盖谐振空腔；焊垫，位于衬底上且连接压电膜；沉积或涂布工艺制备的封盖层，位于衬底之上并至少覆盖焊垫。依照本发明的滤波器封装结构，采用沉积工艺制备的盖层替代Si盖板而取消了Au‑Au键合，降低了成本，简化了工艺，提高了封装可靠性。

Description

谐振器封装结构及其制造方法

技术领域

本发明涉及一种谐振器封装结构及其制造方法，特别是涉及一种简化工艺的膜体声波谐振器(FBAR)封装结构及其制造方法。

背景技术

膜体声波谐振器(FBAR)是实现小且轻的滤波器、振荡器、谐振元件以及声谐振质量传感器的已知的构件。膜体声波谐振器可以以最小的成本大批量生产，并可实现为具有超小型尺寸。此外，FBAR可提供作为滤波器的主要特性的高品质因子(Q)值，甚至可被使用在微波频带中，并且还可实现个人通信系统(PCS)和数字无线系统(DCS)的特定频带。

如图1所示，目前传统的FBAR晶圆级封装结构主要采用Si盖板和Au-Au键合工艺实现。具体地，先加工具有谐振空腔的高阻单晶Si衬底，在Si衬底顶面上形成压电膜、与压电膜电连接的Au焊盘(点状阵列)、以及在Au焊盘外围用作保护挡坝的Au层(连续或间断的环状)；然后在与Si衬底类似的高阻单晶Si盖板(出于节省工艺成本的考虑，一般采用同样具有空腔的高阻单晶Si衬底废片或备用片)下方形成类似的Au键合点/线；通过Au-Au键合工艺将Si盖板与Si衬底压合，通过金刚石磨轮研磨的工艺方法减薄Si盖板顶面，最后利用穿硅通孔(TSV)工艺形成接触塞以电连接Au焊盘。

在该过程中，硬质盖板虽然能够提供足够的防护能力，但是减薄该盖板的研磨减薄工艺会对Si产生机械损伤，且具有一定的厚度极限。而TSV工艺需要采用蚀刻剂或激光钻孔形成大深宽比的深槽或深孔，精度控制难度大且容易损伤Au焊盘表面，造成接触电阻增大。进一步，由于Si盖板和Si衬底需要利用软质的Au基材料进行键合，成本高昂，且容易在压合过程中由于应力不均匀而造成倾斜、错位，封装效果不佳。

发明内容

因此，本发明的目的在于提供一种低成本简化工艺的谐振器封装结构及其制备方法。

本发明提供了一种谐振器封装结构，包括：谐振空腔，位于衬底中；压电膜，位于衬底上并覆盖谐振空腔；焊垫，位于衬底上且连接压电膜；沉积或涂布工艺制备的封盖层，位于衬底之上并至少覆盖焊垫。

其中，封盖层材料选自以下的任一或其组合：非晶硅、微晶硅、多晶硅、氧化硅、氮化硅、氮氧化硅。

其中，焊垫不含贵金属；优选地，密封环形成在焊垫外围，优选地密封环不含贵金属；任选地，牺牲层图形填充密封环与焊垫之间的空隙；优选地，封盖层接合衬底顶面，封盖层覆盖牺牲图形。

其中，封盖层与压电膜之间进一步具有第二空腔；优选地，释放孔暴露第二空腔。

其中，接触孔穿过封盖层暴露焊垫，优选地在接触孔中具有金属接触塞。

本发明还提供了一种谐振器封装方法，包括：在衬底中形成第一牺牲层图形；在第一牺牲层图形上形成压电膜；在衬底上形成连接压电膜的焊垫；在压电膜上形成第二牺牲层图形；采用沉积或涂布工艺在第二牺牲层图形上形成封盖层；刻蚀封盖层形成暴露焊垫的接触孔。

其中，封盖层材料选自以下的任一或其组合：非晶硅、微晶硅、多晶硅、氧化硅、氮化硅、氮氧化硅。

其中，焊垫不含贵金属；优选地，形成焊垫的同时，密封环形成在焊垫外围，优选地密封环不含贵金属；优选地，第二牺牲层图形不仅覆盖压电膜还进一步覆盖密封环与焊垫之间的衬底顶面。

其中，形成接触孔的同时和/或之后，形成暴露第二牺牲图形的释放孔，各向同性刻蚀一起去除第二牺牲层图形和第一牺牲层图形，在压电膜下方衬底中留下谐振空腔，在压电膜上方留下第二空腔。

其中，控制工艺参数以控制第二牺牲层图形的高度以便控制第二空腔的高度。

依照本发明的谐振器封装结构，采用沉积工艺制备的盖层替代Si盖板而取消了Au-Au键合，降低了成本，简化了工艺，提高了封装可靠性。

本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1显示了现有技术的谐振器封装的剖面示意图；以及

图2至图6显示了根据本发明实施例的谐振器封装制作工艺各个步骤的剖面示意图。

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了低成本简化工艺的FBAR封装结构及其制备方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。

如图2所示，形成FBAR基本结构。提供衬底10，在本发明一个优选实施例中，衬底10是体Si衬底，例如CMOS工艺常用的Si晶圆，特别是本征掺杂(i)或第一导电类型(n-或p-)掺杂的单晶Si晶片。此外衬底10的材质还可以是体Ge或SOI、GeOI衬底以实现与MEMS器件或CMOS器件集成在同一基板上，也可以是化合物衬底例如GaN、GaAs、InP、GaP等以与LED、OLED、HEMT等器件集成在同一基板上，甚至可以是玻璃、塑料、蓝宝石等透明绝缘材料以作为光电器件的盖板或底板。在本发明一个优选实施例中，衬底10是半透明或全透明材料，从而将包括FBAR结构的声学传感器或滤波器集成在光电装置特别是其透明盖板或底板上，以实现声-光电传感器系统的整体小型化。进一步优选地，衬底10是透明材料且可以通过掺杂或者退火等工艺改变局部的硬度或弹性模量，以实现MEMS所需的质量块，从而进一步将力学传感器与声-光学传感器集成。

蚀刻衬底10形成空腔用作谐振腔，并填充第一牺牲层11。蚀刻优选各向异性的工艺，例如采用碳氟基蚀刻气体的等离子体干法蚀刻或反应离子蚀刻，或者采用TMAH的湿法腐蚀工艺，以便精确控制谐振腔的侧壁形貌，从而精确调节谐振器的品质因子Q。第一牺牲层11例如通过CVD、氧化、旋涂、喷涂、丝网印刷等工艺形成，其材质为能够与酸性腐蚀液(例如HF基腐蚀液，诸如稀释氢氟酸dHF、缓释蚀刻液dBOE等)快速反应的介质材料，例如氧化硅基材料，诸如未掺杂氧化硅USG、掺磷氧化硅PSG、多孔氧化硅等等。此外，第一牺牲层11也可以是能够与热磷酸快速反应的氮化硅基材料，或者能够与强酸/强氧化剂混合液例如硫酸/硝酸与双氧水混合液快速反应的氮氧化硅基材料，或者是能够与氧等离子体蚀刻气体快速反应的非晶态碳基材料例如石墨、炭黑、石墨烯等等。

通过PECVD、HDPCVD、MOCVD、原位氧化、原位氮化、MBE、ALD等工艺形成压电膜12。压电膜12的材料例如为ZnO、AlN、BST(钛酸锶钡)、BT(钛酸钡)、PZT(锆钛酸铅)、PBLN(铌酸铅钡锂)、PT(钛酸铅)等等。优选地，控制沉积工艺例如压力和温度、沉积时间以优化薄膜厚度和质量，使得压电膜也是透明的。采用蚀刻等图形化工艺对压电层图形化，形成谐振器所需的压电图形。

在基板上溅射、沉积、剥离等常规工艺形成位于封装结构外缘的密封环13，以及位于封装结构内部而与压电膜12直接接触并电连接的多个焊垫14(可以仅两个，也可以是围绕压电膜12周缘均匀分布的多个以使得电流分布更均匀)。由于本发明不采用Au-Au键合工艺，密封环13和焊垫14无需是Au基材料，而是可以为低成本的导电的金属、金属合金、金属氧化物或金属氮化物。在本发明的实施例中，下电极材料为Mo、W、Ru、Al、Cu、Ti、Ta、In、Zn、Zr、Fe、Mg等金属单质或金属合金，或者这些金属的导电氧化物、导电氮化物。特别地，为了提高粘附力以及对于外界湿气和/或氧气的阻挡能力，密封环13为材质较硬的难熔金属(Mo、W、Ti、Ta等)或难熔金属的氮化物(WN、TiN、TaN)。优选地，控制密封环13以及焊垫14的厚度使其透明。

接着，在整个器件上形成第二牺牲层15。第二牺牲层15的材质和工艺优选地与第一牺牲层11相同，在此不再赘述。

如图3所示，图形化第二牺牲层15，使其暴露衬底10的表面的一部分(例如对应于封装结构外缘的部分)、密封环13和焊垫14，但仍然覆盖压电膜12。图形化工艺例如是利用掩模(软质的光刻胶，或者绝缘材料的硬掩模)执行光刻-刻蚀工艺，先在第二牺牲层15上形成掩模图形(未示出)，以掩模图形为掩模各向异性刻蚀第二牺牲层15，直至暴露衬底10或密封环13或焊垫14的表面。在本发明一个优选实施例中，第二牺牲层15与第一牺牲层11均为USG、PSG等硅的氧化物，采用碳氟基刻蚀气体执行等离子体干法刻蚀或RIE，刻蚀终止于衬底10表面。优选地，剩下的第二牺牲层15的图形15A完全覆盖压电膜12，避免刻蚀气体影响压电膜表面的缺陷态分布，以便减小寄生效应。进一步优选地，第二牺牲层15的图形15A还覆盖密封环13与焊垫14之间的衬底10的顶表面，以作为后续键合工艺过程中密封环13与焊垫14之间的绝缘隔离结构，由此提高封装对于外部湿气或氧气的抵抗力，并提高金属结构之间的绝缘性能，防止局部毛刺造成的绝缘层击穿。进一步优选地，第二牺牲层15的图形15A还暴露了衬底10的表面的至少一部分，以作为后续沉积或涂覆封盖层的机械支撑或种子层。

如图4所示，在整个器件上形成预定厚度/高度的封盖层16。封盖层16优选硬质材料以提高封装结构的机械稳定性。在本发明一个优选实施例中，封盖层16为非晶硅(无定形硅)、微晶硅、多晶硅等硅基材料，或者为氧化硅、氮化硅、氮氧化硅等介质材料。封盖层16的形成工艺例如LPCVD、PECVD、HDPCVD、MBE、ALD、MOCVD等等沉积工艺，或者是热氧化、原位水汽氧化、氮化等化学反应，或者是喷涂、旋涂、丝网印刷等涂布工艺。控制封盖层16的厚度，使得该封盖层16不仅完全覆盖了第二牺牲层15的图形15A，还进一步增大厚度以产生足够的空腔高度，也即用于调节最终封装结构中压电膜12上方的空腔高度，精确调节谐振器的性能。在本发明一个优选实施例中，封盖层16的厚度为10至200微米，优选10至100微米，更优选20-40微米，最佳30微米。在本发明一个优选实施例中，封盖层16不仅能够覆盖密封环13、焊垫14的顶面，还在密封环13的外缘直接接触衬底10，由此以密实封装的结构而提高了封装结构的机械稳定性，并提高了封装对于外部湿气/氧气的阻挡性能，有效延长了封装寿命。特别地，由于封盖层16为沉积或涂布工艺制备，可以通过简单控制工艺参数即可精确调节封盖层16厚度，无需现有技术中对于单晶Si衬底的额外背部减薄工艺，因此节省了工艺时间、降低了成本并避免了减薄工艺带来的损伤问题。进一步优选地，执行热处理回流或者顶部蚀刻工艺，修饰衬底10上压电膜12上方之外的封盖层16的剖面形态，使其具有聚光功能以用作集成芯片上谐振器之外的传感器或发光器件的光学元件。

如图5所示，刻蚀封盖层16，形成暴露焊垫14的接触孔17，并优选地同时形成暴露压电膜12上方第二牺牲层15的图形15A的释放孔18。通过各向异性的深孔/深槽刻蚀工艺，例如采用碳氟基刻蚀气体针对Si基材料或者氧化硅、氮化硅、氮氧化硅的介质材料，调节碳氟比以形成深宽比超过5:1乃至10:1的接触孔17。在本发明一个优选实施例中，与接触孔17同步形成了暴露第二牺牲层15的图形15A的释放孔18，用于后续去除第二牺牲层15的图形15A的第一部分(位于压电膜12上方)。

如图6所示，采用各向同性刻蚀，通过释放孔18去除第二牺牲层15的图形15A的第一部分以及第一牺牲层图形11，使得开口18暴露压电膜12，在压电膜12上方留下空腔15B并在压电膜12下方留下衬底10中的空腔11B。在本发明一个优选实施例中，采用HF基腐蚀液湿法去除USG、PSG等硅氧化物材质的图形11和15A。在本发明其他实施例中，采用热磷酸去除氮化硅基图形11、15A，或者采用强酸/强氧化剂混合液例如硫酸/硝酸与双氧水混合液去除氮氧化硅基材料的图形11、15A。在另外其他实施例中，采用氧等离子体蚀刻气体去除非晶态碳基材料例如石墨、炭黑、石墨烯等等的图形11、15A。

此后，填充金属形成接触塞(未示出)。在接触孔17中通过MOCVD、MBE、ALD等保形性良好的沉积工艺形成金属导电层，由此构成通过焊垫14电连接压电膜12的接触塞，作为谐振器的输入/输出端子。

最终形成的谐振器封装结构如图6所示，包括衬底10，衬底10中的谐振空腔11A，谐振空腔11A上的压电膜12，与压电膜12接触并电连接的焊垫14，衬底10边缘的密封环13，密封环13与焊垫14之间的衬底10顶面优选具有第二牺牲层15的图形15A，沉积或涂布工艺形成的封盖层16位于衬底10之上以覆盖衬底10、焊垫14、密封环13并优选地覆盖第二牺牲层15的图形15A，接触孔17穿透封盖层16以暴露焊垫14，优选地释放孔18穿透封盖层16以暴露压电膜12上方的空腔15B。谐振器封装结构的各个部件的具体尺寸和材料如前所述，在此不再赘述。

本申请与传统加工流程相比：

–由无定形硅沉积替代Si Cap金金键合，降低键合工艺难度，同时减少金的使用，大大降低成本；

–由无定形硅沉积替代Si Cap，取消了单独加工Si Cap的流程；

–可以控制无定形硅的厚度，相比Si Cap，无需对Cap进行磨片减薄加工。

依照本发明的谐振器封装结构，采用沉积工艺制备的盖层替代Si盖板而取消了Au-Au键合，降低了成本，简化了工艺，提高了封装可靠性。

尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (14)

1.一种谐振器封装结构，包括：

谐振空腔，位于衬底中；

压电膜，位于衬底上并覆盖谐振空腔；

焊垫，位于衬底上且连接压电膜；

沉积或涂布工艺制备的封盖层，位于衬底之上并至少覆盖焊垫；

密封环，形成在焊垫外围；

其中，封盖层接触密封环、焊垫的顶面，并在密封环的外缘直接接触衬底，使密封环与焊垫之间形成空腔，密封环材质为难熔金属或难熔金属的氮化物。

2.根据权利要求1所述的谐振器封装结构，其中，封盖层材料选自以下的任一或其组合：非晶硅、微晶硅、多晶硅、氧化硅、氮化硅、氮氧化硅。

3.根据权利要求1所述的谐振器封装结构，其中，焊垫不含贵金属。

4.根据权利要求1所述的谐振器封装结构，其中，牺牲层图形填充密封环与焊垫之间的空隙。

5.根据权利要求4所述的谐振器封装结构，其中，封盖层覆盖牺牲图形。

6.根据权利要求1所述的谐振器封装结构，其中，封盖层与压电膜之间进一步具有第二空腔。

7.根据权利要求6所述的谐振器封装结构，其中，释放孔暴露第二空腔。

8.根据权利要求1所述的谐振器封装结构，其中，接触孔穿过封盖层暴露焊垫，在接触孔中具有金属接触塞。

9.一种谐振器封装方法，包括：

在衬底中形成第一牺牲层图形；

在第一牺牲层图形上形成压电膜；

在衬底上形成连接压电膜的焊垫，以及在焊垫外围的密封环，密封环材质为难熔金属或难熔金属的氮化物；

在压电膜上形成第二牺牲层图形；

采用沉积或涂布工艺在第二牺牲层图形上形成封盖层，封盖层接触密封环、焊垫的顶面，并在密封环的外缘直接接触衬底，使密封环与焊垫之间形成空腔；

刻蚀封盖层形成暴露焊垫的接触孔。

10.根据权利要求9所述的谐振器封装方法，其中，封盖层材料选自以下的任一或其组合：非晶硅、微晶硅、多晶硅、氧化硅、氮化硅、氮氧化硅。

11.根据权利要求9所述的谐振器封装方法，其中，焊垫不含贵金属。

12.根据权利要求9所述的谐振器封装方法，其中，第二牺牲层图形不仅覆盖压电膜还进一步覆盖密封环与焊垫之间的衬底顶面。

13.根据权利要求9所述的谐振器封装方法，其中，形成接触孔的同时和/或之后，形成暴露第二牺牲图形的释放孔，各向同性刻蚀一起去除第二牺牲层图形和第一牺牲层图形，在压电膜下方衬底中留下谐振空腔，在压电膜上方留下第二空腔。

14.根据权利要求13所述的谐振器封装方法，其中，控制工艺参数以控制第二牺牲层图形的高度以便控制第二空腔的高度。

Images