CN110971793B - 摄像设备和通信方法 - Google Patents

摄像设备和通信方法 Download PDF

Info

Publication number
CN110971793B
CN110971793B CN201910932291.0A CN201910932291A CN110971793B CN 110971793 B CN110971793 B CN 110971793B CN 201910932291 A CN201910932291 A CN 201910932291A CN 110971793 B CN110971793 B CN 110971793B
Authority
CN
China
Prior art keywords
image
lock
unit
locking
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910932291.0A
Other languages
English (en)
Other versions
CN110971793A (zh
Inventor
三本杉英昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN110971793A publication Critical patent/CN110971793A/zh
Application granted granted Critical
Publication of CN110971793B publication Critical patent/CN110971793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/932—Regeneration of analogue synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/64—Computer-aided capture of images, e.g. transfer from script file into camera, check of taken image quality, advice or proposal for image composition or decision on when to take image
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供一种摄像设备和通信方法。该摄像设备使得即使当时钟数据恢复装置未能锁相时，时钟数据恢复装置也能够再建立数据接收。接收单元包括锁定单元和检测单元，锁定单元被配置为进行用于接收数据的锁定操作，以及检测单元被配置为检测锁定单元的锁定状态。控制单元基于检测单元检测到的检测结果，在没有实现锁定的情况下控制锁定单元再次进行锁定操作。

Description

摄像设备和通信方法
技术领域
实施例的一个公开方面涉及摄像设备，并且特别涉及包括图像传感器的摄像设备。
背景技术
作为用于将图像数据(输出信号)从诸如互补金属氧化物半导体(CMOS)传感器等的图像传感器输出到外部信号处理芯片的方法，包括该图像传感器的摄像设备使用诸如由低电压差分信号(low voltage differential signaling(LVDS))表示的信号等的小振幅差分信号。这是用于彼此分开地发送用于通信的时钟和数据本身的信号发送方法。此外，近年来，根据由于例如图像传感器中的像素数的增加而导致的输出信号量的增加，为了使输出信号的输出速率高速化的目的，可能利用小振幅差分信号而采用了信号发送技术。
例如，日本特开2018-74312公开了包括用于传输输出信号的图像传感器的摄像设备中的时钟数据恢复装置的结构。
发明内容
根据实施例的方面，摄像设备包括图像传感器、接收单元、控制单元和图像处理单元。图像传感器包括发送单元，所述发送单元被配置为发送基于时钟嵌入过程(clockembedded procedure)的串行数据。所述串行数据具有图像数据。接收单元被配置为接收所述串行数据。控制单元被配置为控制所述接收单元。图像处理单元被配置为针对所述接收单元所接收到的串行数据中包括的图像数据来被使用。所述接收单元包括锁定单元和检测单元，所述锁定单元被配置为进行用于接收数据的锁定操作，以及所述检测单元被配置为检测所述锁定单元的锁定状态。所述控制单元基于所述检测单元所检测到的检测结果，在没有实现锁定的情况下控制所述锁定单元再次进行所述锁定操作。
一种摄像设备，包括：图像传感器，其包括被配置为发送基于时钟嵌入过程的串行数据的发送单元，所述串行数据具有图像数据；接收单元，其被配置为接收所述串行数据；控制单元，其被配置为控制所述接收单元；以及图像处理单元，其被配置为针对所述接收单元所接收到的串行数据中包括的图像数据来被使用，其中，所述接收单元包括锁定单元和检测单元，所述锁定单元被配置为进行用于接收数据的锁定操作，以及所述检测单元被配置为检测所述锁定单元的锁定状态，以及其中，所述控制单元基于所述检测单元所检测到的检测结果，在没有实现锁定的情况下控制所述锁定单元再次进行所述锁定操作。
一种图像传感器和信号处理单元之间的通信方法，所述图像传感器包括被配置为发送基于时钟嵌入方法的串行数据的发送单元，所述串行数据具有图像数据，以及所述信号处理单元包括被配置为接收所述串行数据的接收单元，所述通信方法包括：在所述接收单元处进行用于接收数据的锁定操作作为锁定；检测所述锁定的锁定结果；以及基于通过所述检测所检测到的检测结果来在所述接收单元处再次进行所述锁定操作作为控制。
根据以下(参考附图)对典型实施例的描述，本发明的其它特征将变得明显。
附图说明
图1是示出根据各个典型实施例的摄像设备的结构的图。
图2A和2B是示出根据各个典型实施例的数据接收单元的结构的图。
图3A和3B是示出根据各个典型实施例的数据接收单元的操作的概念的图。
图4是示出根据第一典型实施例的摄像设备的操作的流程图。
图5A和5B是示出根据第一典型实施例的摄像设备的操作的时序图。
图6A和6B是各自示出根据第一典型实施例的摄像设备的操作的图。
图7是示出根据第二典型实施例的摄像设备的操作的流程图。
图8是示出根据第三典型实施例的数据接收单元的结构的图。
图9是示出根据第三典型实施例的摄像设备的操作的流程图。
图10是示出根据第三典型实施例的摄像设备的操作的时序图。
图11是示出根据第三典型实施例的摄像设备的操作的图。
具体实施方式
在以下描述中，将参考图1来描述根据第一典型实施例的摄像设备。图1是示出根据各个典型实施例的摄像设备的结构的示例的框图。根据本典型实施例的摄像设备1000是例如数字照相机，并且具有静止图像拍摄功能和运动图像拍摄功能。在静止图像拍摄功能中，摄像设备1000可以生成联合图像专家组(JPEG)格式的静止图像数据，并且还获取未压缩RAW格式的静止图像数据。此外，在运动图像拍摄功能中，摄像设备1000可以以每秒30帧或更高的帧频获取4千(4K)格式或8千(8K)格式的运动图像数据。
摄像设备1000包括用于综合地控制摄像设备1000的各个功能的中央处理单元(CPU)102以及用于在穿过摄像透镜109之后形成光学图像的图像传感器100。图像传感器100将其上形成的光学图像转换成电信号(模拟像素信号)，并且此后，根据预定的量化比特率将电信号转换成数字图像数据，然后输出数字图像数据。根据本典型实施例的图像传感器100是在水平和垂直方向上包括多个像素的互补金属氧化物半导体(CMOS)型图像传感器。图像传感器100具有与足以获取8K格式的运动图像的数量一样多数量的像素，并且具有例如3200万或更多的像素。此外，图像传感器100可以被配置为在各个像素处包括微透镜和多个光电转换单元，以增加光收集效率。例如，在一个像素处设置两个光电转换单元的结构(双像素)的情况下，需要更快的操作，这是因为输出信号量增加到正常结构的量的大约两倍。CPU 102可以是可以执行程序或指令以进行以下描述的操作的装置、处理器或电路。此外，CPU 102为各个组件设置各种设置参数等。CPU 102例如设置用于驱动的各种参数，并且向图像传感器100提供用于控制输出定时的定时信号。此外，CPU 102通过执行将在下面描述的存储器中记录的程序来实现将在下面描述的本典型实施例中描述的各处理过程。此外，CPU 102包括系统存储器，并且例如使用随机存取存储器(RAM)作为系统存储器。例如，将从非易失性存储器等读出的用于各种操作的常数、变量和程序展开到系统存储器中。非易失性存储器是电可擦除可记录存储器，并且例如使用闪速存储器作为非易失性存储器。摄像设备1000可以被配置成使得例如将用于CPU 102的操作的常数和程序等存储在非易失性存储器中。这里描述的程序是指用于进行以下在本典型实施例中将描述的流程图中的各种处理过程的程序。除了执行程序之外，CPU 102还可以被配置为包括由可再配置电路等形成的硬件电路。
数字信号处理器(digital signal processor(DSP))101是用于从图像传感器100接收图像数据并适当地进行校正处理和压缩处理等的信号处理处理器、装置或单元。摄像设备1000包括快门110，并且快门110根据摄像条件来控制对图像传感器100的曝光量。在本典型实施例中，将DSP 101描述为与CPU 102不同的结构，但是实际上，DSP 101可以被配置为一个集成电路芯片(IC)，或者可以被配置为通过将DSP 101和图像传感器100的部分功能集成到一个IC芯片中而获取到的层叠型图像传感器。此外，可以将静态随机存取存储器(SRAM)等提供给DSP 101，并且用作用于与图像传感器100通信的缓冲器。DSP 101和CPU可以在执行存储器(例如，系统存储器、ROM 106)中存储的程序或指令时单独或共同进行操作，以用作诸如接收单元、控制单元、图像处理单元、检测单元和锁定单元等的各种单元。这些单元可以与用于进行诸如流程图中等的以下描述的操作的硬件组件(例如，专用电路)或软件功能相对应。
RAM 105是用于存储从图像传感器100输出的图像数据和由DSP 101处理的图像数据的图像存储器。RAM 105还用作CPU 102的工作存储器。在本典型实施例中，RAM 105用作用于图像数据的存储器和工作存储器，但是可以使用其它存储器，只要不产生存取速度的问题即可。只读存储器(ROM)106在其中存储CPU 102上运行的程序。在本典型实施例中，将闪速ROM用作ROM 106，但是可以使用其它存储器，只要不产生存取速度的问题即可。
操作单元103包括用于启动摄像设备1000的主开关和用于用户指示摄像设备1000拍摄静止图像或运动图像的摄像开关，并且还在设置摄像条件等时被使用。显示单元104在CPU 102的控制下显示与图像数据相对应的静止图像或运动图像，并且还显示菜单等。此外，操作单元103可以包括用于切换静止图像模式和运动图像模式的切换开关以及显示单元104的表面上的触摸面板等。
记录单元107例如是非易失性存储器或硬盘，并且在其中记录图像数据等。根据本典型实施例，记录单元107内置在摄像设备1000中。可选地，摄像设备1000可以是经由连接器可安装到摄像设备1000的诸如存储卡等的外部记录介质等。
摄像设备1000包括总线108，并且经由该总线108在DSP 101、CPU 102和其它电路之间发送和接收数据。
接着，将参考图2A和2B来详细描述图像传感器100和DSP 101之间的连接。图2A示出针对DSP 101的、图像数据接收所涉及的一部分电路的结构和与图像传感器100的连接的示例。根据本典型实施例，利用基于时钟嵌入过程的通信，将图像数据从图像传感器100输入到DSP 101。该图像数据由数据接收单元200接收。数据接收单元200可以是电路、装置、数据接收器或可编程功能。根据本典型实施例，图像传感器100包括四个输出通道，并且与通道的数量相应地划分一个图像数据或多个图像数据，并且按每个通道地发送数据。根据本典型实施例，图像传感器100的各个输出通道包括与该输出通道相对应的未示出的发送单元。然后，各个通道形成差分对，并且具有大约3Gbps或更大的通信频带。数据接收单元200连接到各个通道，并且针对各个数据接收单元200独立地接收数据。在本典型实施例中，通道的数量是四个。可选地，数据通道的数量可以大于该数量，以及/或者摄像设备1000可以被配置为根据图像数据的传输速率来切换要使用的通道的数量。
数据接收单元200包括时钟数据恢复(clock data recovery(CDR))电路201、串行/并行(S/P)转换单元203、10位(B)-8B转换单元204和CDR状况寄存器202。CDR电路201基于从图像传感器100输入的信号(输入数据)来再生(reproduce)时钟。S/P转换单元203基于由CDR电路201再生的时钟对输入数据执行串行/并行转换以生成并行数据。此后，由10B-8B转换单元204对并行数据进行10B-8B转换，并将并行数据输入到后级的偏移(skew)调整单元205。
将参考图2B以及3A和3B来详细描述CDR电路201的结构及其操作(锁定操作(locking operation))。CDR电路201包括鉴频器(frequency detector(FD))213、鉴相器(phase detector(PD))210、环路滤波器211和压控振荡器(voltage control oscillator(VCO))212。串行数据214表示基于时钟嵌入过程从图像传感器100输入的数据。时钟嵌入过程是包括或嵌入时钟信号作为控制功能的一部分的过程或方法。使用时钟嵌入过程的一个目的是提供电路中的各种信号的适当定时或同步。将从图像传感器100作为图像数据而发送的串行数据214输入到CDR电路201。此外，CDR电路201通过由鉴频器213实现的锁频环和由鉴相器210实现的锁相环来生成锁定到串行数据214的串行时钟信号CLK_IN。然后，所生成的串行时钟信号CLK_IN被输出到用于接收和处理串行数据214的S/P转换单元203，并被用作用于将所接收到的串行数据转换成并行数据的时钟。
现在，将描述锁频环。鉴频器213接收未示出的参考时钟信号REF_CLK和串行时钟信号CLK_IN作为输入，并将n位的鉴频信息DOUT_F作为数字值输出到环路滤波器211。参考时钟信号REF_CLK是第一时钟信号，并且是从CDR电路201的外部提供的。此外，串行时钟信号CLK_IN是第二时钟信号，并且由VCO 212生成的。
环路滤波器211由数字滤波器形成，并且通过对鉴频信息DOUT_F进行滤波来去除不必要频带中的噪声并放大必要频带中的信号以输出其结果。VCO212是包括内置数字/模拟转换器(DAC)的VCO，并且基于来自环路滤波器211的输出来控制串行时钟信号CLK_IN的频率，并将串行时钟信号CLK_IN输出到鉴频器213。将串行时钟信号CLK_IN反馈到鉴频器213。由于该环路控制，串行时钟信号CLK_IN可以按乘以参考时钟信号REF_CLK的比率而锁频到参考时钟信号REF_CLK。根据本典型实施例，将该环路控制称为锁频环。
此外，参考时钟信号REF_CLK的频率相对于与串行数据214的数据速率相对应的频率具有预定分频比。结果，可以将串行时钟信号CLK_IN的频率牵引(entrain)到非常接近串行数据214的频率。更具体地，例如，如果串行数据214的数据速率是几Gbps，则可以将串行时钟信号CLK_IN的频率牵引到几MHz的频率差的接近的范围内。频率可以被牵引到与串行数据214有多接近，这取决于例如针对作为与串行数据214的数据速率相对应的频率的几GHz被划分成的频率的、与参考时钟信号REF_CLK的频率的误差以及锁频环的增益。
如果可以通过上述锁频环将串行时钟信号CLK_IN的频率牵引到大约几MHz的频率差的接近的范围内，则可以通过下面要描述的锁相环来实现锁相。在以下描述中，将详细描述锁相环。
将串行数据214和串行时钟信号CLK_IN输入到鉴相器210。检测串行数据214与串行时钟信号CLK_IN之间的相位误差信息DOUT_P作为数字值。然后，环路滤波器211通过对相位误差信息DOUT_P进行滤波来去除不必要频带中的噪声并放大必要频带中的信号，以输出其结果。VCO 212基于来自环路滤波器211的输出来控制串行时钟信号CLK_IN的频率，并将串行时钟信号CLK_IN输出到鉴相器210。将串行时钟信号CLK_IN反馈到鉴相器210。串行数据214和串行时钟信号CLK_IN通过该环路控制而彼此锁相。将该环路控制称为锁相环。结果，控制串行时钟信号CLK_IN以具有与串行数据214相同的频率和相位。
图3A示出在不使用鉴频器213而仅使用由鉴相器210实现的锁相环的情况下可以对串行时钟信号CLK_IN进行锁相的频率范围。与串行数据214的数据速率相对应的频率是例如4.8GHz。区域300是可以对串行时钟信号CLK_IN进行锁相的频率范围，并且是例如大约几MHz。
除了由鉴相器210实现的锁相环之外，还可以通过设置由鉴频器213实现的锁频环来扩大可以对串行时钟信号CLK_IN进行锁相的频率范围。
图3B示出直到通过由鉴频器213实现的锁频环和由鉴相器210实现的锁相环对串行时钟信号CLK_IN进行锁相之前的过渡响应的样子。区域301是VCO 212主要被锁频环控制的范围。当在区域301中频率变得能够被锁相环充分牵引时，环路控制从区域301转移到区域302。区域302是VCO 212被锁相环控制的范围。
将直到锁相为止环路控制是否正常结束的结果写入CDR状况寄存器202。如果环路控制正常结束，则将1写入CDR状况寄存器202。如果由于电源噪声等的影响而导致环路控制没有正常结束，则写入0。根据本典型实施例，基于VCO 212的输出电压的变化是否与预定变化量一致或低于预定变化量来判断环路控制是否正常结束，并且通过预定逻辑电路将结果写入CDR状况寄存器202。判断方法不限于此，并且可以通过比较频率本身来进行判断，或者可以根据DOUT_P或DOUT_F的结果来进行判断。
在偏移调整单元205处，以基于各个通道中的数据中包括的基准代码来消除通道中的数据之间的差(偏移)的方式，将由各个数据接收单元200处理的数据调整为输出数据。在偏移调整单元205处未偏移的数据传输到DSP 101中的内部电路，并且进行诸如信号校正和信号压缩处理等的预定图像处理。此外，DSP 101可以被配置为在根据预定定时经由预定处理对各个数据进行处理之前，将各个数据缓冲到存储器等中。
根据本典型实施例，将各个通道的偏移调整是否正常结束的结果写入偏移调整状况寄存器206。如果偏移调整正常结束，则将1写入偏移调整状况寄存器206。另一方面，如果由于电源噪声等的影响而导致偏移调整没有正常结束，则写入0。在本典型实施例中，基于输入到各个通道的基准代码的差来判断偏移调整是否正常结束。如果在所有通道中消除了差，则通过预定逻辑电路将值写入到偏移调整状况寄存器206中。
根据本典型实施例，将从CDR电路201的时钟再生操作起、直到偏移调整单元205的偏移调整操作为止的上述一系列操作称为训练(training)操作，并且将进行训练操作的时间段称为训练时间段(锁定时间段)。然而，训练时间段中包括的操作不限于此，并且训练时间段可以包括除了这些操作之外的操作，或者摄像设备1000还可以采用仅进行时钟再生操作的结构。根据本典型实施例，将锁定操作的结果写入CDR状况寄存器202和偏移调整状况寄存器206，由此可以基于该值来检测锁定状态(锁定结果)。根据本典型实施例，各个寄存器与检测单元相对应，并且各个寄存器的值与检测结果相对应。
接着，将参考图4和5A来详细描述根据本典型实施例的摄像设备1000的训练操作。图4是示出根据本典型实施例的摄像设备1000的静止图像拍摄操作的流程图。对于本流程图中的各个处理，CPU 102在控制各个组件的同时执行各个步骤中的处理、功能、程序、模块或指令集。图5A是示出根据本典型实施例的训练操作期间的操作定时的图。图5A所示的定时(ta0至ta7)与图4所示的流程图中的各个部分相对应。在以下描述中，将通过添加与图5A所示的操作定时相对应的步骤的描述，来描述表示该步骤的图4所示的各个步骤。
首先，当用户等按下操作单元103中包括的静止图像拍摄开关(SW)时(图5A中的ta0)，进行图4所示的各个静止图像拍摄操作。在步骤S100中，CPU 102将用于开始电荷的累积设置发送到图像传感器100，以开始累积控制(图5A中的ta1)。然后，处理进入步骤S101。现在，该累积控制包括累积开始操作和累积结束操作。本典型实施例中的累积开始操作是所谓的电子快门操作，并且与对图像传感器100的光接收面上布置的各个像素施加复位操作相对应。此外，累积结束操作与读出信号的操作相对应，但是可以通过使用机械快门等对图像传感器100进行遮光来结束累积操作。可选地，在控制中的一个累积控制过程中，电荷的累积可以包括多个累积开始操作和多个累积结束操作。
接着，在步骤S101中，CPU 102进行控制以开始训练。更具体地，CPU 102设置图像传感器100以输出用于训练的数据，并且此后设置各个数据接收单元200以通过上述操作来开始训练(图5A中的ta2)。用于训练的数据指的是已知的虚拟数据(dummy data)，但是实际图像数据的一部分可以用作用于训练的数据。然后，处理进入步骤S102。
在步骤S102中，CPU 102判断训练时间段是否已经结束。根据本典型实施例，在经过了预定时间之后的时间，训练时间段已经结束，CPU 102基于是否经过了该时间来判断训练时间段的结束。如果训练时间段还没有结束(步骤S102中为“否”)，则处理返回到步骤S102。如果训练时间段已经结束(步骤S102中为“是”)，则处理进入步骤S103(图5A中的ta3)。用于判断训练时间段的结束的预定时间可以是固定时间和可变时间中的任何一个，并且可以在将出现大量噪声的情形下被设置为相对长的时间，并且可以准备在需要快速响应操作时将训练时间段设置为短的时间。
在步骤S103中，CPU 102判断是否在训练没有任何问题的情况下结束了训练。更具体地，CPU 102检查所有数据接收单元200的CDR状况寄存器202和偏移调整状况寄存器206(图5B)。如果在所有寄存器中都写入了1，则CPU102判断为训练已经正常结束(步骤S103中为“是”)，并且处理进入步骤S104。CPU 102可以被配置为仅基于CDR状况寄存器202和偏移调整状况寄存器206中的任何一个来判断训练是否成功。此外，在不使用所有通道的操作的情况下，CPU 102可以进行控制以仅检查与使用中的通道相对应的数据接收单元200的CDR状况寄存器202。
在步骤S104中，从图像传感器100读出用于静止图像的图像数据(图5A中的ta6)。在该处理中，如果在步骤S103中在没有任何问题的情况下结束了训练操作，则在图像传感器100和DSP 101之间建立了数据发送/接收。因此，当CPU 102设置图像传感器100以输出图像数据时，从图像传感器100的各个通道顺次输出图像数据。从图像传感器100输出的图像数据经由数据接收单元200和偏移调整单元205传输到DSP 101中的未示出的内部电路。在DSP 101中，在对图像数据进行校正处理等之后进行对其显像，并将其作为静止图像记录到记录单元107中。然后，处理进入步骤S105。
在步骤S105中，CPU 102进行用于使各个数据接收单元200断电的处理。更具体地，CPU 102在图像数据的读出结束之后停止针对数据接收单元200和偏移调整单元205的时钟。由于该停止，内部操作停止，并且数据接收单元200进入断电状态(省电状态)。结果，摄像设备1000可以减少直到下次从图像传感器100接收数据为止的时间段期间消耗的电力。在该时间段期间，CPU 102还将图像传感器100设置为断电。然后，处理进入步骤S106。尽管在步骤S101的描述中已经省略，但是CPU 102在训练操作中进行用于恢复所停止的时钟的处理，并且将数据接收单元200从断电状态恢复到正常操作状态。除了停止时钟之外，CPU102还可以进行停止供电的控制作为用于使数据接收单元200进入断电状态的控制。停止供电伴随着直到恢复为止需要较长时间的缺点，但是使摄像设备1000能够获得高的省电效果。
在步骤S106中，CPU 102判断是否继续按下静止图像拍摄SW。如果在该处理中继续按下静止图像拍摄SW(步骤S106中为“是”)，则CPU 102判断为正在进行继续拍摄静止图像的操作，并且处理返回到步骤S100。另一方面，如果在步骤S106中没有按下静止图像拍摄SW(步骤S106中为“否”)，则CPU 102结束静止图像拍摄。
将描述当在步骤S103中训练操作没有正常结束时的处理。如已经描述的，在步骤S103中，CPU 102判断是否在没有任何问题的情况下结束了训练操作。然后，CPU 102检查所有数据接收单元200的CDR状况寄存器202和偏移调整状况寄存器206。如果对于任何寄存器甚至仅一个寄存器中写入了0，则CPU 102也判断为训练没有正常结束。然后，处理进入步骤S107。
在步骤S107中，CPU 102判断训练操作连续失败的次数是否达到作为预设次数的M次。如果作为判断的结果失败次数未达到M次(步骤S107中为“否”)，则CPU 102将失败次数的计数递增1，并且处理返回到步骤S101(图5A中的ta4)。CPU 102在该操作中重复训练操作多次直到训练操作成功为止。本典型实施例中的重复训练操作的次数(上述次数，M次)是以在从第一次开始训练操作起、直到开始读出静止图像为止的时间(图5A中的400)内完成重复的方式而预先确定的。例如，期望设置M＝2或更大，但是在例如如图5A明显可见累积时间短的情况下，可能不能确保足够的再训练时间段。因此，重复训练操作的次数可以根据摄像条件(累积时间和ISO(国际组织标准)感光度等)和帧频(消隐(blanking)时间段的长度)而可变。如果在步骤S107中训练操作连续失败并且失败次数的计数达到M次(步骤S107中为“是”)，则处理进入步骤S108。CPU 102可以通过判断是否连续在步骤S103中判断为错误来进行步骤S107中的判断，但是CPU 102可以被配置为基于累积次数来进行步骤S107中的判断。
在步骤S108中，CPU 102在显示单元104上显示作为图6A所示的内容的用于提示用户再次进行摄像操作的消息。此后，处理进入步骤S109。本典型实施例中表示异常的消息的显示与错误处理相对应。可以使用除了用于显示消息的方法之外的其它方法作为针对错误处理的方法。例如，可以回放音频或者可以点亮指示灯等。可选地，可以组合多种方法，只要这些方法构成用于向用户发出指示的其它方法即可。
在步骤S109中，CPU 102判断由于在步骤S108中未能正常拍摄图像而连续呈现错误显示(图6A)的次数是否达到作为预设次数的N次。如果显示次数没有达到N次(步骤S109中为“否”)，则CPU 102将显示次数的计数递增1，并且结束静止图像拍摄。另一方面，如果在步骤S109中由于未能正常拍摄图像而呈现错误显示(图6A)的次数达到N次(步骤S109中为“是”)，则处理进入步骤S110。CPU 102通过判断是否在步骤S108中连续呈现错误显示来进行步骤S109中的判断，但是可以被配置为基于累积次数来进行步骤S109中的判断。此外，期望在判断中使用的次数(N)是两次或更多次，但是该次数可以根据例如步骤S103的训练操作中的失败的情况而可变。此外，摄像设备1000可以被配置为将失败的情况存储到ROM 106等中。
在步骤S110中，CPU102在显示单元104上显示图6B所示的消息，并结束静止图像拍摄。
上述操作使得摄像设备1000在即使在摄像操作内串行数据发送的训练失败的情况下也能够进行再训练，因此可以在用户期望的定时拍摄图像。此外，在摄像操作内进行训练，使得除了在摄像操作期间之外，摄像设备1000能够将串行数据发送中涉及的电路保持在断电状态中，并且可以降低功耗。应当至少准备允许进行与失败次数(M次)一样多的次数的训练操作的时间段作为进行训练操作的时间段，使得可以在读出静止图像的定时(图5A中的ta6)之前充分地进行训练操作。这种情况使得可以将串行数据发送中涉及的电路保持在断电状态的时间段减少，因此期望根据是否优先可以将电路保持在断电状态的时间段来确定进行训练操作的时间段。
作为本典型实施例中的训练操作失败的原因，还可能如下：由于如图3B所示直到锁相为止花费了比预期时间长的时间，因而导致训练操作失败。在这种情况下，CPU 102可以进行控制，以在训练操作失败了预定次数(M次)的情况下，通过将时间延长到锁相来延长进行训练操作的时间段。
此外，在本典型实施例中，在训练操作失败了预定次数(M次)的情况下，摄像设备1000可以通过呈现错误显示并向用户通知拍摄图像失败来提示用户再次拍摄图像。通常，用户不能判断训练操作是否失败，并且在没有校正该状态的情况下拍摄图像会导致重复拍摄异常图像，并且在最坏的情况下可能导致装置的故障。此外，本典型实施例中描述的操作使摄像设备1000能够根据不能拍摄图像的状态发生了预定次数(N次)而呈现不同的错误显示，由此提示用户尝试建立能够再次拍摄图像的状态。这使摄像设备1000能够不仅防止用户在重复拍摄异常图像的情况下错过快门定时，而且还适当地向用户通知在装置中已经发生异常。
已经参考本典型实施例中的流程图描述了静止图像拍摄操作，但是当拍摄运动图像时，也可以进行相同的处理。
图6A和6B示出的显示单元104上所显示的消息是示例，并且摄像设备1000可以呈现不同的显示或者可以简单地通过点亮指示灯的操作来通知用户。
在以下描述中，将参考图7来描述根据第二典型实施例的摄像设备1000的操作。根据本典型实施例的摄像设备1000被配置为与第一典型实施例中描述的结构相同，并且将在将相同的附图标记分配给相同的结构或操作、并且省略对这些结构或操作的描述的情况下进行描述。
图7是示出根据本典型实施例的摄像设备1000的静止图像拍摄操作的流程图。对于本流程图中的各个处理，CPU 102在控制各个组件的同时执行各个步骤中的处理、功能、程序、模块或指令集。根据本典型实施例的图7与根据第一典型实施例的图4相对应，并且以相同编号进行编号的操作与第一典型实施例中描述的操作相同，因此以下将省略对这些操作的描述。在以下描述中，将详细描述步骤S107及其后续步骤中的操作。
在步骤S107中，CPU 102判断训练操作连续失败的次数是否达到作为预设次数的M次。如果训练操作连续失败并且失败次数的计数达到M次(步骤S107中为“是”)，则处理进入步骤S200。
如果在步骤S200中由于在步骤S107中未能正常拍摄图像而导致训练失败M次的连续次数达到N次(步骤S200中为“是”)，则处理进入步骤S201。在步骤S201中，CPU 102进行用于重启摄像设备1000的处理，并且结束静止图像拍摄操作。另一方面，如果在步骤S200中由于未能正常拍摄图像而导致训练失败M次的连续次数未达到N次(步骤S200中为“否”)，则处理返回到步骤S100，并且CPU 102再次执行摄像。
上述操作使得摄像设备1000在即使在摄像操作内串行数据发送的训练失败的情况下也能够进行再训练，因此可以在用户期望的定时拍摄图像。此外，上述操作使得能够根据不能拍摄图像的状态和训练失败发生了预定次数而重启摄像设备1000，因此可以在不需要用户进行麻烦的工作的情况下建立能够拍摄图像的状态。CPU 102通过判断是否连续重复步骤S107中的判断来进行步骤S200中的判断，但是可以被配置为基于累积次数来进行步骤S200中的判断。此外，期望在判断中使用的次数(N)是两次，但是该次数可以根据例如步骤S103中的训练操作失败的情况而可变。
在以下描述中，将参考图9和10来描述根据第三典型实施例的摄像设备1000的操作。已经关注于静止图像拍摄操作中的训练操作来描述了第一典型实施例和第二典型实施例。将关注于进行用于确定视角和摄像条件的实时取景(LV)操作的情况下的训练操作来描述本典型实施例。根据本典型实施例的摄像设备1000被配置为与第一典型实施例中描述的结构相同，并且将在将相同的附图标记分配给相同的结构或操作、并且省略对这些结构和操作的描述的情况下进行描述。
图9是示出根据本典型实施例的摄像设备1000的静止图像拍摄操作的流程图。对于本流程图中的各个处理，CPU 102在控制各个组件的同时执行各个步骤中的处理、功能、程序、模块或指令集。根据本典型实施例的图9与根据第一典型实施例的图4相对应，并且以相同编号进行编号的操作与第一典型实施例中描述的操作相同，因此以下将省略对这些操作的描述。在以下描述中，将详细描述步骤S103及其后续步骤中的操作。
以与第一典型实施例中描述的图4相同的编号进行编号的操作与第一典型实施例中描述的操作相同，因此以下将省略对这些操作的描述。
当用户按下操作单元103中包括的主开关时(图10中的tb0)，摄像设备1000启动并开始拍摄用于实时取景(LV)的图像(图10中的tb1)。当在启动时由CPU102开始LV摄像操作时，在步骤S101中，CPU 102开始训练操作。进行训练操作的从步骤S101到步骤S103的控制与第一典型实施例中描述的控制相同，因此这里将省略对该控制的描述。如果在步骤S103中训练操作正常结束(步骤S103中为“是”)，则处理进入步骤S300。
在步骤S300中，CPU102通过控制图像传感器100来读出要用于LV的图像(图10中的tb6)。如果在步骤S103中在没有任何问题的情况下结束了训练操作(步骤S103中为“是”)，则在图像传感器100和DSP 101之间建立了数据发送/接收。因此，当CPU 102设置图像传感器100以输出图像数据时，从图像传感器100的各个通道顺次输出图像数据。从图像传感器100输出的图像数据经由数据接收单元200和偏移调整单元205传输到DSP 101中的未示出的内部电路。在DSP 101中，在对图像数据进行校正处理等之后对其进行显像，并将其作为LV图像显示在显示单元104上。然后，处理进入步骤S301。
在步骤S301中，CPU 102进行用于使各个数据接收单元200断电的处理(图10中的tb7)。更具体地，CPU 102通过例如在LV图像的读出结束之后停止针对数据接收单元200和偏移调整单元205的时钟，来进行数据接收单元200的断电处理。图8示出CDR状况寄存器202中的寄存器的内部结构。将通过进行最后一次训练而锁相的频率的值(VCO控制电平)存储在寄存器220中。然后，在断电时间段期间也保持该值。此外，将要用于与训练操作是成功还是失败有关的判断结果的值存储在寄存器221中。摄像设备1000可以通过将必要的值保持在各个寄存器中来减少直到下次从图像传感器100接收到数据为止的时间段(消隐时间段)期间消耗的电力。CPU 102可以被配置为还设置图像传感器100以在该时间段期间将图像传感器100断电。接着，处理进入步骤S302。
在步骤S302中，CPU 102开始训练以读出下一帧的LV图像。此时的训练从作为起始频率的存储在CDR状况寄存器202中的频率(VCO控制电平)的值开始，将频率牵引到图3B中标记为区域302的锁相环中的牵引锁相。该训练操作使摄像设备1000能够减少实现锁相所花费的时间，从而即使在读出实时取景图像的短时间内也进行训练。另一方面，该训练操作使摄像设备1000能够长时间维持断电状态。此外，该处理中的训练是旨在牵引窄的频率范围的牵引，因此与旨在使用锁频环的宽范围的牵引相比，训练失败的可能性降低。然后，处理进入步骤S303。
在步骤S303中，CPU 102判断训练时间段是否已经结束。根据本典型实施例，在假设在经过了预定时间之后的时间训练时间段结束的情况下，CPU 102基于是否经过了该时间来判断训练时间段的结束。如果训练时间段还没有结束(步骤S303中为“否”)，则处理返回到步骤S303。如果在步骤S303中训练时间段已经结束(步骤S303中为“是”)，则处理进入步骤S304(图10中的tb9)。
根据本典型实施例，如已经描述的，训练操作不太可能失败，因此摄像设备1000不确认训练是成功还是失败，并且不在重复LV图像的读出的同时进行再训练。这种效果使摄像设备1000能够甚至在诸如LV图像的读出等的短时间内进行训练。此外，该效果还使摄像设备1000能够以节省了与关于训练是成功还是失败的确认以及再训练的执行的省略相对应的量的电力来进行操作，因此获得进一步的省电效果。在本典型实施例中关注于LV图像的读出，但是本典型实施例的操作在以高帧频拍摄运动图像的操作时也是有效的。
在步骤S304中，CPU 102判断主开关是否被按下。如果主开关被按下(步骤S304中为“是”)，则CPU 102结束LV摄像。如果主开关没有被按下(步骤S304中为“否”)，则处理返回到步骤S300，并且CPU 102重复LV摄像。
接着，将描述当在步骤S103中训练操作没有正常结束时的处理。如上所述，在步骤S103中，CPU 102判断是否在没有任何问题的情况下结束了训练操作。然后，CPU 102检查所有数据接收单元200的CDR状况寄存器202和偏移调整状况寄存器206。如果对于任何寄存器甚至仅一个寄存器中写入了0，则CPU 102也判断为训练没有正常结束。然后，处理进入步骤S305。
在步骤S305中，CPU 102判断训练操作连续失败的次数是否达到作为预设次数的P次。如果作为判断的结果失败次数没有达到P次(步骤S305中为“否”)，则CPU 102将失败次数的计数递增1，并且处理返回到步骤S101(图10中的tb4)。CPU 102在该操作中重复训练操作多次直到训练成功为止。本典型实施例中的重复训练操作的次数(上述次数，P次)是以在从第一次开始训练操作起、直到开始读出静止图像为止的时间内完成重复的方式而预先确定的。例如，期望设置P＝2或更大，但是该次数可以根据预定条件而可变。
如果在步骤S305中CPU 102判断为训练操作已经连续失败并且失败次数的计数达到P次(步骤S305中为“是”)，则处理进入步骤S306。
在步骤S306中，CPU 102判断步骤S305中由于未能正常拍摄图像而导致训练失败P次的连续次数是否达到Q次。如果作为判断的结果次数达到Q次(步骤S306中为“是”)，则处理进入步骤S307。
在步骤S307中，CPU 102在显示单元104上显示图11所示的消息。此后，CPU 102结束实时取景摄像。
另一方面，如果步骤S305中由于未能正常拍摄图像而导致训练失败P次的连续次数未达到Q次(步骤S306中为“否”)，则处理进入步骤S308。在步骤S308中，CPU 102进行用于重启摄像设备1000的处理。在重启处理之后，处理返回到步骤S101。
上述操作使摄像设备1000在即使在摄像操作内串行数据发送的训练失败的情况下也能够进行再训练，因此可以在无需使用户知晓失败的情况下连续自动地拍摄运动图像。
此外，通过根据摄像设备1000的操作的定时改变是否进行再训练，摄像设备1000即使在读出运动图像帧期间的短时间内也可以进行训练。结果，即使在处理运动图像时，摄像设备1000也可以使串行数据发送中涉及的电路进入断电状态，因此可以降低功耗。
已经描述了代表性的典型实施例，在各个典型实施例中描述的图像传感器和摄像设备可以应用于各种应用。例如，除可见光之外，图像传感器还可用于感测诸如红外光、紫外光及X射线等的光。此外，摄像设备由数字照相机代表，但是除此之外，还可以应用于配备有照相机的诸如智能电话等的移动电话、监视照相机和游戏机等。此外，摄像设备可以应用于对血管进行摄像的内窥镜和医疗器械、用于观察皮肤和头皮的美容器械、以及用于拍摄运动或动作运动图像的摄像机。此外，摄像设备也可以应用于诸如交通和船舶监视等的交通用途的照相机和仪表用照相机、诸如天文观测和标本观测等的学术用途的照相机、配备有照相机的家电以及机器视觉等。特别地，作为机器视觉，摄像设备不仅可以用于工厂等中的机器人，而且可以用于农业和渔业。
此外，在上述各个典型实施例中描述的摄像设备的结构仅表示一个示例，并且可以应用本发明的摄像设备不应限于图1中示出的结构。此外，摄像设备的各个单元的电路结构也不应限于各个附图中所示的结构。
本发明还可以通过经由网络或存储介质向系统或设备提供能够实现上述典型实施例的一个或多个功能的程序、并且使该系统或设备的计算机中的一个或多个处理器读出并执行该程序的处理来实现。此外，本发明还可以通过能够实现一个或多个功能的电路(例如，专用集成电路(ASIC))来实现。
上述典型实施例中的任意典型实施例仅表示在实施实施例时如何体现本发明的示例，并且本发明的技术范围不应由实施例限制地解释。换句话说，在不脱离本发明的技术思想或本发明的主要特征的情况下，可以以各种方式实现本发明。例如，本发明不仅可以用于图像传感器和信号处理芯片之间的通信，而且可以用于信号处理芯片和显示单元之间的通信以及信号处理芯片之间的通信。
其它实施例
本发明的实施例还可以通过如下的方法来实现，即，通过网络或者各种存储介质将执行上述实施例的功能的软件(程序)提供给系统或装置，该系统或装置的计算机或是中央处理单元(CPU)、微处理单元(MPU)读出并执行程序的方法。
虽然已经参考典型实施例描述了本发明，但应理解，本发明不限于所公开的典型实施例。以下权利要求书的范围符合最宽的解释，以包含所有这类修改以及等同结构和功能。

Claims (21)

1.一种摄像设备，包括：
图像传感器，其包括被配置为发送基于时钟嵌入过程的串行数据的发送单元，所述串行数据具有图像数据；
接收单元，其被配置为接收所述串行数据；
控制单元，其被配置为控制所述接收单元；以及
图像处理单元，其被配置为针对所述接收单元所接收到的串行数据中包括的图像数据来被使用，
其中，所述接收单元包括锁定单元和检测单元，所述锁定单元被配置为进行用于接收数据的锁定操作，以及所述检测单元被配置为检测所述锁定单元的锁定状态，
其中，所述控制单元基于所述检测单元所检测到的检测结果，在没有实现锁定的情况下控制所述锁定单元再次进行所述锁定操作，以及
其中，所述控制单元对所述锁定单元进行控制，以进行所述锁定操作，并且在从开始所述图像传感器中的与一帧的图像数据相对应的电荷累积到开始读取所述一帧的图像数据的时间段内再次进行所述锁定操作。
2.根据权利要求1所述的摄像设备，其中，所述锁定操作包括用于再生所述串行数据中所嵌入的时钟的再生操作。
3.根据权利要求2所述的摄像设备，其中，所述图像传感器包括多个发送单元，
其中，所述接收单元包括与所述图像传感器中所包括的发送单元的数量相对应的多个接收单元，以及
其中，所述锁定操作包括调整所述多个接收单元之间的数据的差。
4.根据权利要求1至3中任一项所述的摄像设备，其中，所述检测单元包括寄存器，所述寄存器被配置为保持所述检测结果，以及
其中，所述控制单元基于所述寄存器中所保持的检测结果，在没有实现锁定的情况下控制所述锁定单元在预定次数内重复所述锁定操作直到建立锁定为止。
5.根据权利要求1至3中任一项所述的摄像设备，其中，所述控制单元在所述锁定操作失败了预定次数的情况下控制执行第一错误处理。
6.根据权利要求5所述的摄像设备，其中，所述控制单元在所述第一错误处理执行了预定次数的情况下执行与所述第一错误处理不同的第二错误处理。
7.根据权利要求6所述的摄像设备，还包括：
显示单元，其被配置为显示基于所述图像数据的图像，
其中，所述第一错误处理或所述第二错误处理包括用于在所述显示单元上显示指示用户再次执行摄像的消息的处理。
8.根据权利要求6所述的摄像设备，还包括：
显示单元，其被配置为显示基于所述图像数据的图像，
其中，所述第一错误处理或所述第二错误处理包括用于在所述显示单元上显示指示用户重启所述摄像设备的消息的处理。
9.根据权利要求6所述的摄像设备，还包括：
显示单元，其被配置为显示基于所述图像数据的图像，
其中，所述第一错误处理或所述第二错误处理包括用于在所述显示单元上显示表示故障的消息的处理。
10.根据权利要求6至9中任一项所述的摄像设备，其中，所述第一错误处理或所述第二错误处理包括用于再次进行摄像操作的处理。
11.根据权利要求6至9中任一项所述的摄像设备，其中，所述第一错误处理或所述第二错误处理包括用于重启所述摄像设备的处理。
12.根据权利要求1至3和6至9中任一项所述的摄像设备，
其中，所述锁定操作包括第一锁定操作和第二锁定操作，与所述第一锁定操作相比，所述第二锁定操作的锁定时间段持续更短，以及
其中，所述控制单元在利用所述第二锁定操作控制所述接收单元的情况下不再次进行所述锁定操作。
13.根据权利要求12所述的摄像设备，
其中，所述控制单元控制所述接收单元在所述接收单元不接收所述串行数据的时间段期间进入省电状态，以及
其中，所述控制单元根据结束所述省电状态的定时来控制进行所述第一锁定操作或所述第二锁定操作。
14.根据权利要求12所述的摄像设备，其中，所述控制单元在启动时控制进行所述第一锁定操作。
15.根据权利要求1所述的摄像设备，其中，与所累积的电荷相对应的图像数据是静止图像的图像数据。
16.一种图像传感器和信号处理单元之间的通信方法，所述图像传感器包括被配置为发送基于时钟嵌入方法的串行数据的发送单元，所述串行数据具有图像数据，以及所述信号处理单元包括被配置为接收所述串行数据的接收单元，所述通信方法包括：
在所述接收单元处进行用于接收数据的锁定操作作为锁定；
检测所述锁定的锁定结果；以及
基于通过所述检测所检测到的检测结果来在所述接收单元处再次进行所述锁定操作作为控制，
其中，进行所述锁定操作，并且在从开始所述图像传感器中的与一帧的图像数据相对应的电荷累积到开始读取所述一帧的图像数据的时间段内再次进行所述锁定操作。
17.一种摄像设备，包括：
图像传感器，其包括被配置为发送基于时钟嵌入过程的串行数据的发送单元，所述串行数据具有图像数据；
接收单元，其被配置为接收所述串行数据；
控制单元，其被配置为控制所述接收单元；以及
图像处理单元，其被配置为针对所述接收单元所接收到的串行数据中包括的图像数据来被使用，
其中，所述接收单元包括锁定单元和检测单元，所述锁定单元被配置为进行用于接收数据的锁定操作，以及所述检测单元被配置为检测所述锁定单元的锁定状态，
其中，所述控制单元基于所述检测单元所检测到的检测结果，在没有实现锁定的情况下控制所述锁定单元再次进行所述锁定操作，以及
其中，所述控制单元对所述锁定单元进行控制，以在从结束实时取景图像的第一帧的读取到开始所述实时取景图像的挨着所述第一帧的第二帧的读取的时间段内进行所述锁定操作。
18.根据权利要求17所述的摄像设备，其中，所述控制单元对所述锁定单元进行控制，以在启动所述摄像设备之后首先进行的锁定操作中没有实现锁定的情况下再次进行所述锁定操作。
19.根据权利要求18所述的摄像设备，其中，所述控制单元对所述锁定单元进行控制，以在从结束所述实时取景图像的所述第一帧的读取到开始所述实时取景图像的所述第二帧的读取的所述时间段内进行的锁定操作中没有实现锁定的情况下不再次进行所述锁定操作。
20.根据权利要求19所述的摄像设备，
其中，所述锁定操作包括第一锁定操作和第二锁定操作，与所述第一锁定操作相比，所述第二锁定操作的锁定时间段持续更短，以及
其中，所述第一锁定操作是在启动所述摄像设备之后要首先进行的锁定操作，以及所述第二锁定操作是在从结束所述实时取景图像的所述第一帧的读取到开始所述实时取景图像的所述第二帧的读取的所述时间段内要进行的锁定操作。
21.一种图像传感器和信号处理单元之间的通信方法，所述图像传感器包括被配置为发送基于时钟嵌入方法的串行数据的发送单元，所述串行数据具有图像数据，以及所述信号处理单元包括被配置为接收所述串行数据的接收单元，所述通信方法包括：
在所述接收单元处进行用于接收数据的锁定操作作为锁定；
检测所述锁定的锁定结果；以及
基于通过所述检测所检测到的检测结果来在所述接收单元处再次进行所述锁定操作作为控制，
其中，对所述锁定操作进行控制，以在从结束实时取景图像的第一帧的读取到开始所述实时取景图像的挨着所述第一帧的第二帧的读取的时间段内进行所述锁定操作。
CN201910932291.0A 2018-09-28 2019-09-29 摄像设备和通信方法 Active CN110971793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-184793 2018-09-28
JP2018184793A JP7224831B2 (ja) 2018-09-28 2018-09-28 撮像装置

Publications (2)

Publication Number Publication Date
CN110971793A CN110971793A (zh) 2020-04-07
CN110971793B true CN110971793B (zh) 2022-02-25

Family

ID=69945259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910932291.0A Active CN110971793B (zh) 2018-09-28 2019-09-29 摄像设备和通信方法

Country Status (3)

Country Link
US (1) US11146756B2 (zh)
JP (1) JP7224831B2 (zh)
CN (1) CN110971793B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1836414A (zh) * 2003-08-11 2006-09-20 皇家飞利浦电子股份有限公司 多条串行字节线的自动重新对齐
CN101854490A (zh) * 2009-03-30 2010-10-06 索尼公司 成像器件、转换读出信号的方法以及照相机
CN103001628A (zh) * 2012-11-30 2013-03-27 清华大学深圳研究生院 高速串行接口的多相时钟产生电路中用的鉴相和启动电路
CN103139486A (zh) * 2013-02-27 2013-06-05 格科微电子（上海）有限公司 图像传感器结构、图像传感器电路及其信号处理方法
CN105246394A (zh) * 2013-03-15 2016-01-13 奥利弗医疗公司 无输入时钟和数据传输时钟的图像传感器同步
CN107454350A (zh) * 2017-08-25 2017-12-08 电子科技大学 脉冲宽度调制型图像传感器电路及其处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7639088B2 (en) * 2007-09-27 2009-12-29 Nanoamp Mobile, Inc. Phase-locked loop start-up techniques
JP2009201540A (ja) * 2008-02-26 2009-09-10 Fujinon Corp 撮像システム及び内視鏡システム
KR101169210B1 (ko) * 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
JP5618528B2 (ja) * 2009-11-30 2014-11-05 キヤノン株式会社 読取装置、読取装置の制御方法、および、プログラム
TWI404341B (zh) * 2009-12-31 2013-08-01 Realtek Semiconductor Corp 記憶控制電壓並鎖定頻率訊號之電路、鎖相迴路裝置與其控制方法
US8970750B2 (en) * 2010-11-12 2015-03-03 Sony Corporation Image outputting apparatus, image outputting method, image processing apparatus, image processing method, program, data structure and imaging apparatus
JP2014139732A (ja) * 2013-01-21 2014-07-31 Sony Corp 画像処理装置、画像処理方法、プログラムおよび表示装置
JP2015080702A (ja) * 2013-10-24 2015-04-27 Hoya株式会社 内視鏡装置
KR102368864B1 (ko) * 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로
JP2018074312A (ja) 2016-10-27 2018-05-10 キヤノン株式会社 周波数検出器及びクロックデータリカバリ装置
JP6744804B2 (ja) * 2016-11-15 2020-08-19 キヤノン株式会社 撮像装置
KR102418971B1 (ko) * 2017-11-15 2022-07-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10727838B2 (en) * 2018-07-13 2020-07-28 Qualcomm Incorporated Systems and methods for power conservation in a phase locked loop (PLL)

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1836414A (zh) * 2003-08-11 2006-09-20 皇家飞利浦电子股份有限公司 多条串行字节线的自动重新对齐
CN101854490A (zh) * 2009-03-30 2010-10-06 索尼公司 成像器件、转换读出信号的方法以及照相机
CN103001628A (zh) * 2012-11-30 2013-03-27 清华大学深圳研究生院 高速串行接口的多相时钟产生电路中用的鉴相和启动电路
CN103139486A (zh) * 2013-02-27 2013-06-05 格科微电子（上海）有限公司 图像传感器结构、图像传感器电路及其信号处理方法
CN105246394A (zh) * 2013-03-15 2016-01-13 奥利弗医疗公司 无输入时钟和数据传输时钟的图像传感器同步
CN107454350A (zh) * 2017-08-25 2017-12-08 电子科技大学 脉冲宽度调制型图像传感器电路及其处理方法

Also Published As

Publication number Publication date
US11146756B2 (en) 2021-10-12
JP7224831B2 (ja) 2023-02-20
US20200106986A1 (en) 2020-04-02
JP2020053952A (ja) 2020-04-02
CN110971793A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
JP4137106B2 (ja) 撮像装置、レンズ装置および撮像システム
JP4558830B2 (ja) 撮像装置
EP2094002A2 (en) Electronic communication system and endoscope system
US9473701B2 (en) Electronic camera
CN102841440A (zh) 电子内窥镜装置
KR20110134274A (ko) 고체 촬상 소자 및 그 구동 방법, 카메라 시스템
JP2007096633A (ja) 映像信号処理装置およびデジタルカメラ
JP5308880B2 (ja) 撮像装置
JP2019091973A (ja) 撮像装置
US6963368B1 (en) Digital camera and image capturing control apparatus including a delay device
US20020071037A1 (en) Method and device for data transmission
CN110971793B (zh) 摄像设备和通信方法
JP2005311535A (ja) 撮像装置及びその位相補償方法、並びに制御プログラム
US8279309B2 (en) Image capturing device with signal sampling
JP2008187614A (ja) 撮影装置
JP7175697B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
WO2006022305A1 (ja) 撮像装置
JP2013098877A (ja) ステレオ撮像装置、同期撮像方法および電子情報機器
JP2002314866A (ja) 画像処理装置および撮影モードでの電力制御方法
US20110279696A1 (en) Imaging apparatus and information display method for imaging apparatus
JP4785445B2 (ja) 撮像装置
JP2013251877A (ja) 撮像装置
JP2018195905A (ja) データ処理装置
JP2005151283A (ja) 撮像装置
JP2001078097A (ja) 撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant