CN110970391B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110970391B
CN110970391B CN201910903410.XA CN201910903410A CN110970391B CN 110970391 B CN110970391 B CN 110970391B CN 201910903410 A CN201910903410 A CN 201910903410A CN 110970391 B CN110970391 B CN 110970391B
Authority
CN
China
Prior art keywords
interconnect line
insulating layer
semiconductor device
barrier
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910903410.XA
Other languages
English (en)
Other versions
CN110970391A (zh
Inventor
朴相俊
李海王
崔宰铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110970391A publication Critical patent/CN110970391A/zh
Application granted granted Critical
Publication of CN110970391B publication Critical patent/CN110970391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Abstract

一种半导体器件，包括：第一互连线，具有第一端并在第一方向上延伸；第一阻挡图案，在第一互连线的第一端处并且在第一方向上与第一互连线相邻；第二互连线，在与第一方向交叉的第二方向上与第一互连线间隔开并在第一方向上延伸，第二互连线具有第二端；第二阻挡图案，在第二互连线的第二端处并且在第一方向上与第二互连线相邻，其中第一阻挡图案在第一方向上的宽度不同于第二阻挡图案在第一方向上的宽度。

Description

半导体器件
技术领域
实施方式涉及半导体器件。
背景技术
由于半导体器件已经被高度集成，半导体器件中的图案的节距已经减小。
发明内容
可以通过提供一种半导体器件来实现实施方式，该半导体器件包括：第一互连线，具有第一端并在第一方向上延伸；第一阻挡图案，在第一互连线的第一端处并且在第一方向上与第一互连线相邻；第二互连线，在与第一方向交叉的第二方向上与第一互连线间隔开并在第一方向上延伸，第二互连线具有第二端；第二阻挡图案，在第二互连线的第二端处并且在第一方向上与第二互连线相邻，其中第一阻挡图案在第一方向上的宽度不同于第二阻挡图案在第一方向上的宽度。
可以通过在衬底上提供一种半导体器件来实现实施方式，该半导体器件包括：在衬底上的绝缘层；第一互连线和第二互连线，在绝缘层中并在第一方向上彼此相对，第一互连线和第二互连线在第一方向上延伸；第一阻挡图案，在绝缘层中的第一互连线和第二互连线之间；气隙，在绝缘层中的第一阻挡图案的一侧并在第一方向上延伸。
附图说明
通过参考附图详细描述示例性实施方式，特征对于本领域技术人员将是显而易见的，其中：
图1A示出根据一些实施方式的半导体器件的平面图。
图1B示出沿图1A的线I-I'截取的截面图。
图2示出根据一些实施方式的制造半导体器件的方法的流程图。
图3A至图13A示出了根据一些实施方式的制造半导体器件的方法中的阶段的平面图。
图3B至图13B分别示出沿图3A至图13A的线I-I'截取的截面图。
图9C和图11C分别示出沿图9A和图11A的线II-II'截取的截面图。
图14示出根据一些实施方式的半导体器件的平面图。
图15示出根据一些实施方式的半导体器件的平面图。
图16示出根据一些实施方式的半导体器件的截面图。
具体实施方式
图1A示出根据一些实施方式的半导体器件1的平面图，图1B示出沿图1A的线I-I'截取的截面图。在本说明书的附图中，为了便于描述和说明的目的，与其实际尺寸和/或比例相比，一些部件或元件的尺寸和/或比例可能被夸大或减小。例如，所示部件或元件的尺寸和/或比例可以与它们的实际尺寸和/或比例不同。在一实施例中，半导体器件1可以是逻辑器件。在一实施例中，半导体器件1可以是存储器件。
参考图1A和图1B，半导体器件1可以包括衬底100、绝缘层110、互连结构150、第一阻挡图案130a、第二阻挡图案130b、气隙AG和覆盖层170。
衬底100可以是包括硅(Si)、硅锗(SiGe)、锗(Ge)或镓砷(GaAs)的半导体衬底。在一实施例中，衬底100可以是绝缘体上硅(SOI)衬底。
绝缘层110可以在衬底100上。绝缘层110可以是在衬底100和上绝缘层之间的层间绝缘层。在一实施例中，绝缘层110可以是包括互连结构150和其中的气隙AG的另一种类或类型的绝缘层。在一实施例中，基于半导体器件1的种类，晶体管或存储器元件以及电连接到晶体管或存储器元件的下互连结构可以在衬底100和绝缘层110之间。绝缘层110可以包括低k电介质材料，例如介电常数为2至5的电介质材料。绝缘层110可以包括例如未掺杂的硅玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、气凝胶、无定形氟化碳、有机硅酸盐玻璃(OSG)、聚酰亚胺、多孔聚合物材料、有机硅或其组合。
互连结构150可以在绝缘层110中。互连结构150可以包括多个互连线150。在本说明书中，互连结构150可以在适当的时候被称为互连线150。在一实施例中，互连线150可以包括第一互连线152、第二互连线154、第三互连线156、第四互连线158、第五互连线159和第六互连线161。第一、第二和第三互连线152、154和156可以是一个区域“A”的互连线。一个区域“A”可以是包括至少一个互连线的端部的区域，例如，互连线的切割区域。第一、第二和第三互连线152、154和156可以是相同或相似种类的互连线。
第一互连线152可以具有第一端部152e。第一互连线152可以在一个方向上延伸。在下文中，为了描述的容易和方便，将描述沿第一方向D1延伸的第一互连线152作为示例。
第二互连线154可以与第一互连线152相邻。例如，附加互连线可以不在第一互连线152和第二互连线154之间。例如，第一和第二互连线152和154可以彼此相邻(例如，在垂直于第一方向D1的第二方向D2上间隔开)。第二互连线154可以在第一方向D1上延伸(例如，与第一互连线152平行)。
第三互连线156可以具有第二端部156e。第三互连线156可以在第一方向D1上延伸。第三互连线156的第二端部156e可以面对第一互连线152的第一端部152e。第一互连线152的第一端部152e和第三互连线156的第二端部156e可以在第一方向D1上彼此面对(例如，可以间隔开)。第三互连线156可以与第二互连线154相邻。例如，附加互连线可以不在第三互连线156和第二互连线154之间。例如，第三和第二互连线156和154可以在第二方向D2上彼此相邻(例如，并且间隔开)。
第一阻挡图案130a和第二阻挡图案130b可以在绝缘层110中。第一阻挡图案130a可以在第一互连线152的第一端部152e和第三互连线156的第二端部156e之间。第一互连线152的第一端部152e和第三互连线156的第二端部156e可以在第一方向D1上彼此相对。第一阻挡图案130a可以在第一方向D1上延伸。第一阻挡图案130a可以与第二互连线154相邻。第一互连线152的第一端部152e、第一阻挡图案130a和第三互连线156的第二端部156e可以顺序地布置在第一方向D1上。第一阻挡图案130a的宽度Wb可以等于第一和第三互连线152和156中的每一个的宽度Wm。宽度Wb和Wm可以表示在第二方向D2上的长度。
第二阻挡图案130b可以在第四互连线158的端部158e和第五互连线159的端部159e之间。第二阻挡图案130b可以在第一方向D1上延伸。第四互连线158和第五互连线159可以在第一方向D1上延伸。第二阻挡图案130b可以在第一方向D1上与第四互连线158相邻。第一互连线152可以设置在第二互连线154和第四互连线158之间。第三互连线156可以设置在第二互连线154和第五互连线159之间。第一阻挡图案130a在第一方向D1上的宽度W1可以不同于第二阻挡图案130b在第一方向D1上的宽度W2。例如，第一阻挡图案130a在第一方向D1上的宽度W1可以小于第二阻挡图案130b在第一方向D1上的宽度W2。第一阻挡图案130a和第二阻挡图案130b可以在第二方向D2上彼此相对。第六互连线161可以设置在绝缘层110中在第一阻挡图案130a和第二阻挡图案130b之间。第六互连线161可以在第一方向D1上延伸。
第一阻挡图案130a和第二阻挡图案130b中每个的底表面130L的水平Lb(例如，第一阻挡图案130a和第二阻挡图案130b的深度)可以与至少一条互连线150的底表面150L的水平Lm(例如，互连线150的深度)基本相同。阻挡图案130a、130b中每个的底表面130L的水平Lb可以与每个(例如，所有)互连线150的底表面150L的水平Lm基本相同。在一实施例中，互连线150的底表面的水平可以彼此基本相同。这里使用的术语“水平”可以表示在朝向衬底100的方向上距绝缘层110的顶表面的距离。
第一阻挡图案130a和第二阻挡图案130b可以包括相对于绝缘层110和互连结构150具有蚀刻选择性的材料。第一阻挡图案130a和第二阻挡图案130b可以包括例如二氧化硅、掺碳二氧化硅、硅氮化物、硅碳化物、金属氧化物或金属氮化物。
气隙AG可以在绝缘层110中。每个气隙AG可以在第一方向D1上延伸。气隙AG可以在第一互连线152和第二互连线154之间(例如，在第一互连线152的第一端部152e和第二互连线154之间)。气隙AG也可以在第一阻挡图案130a和第二互连线154之间。气隙AG也可以在第三互连线156和第二互连线154之间(例如，在第三互连线156的第二端部156e和第二互连线154之间)。一对气隙AG可以彼此间隔开并且第一和第三互连线152和156在其间。气隙AG可以包括空气(具有低于绝缘层110的介电常数的介电常数)。在本说明书中，为了说明的容易和简化，示出了气隙AG的侧壁垂直于衬底100的顶表面的理想情况。在一实施例中，气隙AG的上部可以比气隙AG的下部窄。
覆盖层170可以位于气隙AG和绝缘层110上。覆盖层170可以包围气隙AG并且可以覆盖第一互连线152、第二互连线154、第三互连线156、第四互连线158、第五互连线159和第六互连线161的顶表面。覆盖层170也可以位于形成气隙的沟槽上。可以使用具有差的阶梯覆盖率或差的保形性的材料来形成覆盖层170。
上绝缘层可以在覆盖层170上，并且上互连结构可以在上绝缘层上。可以另外提供用于电连接上互连结构和互连结构150的通孔。
在包括互连结构的一些半导体器件中，气隙可以与互连结构的端部间隔开一定距离。根据一实施方式，气隙AG可以在第二互连线154和第一互连线152的第一端部152e之间以及第二互连线154和第三互连线156的第二端部156e之间。第一阻挡图案130a可以在第一互连线152的第一端部152e和第三互连线156的第二端部156e之间。例如，气隙AG的形成区域可以扩展。结果，可以减小半导体器件1的寄生电容，因此可以减小半导体器件1的RC延迟。
图2示出根据一些实施方式的制造半导体器件的方法的流程图。图3A至图13A示出根据一些实施方式的制造半导体器件的方法中的阶段的平面图。图3B至图13B分别示出沿图3A至图13A的线I-I'截取的截面图。图9C和图11C分别示出沿图9A和图11A的线II-II'截取的截面图。
参考图3A和图3B，可以在衬底100上形成待处理的目标层110。之后，将描述目标层110是绝缘层110的示例。目标层110可以被称为绝缘层110。衬底100可以是包括硅、硅锗(SiGe)、锗(Ge)或镓砷(GaAs)的半导体衬底。在一实施例中，衬底100可以是绝缘体上硅(SOI)衬底。绝缘层110可以是在衬底100和上部结构之间的层间绝缘层。
绝缘层110可以包括低k电介质材料，例如具有2至5的介电常数的电介质材料。在一实施例中，绝缘层110可以包括例如未掺杂的硅玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、气凝胶、无定形氟化碳、有机硅酸盐玻璃(OSG)、聚酰亚胺、多孔聚合物材料、有机硅或其组合。绝缘层110可以通过例如原子层沉积(ALD)方法、物理气相沉积(PVD)方法或化学气相沉积(CVD)方法形成。在一实施例中，基于半导体器件1的种类，晶体管或存储器元件的或电连接到晶体管或存储器元件的下互连结构可以在衬底100和绝缘层110之间。
参考图2、图4A、图4B、图5A和图5B，可以在绝缘层110中形成阻挡开口113(S110)。
例如，参考图4A和图4B，具有第一开口OP1的第一掩模图案部分120可以形成在绝缘层110上。第一掩模图案部分120可以包括顺序堆叠的第一掩模图案122、第二掩模图案124和第三掩模图案126。第一掩模层、第二掩模层和第三掩模层可以被顺序地堆叠，并且第一至第三掩模层可以被图案化以形成第一掩模图案部分120。例如，第一至第三掩模层可以使用光致抗蚀剂图案被图案化。在一实施例中，第一掩模图案122可以包括TiN，第二掩模图案124可以包括SiON，第三掩模图案126可以包括旋涂硬掩模(SOH)。在一实施例中，第一掩模图案部分120可以仅包括第一至第三掩模图案122、124和126中的一个或一些，或者还可以包括附加层。
参考图5A和图5B，可以使用第一掩模图案部分120作为蚀刻掩模来蚀刻绝缘层110，以在绝缘层110中形成与第一开口OP1对应的阻挡开口113。可以通过蚀刻通过第一开口OP1暴露的绝缘层110来形成阻挡开口113。在一实施例中，可以使用干蚀刻工艺和/或湿蚀刻工艺来蚀刻绝缘层110。第一掩模图案部分120的第一开口OP1的形状和布置可以与半导体器件1的绝缘层110中的互连线的端部之间的区域的形状和布置相同，并且可以从例如半导体器件1的布局设计获得。
阻挡开口113可以具有垂直于或正交于衬底100的顶表面的侧壁，如图5B所示。在一实施例中，阻挡开口113可以具有朝向衬底100逐渐变细的形状。
此后，可以去除第一掩模图案部分120。可以通过例如灰化/剥离工艺去除第一掩模图案部分120。可以通过去除第一掩模图案部分120来暴露具有阻挡开口113的绝缘层110。
参考图2、图6A、图6B、图7A和图7B，可以形成第一阻挡图案130a和第二阻挡图案130b以填充阻挡开口113(S120)。
例如，参考图6A和图6B，阻挡层130’可以形成在绝缘层110上。阻挡层130’可以填充阻挡开口113并且可以形成在绝缘层110的顶表面上。阻挡层130’可以通过例如ALD方法、PVD方法或CVD方法形成。阻挡层130’可以包括相对于绝缘层110和下面将描述的互连结构150具有蚀刻选择性的材料。在一实施例中，阻挡层130’可以包括例如氧化物、氮化物和/或氮氧化物。
参考图7A和图7B，可以平坦化阻挡层130’以形成第一阻挡图案130a和第二阻挡图案130b。例如，可以使用化学机械抛光(CMP)工艺平坦化阻挡层130’。第一阻挡图案130a和第二阻挡图案130b的顶表面可以与绝缘层110的顶表面基本上共面。
参考图2、图8A、图8B、图9A、图9B和图9C，可以在绝缘层110中形成沟槽115(S130)。
例如，参考图8A和图8B，可以在绝缘层110上形成具有第二开口OP2的第二掩模图案部分140。第二掩模图案部分140可以包括顺序堆叠的第四掩模图案142、第五掩模图案144和第六掩模图案146。第四掩模层、第五掩模层和第六掩模层可以被顺序堆叠，并且第四至第六掩模层可以被图案化以形成第二掩模图案部分140。例如，第四至第六掩模层可以是使用光致抗蚀剂图案被图案化。在一实施例中，第四掩模图案142可以包括TiN，第五掩模图案144可以包括SiON，第六掩模图案146可以包括旋涂硬掩模(SOH)。在一实施例中，第二掩模图案部分140可以仅包括第四至第六掩模图案142、144和146中的一个或一些，或者还可以包括附加层。
参考图9A、图9B和图9C，可以使用第二掩模图案部分140作为蚀刻掩模来蚀刻绝缘层110，以在绝缘层110中形成沟槽115(对应于第二开口OP2)。可以通过蚀刻由第二开口OP2暴露的绝缘层110来形成沟槽115。在一实施例中，可以使用干蚀刻工艺和/或湿蚀刻工艺来蚀刻绝缘层110。
每个第二开口OP2可以在第一方向D1上延伸。第二开口OP2可以在第二方向D2上布置。一些第二开口OP2可以暴露部分的绝缘层110以及第一阻挡图案130a和第二阻挡图案130b。当在平面图中观察时，一些第二开口OP2可以与第一阻挡图案130a和第二阻挡图案130b重叠。例如，第一阻挡图案130a和第二阻挡图案130b可以与第二开口OP2重叠。第一阻挡图案130a和第二阻挡图案130b可以包括相对于绝缘层110具有蚀刻选择性的材料，并且当蚀刻(由第二开口OP2暴露的)绝缘层110时，由第二开口OP2暴露的第一阻挡图案130a和第二阻挡图案130b可以保留，如图9C所示。第二掩模图案部分140的第二开口OP2的形状和布置可以与提供在半导体器件1的绝缘层110中的互连线的形状和布置相同，并且可以从例如半导体器件1的布局设计获得。
此后，可以去除第二掩模图案部分140。可以通过例如灰化/剥离工艺去除第二掩模图案部分140。通过去除第二掩模图案部分140，可以暴露具有沟槽115的绝缘层110以及第一阻挡图案130a和第二阻挡图案130b。
每个沟槽115可以在第一方向D1上延伸。沟槽115可以在第二方向D2上布置(例如，间隔开)。第一阻挡图案130a和第二阻挡图案130b可以包括相对于绝缘层110具有蚀刻选择性的材料，可以保留与第二开口OP2的一部分重叠的第一阻挡图案130a和第二阻挡图案130b，并且可以在第一阻挡图案130a和第二阻挡图案130b的两侧在第一方向D1上形成沟槽115。例如，一些沟槽115可以具有由第一阻挡图案130a和第二阻挡图案130b切割或通过第一阻挡图案130a和第二阻挡图案130b使其不连续的线形。第一阻挡图案130a和第二阻挡图案130b的两个侧壁的至少一部分可以通过沟槽115暴露。
在一实施例中，沟槽115可以具有垂直于衬底100的顶表面的侧壁，如图9B所示。在一实施例中，沟槽115可以具有朝向衬底100逐渐变细的形状。
参考图2、图10A、图10B、图11A、图11B和图11C，可以形成填充沟槽115的互连结构150(S140)。
例如，参考图10A和图10B，可以在绝缘层110上形成金属层150a。金属层150a可以填充沟槽115并且可以形成在绝缘层110的顶表面上。金属层150a可以通过例如ALD方法、PVD方法或CVD方法形成。在一实施例中，金属层150a可以包括金属(例如，钽(Ta)、铝(Al)、铜(Cu)、金(Au)、银(Ag)或钛(Ti))或者导电金属氮化物(例如，钽氮化物(TaN)或钛氮化物(TiN))中的至少一种。在一实施例中，金属层150a可以包括铜。
参考图11A、图11B和图11C，可以平坦化金属层150a以形成互连结构150。例如，可以使用化学机械抛光(CMP)工艺平坦化金属层150a。互连结构150可以包括多个互连线150。在本说明书中，互连结构150可以在适当的时候被称为互连线150。互连线150可以包括上面参考图1A和图1B描述的互连线152、154和156。互连线150的顶表面可以与绝缘层110的顶表面基本上共面。
每个互连线150可以在第一方向D1上延伸。互连线150可以在第二方向D2上布置(例如，间隔开)。一些互连线150可以与第一阻挡图案130a和第二阻挡图案130b接触。例如，一些互连线150可以具有由第一和第二阻挡图案130a、130b切割或通过第一和第二阻挡图案130a、130b使其不连续的线形。互连线150可以包括彼此间隔开且其间具有第一和第二阻挡图案130a、130b每个的两个或更多个互连线(见图1A的152、154、156、158、159和161)。
参考图2、图12A、图12B、图13A和图13B，可以在互连线150之间形成间隙区域117(S150)。
例如，参考图12A和图12B，可以在绝缘层110上形成具有第三开口OP3的第三掩模图案部分160。第三掩模图案部分160可以包括顺序堆叠的第七掩模图案162、第八掩模图案164和第九掩模图案166。第七掩模层、第八掩模层和第九掩模层可以被顺序堆叠，并且第七至第九掩模层可以被图案化以形成第三掩模图案部分160。例如，第七至第九掩模层可以使用光致抗蚀剂图案被图案化。在一实施例中，第七掩模图案162可以包括TiN，第八掩模图案164可以包括SiON，第九掩模图案166可以包括旋涂硬掩模(SOH)。在一实施例中，第三掩模图案部分160可以仅包括第七至第九掩模图案162、164和166中的一个或一些，或者还可以包括附加层。
第三开口OP3中的每一个可以在第一方向D1上延伸(例如，平行)。第三开口OP3可以在第二方向D2上布置(例如，间隔开)。在一实施例中，当在平面图中观察时，第三开口OP3可以在互连线150之间以及在互连线150和阻挡图案130之间具有线形。在一实施例中，第三开口OP3可以不具有暴露相邻互连线150之间的区域的线形，而是可以暴露要形成的最外面的气隙之间的整个区域。在一实施例中，第三开口OP3在第二方向D2上的宽度可以小于互连线150在第二方向D2上的宽度，如图12A和图12B所示。在一实施例中，第三开口OP3的宽度可以大于互连线150之间的宽度。
参考图13A和图13B，可以使用第三掩模图案部分160作为蚀刻掩模来蚀刻绝缘层110，以在绝缘层110中形成间隙区域117(对应于第三开口OP3)。可以通过蚀刻由第三开口OP3暴露的绝缘层110来形成区域117。在一实施例中，可以使用干蚀刻工艺和/或湿蚀刻工艺来蚀刻绝缘层110。
此后，可以去除第三掩模图案部分160。可以通过例如灰化/剥离工艺去除第三掩模图案部分160。通过去除第三掩模图案部分160，可以暴露具有间隙区域117、互连线150以及第一和第二阻挡图案130a、130b的绝缘层110。
间隙区域117可以在第一方向D1上延伸。间隙区域117可以在互连线150之间。间隙区域117也可以在第一和第二阻挡图案130a、130b的每个与互连线150之间(与第一和第二阻挡图案130a、130b的每个相邻)。在一实施例中，间隙区域117可以具有垂直于衬底100的顶表面的侧壁，如图13B所示。在一实施例中，间隙区域117可以具有朝向衬底100逐渐变细的形状。
再次参考图1A、图1B和图2，可以形成覆盖间隙区域117的覆盖层170以形成气隙AG(S160)。可以使用具有差的阶梯覆盖率或差的保形性的材料来形成覆盖层170。覆盖层170可以通过例如PVD方法或无电镀方法形成。在一实施例中，覆盖层170可以形成在绝缘层110的整个部分上，如图1B所示。在一实施例中，覆盖层170可以被沉积然后被图案化以形成覆盖每个气隙AG的顶端的覆盖图案。在本说明书中，为了说明的容易和简化，示出了气隙AG的侧壁垂直于衬底100的顶表面的理想情况。在一实施例中，气隙AG的上部可以比气隙AG的下部窄。
上绝缘层可以在覆盖层170上，并且上互连结构可以在上绝缘层上。可以另外提供用于电连接上互连结构和互连结构150的通孔。
如上所述，在制造半导体器件1的方法中，可以利用布局数据来形成互连线150和在互连线150的端部之间的第一和第二阻挡图案130a、130b，并且气隙AG可以通过利用布局数据形成在互连线150之间以及在互连线150与第一和第二阻挡图案130a、130b之间。因此，气隙AG可以容易地形成在其中互连线150被切割的区域中而没有限制(例如，形成掩模所需的余量限制)。结果，可以加宽气隙AG并且可以减小寄生电容。
图14示出根据一些实施方式的半导体器件2的平面图。半导体器件2可以包括衬底100、绝缘层110、互连结构150、阻挡图案132和气隙AG。衬底100、绝缘层110、互连结构150和气隙AG可以与参考图1A和图1B描述的基本相同或相似，因此可以省略其重复描述。
图14的阻挡图案132可具有在一个方向上延伸的线形。例如，阻挡图案132可以在第一方向D1上延伸。例如，图1的第一和第二阻挡图案130a、130b可以在互连线150的端部之间，并且图14的阻挡图案132可以在一个方向上延伸。在这种情况下，气隙AG可以形成在阻挡图案132和互连线150之间，因此阻挡图案132和气隙AG可以应用于各种设计以增加设计的自由度。
图15示出根据一些实施方式的半导体器件3的平面图。半导体器件3可以包括衬底100、绝缘层110、互连结构150、阻挡图案134和气隙AG。衬底100、绝缘层110、互连结构150和气隙AG可以与参考图1A和图1B描述的基本相同或相似，因此可以省略其重复描述。
图15的阻挡图案134的宽度Wb'可以宽于互连线150的宽度Wm。例如，阻挡图案134在第二方向D2上的宽度Wb'可以大于互连线150在第二方向D2上的宽度Wm。因此，阻挡图案134可以增强互连线150(其端部彼此面对)之间的绝缘。阻挡图案134的两个侧壁的部分可以与互连线150接触。可以根据需要控制阻挡图案134的尺寸，因此阻挡图案134可以应用于各种设计以增加设计的自由度。
图16示出根据一些实施方式的半导体器件4的截面图。半导体器件4可以包括衬底100、绝缘层110、互连结构150、第一和第二阻挡图案136a、136b以及气隙AG。衬底100、绝缘层110、互连结构150和气隙AG可以与参考图1A和1B描述的基本相同或相似，因此可以省略其重复描述。
图16的第一和第二阻挡图案136a、136b的底表面130L的水平Lb'(例如，深度)可以比至少一个互连线的底表面150L的水平Lm更低(例如，更深)。第一和第二阻挡图案136a、136b的底表面130L的水平Lb'可以比每个互连线150的底表面150L的水平Lm更低(例如，更靠近衬底100)。这里使用的术语“水平”可以表示在朝向衬底100的方向上距绝缘层110的顶表面的距离。在一实施例中，互连线150的底表面的水平可以彼此基本相同。第一和第二阻挡图案136a、136b可以具有相对于绝缘层110的蚀刻选择性，并且当第一和第二阻挡图案136a、136b的底表面130L的水平Lb'低于互连线150的底表面150L的水平Lm时，用于在第一和第二阻挡图案136a、136b与互连线150之间形成气隙AG的间隙区域117(参考图12B)可以更稳定地形成。在一实施例中，间隙区域117可以以间隙区域117的底表面的水平低于互连线150的底表面150L的水平Lm的方式形成，因此可以增加气隙AG的尺寸。
通过总结和回顾，可以通过增加其寄生电容来降低半导体器件的操作速度。已经考虑了用于减小寄生电容的各种方法(例如，低电阻金属互连线和/或低k电介质)。
一个或多个实施方式可以提供包括气隙的半导体器件及其制造方法。
根据一个或多个实施方式，可以提供具有改善的可靠性的半导体器件。
根据一个或多个实施方式，可以提供具有减小的寄生电容的半导体器件。
本文已经公开了示例实施方式，并且虽然采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在某些情况下，如本领域普通技术人员在提交本申请时显而易见的，结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用，除非另外特别指出。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。
2018年9月28日在韩国知识产权局提交的题为“Semiconductor Device andMethod of Fabricating the Same(半导体器件及其制造方法)”的韩国专利申请第10-2018-0115947的全部内容通过引用结合于此。

Claims (18)

1.一种半导体器件，包括：
衬底；
在所述衬底上的绝缘层；
第一互连线，在所述绝缘层中，具有第一端并在第一方向上延伸；
第一阻挡图案，在所述绝缘层中，在所述第一互连线的第一端处并且在所述第一方向上与第一互连线相邻；
第二互连线，在所述绝缘层中，在与所述第一方向交叉的第二方向上与所述第一互连线间隔开并在所述第一方向上延伸，所述第二互连线具有第二端；和
第二阻挡图案，在所述绝缘层中，在所述第二互连线的第二端处并且在所述第一方向上与所述第二互连线相邻，
其中所述第一阻挡图案在所述第一方向上的宽度不同于所述第二阻挡图案在所述第一方向上的宽度，
所述第一阻挡图案和所述第二阻挡图案包括相对于所述绝缘层具有蚀刻选择性的材料。
2.如权利要求1所述的半导体器件，还包括第一气隙和第二气隙，所述第一气隙和所述第二气隙彼此间隔开，其间具有所述第一阻挡图案，
其中所述第一气隙和所述第二气隙在所述第一方向上延伸。
3.如权利要求2所述的半导体器件，还包括封闭所述第一气隙和所述第二气隙的覆盖层，
其中所述覆盖层覆盖所述第一互连线和所述第二互连线的上表面以及所述第一阻挡图案和所述第二阻挡图案的上表面。
4.如权利要求1所述的半导体器件，还包括第三互连线，所述第三互连线具有第三端并且在所述第一方向上延伸，
其中：
所述第三互连线的所述第三端在所述第一方向上与所述第一互连线的所述第一端相对，并且
所述第一阻挡图案位于所述第一互连线和所述第三互连线之间。
5.如权利要求1所述的半导体器件，其中所述第一阻挡图案在所述第二方向上的宽度与所述第一互连线在所述第二方向上的宽度相同。
6.如权利要求1所述的半导体器件，其中所述第一阻挡图案在所述第二方向上的宽度大于所述第一互连线在所述第二方向上的宽度。
7.如权利要求1所述的半导体器件，
其中
所述第一互连线的底表面的水平和所述第二互连线的底表面的水平与所述第一阻挡图案的底表面的水平和所述第二阻挡图案的底表面的水平相同。
8.如权利要求1所述的半导体器件，还包括：
其中
所述第一互连线的底表面的水平和所述第二互连线的底表面的水平高于所述第一阻挡图案的底表面的水平和所述第二阻挡图案的底表面的水平。
9.如权利要求1所述的半导体器件，还包括在所述第一互连线和所述第二互连线之间并在所述第一方向上延伸的第三互连线。
10.如权利要求1所述的半导体器件，其中所述第一阻挡图案和所述第二阻挡图案在所述第二方向上彼此相对。
11.如权利要求1所述的半导体器件，其中所述第一阻挡图案和所述第二阻挡图案包括氧化物和氮化物中的至少一种。
12.一种半导体器件，包括：
在衬底上的绝缘层；
第一互连线和第二互连线，在所述绝缘层中并在第一方向上彼此相对，所述第一互连线和所述第二互连线在所述第一方向上延伸；
第一阻挡图案，在所述绝缘层中，沿着所述第一方向位于所述第一互连线和所述第二互连线之间；
气隙，在所述绝缘层中的所述第一阻挡图案的一侧并在所述第一方向上延伸；和
覆盖层，所述覆盖层将所述气隙封闭在所述绝缘层中并覆盖所述气隙的上部，
其中所述覆盖层覆盖所述第一互连线和所述第二互连线的上表面、所述第一阻挡图案的上表面以及所述绝缘层的上表面，
其中所述第一阻挡图案包括相对于所述绝缘层具有蚀刻选择性的材料。
13.如权利要求12所述的半导体器件，还包括在所述绝缘层中的所述气隙的一侧并在所述第一方向上延伸的第三互连线，
其中所述气隙在所述第一阻挡图案和所述第三互连线之间、在所述第一互连线和所述第三互连线之间、以及在所述第二互连线和所述第三互连线之间。
14.如权利要求12所述的半导体器件，还包括：
彼此间隔开的第三互连线和第四互连线，所述第三互连线和所述第四互连线在所述第一方向上彼此相对并在所述第一方向上延伸；和
第二阻挡图案，在所述绝缘层中的所述第三互连线与所述第四互连线之间，
其中，所述第一阻挡图案在所述第一方向上的宽度小于所述第二阻挡图案在所述第一方向上的宽度。
15.如权利要求12所述的半导体器件，其中所述第一阻挡图案的底表面的水平低于所述第一互连线的底表面的水平和所述第二互连线的底表面的水平。
16.如权利要求12所述的半导体器件，其中所述第一阻挡图案的底表面的水平与所述第一互连线的底表面的水平和所述第二互连线的底表面的水平相同。
17.如权利要求12所述的半导体器件，其中所述第一阻挡图案在与所述第一方向交叉的第二方向上的宽度与所述第一互连线和所述第二互连线在所述第二方向上的宽度相同。
18.一种半导体器件，包括：
在衬底上的绝缘层；
第一互连线和第二互连线，在所述绝缘层中并在第一方向上彼此相对，所述第一互连线和所述第二互连线在所述第一方向上延伸；
第一阻挡图案，在所述绝缘层中，沿着所述第一方向位于所述第一互连线和所述第二互连线之间；和
气隙，在所述绝缘层中的所述第一阻挡图案的一侧并在所述第一方向上延伸，
其中所述第一阻挡图案的底表面的水平与所述第一互连线的底表面的水平和所述第二互连线的底表面的水平相同，或低于所述第一互连线的底表面的水平和所述第二互连线的底表面的水平，
其中所述第一阻挡图案包括相对于所述绝缘层具有蚀刻选择性的材料。
CN201910903410.XA 2018-09-28 2019-09-24 半导体器件 Active CN110970391B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180115947A KR102661963B1 (ko) 2018-09-28 2018-09-28 반도체 소자 및 반도체 소자 제조 방법
KR10-2018-0115947 2018-09-28

Publications (2)

Publication Number Publication Date
CN110970391A CN110970391A (zh) 2020-04-07
CN110970391B true CN110970391B (zh) 2023-12-26

Family

ID=69946577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910903410.XA Active CN110970391B (zh) 2018-09-28 2019-09-24 半导体器件

Country Status (3)

Country Link
US (1) US10892185B2 (zh)
KR (1) KR102661963B1 (zh)
CN (1) CN110970391B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610833B2 (en) * 2020-10-22 2023-03-21 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935544A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 半导体装置与其形成方法
CN106941091A (zh) * 2016-01-05 2017-07-11 联华电子股份有限公司 内连线结构、内连线布局结构及其制作方法
CN107066681A (zh) * 2016-02-11 2017-08-18 三星电子株式会社 集成电路和制造集成电路的计算机实现方法
CN107665855A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 制造半导体器件的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917109B2 (en) 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
JP2008103610A (ja) 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体集積回路の配線構造およびその設計方法と設計装置
US7943480B2 (en) * 2008-02-12 2011-05-17 International Business Machines Corporation Sub-lithographic dimensioned air gap formation and related structure
US9305836B1 (en) 2014-11-10 2016-04-05 International Business Machines Corporation Air gap semiconductor structure with selective cap bilayer
US10140407B2 (en) 2014-11-26 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method, device and computer program product for integrated circuit layout generation
US9390967B2 (en) * 2014-12-11 2016-07-12 International Business Machines Corporation Method for residue-free block pattern transfer onto metal interconnects for air gap formation
US9496169B2 (en) 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
EP3314642A4 (en) 2015-06-25 2019-02-20 Intel Corporation THROUGH DORISH PILLAR-BASED AIR CURVES FOR CAPACITY BENEFITS WITH CONTACT-FREE CONTACT SOLUTION
US9881870B2 (en) * 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102645957B1 (ko) 2016-03-22 2024-03-08 삼성전자주식회사 반도체 장치 및 그의 제조 방법
US10490447B1 (en) 2018-05-25 2019-11-26 International Business Machines Corporation Airgap formation in BEOL interconnect structure using sidewall image transfer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935544A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 半导体装置与其形成方法
CN106941091A (zh) * 2016-01-05 2017-07-11 联华电子股份有限公司 内连线结构、内连线布局结构及其制作方法
CN107066681A (zh) * 2016-02-11 2017-08-18 三星电子株式会社 集成电路和制造集成电路的计算机实现方法
CN107665855A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 制造半导体器件的方法

Also Published As

Publication number Publication date
CN110970391A (zh) 2020-04-07
KR20200036980A (ko) 2020-04-08
US20200105578A1 (en) 2020-04-02
KR102661963B1 (ko) 2024-04-30
US10892185B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
US10861788B2 (en) Patterning approach for improved via landing profile
US10861742B2 (en) Interconnect structure having an etch stop layer over conductive lines
US11705386B2 (en) Semiconductor device including TSV and method of manufacturing the same
CN112289774A (zh) 半导体器件
JP5898991B2 (ja) 半導体装置および半導体装置の製造方法
CN113745184A (zh) 半导体器件
CN107452672B (zh) 半导体结构、制造其的方法及制造密封环结构的方法
US20220084885A1 (en) Semiconductor device including tsv and method for manufacturing the same
CN106033741B (zh) 金属内连线结构及其制作方法
US9633949B2 (en) Copper etching integration scheme
CN107958888B (zh) 存储器元件及其制造方法
CN108573969B (zh) 集成电路器件
CN110890319A (zh) 制造半导体器件的互连线的方法
US9589890B2 (en) Method for interconnect scheme
CN110970391B (zh) 半导体器件
US9281263B2 (en) Interconnect structure including a continuous conductive body
KR102594413B1 (ko) 반도체 장치
KR102607594B1 (ko) Tsv를 포함하는 반도체 장치
KR102555240B1 (ko) Tsv를 포함하는 반도체 장치 및 그 제조 방법
KR20070020753A (ko) 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant