CN110970389A - 凸块结构和凸块结构制造方法 - Google Patents

凸块结构和凸块结构制造方法 Download PDF

Info

Publication number
CN110970389A
CN110970389A CN201910825779.3A CN201910825779A CN110970389A CN 110970389 A CN110970389 A CN 110970389A CN 201910825779 A CN201910825779 A CN 201910825779A CN 110970389 A CN110970389 A CN 110970389A
Authority
CN
China
Prior art keywords
pad
bump
bump structure
top surface
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910825779.3A
Other languages
English (en)
Inventor
李灿浩
李仁荣
裵镇国
郑显秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110970389A publication Critical patent/CN110970389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H01L2224/17505—Bump connectors having different materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了凸块结构和凸块结构制造方法。可以提供包括焊盘和位于所述焊盘的顶表面上的凸块的凸块结构。所述凸块可以包括上凸块部分和下凸块部分，所述下凸块部分可以包括与所述焊盘的顶表面接触的基座部分和从所述基座部分向上延伸的柱状部分。所述基座部分的至少一部分在与所述焊盘的所述顶表面平行的平面上的截面面积可以大于所述柱状部分在与所述焊盘的所述顶表面平行的所述平面上的截面面积。

Description

凸块结构和凸块结构制造方法
相关申请的交叉引用
本申请要求于2018年9月28日在韩国知识产权局提交的韩国专利申请No.10-2018-0115951的优先权，通过引用将该申请的全部内容并入本文。
技术领域
本发明构思涉及凸块结构和/或凸块结构制造方法，更具体地，涉及其中不保留晶种层的凸块结构和/或用于形成这种凸块结构的制造方法。
背景技术
提供半导体封装件来实现要用在电子产品中的集成电路芯片。例如，半导体封装件被配置为使得半导体芯片安装在印刷电路板(PCB)上并使用接合线或凸块电连接到印刷电路板。
凸块电极是用于将半导体芯片安装在电子产品的电路板上的连接端子。凸块电极从半导体芯片突出。例如，大量的凸块电极被布置在半导体芯片的焊盘上。为了适应半导体器件的更快的速度、更高的集成度和多功能性的需求，凸块的数目趋于增加，并且期望凸块具有改善的电气和/或机械特性。
发明内容
本发明构思的一些示例实施例提供了一种其中不保留晶种层的凸块结构和/或形成这种凸块结构的制造方法。
本发明构思的一些示例实施例提供了一种避免了底切现象的凸块结构和/或凸块结构制造方法。
根据示例实施例，一种凸块结构包括：焊盘；以及凸块，所述凸块位于所述焊盘的顶表面上，所述凸块包括上凸块部分和下凸块部分，所述下凸块部分包括与所述焊盘的所述顶表面接触的基座部分和从所述基座部分向上延伸的柱状部分，所述基座部分的至少一部分沿与所述焊盘的所述顶表面平行的平面截取的截面面积大于所述柱状部分沿与所述焊盘的所述顶表面平行的所述平面截取的截面面积。
根据示例实施例，一种凸块结构包括：焊盘；以及凸块，所述凸块位于所述焊盘的顶表面上，所述凸块包括所述焊盘接触的基座部分和从所述基座部分向上延伸的主体部分，所述基座部分的至少一部分沿与所述焊盘的所述顶表面平行的平面截取的截面面积大于所述主体部分沿与所述焊盘的所述顶表面平行的所述平面截取的截面面积。
根据示例实施例，一种凸块结构制造方法包括：准备电子器件，所述电子器件上具有焊盘；在所述焊盘上形成晶种层；在所述晶种层上形成光敏层图案，以暴露所述晶种层的一部分；去除所述晶种层的暴露的部分，以暴露所述焊盘的一部分；以及在所述焊盘的暴露的部分上形成凸块。
一些其他示例实施例的细节可以包括在说明书和附图中。
附图说明
图1示出了显示出根据本发明构思的示例实施例的凸块结构的截面图。
图2示出了显示出根据本发明构思的示例实施例的凸块结构制造方法的流程图。
图3示出了显示出在图2的流程图所示的凸块结构制造方法中的暴露焊盘的过程的截面图。
图4示出了显示出在图2的流程图所示的凸块结构制造方法中的形成晶种层的过程的截面图。
图5示出了显示出在图2的流程图所示的凸块结构制造方法中的形成光敏层的过程的截面图。
图6示出了显示出在图2的流程图所示的凸块结构制造方法中的部分地暴露晶种层的过程的截面图。
图7A示出了显示出在图2的流程图所示的凸块结构制造方法中的部分地暴露焊盘的过程的截面图。
图7B示出了图7A的部分VIIB的放大视图。
图8示出了显示出在图2的流程图所示的凸块结构制造方法中的形成凸块的过程的截面图。
图9示出了显示出在图2的流程图所示的凸块结构制造方法中的去除光敏层的过程的截面图。
图10示出了显示出在图2的流程图所示的凸块结构制造方法中的去除晶种层的过程的截面图。
图11示出了显示出在图2的流程图所示的凸块结构制造方法中的执行退火工艺的过程的截面图。
图12示出了显示出根据本发明构思的示例实施例的凸块结构的截面图。
图13示出了与用于形成图12中所示的凸块结构的部分地暴露焊盘的过程相关的截面图。
图14示出了与用于形成图12中所示的凸块结构的形成凸块的过程相关的截面图。
图15示出了显示出根据本发明构思的示例实施例的凸块结构的截面图。
图16示出了与用于形成图15中所示的凸块结构的部分地暴露焊盘的过程相关的截面图。
图17示出了与用于形成图15中所示的凸块结构的形成凸块的过程相关的截面图。
图18示出了显示出根据本发明构思的一些示例实施例的凸块结构的截面图。
图19示出了与用于形成图18中所示的凸块结构的形成凸块的过程相关的截面图。
图20示出了与用于形成图18中所示的凸块结构的去除光敏层的过程相关的截面图。
图21示出了与用于形成图18中所示的凸块结构的去除晶种层的过程相关的截面图。
具体实施方式
下面将参照附图描述本发明构思的一些示例实施例。在整个说明书中，相同的附图标记表示相同的组件。
虽然在示例实施例的描述中使用术语“相同”或“同样”，但应当理解，可以存在一些不精确性。因此，当一个元件被称为与另一个元件相同时，应当理解的是，元件或值在期望的制造公差或操作公差范围(例如，±10％)内与另一元件相同。
当在本说明书中结合数值使用术语“大约”或“基本”时，相关数值旨在包括围绕所述数值的制造公差或操作公差(例如，±10％)。此外，当结合几何形状使用词语“一般”和“基本”时，意图是不要求几何形状的精度，而是形状的宽容度在本公开的范围内。
图1示出了显示出根据本发明构思的示例实施例的凸块结构的截面图。
在图1和其他附图中，左右方向可以被称为第一方向D1，上下方向可以被称为第二方向D2，与第一方向D1和第二方向D2垂直的方向可以被称为第三方向D3。第一方向D1也可以称为左右方向。第二方向D2也可以称为上下方向。第三方向D3也可以称为前后方向。
参照图1，可以提供电子器件7。电子器件7可以包括半导体芯片或衬底。电子器件7的顶表面上可以设置有介电层9和焊盘1。
焊盘1可以设置在电子器件7上。焊盘1可以包括导电材料。在某些示例实施例中，焊盘1可以包括铝或铜。焊盘1可以将电子器件7的内部电连接到外部器件。例如，焊盘1可以电连接到电子器件7内部的内部集成电路(未示出)。在本说明书中，术语“电连接/耦接到”可以表示“直接连接/耦接到”或“通过其他导电组件间接连接/耦接到”。
焊盘1可以从电子器件7的顶表面突出，但是本发明构思不限于此。例如，焊盘1可以位于距电子器件7的顶表面一定深度处。
介电层9可以包括介电材料。介电层9可以保护电子器件7。介电层9的厚度可以大于焊盘1的厚度。在某些示例实施例中，介电层9可以覆盖焊盘1的一部分并且可以暴露焊盘1的其他部分。在一些示例实施例中，介电层9可以完全暴露焊盘1的顶表面。下面将进一步讨论其详细内容。
凸块3可以设置在焊盘1上。凸块3可以包括下凸块部分31和上凸块部分33。下凸块部分31可以包括基座部分311和柱状部分313。在本公开中，术语“凸块结构”是指包括凸块3和焊盘1的结构。
基座部分311可以接触焊盘1的顶表面。基座部分311可以从焊盘1的顶表面向上延伸一定长度。在某些示例实施例中，基座部分311可以具有基本垂直于焊盘1的顶表面的柱状。基座部分311沿第一方向D1的截面面积可以等于或小于焊盘1沿第一方向D1的截面面积。在本说明书中，基座部分311的截面面积可以表示沿着平行于第一方向D1和第三方向D3的平面截取的基座部分311的表面的面积。当在平面图中观察时，基座部分311可以具有圆形。因此，基座部分311可以具有圆柱形。在一些示例实施例中，当在平面图中观察时，基座部分311可以具有三角形、矩形或任何其他形状。
柱状部分313可以从基座部分311向上延伸一定长度。柱状部分313和基座部分311可以形成为一个整体。柱状部分313的高度可以大于基座部分311的高度。柱状部分313的截面面积可以大于基座部分311的截面面积。在本说明书中，柱状部分311的截面面积可以表示沿着与第一方向D1和第三方向D3平行的平面截取的柱状部分313的表面的面积。柱状部分313可以具有圆柱形。在这种情况下，柱状部分313的截面区域可以具有圆形。在一些示例实施例中，当在平面图中观察时，柱状部分313可以具有三角形、矩形或任何其他形状。
下凸块部分31可包括导电材料。在某些示例实施例中，下凸块部分31可包括铜。然而，本发明构思不限于此。
上凸块部分33可以形成在柱状部分313的顶表面上。在某些示例实施例中，上凸块部分33的截面面积可以随着接近柱状部分313而增大。在本说明书中，上凸块部分33的截面面积可以表示沿着与第一方向D1和第三方向D3平行的平面截取的上凸块部分33的面积。上凸块部分33和柱状部分313可以在上凸块部分33与柱状部分313相接触的位置处具有相同或基本相似的截面面积。在某些示例实施例中，上凸块部分33可以具有半球形。在一些示例实施例中，上凸块部分33可以具有其截面面积随着接近柱状部分313而增加的任何其他形状。上凸块部分33可以包括导电材料。在某些示例实施例中，上凸块部分33可以包括焊料。
图2示出了根据本发明构思的示例实施例的凸块结构制造方法的流程图。图3至图11示出了与图2的流程图所示的凸块结构制造方法的各个过程相关的截面图。
参照图2，凸块结构制造方法S可以包括准备电子器件(S1)、形成晶种层(S2)、形成光敏层(S3)、部分地暴露晶种层(S4)、部分地暴露焊盘(S5)、形成凸块(S6)、去除光敏层(S7)、去除晶种层(S8)以及退火(S9)。
参照图3，在过程S1，可以提供电子器件7。电子器件7的顶表面71上可以设置有介电层9和/或焊盘1。介电层9中可以设置有开口9h。介电层9的顶表面91可以高于焊盘1的顶表面11。焊盘1的顶表面11可以由介电层9的开口9h部分地暴露。在焊盘1中的顶表面11中，由介电层9的开口9h暴露的部分可以被称为焊盘暴露表面111，而未暴露于介电层9的开口9h的其他部分可以被称为焊盘边缘表面113。
参照图4，在过程S2，可以在焊盘1和/或介电层9上设置晶种层5。晶种层5可以共形地形成在介电层9的顶表面91、介电层9的限定开口9h的侧壁、以及焊盘1的整个顶表面11或顶表面11的一部分上。形成在开口9h中的晶种层5可以形成其凹部5h。形成在焊盘1上的晶种层5可以具有凹陷的底表面511。在某些示例实施例中，可以执行沉积工艺以形成晶种层5。晶种层5可以包括导电材料。在某些示例实施例中，晶种层5可以包括钛、钛钨(TiW)或铜。在一些示例实施例中，晶种层5可以包括与上述金属不同的金属。
参照图5，在过程S3，可以在晶种层5上形成光敏层6。例如，光敏层6可以涂覆在晶种层5的顶表面51上。可以通过沉积工艺或涂覆工艺来涂覆光敏层6。光敏层6可包括光致抗蚀剂材料。在某些示例实施例中，光致抗蚀剂材料可以包括光敏聚合物。光敏聚合物可以包括光敏聚酰亚胺(PSPI)、聚苯并恶唑(polybenzoxazole，PBO)、酚类聚合物或苯并环丁烯(BCB)聚合物中的一种或更多种。然而，本发明构思不限于此。
参照图6，在过程S4，可以部分地去除光敏层6以形成光敏层图案6'。可以通过曝光工艺和显影工艺来部分地去除光敏层6。可以在与晶种层5的凹陷的底表面511相对应的位置处去除光敏层6。例如，可以沿着D2方向从光敏层6的顶表面61向下到晶种层5的凹陷的底表面511，去除在与晶种层5的凹陷的底表面511相对应的位置处的光敏层6。显影工艺可以是正色调显影(PTD)工艺或负色调显影(NTD)工艺。部分地去除光敏层6可以形成光敏层图案6'，光敏层图案6'暴露晶种层5的凹陷的底表面511的至少一部分。在晶种层5的凹陷的底表面511中，由光敏层图案6'暴露的部分可以被称为暴露表面5111，未被光敏层图案6'暴露的部分可以是边缘表面5113。部分地去除光敏层6可以形成光敏层图案6'及其开口6h。在某些示例实施例中，可以在限定晶种层5的凹部5h的侧壁与限定光敏层图案6'的开口6h的侧壁之间设置间隔距离。例如，在形成晶种层5的凹部5h之后，光敏层图案6'的一部分可以覆盖限定晶种层5的凹部5h的侧壁。因此，图4中所示的晶种层5的凹部5h会小于图6中所示的光敏层图案6'的开口6h。
参照图7A，在过程S5，可以去除焊盘1上的晶种层5。可以执行蚀刻工艺来去除晶种层5的一部分。在某些示例实施例中，蚀刻工艺可以包括湿法蚀刻工艺。当去除了晶种层5的位于焊盘1上的部分时，焊盘暴露表面111可以再次被暴露。部分地去除焊盘1上的晶种层5可以暴露位于晶种层5的下部的侧表面5x。蚀刻工艺可以去除光敏层图案6'的最下部分，以形成改性光敏层图案6″。
参照图7B，暴露的侧表面5x和焊盘暴露表面111可以基本彼此垂直。在一些示例实施例中，暴露的侧表面5x可以具有将在下面讨论的各种形状，因此暴露的侧表面5x和焊盘暴露表面111可以不彼此垂直。改性光敏层图案6″可以具有最下表面6y。改性光敏层图案6″的最下表面6y可以基本平行于焊盘1。因此，最下表面6y和暴露的侧表面5x可以基本彼此垂直。在一些示例实施例中，最下表面6y和暴露的侧表面5x可以不彼此垂直。改性光敏层图案6″可以具有基本垂直于最下表面6y的侧表面6x和内表面6z。在某些示例实施例中，暴露的侧表面5x可以在与第一方向D1相反的方向上位于比内表面6z远的位置。在一些示例实施例中，暴露的侧表面5x可以与内表面6z位于同一平面上，或者可以沿着第一方向D1与内表面6z不同地定位。暴露的侧表面5x的位置和形状可以取决于蚀刻工艺的持续时间以及用于蚀刻工艺的材料的量和种类。
参照图8，在过程S6，可以在焊盘暴露表面111上形成凸块3。凸块3可以通过使用晶种层5作为电极的电镀工艺形成。凸块3可以包括下凸块部分31和上凸块部分33。下凸块部分31和上凸块部分33可以依次形成。
下凸块部分31的材料可以沿着焊盘暴露表面111和改性光敏层图案6″的最下表面6y设置到暴露的侧表面5x(参见图7B)。晶种层5可以在电镀工艺中用作电极以形成下凸块部分31。
上凸块部分33可以位于下凸块部分31上。电连接到晶种层5的下凸块部分31可以在电镀工艺中用作电极，以形成上凸块部分33。上凸块部分33可以具有柱形。上凸块部分33的顶表面可以低于改性光敏层图案6″的顶表面61。在一些示例实施例中，上凸块部分33的顶表面的水平高度可以与改性光敏层图案6″的顶表面61的水平高度相同或高于改性光敏层图案6″的顶表面61的水平高度。
以上描述涉及通过电镀工艺形成下凸块部分31和上凸块部分33两者的示例，但是本发明构思不限于此。例如，下凸块部分31可以通过电镀工艺形成，而上凸块部分33可以通过不同的工艺形成，然后连接到下凸块部分31。
参照图9，在过程S7，可以去除改性光敏层图案6″。去除改性光敏层图案6″可以暴露上凸块部分33的侧壁、下凸块部分31的柱状部分313的侧壁，和/或下凸块部分31的基座部分311的顶表面。去除改性光敏层图案6″也可以暴露晶种层5的顶表面51。
参照图10，在过程S8，可以去除晶种层5。去除晶种层5可以暴露介电层9的顶表面91、限定介电层9的开口9h的侧壁以及焊盘1的一部分。可以执行蚀刻工艺来去除晶种层5。在某些示例实施例中，蚀刻工艺可以包括湿法蚀刻工艺。在一些示例实施例中，蚀刻工艺可以包括干法蚀刻工艺。
在过程S8，凸块3可以相对于晶种层5具有蚀刻选择性。例如，凸块3可以不被在过程S8使用的材料蚀刻。在过程S8使用的材料可以选择性地蚀刻晶种层5。
当去除了晶种层5时，基座部分311的侧表面也可以被暴露。像晶种层5的暴露的侧表面5x(参见图7A)一样，基座部分311的侧表面可以基本垂直于焊盘1的顶表面11。
参照图11，在过程S9，可以执行退火工艺以改变上凸块部分33的形状。在某些示例实施例中，退火工艺可以包括回流工艺。上凸块部分33可以改变为具有半球形状。在一些示例实施例中，上凸块部分33可以具有易于连接到衬底、板、半导体芯片或其他组件的各种形状。
根据本发明构思的一些示例实施例的凸块结构制造方法，因为在执行电镀工艺之前部分地去除了晶种层，所以晶种层不会保留在通过电镀工艺形成的凸块下方。因此，当执行蚀刻工艺来去除在电镀工艺完成之后剩余的晶种层时，可以不需要去除保留在凸块下方的晶种层。因此，不会由于通过蚀刻工艺来部分地去除凸块下方的晶种层而形成底切结构。即使在执行湿法蚀刻工艺时，也可以避免底切现象。因此，可以增加凸块与焊盘之间的实际接触面积。凸块可以牢固地耦接到焊盘。可以增加凸块与焊盘之间的机械强度。当凸块受到外力时，凸块不会轻易地从焊盘脱落。可以以更高的良率制造凸块。可以以更低的成本制造凸块。凸块可以提高可靠性并延长寿命。
此外，因为凸块包括柱状物和截面面积大于柱状物的截面面积的基座，所以可以进一步增加凸块与焊盘之间的实际接触面积。因此，凸块可以更牢固地耦接到焊盘。凸块和焊盘可以以高机械强度组合。在向凸块施加外力的情况下，凸块不会轻易地与焊盘分离。
此外，凸块和焊盘可以彼此牢固地耦接，同时减小凸块的整体尺寸。因此，可以容易地以相对精细的节距布置大量凸块。因此，可以减小电子器件的整体尺寸。
图12示出了显示出根据本发明构思的示例实施例的凸块结构的截面图。
图13和图14示出了与用于形成图12所示的凸块结构的一些过程相关的截面图。
为了便于描述，在以下描述中，将省略与上面参照图1至图11所讨论的说明相同或基本相似的说明。
参照图12，凸块3'可以包括下凸块部分31'和上凸块部分33'。下凸块部分31'可包括基座部分311'和柱状部分313'。
基座部分311'可以接触焊盘1的顶表面。基座部分311'可以将柱状部分313'连接到焊盘1的顶表面。基座部分311'在第一方向D1上的截面面积可以小于焊盘1在第一方向D1上的截面面积。在本说明书中，基座部分311'的截面面积可以表示沿着平行于第一方向D1和第三方向D3的平面截取的基座部分311'的表面的面积。基座部分311'的截面面积可以随着从焊盘1接近柱状部分313'而减小。当在平面图中观察时，基座部分311'可以具有圆形。基座部分311'可以具有截锥形。在一些示例实施例中，当从沿第二方向D2的截面观察时或者当从沿着与第一方向D1和第二方向D2平行的平面截取的截面观察时，基座部分311'可以具有三角形、矩形或任何其他形状。
柱状部分313'可以从基座部分311'向上延伸一定长度。柱状部分313'和基座部分311'可以形成为一个整体。柱状部分313'的高度可以大于基座部分311'的高度。柱状部分313'的截面面积可以等于或小于基座部分311'的截面面积。在本说明书中，柱状部分313'的截面面积可以表示沿着与第一方向D1和第三方向D3平行的平面截取的柱状部分313'的表面的面积。柱状部分313'和基座部分311'可以在柱状部分313'与基座部分311'相接触的位置处具有相同或基本相似的截面面积。当在平面图中观察时，柱状部分313'可以具有圆形。因此，柱状部分313'可以具有圆柱形。在一些示例实施例中，当从沿第二方向D2的截面观察时或者当从沿着与第一方向D1和第二方向D2平行的平面截取的截面观察时，柱状部分313'可以具有三角形、矩形、或任何其他形状。
下凸块部分31'可以包括导电材料。在某些示例实施例中，下凸块部分31'可以包括铜。然而，本发明构思不限于此。
参照图13，在过程S5，可以去除晶种层5的位于焊盘1上的部分。可以执行蚀刻工艺来去除晶种层5的该部分。在某些示例实施例中，蚀刻工艺可以包括湿法蚀刻工艺。当去除晶种层5的位于焊盘1上的部分时，可以再次暴露焊盘暴露表面111。部分地去除焊盘1上的晶种层5可以暴露晶种层5的侧表面5x'。在某些示例实施例中，暴露的侧表面5x'可以相对于焊盘暴露表面111形成锐角。相对的暴露的侧表面5x'之间的距离可以随着与焊盘暴露表面111的距离的增大而减小。为了实现这种构造，可以通过蚀刻工艺的持续时间、蚀刻材料的种类和量等来控制蚀刻工艺。
参照图14，在过程S6，可以在焊盘暴露表面111上形成凸块3'。凸块3'可以通过电镀工艺形成，在电镀工艺中晶种层5用作电极。在某些示例实施例中，可以执行电镀工艺来形成凸块3'，凸块3'的材料被提供到暴露的侧表面5x'。
未提及的其他过程可以与上面参照图1至图11所讨论的过程相同或基本相似。
图15示出了显示出根据本发明构思的示例实施例的凸块结构的截面图。
图16和图17示出了与用于形成图15中所示的凸块结构的一些过程相关的截面图。
为了便于描述，在以下描述中，将省略与上面参照图1至图11所讨论的说明相同或基本相似的说明。
参照图15，凸块3″可以包括下凸块部分31″和上凸块部分33″。下凸块部分31″可以包括基座部分311″和柱状部分313″。
基座部分311″可以接触焊盘1的顶表面。基座部分311″可以从焊盘1的顶表面向上延伸。基座部分311″的截面面积可以小于焊盘1的截面面积。在本说明书中，基座部分311″的截面面积可以表示沿着与第一方向D1和第三方向D3平行的平面截取的基座部分311″的表面的面积。基座部分311″的截面面积可以随着从焊盘1接近柱状部分313″而增加。当在平面图中观察时，基座部分311″可以具有圆形。基座部分311″可以具有倒置的截锥形。在一些示例实施例中，当从沿第二方向D2的截面观察时或者当从沿着与第一方向D1和第二方向D2平行的平面截取的截面观察时，基座部分311″可以具有三角形、矩形或任何其他形状。
柱状部分313″可以从基座部分311″向上延伸一定长度。柱状部分313″和基座部分311″可以形成为一个整体。柱状部分313″的高度可以大于基座部分311″的高度。柱状部分313″的截面面积可以等于或小于基座部分311″的截面面积。在本说明书中，柱状部分313″的截面面积可以表示沿着与第一方向D1和第三方向D3平行的平面截取的柱状部分313″的表面的面积。当在平面图中观察时，柱状部分313″可以具有圆形。因此，柱状部分313″可以具有圆柱形。在一些示例实施例中，当在第二方向D2上的横截面中观察时或者当在沿着与第一方向D1和第二方向D2平行的平面截取的截面中观察时，柱状部分313″可以具有三角形、矩形或任何其他形状。
下凸块部分31″可以包括导电材料。在某些示例实施例中，下凸块部分31″可以包括铜。然而，本发明构思不限于此。
参照图16，在过程S5，可以去除晶种层5的位于焊盘1上的部分。可以执行蚀刻工艺来去除晶种层5的该部分。在某些示例实施例中，蚀刻工艺可以包括湿法蚀刻工艺。当去除晶种层5的位于焊盘1上的部分时，可以再次暴露焊盘暴露表面111。部分地去除焊盘1上的晶种层5可以暴露晶种层5的侧表面5x″。在某些示例实施例中，暴露的侧表面5x″可以相对于焊盘暴露表面111形成钝角。相对的暴露的侧表面5x″之间的距离可以随着与焊盘暴露表面111的距离的增大而增大。为了实现这种构造，可以通过蚀刻工艺的持续时间、蚀刻材料的种类和量等来控制蚀刻工艺。
参照图17，在过程S6，可以在焊盘暴露表面111上形成凸块3″。凸块3″可以通过电镀工艺形成，在电镀工艺中晶种层5用作电极。在某些示例实施例中，可以执行电镀工艺来形成凸块3″，凸块3″的材料被提供到暴露的侧表面5x″。
未提及的其他过程可以与上面参照图1至图11所讨论的过程相同或基本相似。
图18示出了显示出根据本发明构思的示例实施例的凸块结构的截面图。
图19至图21示出了与用于形成图19中所示的凸块结构的一些过程相关的截面图。
为了便于描述，在以下描述中，将省略与以上参照图1至图11所讨论的说明相同或基本相似的说明。
参照图18，凸块3″′可以包括基座部分311″′和主体部分313″′。
基座部分311″′可以接触焊盘1的顶表面。基座部分311″′可以从焊盘1的顶表面向上延伸。基座部分311″′的截面面积可以小于焊盘1的截面面积。在本说明书中，基座部分311″′的截面面积可以表示沿着与第一方向D1和第三方向D3平行的平面截取的基座部分311″′的表面的面积。基座部分311″′的截面面积沿着从焊盘1到主体部分313″′的方向可以是恒定的。在一些示例实施例中，基座部分311″′的截面面积可以随着从焊盘1接近主体部分313″′而减小或增大。当在平面图中观察时，基座部分311″′可以具有圆形。在一些示例实施例中，当从沿第二方向D2的截面观察时或者当从沿着与第一方向D1和第二方向D2平行的平面截取的截面观察，基座部分311″′可以具有三角形、矩形或任何其他形状。基座部分311″′可以包括导电材料。在某些示例实施例中，基座部分311″′可以包括焊料。然而，本发明构思不限于此。
主体部分313″′可以形成在基座311″′的顶表面上。在某些示例实施例中，主体部分313″′可以具有截球形。然而，本发明构思不限于此。主体部分313″′可以包括导电材料。在某些示例实施例中，主体部分313″′可以包括焊料。主体部分313″′和基座部分311″′可以形成为一个整体。
参照图19，在过程S6，可以在焊盘暴露表面111上形成凸块3″′。凸块3″′可以通过电镀工艺形成，在电镀工艺中晶种层5用作电极。在某些示例实施例中，可以执行电镀工艺来形成凸块3″′，凸块3″′材料被提供到暴露的侧表面5x″。
参照图20，在过程S7，可以去除改性光敏层图案6″。去除改性光敏层图案6″可以暴露凸块3″′的侧表面和/或基座部分311″′的顶表面。去除改性光敏层图案6″′还可以暴露晶种层5的顶表面51。
参照图21，在过程S8，可以去除晶种层5。去除晶种层5可以暴露介电层9的顶表面91、限定介电层9的开口9h的侧壁以及焊盘1的一部分。可以执行蚀刻工艺来去除晶种层。在某些示例实施例中，蚀刻工艺可以包括湿法蚀刻工艺。在一些示例实施例中，蚀刻工艺可以包括干法蚀刻工艺。当去除晶种层5时，也可以暴露基座部分311″′的侧表面。像晶种层5的暴露的侧表面5x″(参见图19)一样，基座部分311″′的侧表面可以基本垂直于焊盘1。
根据上述的凸块结构和/或凸块结构制造方法，由于在凸块结构上不存在晶种层，因此可以减轻或避免凸块结构周围的底切现象。
可以增大凸块与焊盘之间的接触面积以使凸块具有改善的机械性能。
可以提供具有相对精细的尺寸的凸块。
可以使用湿法蚀刻工艺来制造凸块结构。
本发明构思的效果不限于上述的示例实施例，本领域技术人员从以上描述将容易理解上面未提及的其他效果。
本文描述的两个以上的过程可以不以单独的步骤执行，而是可以作为单个过程步骤的一部分。
尽管已经结合上面结合附图描述的一些示例实施例描述了本发明构思，但是本领域技术人员将理解的是，在不脱离本发明构思的技术精神或范围的情况下，可以进行各种改变和修改。因此，将理解的是，上述的所公开的示例实施例在所有方面都仅仅是说明性的，而不是限制性的。

Claims (20)

1.一种凸块结构，所述凸块结构包括：
焊盘；以及
凸块，所述凸块位于所述焊盘的顶表面上，所述凸块包括上凸块部分和下凸块部分，所述下凸块部分包括与所述焊盘的所述顶表面接触的基座部分和从所述基座部分向上延伸的柱状部分，所述基座部分的至少一部分在与所述焊盘的所述顶表面平行的平面上的截面面积大于所述柱状部分在与所述焊盘的所述顶表面平行的所述平面上的截面面积。
2.根据权利要求1所述的凸块结构，其中，所述基座部分和所述柱状部分包括相同的材料。
3.根据权利要求1所述的凸块结构，其中，所述基座部分的所述至少一部分的所述截面面积小于所述焊盘在与所述焊盘的所述顶表面平行的所述平面上的截面面积。
4.根据权利要求1所述的凸块结构，其中，所述上凸块部分包括焊料，并且所述下凸块部分包括铜。
5.根据权利要求1所述的凸块结构，其中，所述基座部分沿所述第一方向的截面面积沿与所述焊盘的所述顶表面垂直的方向是恒定的。
6.根据权利要求1所述的凸块结构，其中，所述基座部分在与所述焊盘的所述顶表面平行的所述平面上的截面面积随着从所述焊盘接近所述柱状部分而减小。
7.根据权利要求1所述的凸块结构，其中，所述基座部分在与所述焊盘的所述顶表面平行的所述平面上的截面面积随着从所述焊盘接近所述柱状部分而增大。
8.一种凸块结构，所述凸块结构包括：
焊盘；以及
凸块，所述凸块位于所述焊盘的顶表面上，所述凸块包括与所述焊盘接触的基座部分和从所述基座部分向上延伸的主体部分，所述基座部分的至少一部分在与所述焊盘的所述顶表面平行的平面上的截面面积大于所述主体部分在与所述焊盘的所述顶表面平行的所述平面上的截面面积。
9.根据权利要求8所述的凸块结构，其中，所述基座部分和所述主体部分包括相同的材料。
10.根据权利要求8所述的凸块结构，其中，所述凸块包括焊料。
11.根据权利要求8所述的凸块结构，其中，所述基座部分在与所述焊盘的所述顶表面平行的所述平面上的截面面积沿与所述焊盘的所述顶表面垂直的方向是恒定的。
12.根据权利要求8所述的凸块结构，其中，所述基座部分在与所述焊盘的所述顶表面平行的所述平面上的截面面积随着从所述焊盘接近所述主体部分而减小。
13.根据权利要求8所述的凸块结构，其中，所述基座部分在与所述焊盘的所述顶表面平行的所述平面上的截面面积随着从所述焊盘接近所述主体部分而增大。
14.一种凸块结构制造方法，所述凸块结构制造方法包括：
准备电子器件，所述电子器件上具有焊盘；
在所述焊盘上形成晶种层；
在所述晶种层上形成光敏层图案，以暴露所述晶种层的一部分；
去除所述晶种层的暴露的部分，以暴露所述焊盘的一部分；以及
在所述焊盘的暴露的部分上形成凸块。
15.根据权利要求14所述的凸块结构制造方法，所述凸块结构制造方法还包括：
去除所述光敏层图案；以及
去除所述晶种层的其余部分。
16.根据权利要求15所述的凸块结构制造方法，其中，去除所述晶种层的其余部分包括执行湿法蚀刻工艺。
17.根据权利要求14所述的凸块结构制造方法，其中，
所述去除包括去除所述晶种层以暴露所述晶种层的侧表面，并且
所述晶种层的暴露的侧表面与所述光敏层图案的侧表面不在同一平面上。
18.根据权利要求17所述的凸块结构制造方法，其中，形成凸块包括：执行电镀工艺，使得所述凸块的材料被提供到所述晶种层的暴露的侧表面。
19.根据权利要求14所述的凸块结构制造方法，其中，形成光敏层图案包括执行蚀刻工艺。
20.根据权利要求14所述的凸块结构制造方法，其中，形成光敏层图案包括执行曝光工艺和显影工艺。
CN201910825779.3A 2018-09-28 2019-09-03 凸块结构和凸块结构制造方法 Pending CN110970389A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180115951A KR20200036981A (ko) 2018-09-28 2018-09-28 범프 구조체 및 범프 제조방법
KR10-2018-0115951 2018-09-28

Publications (1)

Publication Number Publication Date
CN110970389A true CN110970389A (zh) 2020-04-07

Family

ID=69945071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910825779.3A Pending CN110970389A (zh) 2018-09-28 2019-09-03 凸块结构和凸块结构制造方法

Country Status (3)

Country Link
US (1) US20200105702A1 (zh)
KR (1) KR20200036981A (zh)
CN (1) CN110970389A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7445717B2 (ja) 2022-01-28 2024-03-07 巨擘科技股▲ふん▼有限公司 多層基板の表面処理層構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
KR20210126188A (ko) 2020-04-09 2021-10-20 삼성전자주식회사 반도체 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587120B2 (en) * 2011-06-23 2013-11-19 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure over seed layer on contact pad of semiconductor die without undercutting seed layer beneath interconnect structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7445717B2 (ja) 2022-01-28 2024-03-07 巨擘科技股▲ふん▼有限公司 多層基板の表面処理層構造

Also Published As

Publication number Publication date
US20200105702A1 (en) 2020-04-02
KR20200036981A (ko) 2020-04-08

Similar Documents

Publication Publication Date Title
US10128216B2 (en) Stackable molded microelectronic packages
CN106876284B (zh) 半导体封装件及其制造方法
US9437563B2 (en) Bump structures in semiconductor packages and methods of fabricating the same
US20180122789A1 (en) Semiconductor package and method of manufacturing the semiconductor package
CN110970389A (zh) 凸块结构和凸块结构制造方法
CN108538802B (zh) 半导体装置封装及制造半导体装置封装的方法
US8384205B2 (en) Electronic device package and method of manufacture
US10159148B2 (en) Porous alumina templates for electronic packages
CN113451257A (zh) 半导体封装件
JP2013115214A (ja) 半導体装置、半導体素子、及び半導体装置の製造方法
CN108461406B (zh) 衬底结构、半导体封装结构及其制造方法
CN109326574B (zh) 衬底结构、包含衬底结构的半导体封装和其制造方法
US20050045697A1 (en) Wafer-level chip scale package
CN109712941B (zh) 衬底结构、包含衬底结构的半导体封装结构，以及制造半导体封装结构的半导体工艺
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
KR20190083170A (ko) 금속 범프를 갖는 반도체 소자 및 그 제조방법
CN113823616A (zh) 导电柱凸块及其制造方法
US20190181067A1 (en) Semiconductor package and method of fabricating the same
US20220375829A1 (en) Semiconductor package
CN111640731B (zh) 一种半导体器件及其制作方法
CN111293099B (zh) 半导体线路结构及其制作方法
KR20220057476A (ko) 반도체 패키지
JP2023142146A (ja) パッケージ基板、半導体装置
CN115881682A (zh) 半导体封装
CN118231371A (zh) 半导体装置和制造半导体装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200407

WD01 Invention patent application deemed withdrawn after publication