KR20200036981A - 범프 구조체 및 범프 제조방법 - Google Patents

범프 구조체 및 범프 제조방법 Download PDF

Info

Publication number
KR20200036981A
KR20200036981A KR1020180115951A KR20180115951A KR20200036981A KR 20200036981 A KR20200036981 A KR 20200036981A KR 1020180115951 A KR1020180115951 A KR 1020180115951A KR 20180115951 A KR20180115951 A KR 20180115951A KR 20200036981 A KR20200036981 A KR 20200036981A
Authority
KR
South Korea
Prior art keywords
bump
pad
seed layer
cross
present
Prior art date
Application number
KR1020180115951A
Other languages
English (en)
Inventor
이찬호
이인영
배진국
정현수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180115951A priority Critical patent/KR20200036981A/ko
Priority to US16/394,690 priority patent/US20200105702A1/en
Priority to CN201910825779.3A priority patent/CN110970389A/zh
Publication of KR20200036981A publication Critical patent/KR20200036981A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H01L2224/17505—Bump connectors having different materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

상기 패드의 패드 상면에 배치되는 범프; 를 포함하고, 상기 범프는 상기 패드 상면과 접하는 받침부 및 범프 바디를 포함하되, 상기 받침부의 적어도 일 부분의 단면적은 상기 범프 바디의 단면적보다 큰 범프 구조체가 제공된다.

Description

범프 구조체 및 범프 제조방법{Bump structure and bump manufacturing method}
본 발명은 범프 구조체 및 범프 제조방법에 관한 것으로서, 보다 상세하게는 씨드층이 남지 않는 범프 구조체 및 범프 제조방법에 관한 것이다.
반도체 패키지는 집적회로 칩을 전자제품에 사용하기 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지는 인쇄회로기판(PCB) 상에 반도체 칩을 실장하고 본딩 와이어 내지 범프 전극을 이용하여 이들을 전기적으로 연결하는 것이 일반적이다.
범프 전극(bump electrode)은 반도체 칩을 전자기기의 회로기판에 탑재하기 위하여 사용하는 접속용 단자다. 범프 전극은 반도체 칩 상에 돌출된 전극으로서 반도체 칩의 패드 상에 정밀하게 배치된다. 반도체 소자의 고속화, 고집적화, 다기능화의 경향에 따라 보다 많은 수의 범프를 배치할 필요성이 생기고 있으며, 범프의 우수한 전기적/기계적 특성 등에 대한 요구가 증가되고 있다.
본 발명이 해결하고자 하는 과제는 씨드층이 남아있지 아니한 범프 구조체 및 범프 제조방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 언더컷 현상을 방지할 수 있는 범프 구조체 및 범프 제조방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 범프 구조체는 패드; 및 상기 패드의 패드 상면에 배치되는 범프; 를 포함하고, 상기 범프는 상부 범프 및 하부 범프를 포함하며, 상기 하부 범프는 상기 패드 상면과 접하는 받침부 및 상기 받침부로부터 위로 전개되는 기둥부를 포함하되, 상기 받침부의 적어도 일 부분의 단면적은 상기 기둥부의 단면적보다 클 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 범프 구조체는 상기 패드의 패드 상면에 배치되는 범프; 를 포함하고, 상기 범프는 상기 패드 상면과 접하는 받침부 및 범프 바디를 포함하되, 상기 받침부의 적어도 일 부분의 단면적은 상기 범프 바디의 단면적보다 클 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시 예에 따른 범프 제조방법은 일면에 패드가 형성된 전자장치를 준비하는 것; 상기 패드 상에 씨드층을 형성하는 것; 상기 씨드층 상에 상기 씨드층의 일부를 노출시키는 감광성물질층을 형성하는 것; 상기 씨드층의 일부를 제거하여 상기 패드의 일부를 노출시키는 것; 및 상기 패드의 노출된 부분 상에 범프를 형성하는 것을 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 범프 구조체 및 범프 제조방법에 따르면, 범프 구조체에 씨드층이 남아있지 아니하여 언더컷 현상을 방지할 수 있다.
본 발명의 범프 구조체 및 범프 제조방법에 따르면, 범프와 패드의 접촉면적이 증가되어 범프의 기계적 성능이 우수할 수 있다.
본 발명의 범프 구조체 및 범프 제조방법에 따르면, 미세한 크기의 범프가 제공될 수 있다.
본 발명의 범프 구조체 및 범프 제조방법에 따르면, 습식 식각 공정을 사용할 수 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예들에 따른 범프 구조체를 나타낸 단면도이다.
도 2는 본 발명의 실시 예들에 따른 범프 제조방법을 나타낸 순서도이다.
도 3은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 패드를 노출시키는 것을 나타낸 단면도이다.
도 4는 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 씨드층을 형성하는 것을 나타낸 단면도이다.
도 5는 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 감광성물질층을 형성하는 것을 나타낸 단면도이다.
도 6은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 씨드층의 일부를 노출시키는 것을 나타낸 단면도이다.
도 7a는 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 패드의 일부를 노출시키는 것을 나타낸 단면도이다.
도 7b는 도 7a의 A 영역을 확대한 단면도이다.
도 8은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 범프를 형성하는 것을 나타낸 단면도이다.
도 9는 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 감광성물질층을 제거하는 것을 나타낸 단면도이다.
도 10은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 씨드층을 제거하는 것을 나타낸 단면도이다.
도 11은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 열처리하는 것을 나타낸 단면도이다.
도 12는 본 발명의 실시 예들에 따른 범프 구조체를 나타낸 단면도이다.
도 13은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 패드의 일부를 노출시키는 것을 나타낸 단면도이다.
도 14는 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 범프를 형성하는 것을 나타낸 단면도이다.
도 15는 본 발명의 실시 예들에 따른 범프 구조체를 나타낸 단면도이다.
도 16은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 패드의 일부를 노출시키는 것을 나타낸 단면도이다.
도 17은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 범프를 형성하는 것을 나타낸 단면도이다.
도 18은 본 발명의 실시 예들에 따른 범프 구조체를 나타낸 단면도이다.
도 19는 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 범프를 형성하는 것을 나타낸 단면도이다.
도 20은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 감광성물질층을 제거하는 것을 나타낸 단면도이다.
도 21은 본 발명의 도 2의 순서도에 따른 범프 제조방법 중 씨드층을 제거하는 것을 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
도 1은 본 발명의 예시적인 실시 예들에 따른 범프 구조체를 나타낸 단면도이다.
이하에서, 도 1의 우측방향을 제1 방향(D1), 위쪽 방향을 제2 방향(D2), 제1 방향(D1) 및 제2 방향(D2)에 수직한 방향을 제3 방향(D3)이라 칭할 수 있다. 제1 방향(D1)은 오른쪽 방향이라 명명될 수도 있다. 제2 방향(D2)은 위쪽이라 명명될 수도 있다. 제3 방향(D3)은 앞쪽이라 명명될 수도 있다.
도 1을 참고하면, 전자장치(7)가 제공될 수 있다. 전자장치(7)는 반도체 칩 또는 기판 등을 포함할 수 있다. 전자장치(7)의 상면에 절연층(9) 및 패드(1)가 제공될 수 있다.
패드(1)는 전자장치(7) 상에 제공될 수 있다. 패드(1)는 전도성 물질을 포함할 수 있다. 실시 예들에서, 패드(1)는 알루미늄 또는 구리 등을 포함할 수 있다. 패드(1)는 전자장치(7)의 내부와 외부 장치를 전기적으로 연결시킬 수 있다. 즉, 패드(1)는 전자장치(7) 내부의 집적 회로들(미도시)과 전기적으로 연결될 수 있다. 본 명세서에서 사용되는 전기적으로 연결된다는 것의 의미는, 직접적으로 연결되는 것 또는 다른 도전 구성요소를 통해 간접적으로 연결되는 것을 포함할 수 있다.
도면에는 패드(1)가 전자장치(7)의 상면에 돌출되어 있는 것으로 도시되었지만, 이에 한정하는 것은 아니다. 즉, 패드(1)는 전자장치(7)의 상면으로부터 밑으로 일정 깊이 함입된 곳에 위치할 수도 있다.
절연층(9)은 절연물질을 포함할 수 있다. 절연층(9)은 전자장치(7)를 보호할 수 있다. 절연층(9)의 두께는 패드(1)의 두께보다 두꺼울 수 있다. 실시 예들에서, 절연층(9)은 패드(1)의 일부분은 덮고, 패드(1)의 다른 부분은 노출시킬 수 있다. 그러나 이에 한정하는 것은 아니며, 절연층(9)은 패드(1)의 상면 전체를 노출시킬 수도 있다. 이에 대한 상세한 내용은 후술하도록 한다.
패드(1) 상에 범프(3)가 제공될 수 있다. 이하에서, 범프(3)와 패드(1)를 포함한 구성을 범프 구조체라 칭할 수 있다. 범프(3)는 하부 범프(31) 및 상부 범프(33)를 포함할 수 있다. 하부 범프(31)는 받침부(311) 및 기둥부(313)를 포함할 수 있다.
받침부(311)는 패드(1)의 상면과 접촉할 수 있다. 받침부(311)는 패드(1)의 상면에서 위로 일정 길이 연장될 수 있다. 실시 예들에서, 받침부(311)는 패드(1)의 상면에 대략적으로 수직한 기둥 형상일 수 있다. 받침부(311)의 단면적은 패드(1)의 단면적보다 작거나 같을 수 있다. 본 명세서에서 사용되는 받침부(311)의 단면적이라는 용어는, 받침부(311)를 제1 방향(D1) 및 제3 방향(D3)에 평행한 평면으로 절단하여 나온 면의 면적을 의미할 수 있다. 받침부(311)의 단면은 원 형상일 수 있다. 따라서 받침부(311)는 원기둥 형상일 수 있다. 그러나 이에 한정하는 것은 아니며, 받침부(311)는 삼각형, 사각형 등 다양한 형상의 단면을 포함할 수 있다.
기둥부(313)는 받침부(311)로부터 위로 일정 길이 연장될 수 있다. 기둥부(313)는 받침부(311)와 일체로 형성될 수 있다. 기둥부(313)의 높이는 받침부(311)의 높이보다 높을 수 있다. 기둥부(313)의 단면적은 받침부(311)의 단면적보다 작을 수 있다. 본 명세서에서 사용되는 기둥부(313)의 단면적이라는 용어는, 제1 방향(D1) 및 제3 방향(D3)에 평행한 평면으로 절단하여 나온 면의 면적을 의미할 수 있다. 기둥부(313)의 단면은 원 형상일 수 있다. 따라서 기둥부(313)는 원기둥 형상일 수 있다. 그러나 이에 한정하는 것은 아니며, 삼각형, 사각형 등 다양한 형상의 단면을 포함할 수 있다.
하부 범프(31)는 전도성 물질을 포함할 수 있다. 실시 예들에서, 하부 범프(31)는 구리(copper) 등을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다.
상부 범프(33)는 기둥부(313)의 상면에 형성될 수 있다. 실시 예들에서, 상부 범프(33)의 단면적은 기둥부(313) 쪽으로 갈수록 커질 수 있다. 본 명세서에서 상부 범프(33)의 단면적이라는 용어는, 제1 방향(D1) 및 제3 방향(D3)에 평행한 평면으로 절단하여 나온 면의 면적을 의미할 수 있다. 상부 범프(33)와 기둥부(313)가 맞닿는 부분에서 상부 범프(33)의 단면적과 기둥부(313)의 단면적은 실질적으로 동일 또는 유사할 수 있다. 실시 예들에서, 상부 범프(33)는 절단된 구 형상을 포함할 수 있다. 그러나 이에 한정하는 것은 아니며, 상부 범프(33)의 단면적이 기둥부(313) 쪽으로 갈수록 커지는 다른 형상을 가질 수도 있다. 상부 범프(33)는 전도성 물질을 포함할 수 있다. 실시 예들에서, 상부 범프(33)는 솔더(solder) 등을 포함할 수 있다.
도 2는 본 발명의 예시적인 실시 예들에 따른 범프 제조방법을 나타낸 순서도이고, 도 3 내지 도 11은 도 2의 순서도에 따른 범프 제조방법을 순차적으로 나타낸 단면도이다.
도 2를 참고하면, 범프 제조방법(S)은 전자장치를 준비하는 것(S1), 씨드층을 형성하는 것(S2), 감광성물질층을 형성하는 것(S3), 씨드층의 일부를 노출시키는 것(S4), 패드의 일부를 노출시키는 것(S5), 범프를 형성하는 것(S6), 감광성물질층을 제거하는 것(S7), 씨드층을 제거하는 것(S8) 및 열처리하는 것(S9)을 포함할 수 있다.
도 3을 참고하면, 전자장치를 준비하는 것(S1)에서 전자장치(7)가 제공될 수 있다. 전자장치(7)의 상면(71)에 절연층(9) 및/또는 패드(1)가 제공될 수 있다. 절연층(9)에 절연층 개구(9h)가 제공될 수 있다. 절연층(9)의 절연층 상면(91)은 패드(1)의 패드 상면(11)보다 위에 위치할 수 있다. 절연층 개구(9h)를 통해 패드 상면(11) 중 일부가 노출될 수 있다. 절연층 개구(9h)에 의해 노출되어 있는 부분을 패드 노출면(111), 절연층(9)에 의해 노출되지 아니한 부분을 패드 엣지면(113)이라 칭할 수 있다.
도 4를 참고하면, 씨드층을 형성하는 것(S2)에서 패드(1) 및/또는 절연층(9) 상에 씨드층(5)이 제공될 수 있다. 씨드층(5)은 절연층 상면(91), 절연층 개구(9h)를 정의하는 측면 및 패드 상면(11)의 일부 또는 전부 상에 컨포말하게 형성될 수 있다. 절연층 개구(9h) 내에 도포된 씨드층(5)은 씨드층 개구(5h)를 형성할 수 있다. 패드(1) 상에 도포된 씨드층(5)은 씨드층 함입면(511)을 포함할 수 있다. 실시 예들에서, 씨드층(5)은 증착 공정에 의해 형성될 수 있다. 씨드층(5)은 전도성 물질을 포함할 수 있다. 실시 예들에서, 씨드층(5)은 티타늄, 티타늄 텅스텐(TiW) 및/또는 구리 등을 포함할 수 있다. 그러나 이에 한정하는 것은 아니며, 다른 종류의 금속을 포함할 수도 있다.
도 5를 참고하면, 감광성물질층을 형성하는 것(S3)에서 씨드층(5) 상에 감광성물질층(6)이 형성될 수 있다. 즉, 씨드층 상면(51) 상에 감광성물질층(6)이 도포될 수 있다. 감광성물질층(6)의 도포는 증착 또는 코팅 공정에 의해 수행될 수 있다. 감광성물질층(6)은 포토레지스트(photo resist) 물질을 포함할 수 있다. 실시 예들에서, 포토레지스트는 감광성 폴리머를 포함할 수 있다. 감광성 폴리머는 감광성 폴리이미드(photosensitive polyimide, PSPI), 폴리벤조옥사졸(polybenzoxazole, PBO) 또는 페놀계 폴리머(phenolic polymer), benzocyclobutene계 폴리머(BCB) 중에서 적어도 하나를 포함할 수 있다. 그러나 이에 한정하는 것은 아니다.
도 6을 참고하면, 씨드층의 일부를 노출시키는 것(S4)에서 감광성물질층(6)의 일부가 제거될 수 있다. 감광성물질층(6)의 일부를 제거하는 것은 노광 및 현상 공정에 의해 수행될 수 있다. 감광성물질층(6) 중에서 제거되는 일부는 씨드층 노출면(5111) 위에 위치한 부분일 수 있다. 즉, 감광성물질층 상면(61)에서부터 씨드층 함입면(511) 사이에 위치한 감광성물질층(6)이 제거될 수 있다. 현상 공정은 포지티브 톤 현상(positive-tone development, PTD) 공정 또는 네거티브 톤 현상(negative-tone development, NTD) 공정을 포함할 수 있다. 감광성물질층(6)의 일부가 제거되어 씨드층 함입면(511)의 일부가 노출될 수 있다. 노출된 면을 씨드층 노출면(5111), 감광성물질층(6)에 의해 노출되지 아니한 면을 씨드층 엣지면(5113)이라 칭할 수 있다. 감광성물질층(6)의 일부가 제거되어 감광성물질층 개구(6h)가 형성될 수 있다. 실시 예들에서, 씨드층 개구(5h)를 정의하는 씨드층(5)의 측면과, 감광성물질층 개구(6h)를 정의하는 감광성물질층 측면은 이격될 수 있다. 즉, 씨드층 개구(5h) 형성 후 감광성물질층(6)의 일부는 씨드층 개구(5h)를 정의하는 씨드층(5)의 측면을 덮을 수 있다. 따라서 도 4의 씨드층 개구(5h)보다 도 6의 감광성물질층 개구(6h)가 더 좁을 수 있다.
도 7a를 참고하면, 패드의 일부를 노출시키는 것(S5)에서 패드(1) 위에 위치한 씨드층(5)의 일부가 제거될 수 있다. 씨드층(5)의 일부를 제거하는 것은 식각 공정에 의해 수행될 수 있다. 실시 예들에서, 식각 공정은 습식 식각 공정을 포함할 수 있다. 패드(1) 위에 위치한 씨드층(5)의 일부가 제거되어 패드 노출면(111)의 일부가 다시 노출될 수 있다. 패드(1) 위에 위치한 씨드층(5)의 일부가 제거되어 씨드층(5) 중에서 하부에 위치한 노출측면(5x)이 노출될 수 있다.
도 7b를 참고하면, 노출측면(5x)과 패드 노출면(111)은 실질적으로 수직일 수 있다. 그러나 이에 한정하는 것은 아니며, 도 7b와는 다르게 수직이 아닐 수도 있다. 노출측면(5x)의 다른 다양한 형상에 대해서는 뒤에서 상세히 서술하도록 한다. 식각 공정에 의해 감광성물질층(6)의 최하부면(6y)은 노출될 수 있다. 감광성물질층(6)의 최하부면(6y)은 패드(1)에 실질적으로 평행할 수 있다. 따라서 최하부면(6y)과 노출측면(5x)은 실질적으로 수직할 수 있다. 그러나 이에 한정하는 것은 아니며, 도 7b와는 다르게 수직이 아닐 수도 있다. 감광성물질층 측면(6x) 및 내측면(6z)은 최하부면(6y)에 실질적으로 수직할 수 있다. 실시 예들에서, 노출측면(5x)은 내측면(6z)보다 제1 방향(D1)의 반대 방향에 위치할 수 있다. 그러나 이에 한정하는 것은 아니며, 노출측면(5x)은 내측면(6z)과 동일 평면 상에 위치할 수도 있으며, 내측면(6z)보다 제1 방향(D1)에 위치할 수 있다. 노출측면(5x)의 위치 및 형상은 식각 시간, 식각에 사용되는 물질의 종류 또는 식각에 사용되는 물질의 양을 조절하여 제어할 수 있다.
도 8을 참고하면, 범프를 형성하는 것(S6)에서 패드 노출면(111) 상에 범프(3)가 형성될 수 있다. 범프(3)는 씨드층(5)을 전극으로 사용한 전기 도금 공정을 통해 형성될 수 있다. 범프(3)는 하부 범프(31) 및 상부 범프(33)를 포함할 수 있다. 하부 범프(31) 및 상부 범프(33)는 순차적으로 형성될 수 있다.
하부 범프(31)의 재료가 패드 노출면(111) 및 최하부면(6y, 도 7b 참고)을 따라 노출측면(5x)까지 배치될 수 있다. 하부 범프(31)를 형성하는 전기 도금 공정에서 씨드층(5)이 전극으로 사용될 수 있다.
상부 범프(33)는 하부 범프(31) 위에 위치할 수 있다. 상부 범프(33)를 형성하는 전기 도금 공정에서 씨드층(5)에 전기적으로 연결된 하부 범프(31)가 전극으로 사용될 수 있다. 상부 범프(33)는 기둥 형상일 수 있다. 상부 범프(33)의 상면은 감광성물질층 상면(61)보다 낮을 수 있다. 그러나 이에 한정하는 것은 아니며, 상부 범프(33)의 상면은 감광성물질층 상면(61)보다 높을 수도 있고, 같은 레벨에 위치할 수도 있다.
이상에서는 하부 범프(31)와 상부 범프(33)가 모두 전기 도금 공정을 통해 형성되는 것을 예시로 들어 설명하였지만, 반드시 이에 한정하는 것은 아니다. 즉, 하부 범프(31)만 전기 도금 공정에 의해 형성되고, 상부 범프(33)는 다른 방법으로 형성된 후 하부 범프(31) 상에 접합될 수도 있다.
도 9를 참고하면, 감광성물질층을 제거하는 것(S7)에서 감광성물질층이 제거될 수 있다. 감광성물질층이 제거되어 상부 범프(33)의 측면, 기둥부(313)의 측면 및/또는 받침부(311)의 상면이 노출될 수 있다. 감광성물질층이 제거되어 씨드층 상면(51)이 노출될 수 있다.
도 10을 참고하면, 씨드층을 제거하는 것(S8)에서 씨드층(5)이 제거될 수 있다. 씨드층(5)이 제거되어 절연층 상면(91), 절연층 개구(9h)를 정의하는 절연층 측면 및 패드(1)의 일부가 노출될 수 있다. 씨드층(5)의 제거는 식각 공정에 의해 수행될 수 있다. 실시 예들에서, 식각 공정은 습식 식각 공정을 포함할 수 있다. 그러나 이에 한정하는 것은 아니면, 식각 공정은 건식 식각 공정일 수도 있다.
씨드층을 제거하는 것(S8)에서 범프(3)는 식각 선택성을 가질 수 있다. 즉, 씨드층을 제거하는 것(S8)에서 사용되는 물질은 범프(3)를 식각 시키지 아니할 수 있다. 씨드층을 제거하는 것(S8)에서 사용되는 물질은 씨드층(5)만을 선택적으로 식각시킬 수 있다.
씨드층(5)이 제거되면 받침부(311)의 측면도 노출될 수 있다. 받침부(311)의 측면은 제거된 노출측면(5x, 도 7a 참고)과 같이 패드 상면(11)에 실질적으로 수직할 수 있다.
도 11을 참고하면, 열처리하는 것(S9)에서 상부 범프(33)는 열처리에 의해 형상이 변형될 수 있다. 실시 예들에서, 열처리는 리플로우(reflow) 공정을 포함할 수 있다. 상부 범프(33)는 구를 절단한 형상과 유사하게 변형될 수 있다. 그러나 이러한 형상에 한하는 것은 아니며, 상부 범프(33)는 기판, 보드, 반도체 칩 등의 다른 구성과 용이하게 결합될 수 있는 다양한 형상을 가질 수 있다.
본 발명의 예시적인 실시 예들에 따른 범프 제조방법에 의하면, 전기 도금 공정을 진행하기 전에 씨드층의 일부를 제거하므로, 전기 도금 공정에서 형성되는 범프의 밑에 씨드층이 존재하지 아니할 수 있다. 따라서 전기 도금 공정 이후 잔존 씨드층을 제거하는 과정에서, 식각 공정에 의해 범프 밑의 씨드층까지 제거되는 것을 방지할 수 있다. 식각 공정에 의해 범프 밑 씨드층 일부가 제거되어 언더컷(undercut) 구조가 되는 것은 방지될 수 있다. 특히 습식 식각 공정을 사용하여도 언더컷 현상을 방지할 수 있다. 범프와 패드의 실질적인 접촉면적은 증가될 수 있다. 범프는 더욱 견고하게 패드에 결합될 수 있다. 범프와 패드의 결합에 대한 기계적 강도는 증가될 수 있다. 범프는 힘을 받아도 패드로부터 떨어지지 아니할 수 있다. 범프 제조의 수율을 향상될 수 있다. 범프 제조의 단가는 낮춰질 수 있다. 범프의 신뢰도는 향상되고, 수명은 증가할 수 있다.
본 발명의 예시적인 실시 예들에 따른 범프 제조방법에 의하면, 범프는 기둥부보다 단면적이 넓은 받침부를 포함하므로, 범프와 패드의 실질적인 접촉면적은 더욱 증가될 수 있다. 범프는 더욱 견고하게 패드에 결합될 수 있다. 범프와 패드의 결합에 대한 기계적 강도는 증가될 수 있다. 범프는 힘을 받아도 패드로부터 떨어지지 아니할 수 있다.
본 발명의 예시적인 실시 예들에 따른 범프 제조방법에 의하면 범프와 패드의 강한 결합이 가능하므로, 범프의 전체적인 크기를 줄일 수 있다. 즉, 미세 피치의 범프를 용이하게 만들 수 있다. 따라서 전자장치의 전체적인 크기도 줄어들 수 있다.
도 12는 본 발명의 실시 예들에 따른 범프 구조체를 나타낸 단면도이고, 도 13 내지 도 14는 도 12에 따른 범프 구조체를 형성하는 과정을 순차적으로 나타낸 단면도이다.
이하에서, 도 1 내지 도 11을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 내용에 대한 설명은 편의를 위하여 생략될 수 있다.
도 12를 참고하면, 범프(3')는 하부 범프(31') 및 상부 범프(33)를 포함할 수 있다. 하부 범프(31')는 받침부(311') 및 기둥부(313')를 포함할 수 있다.
받침부(311')는 패드(1)의 상면과 접촉할 수 있다. 받침부(311')는 패드(1)의 상면과 기둥부(313')를 연결할 수 있다. 받침부(311')의 단면적은 패드(1)의 단면적보다 작을 수 있다. 본 명세서에서 사용되는 받침부(311')의 단면적이라는 용어는, 제1 방향(D1) 및 제3 방향(D3)에 평행한 평면으로 절단하여 나온 면의 면적을 의미할 수 있다. 받침부(311')의 단면적은 패드(1)에서 기둥부(313')쪽으로 갈수록 작아질 수 있다. 받침부(311')의 단면은 원 형상일 수 있다. 받침부(311')는 절두 원추형일 수 있다. 그러나 이에 한정하는 것은 아니며, 삼각형, 사각형 등 다양한 형상의 단면을 포함할 수 있다.
기둥부(313')는 받침부(311')로부터 위로 일정 길이 연장될 수 있다. 기둥부(313')는 받침부(311')와 일체로 형성될 수 있다. 기둥부(313')의 높이는 받침부(311')의 높이보다 높을 수 있다. 기둥부(313')의 단면적은 받침부(311')의 단면적보다 좁거나 같을 수 있다. 본 명세서에서 사용되는 기둥부(313')의 단면적이라는 용어는, 제1 방향(D1) 및 제3 방향(D3)에 평행한 평면으로 절단하여 나온 면의 면적을 의미할 수 있다. 기둥부(313')와 받침부(311')가 맞닿는 부분에서 기둥부(313')의 단면적과 받침부(311')의 단면적은 실질적으로 동일 또는 유사할 수 있다. 기둥부(313')의 단면은 원 형상일 수 있다. 따라서 기둥부(313')는 원기둥 형상일 수 있다. 그러나 이에 한정하는 것은 아니며, 삼각형, 사각형 등 다양한 형상의 단면을 포함할 수 있다.
하부 범프(31')는 전도성 물질을 포함할 수 있다. 실시 예들에서, 하부 범프(31')는 구리(copper) 등을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다.
도 13을 참고하면, 패드의 일부를 노출시키는 것(S5)에서 패드(1) 위에 위치한 씨드층(5)의 일부가 제거될 수 있다. 씨드층(5)의 일부를 제거하는 것은 식각 공정에 의해 수행될 수 있다. 실시 예들에서, 식각 공정은 습식 식각 공정을 포함할 수 있다. 패드(1) 위에 위치한 씨드층(5)의 일부가 제거되어 패드 노출면(111)의 일부가 다시 노출될 수 있다. 패드(1) 위에 위치한 씨드층(5)의 일부가 제거되어 씨드층(5) 중에서 노출측면(5x')이 노출될 수 있다. 실시 예들에서, 노출측면(5x')과 패드 노출면(111)은 예각을 이룰 수 있다. 제1 방향(D1)으로 갈수록 노출측면(5x')은 패드 노출면(111)으로부터 멀어질 수 있다. 이를 위해 식각 시간, 식각에 사용되는 물질의 종류 또는 식각에 사용되는 물질의 양이 제어될 수 있다.
도 14를 참고하면, 범프를 형성하는 것(S6)에서 패드 노출면(111) 상에 범프(3)가 형성될 수 있다. 범프(3)는 씨드층(5)을 전극으로 사용한 전기 도금 공정을 통해 형성될 수 있다. 실시 예들에서, 범프(3)의 재료가 노출된 노출측면(5x')까지 배치되어 전기 도금 공정이 진행될 수 있다.
언급되지 아니한 과정은 도 1 내지 도 11을 참고하여 설명한 것과 실질적으로 동일 또는 유사할 수 있다.
도 15는 본 발명의 실시 예들에 따른 범프 구조체를 나타낸 단면도이고, 도 16 내지 도 17은 도 15에 따른 범프 구조체를 형성하는 과정을 순차적으로 나타낸 단면도이다.
이하에서, 도 1 내지 도 11을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 내용에 대한 설명은 편의를 위하여 생략될 수 있다.
도 15를 참고하면, 범프(3'')는 하부 범프(31'') 및 상부 범프(33)를 포함할 수 있다. 하부 범프(31'')는 받침부(311'') 및 기둥부(313'')를 포함할 수 있다.
받침부(311'')는 패드(1)의 상면과 접촉할 수 있다. 받침부(311'')는 패드(1)의 상면에서 위로 연장될 수 있다. 받침부(311'')의 단면적은 패드(1)의 단면적보다 작을 수 있다. 본 명세서에서 사용되는 받침부(311'')의 단면적이라는 용어는, 제1 방향(D1) 및 제3 방향(D3)에 평행한 평면으로 절단하여 나온 면의 면적을 의미할 수 있다. 받침부(311'')의 단면적은 패드(1)에서 기둥부(313'')쪽으로 갈수록 커질 수 있다. 받침부(311'')의 단면은 원 형상일 수 있다. 따라서 받침부(311'')는 뒤집어진 절두 원추형일 수 있다. 그러나 이에 한정하는 것은 아니며, 삼각형, 사각형 등 다양한 형상의 단면을 포함할 수 있다.
기둥부(313'')는 받침부(311'')로부터 위로 일정 길이 연장될 수 있다. 기둥부(313'')는 받침부(311'')와 일체로 형성될 수 있다. 기둥부(313'')의 높이는 받침부(311'')의 높이보다 높을 수 있다. 기둥부(313'')의 단면적은 받침부(311'')의 단면적보다 좁거나 같을 수 있다. 본 명세서에서 사용되는 기둥부(313'')의 단면적이라는 용어는 제1 방향(D1) 및 제3 방향(D3)에 평행한 평면으로 절단하여 나온 면의 면적을 의미할 수 있다. 기둥부(313'')의 단면은 원 형상일 수 있다. 따라서 기둥부(313'')는 원기둥 형상일 수 있다. 그러나 이에 한정하는 것은 아니며, 삼각형, 사각형 등 다양한 형상의 단면을 포함할 수 있다.
하부 범프(31'')는 전도성 물질을 포함할 수 있다. 실시 예들에서, 하부 범프(31'')는 구리(copper) 등을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다.
도 16을 참고하면, 패드의 일부를 노출시키는 것(S5)에서 패드(1) 위에 위치한 씨드층(5)의 일부가 제거될 수 있다. 씨드층(5)의 일부를 제거하는 것은 식각 공정에 의해 수행될 수 있다. 실시 예들에서, 식각 공정은 습식 식각 공정을 포함할 수 있다. 패드(1) 위에 위치한 씨드층(5)의 일부가 제거되어 패드 노출면(111)의 일부가 다시 노출될 수 있다. 패드(1) 위에 위치한 씨드층(5)의 일부가 제거되어 씨드층(5) 중에서 노출측면(5x'')이 노출될 수 있다. 실시 예들에서, 노출측면(5x'')과 패드 노출면(111)은 예각을 이룰 수 있다. 제1 방향(D1)으로 갈수록 노출측면(5x'')은 패드 노출면(111)으로부터 멀어질 수 있다. 이를 위해 식각 시간, 식각에 사용되는 물질의 종류 또는 식각에 사용되는 물질의 양이 제어될 수 있다.
도 17을 참고하면, 범프를 형성하는 것(S6)에서 패드 노출면(111) 상에 범프(3)가 형성될 수 있다. 범프(3)는 씨드층(5)을 전극으로 사용한 전기 도금 공정을 통해 형성될 수 있다. 실시 예들에서, 범프(3)의 재료가 노출된 노출측면(5x'')까지 배치되어 전기 도금 공정이 진행될 수 있다.
언급되지 아니한 과정은 도 1 내지 도 11을 참고하여 설명한 것과 실질적으로 동일 또는 유사할 수 있다.
도 18은 본 발명의 실시 예들에 따른 범프 구조체를 나타낸 단면도이고, 도 19 내지 도 21은 도 18에 따른 범프 구조체를 형성하는 과정을 순차적으로 나타낸 단면도이다.
이하에서, 도 1 내지 도 11을 참고하여 설명한 것과 실질적으로 동일 또는 유사한 내용에 대한 설명은 편의를 위하여 생략될 수 있다.
도 18을 참고하면, 범프(3''')는 받침부(311''') 및 범프 바디(313''')를 포함할 수 있다.
받침부(311''')는 패드(1)의 상면과 접촉할 수 있다. 받침부(311''')는 패드(1)의 상면에서 위로 연장될 수 있다. 받침부(311''')의 단면적은 패드(1)의 단면적보다 작을 수 있다. 본 명세서에서 사용되는 받침부(311''')의 단면적이라는 용어는 제1 방향(D1) 및 제3 방향(D3)에 평행한 평면으로 절단하여 나온 면의 면적을 의미할 수 있다. 받침부(311''')의 단면적은 패드(1)에서 범프 바디(313''')쪽으로 일정할 수 있다. 그러나 이에 한정하는 것은 아니며, 받침부(311''')의 단면적은 패드(1)에서 범프 바디(313''')쪽으로 갈수록 작아질 수도 있으며, 커질 수도 있다. 받침부(311''')의 단면은 원 형상일 수 있다. 그러나 이에 한정하는 것은 아니며, 삼각형, 사각형 등 다양한 형상의 단면을 포함할 수 있다. 받침부(311''')는 전도성 물질을 포함할 수 있다. 실시 예들에서, 받침부(311''')는 솔더(solder) 등을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다.
범프 바디(313''')는 받침부(311''')의 상면에 형성될 수 있다. 실시 예들에서, 범프 바디(313''')는 절단된 구 형상을 포함할 수 있다. 그러나 이에 한정하는 것은 아니다. 범프 바디(313''')는 전도성 물질을 포함할 수 있다. 실시 예들에서, 범프 바디(313''')는 솔더(solder) 등을 포함할 수 있다. 즉, 범프 바디(313''')와 받침부(311''')는 일체로 형성될 수 있다.
도 19를 참고하면, 범프를 형성하는 것(S6)에서 패드 노출면(111) 상에 범프(3)가 형성될 수 있다. 범프(3)는 씨드층(5)을 전극으로 사용한 전기 도금 공정을 통해 형성될 수 있다. 실시 예들에서, 범프(3)의 재료가 노출된 노출측면(5x''')까지 배치되어 전기 도금 공정이 진행될 수 있다.
도 20을 참고하면, 감광성물질층을 제거하는 것(S7)에서 감광성물질층이 제거될 수 있다. 감광성물질층이 제거되어 범프(3''')의 측면 및/또는 받침부의 상면이 노출될 수 있다. 감광성물질층이 제거되어 씨드층 상면(51)이 노출될 수 있다.
도 21을 참고하면, 씨드층을 제거하는 것(S8)에서 씨드층(5)이 제거될 수 있다. 씨드층(5)이 제거되어 절연층 상면(91), 절연층 개구(9h)를 정의하는 절연층 측면 및 패드(1)의 일부가 노출될 수 있다. 씨드층(5)의 제거는 식각 공정에 의해 수행될 수 있다. 실시 예들에서, 식각 공정은 습식 식각 공정을 포함할 수 있다. 그러나 이에 한정하는 것은 아니며, 식각 공정은 건식 식각 공정일 수도 있다. 씨드층(5)이 제거되어 받침부(311''')의 측면도 노출될 수 있다. 받침부(311''')의 측면은 제거된 노출측면(5x''', 도 19 참고)과 같이 패드(1)에 실질적으로 수직할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 패드
11: 패드 상면
111: 패드 노출면
113: 패드 엣지면
3: 범프
31: 하부 범프
311: 받침부
313: 기둥부
33: 상부 범프
5: 씨드층
51: 씨드층 상면
511: 씨드층 함입면
5111: 씨드층 노출면
5113: 씨드층 엣지면
5h: 씨드층 개구
5x: 씨드층 노출측면
6: 감광성물질층
61: 감광성물질층 상면
6h: 감광성물질층 개구
6x: 감광성물질층 측면
6y: 최하부면
6z: 내측면
7: 전자장치
71: 전자장치 상면
9: 절연층
91: 절연층 상면
9h: 절연층 개구
311''': 받침부
313''': 범프 바디

Claims (10)

  1. 패드; 및
    상기 패드의 패드 상면에 배치되는 범프; 를 포함하고,
    상기 범프는 상부 범프 및 하부 범프를 포함하며,
    상기 하부 범프는 상기 패드 상면과 접하는 받침부 및 상기 받침부로부터 위로 전개되는 기둥부를 포함하되,
    상기 받침부의 적어도 일 부분의 단면적은 상기 기둥부의 단면적보다 큰 범프 구조체.
  2. 제 1 항에 있어서,
    상기 받침부와 상기 기둥부는 같은 물질을 포함하는 범프 구조체.
  3. 제 1 항에 있어서,
    상기 받침부의 단면적은 일정한 범프 구조체.
  4. 제 1 항에 있어서,
    상기 받침부의 단면적은 상기 패드로부터 상기 기둥부 쪽으로 갈수록 작아지는 범프 구조체.
  5. 패드; 및
    상기 패드의 패드 상면에 배치되는 범프; 를 포함하고,
    상기 범프는 상기 패드 상면과 접하는 받침부 및 범프 바디를 포함하되,
    상기 받침부의 적어도 일 부분의 단면적은 상기 범프 바디의 단면적보다 큰 범프 구조체.
  6. 제 8 항에 있어서,
    상기 받침부 및 상기 범프 바디는 같은 물질을 포함하는 범프 구조체.
  7. 제 8 항에 있어서,
    상기 받침부의 단면적은 상기 패드로부터 상기 범프 바디 쪽으로 갈수록 작아지는 범프 구조체.
  8. 일면에 패드가 형성된 전자장치를 준비하는 것;
    상기 패드 상에 씨드층을 형성하는 것;
    상기 씨드층 상에 상기 씨드층의 일부를 노출시키는 감광성물질층을 형성하는 것;
    상기 씨드층의 일부를 제거하여 상기 패드의 일부를 노출시키는 것; 및
    상기 패드의 노출된 부분 상에 범프를 형성하는 것을 포함하는 범프 제조방법.
  9. 제 14 항에 있어서,
    상기 감광성물질층을 제거하는 것; 및
    상기 씨드층을 제거하는 것을 더 포함하는 범프 제조방법.
  10. 제 17 항에 있어서,
    상기 범프를 형성하는 것은 전기 도금 공정에 의해 수행되며,
    상기 전기 도금 공정에서 상기 범프의 재료는 상기 노출측면까지 배치되는 범프 제조방법.

KR1020180115951A 2018-09-28 2018-09-28 범프 구조체 및 범프 제조방법 KR20200036981A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180115951A KR20200036981A (ko) 2018-09-28 2018-09-28 범프 구조체 및 범프 제조방법
US16/394,690 US20200105702A1 (en) 2018-09-28 2019-04-25 Bump structure and fabrication method thereof
CN201910825779.3A CN110970389A (zh) 2018-09-28 2019-09-03 凸块结构和凸块结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180115951A KR20200036981A (ko) 2018-09-28 2018-09-28 범프 구조체 및 범프 제조방법

Publications (1)

Publication Number Publication Date
KR20200036981A true KR20200036981A (ko) 2020-04-08

Family

ID=69945071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180115951A KR20200036981A (ko) 2018-09-28 2018-09-28 범프 구조체 및 범프 제조방법

Country Status (3)

Country Link
US (1) US20200105702A1 (ko)
KR (1) KR20200036981A (ko)
CN (1) CN110970389A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538782B2 (en) 2020-04-09 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI831123B (zh) 2022-01-28 2024-02-01 巨擘科技股份有限公司 多層基板表面處理層結構

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587120B2 (en) * 2011-06-23 2013-11-19 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure over seed layer on contact pad of semiconductor die without undercutting seed layer beneath interconnect structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538782B2 (en) 2020-04-09 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device
US11887957B2 (en) 2020-04-09 2024-01-30 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20200105702A1 (en) 2020-04-02
CN110970389A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
KR102551034B1 (ko) 반도체 패키지 및 그 제조방법
CN109087867B (zh) 半导体封装件及其制造方法
CN109755212B (zh) 半导体装置封装及制造半导体装置封装的方法
US11419222B2 (en) Method of manufacturing circuit board
JP2011014451A (ja) 接続端子付き基板
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
KR20170069344A (ko) 반도체 패키지 및 이의 제조방법
KR20050033456A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR20200036981A (ko) 범프 구조체 및 범프 제조방법
TWI413210B (zh) 電子裝置封裝及製造方法
US10483196B2 (en) Embedded trace substrate structure and semiconductor package structure including the same
CN109326574B (zh) 衬底结构、包含衬底结构的半导体封装和其制造方法
JP2013115214A (ja) 半導体装置、半導体素子、及び半導体装置の製造方法
TWI845835B (zh) 半導體封裝
US20230148191A1 (en) Semiconductor package
JP5210912B2 (ja) 配線基板、電子装置及び電子装置実装構造
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
KR20220040138A (ko) 반도체 칩의 접속 구조물 및 그의 제조 방법, 및 접속 구조물을 포함하는 반도체 패키지 및 그의 제조 방법
KR100828027B1 (ko) 스택형 웨이퍼 레벨 패키지 및 그의 제조 방법, 및 웨이퍼레벨 스택 패키지 및 그의 제조 방법
US20190311982A1 (en) Wiring board and semiconductor package
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
CN113823616A (zh) 导电柱凸块及其制造方法
KR20210011289A (ko) 반도체 패키지
US11373956B2 (en) Semiconductor device package and method of manufacturing the same