CN110970074A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN110970074A
CN110970074A CN201910747840.7A CN201910747840A CN110970074A CN 110970074 A CN110970074 A CN 110970074A CN 201910747840 A CN201910747840 A CN 201910747840A CN 110970074 A CN110970074 A CN 110970074A
Authority
CN
China
Prior art keywords
memory
read
voltage
block
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910747840.7A
Other languages
English (en)
Other versions
CN110970074B (zh
Inventor
朴世昶
金钟旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110970074A publication Critical patent/CN110970074A/zh
Application granted granted Critical
Publication of CN110970074B publication Critical patent/CN110970074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器系统。该存储器系统包括：存储器单元阵列，包括多个存储器单元；外围电路，被配置成在读取操作期间，将读取电压施加到联接到存储器单元之中所选择的存储器单元的所选择的字线，并且将通过电压施加到联接到存储器单元之中除了所选择的存储器单元之外的未选择的存储器单元的未选择的字线；以及控制器，被配置成控制外围电路，并且基于作为读取操作目标的目标存储块的状态信息来施加通过电压的可变电压电平。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2018年9月28日提交的申请号为10-2018-0115720的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
各个实施例总体涉及一种存储器系统，且更特别地，涉及一种包括非易失性存储器装置的存储器系统及其操作方法。
背景技术
存储器系统可被配置成响应于外部装置的写入请求，存储从外部装置提供的数据。此外，存储器系统可被配置成响应于外部装置的读取请求，将其中存储的数据提供到外部装置。作为能够处理数据的电子装置的外部装置的示例可包括计算机、数码相机和移动电话。存储器系统可被嵌入到外部装置中，或者单独制造并连接到外部装置。
因为使用存储器装置的存储器系统不具有机械驱动器，所以该存储器系统具有优异的稳定性和耐用性，表现出高信息访问速度，并且具有低功耗。具有这些优点的存储器系统的示例可包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态驱动器(SSD)。
发明内容
各个实施例涉及一种存储器系统，该存储器系统能够通过在读取操作期间施加被施加到未选择的字线的通过电压来提高非易失性存储器装置的可靠性。
在实施例中，存储器系统可包括：存储器单元阵列，包括多个存储器单元；外围电路，被配置成在读取操作期间，将读取电压施加到联接到存储器单元之中所选择的存储器单元的所选择的字线，并且将通过电压施加到联接到存储器单元之中除了所选择的存储器单元之外的未选择的存储器单元的未选择的字线；以及控制器，被配置成控制外围电路，并且基于作为读取操作目标的目标存储块的状态信息来施加通过电压的可变电压电平。
在实施例中，存储器系统的操作方法可包括：确定存储读取请求数据的目标存储块的状态信息；基于状态信息确定通过电压；将读取电压施加到所选择的字线，并且将所确定的通过电压施加到未选择的字线。
在实施例中，存储器系统可包括：存储器装置，包括多个存储块；控制器，适于确定多个存储块之中的用于读取操作的目标存储块的擦除计数值；以及外围电路，适于：生成读取电压；基于擦除计数值生成通过电压；并且将读取电压和通过电压分别施加到所选择的字线和未选择的字线，所选择的字线联接到目标存储块的所选择的存储器单元，并且未选择的字线联接到目标存储块的未选择的存储器单元。
附图说明
图1是示出根据实施例的存储器系统的框图。
图2是示出根据实施例的非易失性存储器装置的示图。
图3是示出根据实施例的存储块的电路图。
图4是示出其中经擦除单元分布随擦除计数的增大而散布的阈值电压分布的示图。
图5A是示出通过电压电平表的示图。
图5B和图5C是示出根据实施例的存储器系统的操作方法的流程图。
图6是示出复制块选择参考表的示图。
图7是示出根据本实施例的指示在根据擦除计数可变地施加通过电压时的经擦除单元分布的阈值电压分布的示图。
图8是示出根据实施例的控制器的框图。
图9是示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图10和图11是示出根据本公开的实施例的每一个都包括存储器系统的数据处理系统的示图。
图12是示出根据本公开的实施例的包括存储器系统的网络系统的示图。
具体实施方式
在下文中，将通过示例性实施例并参照附图在下面描述根据本公开的存储器系统及其操作方法。
图1是示出根据实施例的存储器系统10的框图。
参照图1，存储器系统10可存储由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视(TV)或车载信息娱乐系统的主机装置(未示出)访问的数据。
存储器系统10可根据指示与主机装置的传输协议的主机接口而被制造成各种类型的存储装置中的任意一种。例如，存储器系统10可被配置成包括以下的各种类型的存储装置中的任意一种：固态驱动器(SSD)，诸如eMMC、RS-MMC或微型MMC的多媒体卡(MMC)，诸如迷你SD或微型SD的安全数字卡(SD)，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-e或PCIe)卡型存储装置，紧凑式闪存(CF)卡，智能媒体卡以及记忆棒。
存储器系统10可被制造为各种类型的封装中的任意一种。例如，存储器系统10可被制造成诸如以下的各种类型的封装中的任意一种：堆叠封装(PoP)、系统级封装(SiP)、片上系统(SoC)、多芯片封装(MCP)、板上芯片(COB)封装、晶圆级制造封装(WFP)以及晶圆级堆叠封装(WSP)。
存储器系统10可包括控制器100和非易失性存储器装置200。
控制器100可控制非易失性存储器装置200的全部操作。控制器100可响应于从主机装置接收的请求RQ，将命令CMD、地址ADD和数据DATA传输到非易失性存储器装置200或从非易失性存储器装置200接收数据DATA。
虽然未示出，但主机装置可使用诸如以下的接口协议与存储器系统10通信：PCI-e(高速外围组件互连)、ATA(高级技术附件)、SATA(串行ATA)、PATA(并行ATA)或SAS(串列SCSI)。
非易失性存储器装置200可被配置成包括以下的各种类型的非易失性存储器装置中的任意一种：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PCRAM)以及使用过渡金属氧化物的电阻式随机存取存储器(ReRAM或RRAM)。
非易失性存储器装置200可包括存储器单元阵列。从操作的角度，或者从物理或结构的角度看，存储器单元阵列中包括的存储器单元可被配置成分层存储器单元组或基于存储器单元进行配置。例如，联接到相同字线并且被同时读取和写入(或编程)的存储器单元可被配置成页面。此外，可将同时删除的存储器单元配置成存储块。存储器单元阵列可包括多个存储块Blk0至Blkn，并且存储块中的每一个可包括多个页面。
非易失性存储器装置200可响应于从控制器100接收的命令CMD和数据DATA执行编程操作、读取操作或擦除操作。
图2是示出根据实施例的例如图1的非易失性存储器装置200的非易失性存储器装置的示图。
参照图1和图2，非易失性存储器装置200可包括存储器单元阵列210和外围电路220，其中该存储器单元阵列210被配置成存储数据DATA。外围电路220被配置成将数据DATA编程到存储器单元阵列210，读取存储器单元阵列210中存储的数据DATA，或者擦除存储器单元阵列210中存储的数据DATA。
存储器单元阵列210可包括布置在字线WL与位线BL之间的各个相交处的存储器单元(例如，图3的MC0至MC8)。存储器单元阵列210可包括多个存储块。多个存储块可联接到字线WL和位线BL。字线WL可联接到相应的存储块，并且位线BL可共同联接到存储块。存储块可包括具有二维或三维结构的单元串。单元串中的每一个可包括多个存储器单元。具有二维结构的单元串的存储器单元可布置在平行于衬底的方向上。具有三维结构的单元串的存储器单元可布置在垂直于衬底的方向上。
外围电路220可包括控制逻辑221、电压生成电路222、行解码器223、列解码器224以及输入和输出(输入/输出)(I/O)电路225。
控制逻辑221可基于从外部装置，即从控制器100提供的控制信号来控制非易失性存储器装置200的全部操作。例如，控制逻辑221可控制非易失性存储器装置200的读取操作、编程操作和擦除操作。
控制逻辑221可基于从控制器100提供的命令CMD和地址ADD来生成操作信号OP_SIG、行地址RADD和列地址CADD。控制逻辑221可将所生成的操作信号OP_SIG、行地址RADD和列地址CADD分别输出到电压生成电路222、行解码器223和列解码器224。
在读取操作期间，控制逻辑221可控制电压生成电路222和行解码器223选择对应于读取地址的字线(或存储器单元)，并且将读取电压Vr施加到所选择的字线(或所选择的存储器单元)。此外，控制逻辑221可根据目标存储块，即对应于读取地址的存储块的状态信息来控制电压生成电路222，以调整施加到未选择的字线的通过电压Vpass电平。此处，状态信息可指示擦除计数，但不具体限于此。例如，当目标存储块的擦除计数增加时，控制逻辑221可控制电压生成电路222减少施加到未选择的字线的通过电压Vpass电平。
电压生成电路222可生成用于非易失性存储器装置200的内部操作的电压。由通过电压生成电路222生成的电压可被施加到存储器单元阵列210的存储器单元。例如，在编程操作期间，编程电压可被施加到待执行编程操作的存储器单元的字线。再例如，在擦除操作期间，擦除电压可被施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作期间，可将读取电压Vr施加到待执行读取操作的存储器单元的字线。
电压生成电路222可基于从控制逻辑221接收的操作信号OP_SIG来生成用于编程操作、读取操作和擦除操作的具有各种电平的操作电压。例如，在读取操作期间，电压生成电路222可基于从控制逻辑221接收的操作信号OP_SIG来生成读取电压Vr和通过电压Vpass。可将通过电压Vpass设置为大于0V的正电压。
行解码器223可通过字线WL联接到存储器单元阵列210。行解码器223可在控制逻辑221的控制下进行操作。行解码器223可对从控制逻辑221接收的行地址RADD进行解码。行解码器223可基于解码结果来选择并驱动字线WL。例如，行解码器223可向字线WL提供从电压生成电路222接收的字线电压。
列解码器224可在控制逻辑221的控制下进行操作。列解码器224可对从控制逻辑221接收的列地址CADD进行解码。列解码器224可基于解码结果，将对应于各个位线BL的数据读取/写入块(未示出)的读取/写入电路联接到数据输入/输出线(或数据输入/输出缓冲器)。列解码器224可通过对应于列地址CADD的位线BL来与所选择的存储块交换数据DATA。
输入/输出电路225可从控制器100接收命令CMD、地址ADD和数据DATA，并且将数据DATA传输到控制器100。输入/输出电路225可向控制逻辑221提供从控制器100接收的命令CMD和地址ADD。输入/输出电路225可与列解码器224交换数据DATA，该数据DATA包括从控制器100接收的数据和待传输到控制器100的数据。
虽然在图2中未示出，但外围电路220可包括数据读取/写入块。数据读取/写入块可通过位线BL联接到存储器单元阵列210。数据读取/写入块可包括对应于各个位线BL的读取/写入电路(未示出)。数据读取/写入块可在控制逻辑221的控制下进行操作。
数据读取/写入块可根据操作模式作为写入驱动器或读出放大器来操作。例如，在写入操作期间，数据读取/写入块可操作为写入驱动器，该写入驱动器将从控制器100提供的数据DATA存储在存储器单元阵列210中。此外，在读取操作期间，数据读取/写入块可操作为从存储器单元阵列210读取数据DATA的读出放大器。
图3是示出根据实施例的例如图2的存储块的存储块的电路图。作为示例，将描述图1的存储块Blk0。
参照图3，存储块Blk0可包括联接在位线BL0至BLk与源极线SL之间的多个单元串ST。将如下举例说明多个单元串中的任意一个单元串ST。
单元串ST可包括串联联接在源极线SL和位线BL0之间的源极选择晶体管SST、存储器单元MC0至MC8以及漏极选择晶体管DST。源极选择晶体管SST的栅极可联接到源极选择线SSL。存储器单元MC0至MC8的栅极可分别联接到字线WL0至WL8。漏极选择晶体管DST的栅极可联接到漏极选择线DSL。源极选择晶体管SST、存储器单元MC0至MC8和漏极选择晶体管DST的数量可根据非易失性存储器装置而不同。
在本实施例中，可通过将读取电压Vr施加到联接到读取目标存储器单元的所选择的字线Sel.WL并将通过电压Vpass施加到其它未选择的字线Unsel.WL来执行读取操作。可将通过电压Vpass设置为大于0V的正电压。此外，当读取联接到所选择的字线Sel.WL的存储器单元时，可选择性地将导通电压施加到漏极选择线DSL和源极选择线SSL。
图4是示出其中经擦除单元分布随擦除计数的增大而散布的阈值电压分布的示图。
参照图4，根据2位多层单元(MLC)中的多位数据，即最低有效位(LSB)数据和最高有效位(MSB)数据，可对该2位多层单元(MLC)进行擦除或编程以使其具有与擦除状态EV和多个编程状态PV1、PV2和PV3中的任意一个相对应的阈值电压分布。在读取操作期间，具有处于擦除状态EV与第一编程状态PV1之间的电压电平的第一读取电压Vr、具有处于第一编程状态PV1与第二编程状态PV2之间的电压电平的第二读取电压以及具有处于第二编程状态PV2与第三编程状态PV3之间的电压电平的第三读取电压中的任意一个可被施加到存储器单元。作为示例，图4仅示出了第一读取电压Vr。在本说明书中，“读取电压”指示第一读取电压。
当施加第二读取电压时，具有擦除状态EV和第一编程状态PV1的阈值电压分布的存储器单元可被确定为存储最低有效位(LSB)数据“1”的导通单元，并且具有第二编程状态PV2和第三编程状态PV3的阈值电压分布的存储器单元可被确定为存储LSB数据“0”的关断单元。
当施加第一读取电压Vr时，具有擦除状态EV的阈值电压分布的存储器单元可被确定为存储最高有效位(MSB)数据“1”的导通单元，并且具有第一编程状态PV1的阈值电压分布的存储器单元可被确定为存储MSB数据“0”的关断单元。当施加第三读取电压时，具有第二编程状态PV2的阈值电压分布的存储器单元可被确定为存储MSB数据“1”的导通单元，并且具有第三编程状态PV3的阈值电压分布的存储器单元可被确定为存储MSB数据“0”的关断单元。
在本实施例中，将举例说明用于存储2位数据的MLC。然而，本实施例也可以相同的方式应用于存储1位数据的单层单元(SLC)或存储3位或更多数据的MLC。
随着制造工艺技术的发展，存储器单元之间的空间减少。因此，可通过存储器单元之间的联接来加宽存储器单元的阈值电压分布，并且相邻的阈值电压分布可彼此重叠。此外，增加存储器单元中存储的数据的位的数量可能会降低编程到存储器单元的数据的可靠性或从存储器单元读取的数据的可靠性。
此外，随着使用计数，即存储器单元的编程/擦除(P/E)计数增加，存储器单元可能劣化。与正常的存储器单元相比，可能无法正常地擦除劣化的存储器单元。例如，当重复执行预定数量的擦除操作时，可完全擦除P/E计数为“0”的正常存储器单元以形成阈值电压分布EV。然而，即使执行相同数量的擦除操作，也可能无法完全擦除P/E计数为“2,000”的劣化存储器单元以形成阈值电压分布EV'。
因为相同存储块中包括的存储器单元之中使用计数相对较高的存储器单元比其它存储器单元被更进一步地劣化并且没有被完全擦除，所以可能存在一种存储器单元，其具有比读取电压Vr更高的电压分布，如图4所示的阈值电压分布EV'。例如，当在相应存储块中包括的一些存储器单元被编程之后擦除存储块时，即使存储器单元被包括在相同的存储块中，存储器单元也可能具有实质上不同的使用计数。因此，在存储块中，联接到编程顺序较早的字线的存储器单元可能比联接到编程顺序较晚的字线的存储器单元被更进一步地劣化。编程顺序可指示在对存储块执行编程操作时在字线之中被选择的字线的顺序。
如上所述，可在读取操作期间将通过电压施加到未选择的字线。在这种情况下，当施加恒定的通过电压而不管存储器单元的劣化程度如何时，可能施加具有非必要高电平的通过电压或具有小于所需电平的电平的通过电压，从而增加错误位的数量。因此，可能降低了读取操作的可靠性。
也就是说，当数据被编程到存储器单元时，存储器单元可形成恒定的阈值电压以对相邻的存储器单元产生干扰效应。施加了干扰效应的存储器单元可能具有与编程数据时形成的阈值电压不同的阈值电压，并且形成如图4所示的偏移阈值电压分布EV'。随着干扰效应增强，可能显著地改变阈值电压。因此，存储器单元中存储的数据很可能被改变或丢失。
图5A是示出根据擦除计数可变地施加通过电压电平的通过电压电平表的示图，图5B和图5C是示出根据实施例的存储器系统的操作方法的流程图。在下文中，将参照图1至图3和图5A至图5C描述基于状态信息可变地施加通过电压Vpass的电压电平的示例。
图1的存储器系统10可包括存储器单元阵列210、外围电路220和控制器100。存储器单元阵列210可包括多个存储器单元。外围电路220可被配置成在所选择的存储器单元的读取操作期间，将读取电压Vr施加到所选择的字线Sel.WL，并且将通过电压Vpass施加到未选择的字线Unsel.WL，其中所选择的字线Sel.WL联接到从存储器单元之中选择的存储器单元，未选择的字线Unsel.WL联接到除所选择的存储器单元之外的存储器单元。控制器100可控制外围电路220，并且基于作为读取操作目标的目标存储块的状态信息来可变地施加通过电压Vpass的电压电平。在实施例中，可基于目标存储块的擦除计数来生成状态信息。在下文中，将举例说明基于擦除计数确定状态信息的实施例。
参照图5A，存储器系统10可根据目标存储块的擦除计数可变地施加在读操作期间施加的通过电压Vpass电平。如图5A所示，可以表的形式设置和存储分别对应于多个擦除计数范围的通过电压Vpass电平。此时，通过电压电平表可存储在控制器100的随机存取存储器(未示出)或非易失性存储器装置200的特定区域中。
在通过电压电平表中，擦除计数EC_0可指示擦除计数范围0至1000(即，1k)。类似地，擦除计数EC_1可指示擦除计数范围1000(即，1k)至2000(即，2k)，擦除计数EC_2可指示擦除计数范围2000(即，2k)至3000(即，3k)，并且擦除计数EC_3可指示擦除计数范围3000(即，3k)或更大。
对应于各个擦除计数范围的通过电压Vpass电平可存储在通过电压电平表中。例如，擦除计数EC_0可对应于7V的通过电压Vpass电平，擦除计数EC_1可对应于6.5V的通过电压Vpass电平，擦除计数EC_2可对应于6V的通过电压Vpass电平，并且擦除计数EC_3可对应于5.5V的通过电压Vpass电平。也就是说，在本实施例中，当目标存储块的擦除计数增加时，可减小在对目标存储块的读取操作中使用的通过电压Vpass电平。
参照图5B，存储器系统10的操作方法可包括步骤S100、步骤S200和步骤S300。步骤S100可包括确定存储读取请求数据的目标存储块的状态信息的步骤。步骤S200可包括基于状态信息确定待施加到未选择的字线Unsel.WL的通过电压Vpass的步骤。步骤S300可包括将读取电压Vr施加到所选择的字线Sel.WL并将所确定的通过电压Vpass施加到未选择的字线Unsel.WL的步骤。
在实施例中，步骤S300可包括以下步骤：响应于操作信号OP_SIG生成读取电压Vr和通过电压Vpass，并且响应于行地址RADD将所生成的电压传输到所选择的字线Sel.WL和未选择的字线Unsel.WL。
参照图5C，确定目标存储块的状态信息的步骤S100可包括获取目标存储块的擦除计数的步骤S110和基于所获取的擦除计数确定状态信息的步骤S120。此外，基于状态信息确定通过电压Vpass的步骤S200可包括步骤S210，其通过参考通过电压电平表来确定对应于擦除计数的通过电压Vpass电平。
当从主机装置接收到读取请求RQ时，控制器100可获取存储有待读取的数据的目标存储块的擦除计数，并且基于所获取的擦除计数和通过电压电平表，确定在读取操作期间施加到未选择的字线Unsel.WL的通过电压Vpass电平。
控制器100可向非易失性存储器装置200提供包括所确定的通过电压Vpass电平的命令CMD。非易失性存储器装置200的控制逻辑221可向电压生成电路222提供基于从控制器100接收的命令CMD而生成的操作信号OP_SIG。电压生成电路222可根据从控制逻辑221提供的操作信号OP_SIG来生成读取电压Vr和所确定的通过电压Vpass。所生成的读取电压Vr和通过电压Vpass可通过字线WL而被施加到存储器单元阵列210。
例如，当目标存储块的擦除计数为“800”时，控制器100可通过参考图5A的通过电压电平表检查到目标存储块的擦除计数“800”包括在擦除计数EC_0中。进一步地，控制器100可将对应于擦除计数EC_0的通过电压Vpass电平，即7V的通过电压电平确定为待在目标存储块的读取操作期间使用的通过电压Vpass电平。再例如，当目标存储块的擦除计数为“1500”时，控制器100可通过参考通过电压电平表检查到目标存储块的擦除计数“1500”包括在擦除计数EC_1中。进一步地，控制器100可将对应于擦除计数EC_1的通过电压Vpass电平，即6.5V的通过电压电平确定为待在目标存储块的读取操作期间使用的通过电压Vpass电平。再例如，当目标存储块的擦除计数为“4000”时，控制器100可通过参考通过电压电平表检查到目标存储块的擦除计数“4000”包括在擦除计数EC_3中。进一步地，控制器100可将对应于擦除计数EC_3的通过电压Vpass电平，即5.5V的通过电压电平确定为待在目标存储块的读取操作期间使用的通过电压Vpass电平。
在本实施例中，根据存储读取数据的目标存储块的状态信息(例如，擦除计数)，可以可变地施加在读取操作期间施加到未选择的字线Sel.WL的通过电压Vpass电平以减少因读取干扰所引起的阈值电压分布的偏移，这使得有可能提高数据读取操作的可靠性。下面将参照图7详细描述该配置的效果。
图6是示出根据擦除计数可变地应用复制块选择参考值的复制块选择参考表的示图。在下文中，将参照图1至图3及图6描述根据本实施例的基于状态信息可变地应用复制块选择参考值的示例。
图1的控制器100可管理用于选择存储块的复制块选择参考值，该存储块是存储器单元阵列210中存储的数据的内部复制操作的目标。进一步地，控制器100可根据状态信息可变地应用复制块选择参考值。此时，可基于各个存储块的读取计数中的每一个来设置复制块选择参考值。以下描述将基于以下实施例：基于目标存储块的擦除计数确定状态信息，并且复制块选择参考值基于目标存储块的读取计数。
在实施例中，复制块选择参考值可指示用于选择存储块的参考值，该存储块是存储器单元阵列210中存储的数据的内部复制操作的目标。此外，内部复制操作可指示垃圾收集或读取回收操作。然而，本实施例不限于此，而是内部复制操作可应用于移动非易失性存储器装置200的内部数据的所有操作。
参照图6，存储器系统10可根据目标存储块的擦除计数来应用各种复制块选择参考值。在实施例中，如图6所示，可以表的形式来设置和存储对应于擦除计数范围的读取计数。此时，复制块选择参考表可存储在控制器100的RAM或非易失性存储器装置200的特定区域中。
在复制块选择参考表中，擦除计数EC_0可指示擦除计数范围0至1000(即，1k)。类似地，擦除计数EC_1可指示擦除计数范围1000(即，1k)至2000(即，2k)，擦除计数EC_2可指示擦除计数范围2000(即，2k)至3000(即，3k)，并且擦除计数EC_3可指示擦除计数范围3000(即，3k)或更大。
对应于各个擦除计数范围的读取计数可存储在复制块选择参考表中。例如，擦除计数EC_0可对应于读取计数10000(即，10k)，擦除计数EC_1可对应于读取计数9000(即，9k)，擦除计数EC_2可对应于读取计数8000(即，8k)，并且擦除计数EC_3可对应于读取计数7000(即，7k)。也就是说，在本实施例中，当目标存储块的擦除计数增加时，可减小并应用作为复制块选择参考值的读取计数。
存储器系统10的操作方法可包括以下步骤：基于状态信息确定用于选择作为内部复制操作的目标的存储块的复制块选择参考值；并且对满足复制块选择参考值的存储块执行内部复制操作。确定复制块选择参考值的步骤可包括以下步骤：确定存储块中的每一个的读取计数(例如，实际读取计数)是否已达到相应的存储块的状态信息，即对应于擦除计数的读取计数(例如，参考读取计数)。
例如，当目标存储块的擦除计数为“800”时，控制器100可通过参考图5A的通过电压电平表检查到目标存储块的擦除计数“800”包括在擦除计数EC_0(即，0至1k)中。进一步地，控制器100可通过参考图6的复制块选择参考表检查到对应于擦除计数EC_0的读取计数10k。此外，控制器100可将目标存储块的实际读取计数与参考读取计数10k进行比较，并且确定是否选择目标存储块作为复制块。例如，当目标存储块的实际读取计数大于或等于参考读取计数时，控制器100可选择目标存储块作为复制块。当目标存储块的实际读取计数小于参考读取计数时，控制器100可不选择目标存储块作为复制块。
再例如，当目标存储块的擦除计数为“1500”时，控制器100可通过参考图5A的通过电压电平表检查到目标存储块的擦除计数“1500”包括在擦除计数EC_1(即1k至2k)中。进一步地，控制器100可通过参考图6的复制块选择参考表检查到对应于擦除计数EC_1的读取计数9k。因此，控制器100可应用读取计数9k作为参考读取计数来确定是否选择目标存储块作为复制块。
在本实施例中，可根据相应的存储块的状态信息，即擦除计数，来可变地应用用于选择待执行复制操作的存储块的参考读取计数。
在本实施例中，可根据存储数据的目标存储块的状态信息，即擦除计数，来可变地应用用于选择内部复制操作(例如，垃圾收集)的目标存储块的复制块选择参考值(例如，读取计数)，这使得能够提高系统的可靠性。下面将参照图7详细描述该配置的效果。
图7是示出根据本实施例的指示在根据擦除计数可变地施加通过电压时的经擦除单元分布的阈值电压分布图的示图。
参照图4和图7，当根据目标存储块的擦除计数可变地施加在读取操作期间施加到未选择的字线的通过电压电平时，能够最小化因相邻存储器单元的干扰或劣化所引起的经擦除单元分布的偏移。
也就是说，经擦除单元的电压分布EV"的散布可小于经擦除单元的电压分布EV'的散布。当通过将通过电压施加到未选择的字线来执行读取操作时，经擦除单元的电压分布EV"的散布根据目标存储块的擦除计数而变化。当通过将恒定的通过电压施加到未选择的字线来执行读取操作时，经擦除单元的电压分布EV'的散布不根据目标存储块的擦除计数而变化。因此，由于通过施加读取电压Vr可减少在读取操作中产生错误的可能性，所以可提高读取操作的可靠性。
此外，在可变地施加通过电压电平的同时，可以可变地施加用于内部复制操作的目标存储器单元的复制块选择参考值。因此，能够防止在错过内部复制操作(例如，垃圾收集或读取回收)的机会时可能发生的存储器单元寿命减小。因此，可提高系统的寿命。
图8是示出根据本实施例的控制器(例如，图1的控制器100)的框图。
参照图1和图8，存储器系统10的控制器100可包括处理器110、随机存取存储器(RAM)120、主机接口130和存储器控制器140。
处理器110可包括微控制单元(MCU)和中央处理单元(CPU)。处理器110可处理从主机装置接收的请求。为了处理该请求，处理器110可驱动加载到RAM 120的基于代码的指令或算法，即固件FW，并且控制内部功能块和非易失性存储器装置200。
RAM 120可包括动态RAM(DRAM)或静态RAM(SRAM)。RAM 120可存储由处理器110驱动的固件FW。此外，RAM 120可存储驱动固件FW所需的数据，例如元数据。也就是说，RAM 120可操作为处理器110的工作存储器。在实施例中，RAM 120可存储通过电压电平表和复制块选择参考表。在通过电压电平表中，存储与非易失性存储器装置200的各个存储块的状态信息匹配的通过电压电平。在复制块选择参考表中，存储与存储块的状态信息匹配的复制块选择参考值。
主机接口130可将主机装置(未示出)和存储器系统10接口连接。例如，主机接口130可使用诸如以下的一种或多种标准传输协议来与主机装置通信：安全数字(SD)、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-e)和通用闪存(UFS)。例如，如图8所示，主机接口130可从主机装置接收请求RQ，并且向主机装置传输数据DATA和从主机装置接收数据DATA。
存储器控制器140可在处理器110的控制下控制图1和图2的非易失性存储器装置200。存储器控制器140也可被称为存储器接口。存储器控制器140可将控制信号提供到非易失性存储器装置200。控制信号可包括命令CMD、地址ADD和用于控制非易失性存储器装置200的控制信号。存储器控制器140可将数据DATA提供到非易失性存储器装置200，或从非易失性存储器装置200接收数据DATA。例如，如图8所示，存储器控制器140可响应于从主机装置接收的请求RQ，将命令CMD、地址ADD和数据DATA传输到非易失性存储器装置200，或者从非易失性存储器装置200接收数据DATA。
根据本实施例，存储器系统可防止经擦除单元的电压分布的偏移，从而提高读取操作的可靠性。
此外，存储器系统可根据存储块的状态信息可变地应用待执行内部复制操作的存储块的参考值，从而提高装置的寿命。
图9是示出根据实施例的包括固态驱动器(SSD)的数据处理系统1000的示例的示图。参照图9，数据处理系统1000可包括主机装置1100和SSD 1200。
SSD 1200可包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的一般操作。控制器1210可包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器控制单元1215。
存储器控制单元1215可根据控制单元1212的控制将诸如命令和地址的控制信号提供到非易失性存储器装置1231至123n。此外，存储器控制单元1215可根据控制单元1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器控制单元1215可将缓冲存储器装置1220中存储的数据提供到非易失性存储器装置1231至123n，或者将从非易失性存储器装置1231至123n读出的数据提供到缓冲存储器装置1220。
主机接口单元1211可通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可包括命令、地址、数据等。主机接口单元1211可根据主机装置1100的协议来接口连接主机装置1100和SSD 1200。例如，主机接口单元1211可通过诸如以下的标准接口协议中的任意一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)和通用闪存(UFS)。
控制单元1212可分析和处理从主机装置1100输入的信号SGL。控制单元1212可根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可用作驱动这种固件或软件的工作存储器。
ECC单元1214可生成待被传输到非易失性存储器装置1231至123n的数据的奇偶校验数据。所生成的奇偶校验数据可与该数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测到的错误处于可校正范围内，则ECC单元1214可校正检测到的错误。
缓冲存储器装置1220可临时存储待存储在非易失性存储器装置1231至123n中的数据。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n读出的数据。被临时存储在缓冲存储器装置1220中的数据可根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1260输入的电力PWR提供至SSD1200的内部。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可供应电力以使SSD 1200能够正常地结束。辅助电源1241可包括大容量电容器。
信号连接器1250可根据主机装置1100和SSD 1200之间的接口方案而由各种类型的连接器来配置。
电源连接器1260可根据主机装置1100的供电方案而由各种类型的连接器来配置。
图10是示出根据实施例的包括存储器系统的数据处理系统2000的示图。参照图10，数据处理系统2000可包括主机装置2100和存储器系统2200。
主机装置2100可以诸如印刷电路板的板的形式来配置。虽然未示出，但主机装置2100可包括用于执行主机装置的功能的内部功能块。
主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可被安装到连接端子2110。
存储器系统2200可以诸如印刷电路板的板的形式来配置。存储器系统2200可被称为存储器模块或存储卡。存储器系统2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可控制存储器系统2200的一般操作。控制器2210可以与图9所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可临时存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作存储器系统2200的存储介质。
PMIC 2240可将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等信号及电力可在主机装置2100与存储器系统2200之间传输。根据主机装置2100和存储器系统2200之间的接口方案，连接端子2250可被构造成各种类型。连接端子2250可被设置在存储器系统2200的任意一侧上。
图11是示出根据实施例的包括存储器系统的数据处理系统3000的示图。参照图11，数据处理系统3000可包括主机装置3100和存储器系统3200。
主机装置3100可以诸如印刷电路板的板的形式来配置。虽然未示出，但主机装置3100可包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以表面安装型封装的形式来配置。存储器系统3200可通过焊球3250安装到主机装置3100。存储器系统3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制存储器系统3200的一般操作。控制器3210可以与图9所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读出的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可用作存储器系统3200的存储介质。
图12是示出根据实施例的包括存储器系统的网络系统4000的示图。参照图12，网络系统4000可包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可存储从多个客户端系统4410至4430提供的数据。再例如，服务器系统4300可将数据提供到多个客户端系统4410至4430。
服务器系统4300可包括主机装置4100和存储器系统4200。存储器系统4200可由图1的存储器系统100、图9的SSD 1200、图10的存储器系统2200或图11的存储器系统3200来配置。
尽管上面已经描述了各个实施例，但是本领域技术人员将理解，所描述的实施例仅为示例。因此，本文所描述的存储器系统的操作方法不应基于所描述实施例而受到限制。

Claims (20)

1.一种存储器系统，包括：
存储器单元阵列，包括多个存储器单元；
外围电路，在读取操作期间，将读取电压施加到联接到所述存储器单元之中所选择的存储器单元的所选择的字线，并且将通过电压施加到联接到所述存储器单元之中除了所述所选择的存储器单元之外的未选择的存储器单元的未选择的字线；以及
控制器，控制所述外围电路，并且基于作为所述读取操作目标的目标存储块的状态信息来施加所述通过电压的可变电压电平。
2.根据权利要求1所述的存储器系统，其中所述外围电路包括：
电压生成电路，响应于操作信号来生成所述读取电压和所述通过电压；
行解码器，响应于行地址来将所述读取电压和所述通过电压传输到所述所选择的字线和所述未选择的字线；
列解码器，响应于列地址而通过联接到所述存储器单元阵列的位线来交换数据；
控制逻辑，基于所述控制器的控制来控制所述外围电路；以及
输入和输出电路，即输入/输出电路，从所述控制器接收命令，将所接收的命令传输到所述控制逻辑，并且与所述控制器交换数据。
3.根据权利要求1所述的存储器系统，其中所述状态信息包括所述目标存储块的擦除计数。
4.根据权利要求3所述的存储器系统，其中当所述目标存储块的所述擦除计数增大时，所述控制器控制所述外围电路以减小并施加所述通过电压的电压电平。
5.根据权利要求3所述的存储器系统，其中当所述目标存储块的所述擦除计数达到预设参考值时，所述控制器控制所述外围电路以开始施加所述通过电压的可变电压电平的操作。
6.根据权利要求3所述的存储器系统，其中所述控制器管理用于选择存储块的复制块选择参考值，并根据所述状态信息来应用所述复制块选择参考值，其中所述存储块是针对所述存储器单元阵列中存储的数据的内部复制操作的目标。
7.根据权利要求6所述的存储器系统，其中基于所述存储块中的每一个的读取计数来设置所述复制块选择参考值。
8.根据权利要求7所述的存储器系统，其中当所述目标存储块的所述擦除计数增大时，所述控制器减小并应用对应于所述复制块选择参考值的所述读取计数。
9.根据权利要求6所述的存储器系统，其中所述内部复制操作包括垃圾收集操作或读取回收操作。
10.根据权利要求1所述的存储器系统，其中当从所述控制器接收到针对所述存储器单元阵列中存储的数据的读取命令时，执行施加所述通过电压的可变电压电平的操作。
11.一种存储器系统的操作方法，所述存储器系统包括非易失性存储器装置和控制器，所述非易失性存储器装置包括多个存储块，所述控制器用于控制所述非易失性存储器装置的操作，所述操作方法包括：
确定存储读取请求数据的目标存储块的状态信息；
基于所述状态信息来确定通过电压；并且
将读取电压施加到所选择的字线，并且将所确定的通过电压施加到未选择的字线。
12.根据权利要求11所述的操作方法，其中施加所述读取电压和所述通过电压包括：
响应于操作信号生成所述读取电压和所述通过电压；并且
响应于行地址，将所生成的读取电压和通过电压分别传输到所述所选择的字线和所述未选择的字线。
13.根据权利要求11所述的操作方法，其中确定所述状态信息包括：
获取所述目标存储块的擦除计数；并且
基于所述擦除计数来确定所述状态信息。
14.根据权利要求13所述的操作方法，其中确定所述通过电压包括：当所述目标存储块的擦除计数增大时，减小所述通过电压的电压电平。
15.根据权利要求13所述的操作方法，进一步包括：确定所述目标存储块的所述擦除计数是否已达到预设参考值，
其中当所述目标存储块的所述擦除计数达到所述预设参考值时，执行确定所述状态信息。
16.根据权利要求13所述的操作方法，进一步包括：
基于所述状态信息来确定用于选择作为内部复制操作的目标的存储块的复制块选择参考值；并且
对满足所述复制块选择参考值的存储块执行所述内部复制操作。
17.根据权利要求16所述的操作方法，其中确定所述复制块选择参考值包括：基于所述状态信息，确定应用所述存储块中的每一个的读取计数的所述复制块选择参考值作为索引。
18.根据权利要求17所述的操作方法，其中确定所述复制块选择参考值包括：当所述目标存储块的所述擦除计数增大时，减小并确定作为所述复制块选择参考值的所述读取计数。
19.根据权利要求16所述的操作方法，其中所述内部复制操作包括垃圾收集操作或读取回收操作。
20.一种存储器系统，包括：
存储器装置，包括多个存储块；
控制器，确定所述多个存储块之中的用于读取操作的目标存储块的擦除计数值；以及
外围电路：
生成读取电压；
基于所述擦除计数值生成通过电压；并且
将所述读取电压和所述通过电压分别施加到所选择的字线和未选择的字线，所述所选择的字线联接到所述目标存储块的所选择的存储器单元，并且所述未选择的字线联接到所述目标存储块的未选择的存储器单元。
CN201910747840.7A 2018-09-28 2019-08-14 存储器系统及其操作方法 Active CN110970074B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180115720A KR102530500B1 (ko) 2018-09-28 2018-09-28 메모리 시스템 및 그것의 동작 방법
KR10-2018-0115720 2018-09-28

Publications (2)

Publication Number Publication Date
CN110970074A true CN110970074A (zh) 2020-04-07
CN110970074B CN110970074B (zh) 2023-09-22

Family

ID=69945058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910747840.7A Active CN110970074B (zh) 2018-09-28 2019-08-14 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10902924B2 (zh)
KR (1) KR102530500B1 (zh)
CN (1) CN110970074B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022151991A1 (zh) * 2021-01-15 2022-07-21 长江存储科技有限责任公司 3d存储器的配置方法、读取方法、3d存储器及系统
CN114999538A (zh) * 2021-03-01 2022-09-02 美光科技公司 基于阈值电压漂移调整直通电压

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393540B2 (en) * 2020-10-26 2022-07-19 Western Digital Technologies, Inc. Adjacent memory cell interference mitigation
US11461025B2 (en) 2020-11-05 2022-10-04 Macronix International Co., Ltd. Data retention in memory devices
US11693587B2 (en) * 2021-08-17 2023-07-04 Micron Technology, Inc. System driven pass-through voltage adjustment to improve read disturb in memory devices
US20240062839A1 (en) * 2022-08-22 2024-02-22 Micron Technology, Inc. Performing block-level media management operations for block stripes in a memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110261626A1 (en) * 2010-04-22 2011-10-27 Ki Seog Kim Semiconductor memory device and method of operating the same
CN103544993A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 非易失性存储器件和存储器系统及管理、擦除和编程方法
US20150070986A1 (en) * 2013-09-09 2015-03-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20150347295A1 (en) * 2014-06-02 2015-12-03 DongHyuk IHM Method of operating a memory system using a garbage collection operation
CN106328200A (zh) * 2015-07-03 2017-01-11 爱思开海力士有限公司 半导体器件及其操作方法
US20170076811A1 (en) * 2015-09-11 2017-03-16 Sandisk Technologies Inc. Proxy wordline stress for read disturb detection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504339B1 (ko) 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101516577B1 (ko) 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
KR101925384B1 (ko) * 2011-05-17 2019-02-28 삼성전자주식회사 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 제어 방법
KR102015906B1 (ko) * 2012-11-12 2019-08-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
KR20150007397A (ko) 2013-07-10 2015-01-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20160004073A (ko) 2014-07-02 2016-01-12 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
US9910594B2 (en) * 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
KR102500222B1 (ko) * 2016-03-28 2023-02-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190122422A (ko) * 2018-04-20 2019-10-30 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110261626A1 (en) * 2010-04-22 2011-10-27 Ki Seog Kim Semiconductor memory device and method of operating the same
CN103544993A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 非易失性存储器件和存储器系统及管理、擦除和编程方法
US20150070986A1 (en) * 2013-09-09 2015-03-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20150347295A1 (en) * 2014-06-02 2015-12-03 DongHyuk IHM Method of operating a memory system using a garbage collection operation
CN106328200A (zh) * 2015-07-03 2017-01-11 爱思开海力士有限公司 半导体器件及其操作方法
US20170076811A1 (en) * 2015-09-11 2017-03-16 Sandisk Technologies Inc. Proxy wordline stress for read disturb detection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022151991A1 (zh) * 2021-01-15 2022-07-21 长江存储科技有限责任公司 3d存储器的配置方法、读取方法、3d存储器及系统
CN114999538A (zh) * 2021-03-01 2022-09-02 美光科技公司 基于阈值电压漂移调整直通电压

Also Published As

Publication number Publication date
US20200105351A1 (en) 2020-04-02
CN110970074B (zh) 2023-09-22
KR102530500B1 (ko) 2023-05-09
US10902924B2 (en) 2021-01-26
KR20200036272A (ko) 2020-04-07

Similar Documents

Publication Publication Date Title
CN107799149B (zh) 数据存储装置及其操作方法
US11854596B2 (en) Data storage device and operating method thereof
CN110970074B (zh) 存储器系统及其操作方法
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
US20180107540A1 (en) Data storage apparatus and operation method thereof
US10748626B2 (en) Data storage device and operating method thereof
CN110010185B (zh) 存储器系统及其操作方法
US20200152274A1 (en) Data storage apparatus, operating method thereof, and storage system including data storage apparatus
CN111752852A (zh) 数据存储装置及数据存储装置的操作方法
CN110928805B (zh) 存储器系统及其操作方法
KR102375060B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11915762B2 (en) Apparatus and method for programming data in a non-volatile memory device
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US20230031193A1 (en) Memory system and operating method thereof
US10719270B2 (en) Raising usage rates of memory blocks with a free MSB page list
KR20220139081A (ko) 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant