CN114999538A - 基于阈值电压漂移调整直通电压 - Google Patents

基于阈值电压漂移调整直通电压 Download PDF

Info

Publication number
CN114999538A
CN114999538A CN202210177783.5A CN202210177783A CN114999538A CN 114999538 A CN114999538 A CN 114999538A CN 202210177783 A CN202210177783 A CN 202210177783A CN 114999538 A CN114999538 A CN 114999538A
Authority
CN
China
Prior art keywords
voltage
block
read
memory
pass voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210177783.5A
Other languages
English (en)
Inventor
K·K·姆奇尔拉
M·N·凯纳克
S·K·瑞特南
P·费利
S·帕塔萨拉蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114999538A publication Critical patent/CN114999538A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及基于阈值电压漂移调整直通电压。公开了包含存储器装置和可操作地耦合到所述存储器装置的处理装置的系统和方法。所述处理装置可执行包含以下各项的操作：接收对所述存储器装置的块执行读取操作的读取命令；基于元数据表确定所述块的直通电压；以及通过将读取参考电压施加到所述块的选定字线并将所述直通电压施加到所述块的多个未选定字线来执行所述读取操作。

Description

基于阈值电压漂移调整直通电压
技术领域
本公开的实施例总体上涉及存储器子系统，并且更明确地，涉及调整直通电压，该调整基于阈值电压漂移。
背景技术
存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据并从存储器装置检索数据。
发明内容
在一方面，本申请提供了一种系统，其包括：存储器装置；以及处理装置，其可操作地耦合到所述存储器装置，以执行包括以下各项的操作：接收对所述存储器装置的块执行读取操作的读取命令；基于元数据表确定所述块的直通电压；以及通过将读取参考电压施加到所述块的选定字线且将所述直通电压施加到所述块的多个未选定字线来执行所述读取操作。
在另一方面，本申请还提供了一种方法，其包括：由处理器接收对与存储器装置的块族相关联的块执行读取操作的读取命令，其中所述块族与预定义阈值电压偏移分档相关联；基于预定义阈值电压偏移分档确定所述块的直通电压；以及通过将读取参考电压施加到所述块的选定字线且将所述直通电压施加到所述块的多个未选定字线来执行所述读取操作。
在又一方面，本申请还提供了一种包括指令的非暂时性计算机可读存储媒体，所述指令在由可操作地耦合到存储器的处理装置执行时执行包括以下各项的操作：接收对所述存储器装置的块执行读取操作的读取命令；基于元数据表确定所述块的直通电压；以及通过将读取参考电压施加到所述块的选定字线且将所述直通电压施加到所述块的多个未选定字线来执行所述读取操作。
附图说明
从以下给出的详细描述和从本公开的各种实施例的附图将更全面地理解本公开。
图1图示了根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2示意性地图示了根据本公开的一些实施例的由三级存储器单元所展现的缓慢电荷损失引起的时间电压漂移。
图3描绘了实例电压边界表和实例电压偏移表。
图4A描绘了根据本公开的一些实施例的图示了阈值电压偏移对编程后时间(即，自块已被编程以来流逝的时间段)的依赖性的实例曲线图。
图4B示意性地图示了根据本公开的实施例的一组预定义的电压分档。
图5示意性地图示了根据本公开的实施例由块族管理器组件实现的块族管理操作。
图6示意性地图示了根据本公开的实施例的选择用于校准的块族。
图7示意性地图示了根据本公开的各方面的由存储器子系统控制器维护的实例元数据。
图8示意性地图示了根据本公开的各方面的调节存储器装置的块的直通电压。
图9A示意性地图示了根据本公开的各方面的由存储器子系统控制器维护的基于分档的直通电压设置的实例元数据。
图9B示意性地图示了根据本公开的各方面的由存储器子系统控制器维护的基于编程后时间(TAP)的直通电压设置的实例元数据。
图10是根据本公开的一些实施例的用于调整直通电压的实例方法的流程图。
图11是根据本公开的一些实施例的用于重置调整后的直通电压的另一实例方法的流程图。
图12是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及调整直通电压，该调整基于阈值电压漂移。存储器子系统可以是存储装置、存储器模块或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。通常，主机系统可利用包含一或多个组件的存储器子系统，例如存储数据的存储器装置。主机系统可提供要存储在存储器子系统处的数据，并且可以请求从存储器子系统检索数据。
存储器子系统可利用一或多个存储器装置(包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合)来存储由主机系统提供的数据。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。在示例性实例中，非易失性存储器装置是一或多个裸片的封装，每个裸片包含一或多个平面。对于某些类型的非易失性存储器装置(例如，NAND存储器)，每个平面包含一组物理块。每个块包含一组页。本文中的“块”应指一组连续或不连续的存储器页。“块”的实例为“可擦除块”，其为存储器的最小可擦除单元，而“页”为存储器的最小可写入单元。每一页包含一组存储器单元。存储器单元(“单元”)是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与所存储的位数相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或此类值的组合来表示。存储器子系统的每一块可组织为存储器单元的二维阵列。同一行中的存储器单元形成字线，且同一列中的存储器单元(来自不同存储器页的每个存储器单元)的晶体管绑定在一起以形成位线。
存储器子系统可以执行各种数据操作。数据操作可以是主机发起的操作。例如，主机系统可发起对存储器子系统的数据操作(例如，写入、读取、擦除等)。主机系统可将存取请求(例如，写入命令、读取命令)发送到存储器子系统，以便将数据存储在存储器子系统处的存储器装置上并从存储器子系统上的存储器装置读取数据。由主机请求指定的要读取或写入的数据在下文中称为“主机数据”。主机请求可包含用于主机数据的逻辑地址信息(例如，逻辑块地址(LBA)、名字空间)，其是主机系统与主机数据相关联的位置。逻辑地址信息(例如，LBA、名字空间)可以是主机数据的元数据的一部分。元数据还可以包括错误处理数据(例如，纠错码(ECC)奇偶校验数据)、数据版本(例如，用于区分写入数据的年龄)、有效位图(LBA或逻辑传送单元包含有效数据的有效位图)等。
存储器装置包含多个存储器单元，其能够根据存储器单元类型而存储一或多个信息位。通过对存储器单元施加一定的电压，可对存储器单元进行编程(写入)，从而导致存储器单元保持电荷，其称为“阈值电压”且表示为VT。
高质量存储器装置可具有与装置的单元所容许的控制电压的工作范围相比较窄的分布。因此，多个分布(分布之间具有“谷值”)可适合于工作电压窗口，从而允许存储并可靠地检测每单元的多个位，例如对于TLC的23＝8个分布(7个谷值)，对于MLC的22＝4个分布(3个谷值)等。分布中散布有分布之间的电压间隔(“谷值容限”)，其中没有(或极少)装置的存储器单元中具有其阈值电压。因此，此类谷值容限可用于分离各种充电状态——可通过在读取操作期间通过施加对应于每个谷值的读取电压进行检测来确定单元的逻辑状态。这有效地允许单个存储器单元存储多个信息位：以2N分布(也称为电平)操作的存储器单元能够存储N个信息位。在读取操作期间，施加2N-1个读取电压以区分2N个分布。具体地，可通过将存储器单元所展现的测量阈值电压VT与对应于存储器装置的已知谷值(例如，谷值的中心)的一或多个参考电压电平进行比较来执行读取操作。
由于称为缓慢电荷损失(SCL)的现象，存储器单元的阈值电压VT可随着单元的电荷减少而随时间变化，这个过程有时称为“时间电压漂移”(TVS)。“存储电荷损失”和“系统电荷损失”命名也用于SCL。由于典型的单元存储带负电荷的粒子(电子)，因此电子的损失导致电压阈值沿着电压轴向较低的电压阈值VT漂移。阈值电压一开始可快速变化(在存储器单元被编程后立即变化)，同时相对于自单元编程事件以来流逝的时间t以近似对数线性或幂律方式(ΔVT(t)＝–C*tb)在较长时间内减慢。在本公开的一些实施例中，可通过跟踪自编程事件以来流逝的时间以及特定存储器分区(块、平面等)的环境条件(例如温度)且关联将在读取操作期间使用的每谷值的电压偏移ΔVT来减轻TVS，其中标准“基本读取电平”阈值电压VT(在编程之后立即由单元显示)由电压偏移修改：VT→VT+ΔVT，其中由于电荷损失，ΔVT为负值。尽管TVS是连续过程并且对ΔVT(t)的补偿可以是时间的连续函数，但是在一些实施例中可以用离散数量的偏移“分档”来实现偏移的足够精度。在指定时间窗口内和/或在类似环境(例如，温度)条件下编程的块(或任何其它存储器分区)的“族”可与阈值电压偏移分档中的一个相关联。鉴于损耗均衡以类似的编程擦除周期(PEC)保持编程，自编程以来流逝的时间和温度条件是影响TVS量的主要因素之一，可假定单个块族内的不同分区展现其存储器单元的阈值电压的类似分布，且因此需要将相同的电压偏移应用于基本读取电平以进行读取操作。
块族可以相对于块编程事件以异步方式创建。在示例性实例中，每当自创建最后一个块族以来已过去指定时间段Δt(例如，预定分钟数)时或每当存储器单元的参考温度已改变超过指定阈值温度ΔΘ(例如，10C、20C或任何其它值)时，可创建(“打开”)新族。类似地，在自创建族开始过去一段时间Δt后，或者如果参考温度已经变化(在任一方向上)超过ΔΘ，则可以“关闭”族(并且可以创建新族)。存储器子系统控制器可维护活动块族的标识符，其在对一或多个块进行编程时与它们相关联。
存储器子系统控制器可以周期性地执行校准过程，以便将各个族的分区与分档中的一个相关联。每个分档又可以与要应用于读取操作的一组电压偏移相关联。分区与族的关联以及族与分档的关联在本文中称为辅助读取元数据(ARM)，其表示存储器装置的更广泛状态度量的一部分。状态度量还可包含退役物理存储器块(或其它分区)的数量、已擦除各种物理块的次数、各种存储器分区的单元的配置类型(例如，单级单元与多级单元)，或表示存储器装置的状态的任何其它类型的信息。ARM可以存储在由存储器子系统控制器维护的元数据表中。
根据本公开的实施例，可以选择性地跟踪TVS以查找分组为族的编程分区。基于将分区分组为族，在读取操作中将适当的分档特定读取(电压)偏移应用于基本读取(电压)电平。基本读取电平也可存储在存储器装置的元数据中。在接收到读取命令时，存储器子系统控制器可(1)识别与由读取命令中指定的逻辑地址识别的存储器分区相关联的族，(2)识别与所识别的族相关联的当前分档，(3)确定所识别的分档的一组读取偏移，(4)通过将与所识别的分档相关联的读取偏移相加地应用于基本读取电平来计算新的读取电压，以及(5)使用新的读取电压来执行读取操作，如下文更详细描述的。
在读取操作期间，将读取参考电压施加到含有待读取数据的选定字线，同时将直通电压施加到未读取存储器单元的未选定字线，以确保在读取操作期间接通那些字线上的单元。每条位线一次只能读取一个存储器单元。直通电压是高于任何存储的阈值电压的读取参考电压，即，Vt。然而，当从由存储器子系统的存储器单元组成的字线读取数据时，同一块上的其它字线可能由于施加于这些未选定字线上的直通电压而经历所谓的读取干扰。读取干扰是NAND存储器中的一种现象，其中从由存储器单元组成的字线读取数据可致使同一块中的未选定字线上的未读取存储器单元的阈值电压漂移到更高的值。具体而言，高直通电压会引起电隧穿，使未读取单元的阈值电压漂移到更高的值，这对于具有较小Vt的电平(例如擦除分布)而言尤其成问题。每个阈值电压漂移可能很小，但这些漂移可随时间累积且变得足够大以改变某些存储器单元的状态，从而导致读取干扰错误。读取干扰是在不干预擦除操作的情况下从一条字线连续读取的结果，从而导致附近字线中的其它存储器单元随时间变化。如果在一条字线上执行过多的读取操作，则存储在存储器子系统的邻近字线处的数据可能会损坏或不正确地存储在存储器单元处。这可能导致存储在这些未选定字线处的数据的错误率更高。当在经历读取干扰的未选定字线中的一个上执行读取操作时，读取可能由于由读取干扰引起的高错误率而失败，且此触发使用错误控制操作(即，错误处理操作)来恢复数据。错误控制操作的增加使用可导致常规存储器子系统的性能降低。由于存储器子系统的更多资源用以执行错误控制操作，因此较少资源可用以执行其它读取操作或写入操作。
在一些实施方案中，直通电压在存储器子系统的整个寿命期间保持相同。例如，可将直通电压设置为高于存储器单元的最高阈值电压的预定电压。如果直通电压太低，则直通电压可能无法接通未选定字线(从而导致感测问题)，而直通电压越高，产生的读取干扰越大。然而，随着存储器单元中的电压分布沿着电压轴向较低电压电平漂移，存储器单元不需要维持其原始高直通电压，这就造成了读取干扰。具体而言，响应于存储器单元中的电压分布漂移而降低直通电压仍可以确保在读取操作期间接通其它字线，同时减轻读取干扰的影响。
本公开的各方面通过实现能够根据阈值电压偏移调整直通电压的存储器子系统控制器来解决上述和其它缺陷。在示例性实例中，存储器子系统可接收对存储器装置的块执行读取操作的读取命令。然后，存储器子系统控制器可以使用元数据表来确定块的直通电压。在一些实施例中，元数据表可包含预先计算的直通电压的列表，其对应于存储器子系统使用的每个预定义阈值电压偏移分档(其与将应用于读取操作的电压偏移相关联)，或者对应于超过阈值标准的块的TAP值和/或温度历史，其中每个阈值标准对应于预先计算的直通电压。然后，存储器子系统控制器可通过将读取参考电压施加到块的选定字线并将确定的直通电压施加到块的未选定字线来执行读取操作。
在另一实例中，存储器子系统控制器可使用元数据表来选择直通电压偏移值以施加到基本直通电压(例如，初始直通电压)以确定直通电压。例如，元数据表可包含对应于存储器子系统使用的每个预定义阈值电压偏移分档或对应于每个TAP值和/或温度历史阈值标准的预先计算的直通偏移电压的列表。基于元数据表，存储器子系统控制器然后可以从基本直通电压中减去直通偏移电压，以确定在读取操作期间要施加的直通电压。
本公开的优点包含但不限于通过降低由存储器子系统执行的读取操作期间所使用的直通电压来减轻读取干扰而提高存储器子系统的性能。由于错误控制操作的触发频率较低，以及由于高读取干扰和存储器子系统的功耗降低而刷新块的概率较低，这可以导致存储器子系统的性能的改进。此外，这可以增加存储器子系统的寿命。虽然使用NAND快闪存储器的存储器单元描述了实施例，但本公开的各方面可应用于其它类型的存储器子系统。
图1图示了根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或其组合。
存储器子系统110可以是存储装置、存储器模块或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、车辆(例如，飞机、无人驾驶飞机、火车、汽车或其它运输工具)、物联网(IoT)使能装置、嵌入式计算机(例如，包含在车辆、工业设备或联网商业装置中的计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可以包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1图示了耦合到一个存储器子系统110的主机系统120的一个实例。如本文所使用的，“耦合到”或“与……耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线的还是无线的，包含例如电、光、磁等的连接。
主机系统120可以包含处理器芯片组和由处理器芯片组执行的软件栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120例如使用存储器子系统110向存储器子系统110写入数据并从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附接(SATA)接口、高速外围组件互连(PCIe)接口、通用串行总线(USB)接口、光纤信道、串行附接SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM插槽接口)等。物理主机接口可用于在主机系统120和存储器子系统110之间传输数据。当存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120还可以利用NVM Express(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1图示了作为实例的存储器子系统110。通常，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含负与(NAND)型闪速存储器及原位写存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化执行位存储。另外，与许多基于闪存的存储器相比，交叉点非易失性存储器可以执行原位写入操作，其中可以在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型闪存包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元(例如，单级单元(SLC))可每单元存储一位。其它类型的存储器单元(例如多级单元(MLC)、三级单元(TLC)、四级单元(QLC)和五级单元(PLC))可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或其任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为页，其可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。
尽管描述了非易失性存储器组件，例如非易失性存储器单元的3D交叉点阵列和NAND型闪存(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选择存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、负或(NOR)闪存以及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据，及其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路以执行本文描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可以是处理装置，其包含经配置以执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所示的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其经配置以存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流程和例程的指令，包含处理存储器子系统110和主机系统120之间的通信。
在所示的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其经配置以存储用于执行控制存储器子系统110的操作(包含处理存储器子系统110和主机系统120之间的通信)的各种过程、操作、逻辑流程和例程的指令。
在一些实施例中，本地存储器119可以包含存储存储器指针、获取的数据等的存储器寄存器。本地存储器119还可以包含用于存储微代码的只读存储器(ROM)。虽然图1中的实例存储器子系统110被示为包含存储器子系统控制器115，但是在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可以依赖于外部控制(例如，由外部主机提供，或者由与存储器子系统分离的处理器或控制器提供)。
通常，存储器子系统控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换成指令或适当命令以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，例如损耗均衡操作、无用单元收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)，命名空间)与物理地址(例如，物理MU地址，物理块地址)之间的地址转换。存储器子系统控制器115还可以包含经由物理主机接口与主机系统120通信的主机接口电路。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可以包含未示出的附加电路或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其与存储器子系统控制器115一起操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可从外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110是受管存储器装置，其包含在管芯上具有控制逻辑(例如，本地控制器132)的原始存储器装置130和用于在相同存储器装置封装内进行媒体管理的控制器(例如，存储器子系统控制器115)。受管存储器装置的实例是受管NAND(MNAND)装置。
在一个实施例中，存储器子系统110包含媒体管理器组件113，其可用于跟踪和管理数据并调整存储器装置130和存储器装置140中的直通电压。在一些实施例中，存储器子系统控制器115包含媒体管理器组件113的至少一部分。在一些实施例中，媒体管理器组件113是主机系统120、应用程序或操作系统的一部分。在其它实施例中，本地媒体控制器135包含媒体管理器组件113的至少一部分，且经配置以执行本文描述的功能性。媒体管理器组件113可经由同步接口直接与存储器装置130和140通信。此外，存储器装置130和存储器装置140之间的数据传送可在存储器子系统110内完成而无需存取主机系统120。下文描述关于媒体管理器组件113的操作的进一步细节。
图2示意性地图示了由三级存储器单元所展现的缓慢电荷损失引起的数据退化(例如，时间电压漂移)。虽然图2的示例性实例利用三级单元，但可以进行相同的观察，且因此，相同的补救措施适用于单电平单元和多电平单元，以补偿缓慢电荷损失。
可通过向存储器单元施加特定的电压(例如，编程电压)对存储器单元进行编程(写入)，从而导致存储器单元存储电荷。精确地控制由存储器单元存储的电荷量允许存储器单元具有对应于不同逻辑电平的多个阈值电压电平，从而有效地允许单个存储器单元存储多个信息位。以2n个不同阈值电压电平操作的存储器单元能够存储n个信息位。
图表210和230中的每一个图示了存储器单元的编程分布220A至220N(例如，电压分布)，存储器单元由相应的写入电平(其可假定在编程分布的中点处)编程以编码对应的逻辑电平(在TLC的情况下，为“000”至“111”)。编程分布220A至220N可图示以相应写入电平(例如，编程电压)编程的存储器单元的阈值电压范围(例如，阈值电压的正态分布)。如图所示，三级存储器单元可具有七个编程分布谷值(例如，谷值1(210A)、谷值2(210B)…谷值7(210N))。为了区分相邻分布(对应于两个不同的逻辑电平)，限定读取阈值电压电平(由垂直虚线所示)，使得任何低于读取阈值电平的测量电压与这对相邻编程分布中的一个分布相关联，而任何大于或等于读取阈值电平的测量电压与这对相邻分布中的另一个分布相关联。
在图表210中，存储器单元的八种状态显示在对应的编程分布下方(除了标记为ER的状态，其为擦除状态，其分布未示出)。每种状态对应于一个逻辑电平。阈值电压电平被标记为Va至Vh。如图所示，任何低于Va的测量电压与ER状态相关联。标记为P1、P2、P3、P4、P5、P6和P7的状态分别对应于分布22A至220N。
编程后时间(TAP)在本文中应指自单元被编程以来流逝的时间。TAP是TVS(时间电压漂移)随温度变化的主要驱动因素。TAP可以被估计(例如，从数据状态度量推断)或直接测量(例如，从控制器时钟)。单元、块、页、块族等在其具有(相对)小TAP的情况下是新的(或相对较新的)，且在其具有(相对)大TAP的情况下是旧的(或相对较旧的)。时间片是两个TAP点之间的持续时间，在此期间可以进行测量(例如，在编程之后8至12分钟执行参考校准)。时间片可以通过其中心点(例如，10分钟)来参考。在本公开的各种实施例中，可测量与编程分布谷值中的每一个相关联的度量，并使用度量确定是否通过执行媒体管理操作(例如，折叠操作)来刷新块。
如从比较分别反映编程后时间(TAP)为0(编程后立即)和TAP为T小时(其中T为小时数)的实例图表210和230所看到，编程分布主要由于缓慢电荷损失而随时间变化。为了降低读取位错误率，需要调整对应的读取阈值电压以补偿编程分布中的漂移，如垂直虚线所示。在本公开的各种实施例中，基于在管芯组的一或多个代表性管芯处执行的测量选择性地跟踪管芯组的时间电压漂移。基于对表征管芯组的管芯的时间电压漂移和操作温度的管芯组的代表性管芯进行的测量，更新用于读取管芯组的管芯的存储器单元的读取阈值电压偏移且将其施加到基本读取阈值电平以执行读取操作。
图3描绘了实例电压边界表和实例电压偏移表。电压边界表310和电压偏移表320可用于确定读取电平偏移，其被添加到基本读取电平电压以从存储器单元读取数据。随着编程后时间的增加，存储器单元的分布的阈值电压可由于缓慢电荷损失而改变，如图2的实例所示。为了确定用于读取单元的适当读取电平偏移，可执行单元的测量以基于例如电压的数据状态度量估计单元的编程后时间。例如，可测量对应于图2中的Vg的谷值7读取位置(在谷值P6与P7之间)，并且可确定所测量的读取电平(例如，100毫伏)与参考读取电平(例如，0伏)之间的差值。该差值对应于存储器单元的编程后时间，并可用于识别读取电平偏移以添加到基本读取阈值电平以执行读取操作。用于读取操作的读取偏移量的确定不会在读取操作期间完成，并且每个块分组的分档(就块族而言)需要提前进行前台/后台操作，使得在接收到读取请求时，与读取相关联的分档在元数据表中可用。
电压边界表310可用于识别包含用于从存储器单元读取数据的读取偏移的分档。要使用的分档是Bin列的值，其中电压差(在测量的读取电平和参考读取电平之间)对应于Boundaries列中所示的电压范围。例如，如果差值小于V1，则使用分档0。如果差值在V1和V2之间，则使用分档1，依此类推。电压偏移表可用于识别将用于识别的分档的读取电平偏移。例如，如果要使用的分档是分档0，则在标记为“Bin 0”322的列中示出对应的偏移之一(例如，V10、V20...V60)将在读取存储器单元时添加到谷值1到7中的每一个的基本读取偏移电平(和任何其它偏移)。“Bin 0”322对应于图2中所示的0小时的编程后时间，其中SCL非常低。列“Bin 5”324对应于图2中所示的T小时的编程后时间，其中SCL较高，且具有较大量值的偏移。小于阈值年龄值的分档数可被称为“较新的分档”，而大于或等于阈值年龄值的分档数可被称为“较旧的分档”。例如，如果阈值年龄值是分档数5，则分档0至4可被称为较新的分档，而分档5至7可被称为较旧的分档。作为另一实例，如果阈值年龄值是分档数4，则分档0至3可被称为较新的分档，而分档4至7可被称为较旧的分档。使用前台和/或后台操作将每个块族的分档的标识与预定节奏相关联。尽管本文通过对谷值-7进行测量(TLC)来描述分档的确定，但是也可以使用其它基于测量的方法来确定分档信息，例如测量谷值的平均值和/或谷值的左和/或右边缘。此外，可以通过使用所有可用电压偏移或可用电压偏移的子集对块族中的块和/或页的子集执行读取操作，然后将产生最低RBER的分档分配给块族(或块组)来确定分档信息。
如上所述，本文的“读取电平”是指电压位置。以从L1到2^(位数)的递增电压对读取电平进行编号。作为实例，对于TLC，读取电平将是L1，L2...，L7。“读取电平值”在本文中应指表示出于读取该单元的目的而施加到读取元件(通常，NAND单元的控制栅极)的电压的电压或DAC值。本文的“读取电平偏移”应指确定读取电平值的方程的分量。可以对偏移进行求和(即，读取电平值＝offset_a+offset_b+...)。按照惯例，读取电平偏移中的一个可被称为读取电平基数。本文中的“校准”应指改变读取电平值(可能通过调整读取电平偏移或读取电平基数)以更好地匹配读取或读取组的理想读取电平。“改变读取电平值”可包含确定块族的分档，并且偏移值来自特定分档。
如上所述，本文中的“分档”应指应用于一组数据的一组读取电平偏移。分档偏移是影响与分档相关联的块族的读取电平的读取电平偏移。在此上下文中，分档通常主要针对寻址TVS，但也可针对其它机制(例如，温度系数(tempco)误校准)。旧的或较旧的分档是其中读取电平偏移指向在相对较早时间写入的数据的分档。新的或较新的分档是其中读取电平偏移指向相对最近写入的数据的分档。读取电平调整可以通过偏移或读取重试来实现，或者甚至作为对基数的调整来实现。本文中的分档选择应指存储器装置选择哪个分档用于给定读取的过程。
图4A描绘了根据本公开的一些实施例的图示了阈值电压偏移对编程后时间(即，自块已被编程以来流逝的时间段)的依赖性的实例曲线图400。如图4A所示意性地图示，存储器装置的块族被分组成分档430A至430N，使得每个块族包含已在指定时间窗口和指定温度窗口内编程的一或多个块。如上文所述，由于编程后流逝的时间和温度是影响时间电压漂移的主要因素，因此假定单个块族内的所有块和/或分区在存储器单元中展现类似的阈值电压分布，且因此需要相同电压偏移以进行读取操作。
块族可以相对于块编程事件以异步方式创建。在示例性实例中，每当自从创建最后一个块族以来已流逝指定时间段(例如，预定分钟数)时，或每当自从创建当前块族以来以指定时间间隔更新的存储器单元的参考温度已经改变超过指定阈值时，图1的存储器子系统控制器115可创建新的块族。存储器子系统控制器可维护活动块族的标识符，其在一或多个块被编程时与它们相关联。
新创建的块族可以与分档0相关联。然后，存储器子系统控制器可以周期性地执行校准过程，以将每个块族的每个管芯与预定义的电压分档(图4A的示例性实例中的分档0至7)中的一个相关联，该预定义的电压分档又与要施加用于读取操作的电压偏移相关联。块与块族的关联以及块族和裸片与电压分档的关联可以存储在由存储器子系统控制器维护的相应元数据表中，例如下文关于图7描述的元数据表。
图4B示意性地图示了根据本公开的实施例的一组预定义的阈值电压分档。如图4B所示意性地图示，阈值电压偏移曲线图450可细分成多个电压分档，使得每个电压分档对应于阈值电压偏移的预定范围。虽然图4B的示例性实例针对单个谷值定义了十个电压分档，但是在其它实施方案中，可以采用各种其它数量的电压分档(例如，64个分档)。存储器子系统控制器可以基于周期性执行的校准过程将每个块族的每个管芯与电压分档相关联，这将在下文进一步详细描述。在图4B中，与bin-7(430N)的偏移相比，bin-1(430B)的偏移具有较小的量级。如果使用负偏移，则将偏移添加到基本读取阈值，而如果使用正偏移，则从基本读取阈值中减去偏移。图4B示出了沿着y轴的负偏移。
图5示意性地图示了根据本公开的实施例的由存储器子系统控制器115的媒体管理器组件113实现的块族管理操作。如图5示意性地图示，媒体管理器组件113可以在存储器变量中维护活动块族的标识符520，其在光标530A至530K的一或多个块被编程时与它们相关联。本文中的“光标”应泛指存储器装置上正在写入数据的位置。
存储器子系统控制器可以利用开机分钟(POM)时钟来跟踪块族的创建时间。在一些实施方案中，除POM时钟之外，还可利用在控制器处于各种低功率状态时继续运行的不太精确的时钟，使得在控制器从低功率状态唤醒时基于不太精确的时钟更新POM时钟。
因此，在初始化每个块族时，媒体管理器组件113将当前时间540作为块族开始时间550存储在存储器变量中。当对块进行编程时，媒体管理器组件113将当前时间540与块族开始时间550进行比较。响应于检测到当前时间540与块族开始时间550之差大于或等于指定时间段(例如，预定分钟数)，媒体管理器组件113更新存储活动块族标识符520的存储器变量以存储下一个块族编号(例如，下一个顺序整数)，并且更新存储块族开始时间550的存储器变量以存储当前时间540。
块族管理器510还维护两个存储器变量，用于存储每个存储器装置的选定管芯的高参考温度和低。在初始化每个块族时，高温560和低温570变量存储存储器装置的选定管芯的当前温度的值。在操作中，虽然活动块族标识符520保持不变，但会周期性地获得温度测量值且将其与所存储的高温560和低温570值进行比较，这些值相应地更新为：如果发现温度测量值大于或等于高温变量560所存储的值，则更新后者以存储该温度测量值；相反，如果发现温度测量值低于低温变量570所存储的值，则更新后者以存储该温度测量值。
块族管理器510可以进一步周期性地计算高温560和低温570之间的差值。响应于确定高温560和低温570之间的差值大于或等于指定的温度阈值，块族管理器510可以关闭现有的块族并且可以创建新的活动块族：更新存储活动块族标识符520的存储器变量以存储下一个块族编号(例如，下一个顺序整数)，更新存储块族开始时间550的存储器变量以存储当前时间540，并更新高温560和低温570变量以存储存储器装置的选定管芯的当前温度的值。
在对块进行编程时，媒体管理器组件113将该块与当前活动块族相关联。每个块与对应的块族的关联由块族元数据710反映，如下文参考图7更详细描述的。
如前所述，基于周期性执行的校准过程(校准扫描)，媒体管理器组件113将每个块族的每个管芯与电压分档相关联，该电压分档定义了一组阈值电压偏移，其施加到基本电压读取电平以执行读取操作。校准过程涉及相对于正被校准的块族内的指定数量的随机选择的块执行利用不同阈值电压偏移的读取操作，且选择使读取操作的错误率最小化的阈值电压偏移。媒体管理器组件113确定对应于选定阈值电压偏移的特定电压分档，并更新块族的元数据以对应于所确定的电压分档。如0057所述，校准过程也可以使用对一或多个电平和/或谷值的不同测量，而不是进行读取操作。
在一些实施例中，存储器子系统控制器对每个电压分档执行校准过程的频率可以基于与电压分档相关联的块族的年龄。如先前关于图4A所描述，新创建的块族可与电压分档0相关联，并且存储器装置上较旧的块族可与随后编号的电压分档相关联。较新的电压分档中的块族的时间电压漂移比与较旧的电压分档相关联的块族的时间电压漂移更显著。因此，存储器子系统控制器可以以比与电压分档9相关联的块族更高的频率对与电压分档0相关联的块族执行校准过程，以将每个块族与适当的电压分档相关联。
图6示意性地图示了根据本公开的实施例的选择用于校准的块族。示出了三个分档，命名为分档0、分档1和分档2。分档0包含块族610、612和614。分档1包含块族620、622和626。分档2包含块族628。由于缓慢电荷损失，电压分档中最旧的块族将当前分档的任何其它块族之前迁移到下一个电压分档。同样地，存储器子系统控制器可以将校准操作限制于分档中最旧的块族(例如，分档0中的块族614和分档1中的块组626)。在一些实施例中，存储器子系统控制器可以基于用于分档的分档边界616识别电压分档中最旧的块族。分档边界616可表示各自与不同分档相关联的两个相邻块族之间的边界。存储器子系统控制器可以使用块族元数据表来识别特定电压分档的分档边界616，这将在下文进一步详细描述。分档边界616在分档0和1之间。第二分档边界624在分档1和2之间。
图7示意性地图示了根据本公开的各方面的由存储器子系统控制器维护的实例元数据。在一些实施例中，媒体管理器组件113可以维护块元数据表710和块族元数据表720。在一些实施例中，块元数据表710和/或块族元数据表720可以存储在存储器子系统的存储器中(例如，在存储器装置130、140、本地存储器119等处)，并且可以由媒体管理器组件113引用以确定与特定块相关联的块族和/或与块族相关联的电压分档。如图7所示，块元数据表710和块族元数据表720可以是分离的元数据表。在其它或类似实施例中，块元数据表710和块族元数据表720可被包含在单个元数据表中。附加地或替代地，块元数据表710和块族元数据表720可被包含在由媒体管理器组件113维护的其它元数据表中，例如超级块表、偏移表等。
在一些实施例中，块元数据表710可以由块族索引，并且块元数据表710的每个条目可以包含对包含在块族中的跨越一或多个管芯的一或多个块的指示。如图7所示，块元数据表710由块族索引，并且包含每个块族中包含的块范围的指示。在其它或类似的实施例中，块元数据表710可以按块索引，并且每个条目可以包含与块相关联的块族的指示。块元数据表710的每个条目还可包含对应于每个块的附加数据。例如，块元数据表710的每个条目可包含块被写入存储器装置时的时间(例如，以小时为单位)的指示。附加地或替代地，每个条目可包含块被写入存储器装置时的温度(例如，以摄氏度为单位)的指示。
块族表720由块族编号索引，使得块族表720的每个记录针对由记录索引引用的块族指定与块族的相应管芯相关联的一组电压分档。换言之，块族表720的每个记录包含向量，其每个元素指定与由向量元素的索引引用的管芯相关联的电压分档(称为分档指针)。虽然块族的单个裸片可以与不同的电压分档相关联，但是块族本身与特定的电压分档相关联。媒体管理器组件113基于块族的向量中包含的具有最低值的分档指针确定与特定块族相关联的电压分档。在示例性实例中，块族60的向量的最低分档指针值与电压分档0(即，对于管芯1)相关联。因此，媒体管理器组件113将块族60与电压分档0相关联。类似地，块族61至64与电压分档0相关联(因为每个块61至64中的最低分档指针值为0)，块族59与分档1相关联，块族5与分档6相关联，并且块族0至4与分档7相关联。作为实例，响应于接收到读取包含在块族60中的数据的请求，媒体管理器组件113使用与电压分档0相关联的阈值电压。
块族60至64旁边示出了“Bin 0”标签730，以图示块族60至64与(“在”)Bin 0相关联，块族59旁边示出了“Bin 1”标签731，以图示块族59在分档1中，块族5旁边示出了“Bin6”标签736，以图示块族5在分档6中，块族0至4旁边示出了“Bin 7”标签737，以图示块族0至4在分档7中。
分档边界可表示各自与不同电压分档相关联的两个相邻块族之间的边界。因此，媒体管理器组件113可基于包含在块族表720的每个记录中的向量的分档指针识别电压分档的分档边界。媒体管理器组件113可通过识别与包含对应于特定电压分档的一或多个管芯的分档指针的向量相关联的最旧的块族(即，最久创建的块族)来识别特定电压分档的电压分档边界。如图7所示，块族60至64的向量包含与电压分档0相关联的分档指针。媒体管理器组件113可将块族60与电压分档0的分档边界722相关联，因为块族60是其中管芯1的分档指针对应于电压分档0的块族表720的最旧块族。根据先前描述的实施例，媒体管理器组件113可以将块族5与电压分档6的分档边界724相关联。
随着时间的流逝和特定管芯的编程后时间增加，与管芯相关联的阈值电压电平会发生变化，且可将管芯重新分配到具有适合于编程后时间的阈值电压电平的“较旧”分档或与该管芯相关联的SCL。媒体管理器组件113可执行校准扫描(即，先前描述的校准过程)以更新每个块族的分档指针，使得每个管芯的分档指针指向对应于该管芯的编程后时间的分档。因此，作为校准扫描的结果，分档数可以随着时间从最新的分档(例如，0)增加到最旧的分档(例如，分档7)。可通过使用块族表720识别与电压分档相关联的最旧块族(即，与分档边界相关联的块族)来针对特定电压分档执行校准扫描。在一些实施例中，媒体管理器组件113可对与电压分档相关联的预定义数量的块族(例如，每个校准扫描2个最旧的块族)执行校准扫描。在此类实施例中，块族管理器组件113可使用块族表720来选择与电压分档相关联的两个最旧的块族(例如，块族60和块族61)。根据本文描述的实施例，响应于选择预定义数量的块族，媒体管理器组件113可执行校准扫描。
在操作中，在接收到读取命令时，存储器子系统控制器确定对应于由读取命令指定的逻辑块地址(LBA)的物理地址。物理地址的组件，例如物理块编号和管芯标识符，用于执行元数据表步骤：首先，块表710用于识别对应于物理块编号的块族标识符；然后，将块族标识符用作族表720的索引，以确定与块族和管芯相关联的电压分档；最后，将所识别的电压分档用作偏移表(例如图3中的320)的索引，以确定对应于分档的阈值电压偏移。然后，存储器子系统控制器可将所识别的阈值电压偏移施加到基本电压读取电平以执行所请求的读取操作。如果使用负偏移，则将偏移添加到基本电压读取电平，而如果使用正读取偏移，则从基本电压读取电平中减去偏移。
图8示意性地图示了调整存储器装置的块的直通电压。媒体管理器组件113可执行读取操作以从存储在存储器装置130、140的特定位置处的一或多个页检索数据。每一页可由存储器装置130、140的字线和位线存取。例如，媒体管理器组件113可在特定字线和特定位线处提供电压输入以检索存储在存储器装置130、140的对应存储器页处的数据。更具体地，在读取操作期间，将读取参考电压施加到含有待读取数据的字线，同时将直通电压施加到未读取存储器单元的字线以确保在读取操作期间接通那些字线。例如，存储器子系统控制器115可通过将字线的存储器单元所展现的测量电压与一或多个读取参考电压电平进行比较来执行读取操作，以便区分单级单元的两个逻辑电平与多级单元的多个逻辑电平。在一些实施例中，可将读取电平偏移施加到读取参考电压以补偿缓慢电荷损失、读取干扰等。例如，可使用图3的电压边界表310和电压偏移表320来确定读取电平偏移，将其添加到基本读取电平电压以从存储器单元读取数据。直通电压是高于块中存储器单元的最高存储阈值电压(例如，三级单元的电平7分布，图2中的220N或P7)的读取参考电压。
曲线图810和830分别图示了由相应写入电平编程的存储器单元的编程分布820A至820N和840A至840N。存储器子系统控制器在TAP＝0小时时设置基本直通电压825，其为高于编程分布谷值820N的电压。可在对块进行编程(例如，写入)之后立即设置基本直通电压825。当编程分布由于缓慢电荷损失和/或读取干扰而随时间变化时，媒体管理器组件113可响应于参考电压校准事件而设置新的直通电压，如直通电压845所示。参考电压校准事件可包含分配给新的预定义阈值电压偏移分档、TAP值超过预定阈值等的块族。在一个实例中，媒体管理器组件113可使用元数据表来选择新的直通电压845，元数据表指示作为参考电压校准事件的函数的新的直通电压。在另一实例中，媒体管理器组件113可通过将直通电压偏移值施加到基本直通电压825来确定新的直通电压。可使用指示作为参考电压校准事件的函数的直通偏移电压的元数据表来检索偏移值。
图9A示意性地图示了根据本公开的各方面的由存储器子系统控制器维护的基于预定义阈值电压偏移分档的直通电压设置的实例元数据表。在第一实例中，如VPASSR元数据表910所示，可以为每个分档分配直通电压偏移值。然后，媒体管理器组件113可使用直通电压偏移值来通过从基本直通电压中减去偏移值来调整直通电压，以确定新的直通电压。媒体管理器组件113可将TAP＝0处的基本直通电压初始化为预定值。在实例中，分配给分档0的块族中的块的直通电压为基本直通电压。在另一实例中，分配给分档0的块族中的块的直通电压可偏移一偏移值。媒体管理器组件113将分配给分档1的块族中的块的直通电压从基本直通电压偏移偏移值1(OV1)，媒体管理器组件113将分配给分档2的块族中的块的直通电压从基本直通电压偏移偏移值1(OV2)，等等。在一些实施例中，每个偏移值(例如，OV1至OV5)可为在存储器子系统110的制造或编程期间设置的预先计算的电压值(以毫伏、DAC等为单位测量)。在其它实施例中，每个偏移值可以由存储器子系统110的操作员调整或设置。
在示例性实例中，媒体管理器组件113可将块族分配给分档0并使用基本直通电压。响应于媒体管理器组件113将块族分配给分档1以调整读取阈值电压(从而补偿编程分布中的漂移)，媒体管理器组件113然后可使用VPASSR元数据表910，通过将基本直通电压偏移OV1来为块族中的块设置新的直通电压。
在另一实例中，如VPASSR元数据表920所示，可以为每个分档分配VPASSR设置(例如，为分档0和1分配“高”VPASSR设置，为分档2和3分配“中等”VPASSR设置，为分档4和5分配“低”VPASSR设置)。每个VPASSR设置(例如，高VPASSR设置、中等VPASSR设置、低VPASSR设置)可以对应于直通电压。例如，高VPASSR设置可以对应于基本直通电压，中等VPASSR设置可以对应于低于高VPASSR设置的直通电压，而低VPASSR设置可以对应于低于高VPASSR设置和中等VPASSR设置的直通电压。块族中的块的直通电压可以设置为与块族被分配到的分档相关联的VPASSR设置值。例如，块族可被分配给分档0并使用由高VPASSR设置识别的直通电压(例如，基本直通电压)。然后可以将块族分配给分档2以调整读取阈值电压。然后，媒体管理器组件113可以使用VPASSR元数据表920将块族中的块的直通电压设置为由媒体设置识别的直通电压。注意，VPASSR设置仅用于示例性目的，并且可以使用任何数量的VPASSR设置。
图9B示意性地图示了根据本公开的各方面的由存储器子系统控制器维护的且基于TAP的直通电压设置的实例元数据表。在第一实例中，如VPASSR元数据表930所示，可以为每个TAP阈值(例如，t0、t1等)分配对应的偏移值(OV1、OV2…OV5)。媒体管理器组件113可跟踪每一块或块族的编程后时间。一旦TAP超过TAP阈值，媒体管理器组件113就可基于VPASSR元数据表930中由超过的TAP阈值识别的偏移值来确定块或块族的新的直通电压。例如，响应于TAP值超过TAP阈值T2，媒体管理器组件113可将基本直通阈值偏移OV2。
在另一实例中，如VPASSR元数据表940所示，可以为每个TAP阈值分配VPASSR设置(例如，TAP阈值t0和t1被分配“高”VPASSR设置，t2和t3被分配“中等”VPASSR设置，t4和t5被分配“低”VPASSR设置)。每个VPASSR设置可以对应于直通电压值(例如，高设置可以对应于基本直通电压，中等VPASSR设置可以对应于低于高VPASSR设置的直通电压，而低VPASSR设置可以对应于低于高VPASSR设置和中等VPASSR设置的直通电压)。媒体管理器组件113可跟踪每一块或块族的编程后时间。一旦TAP超过TAP阈值，则块族中的块的直通电压可以被设置为由块族被分配到的分档识别的VPASSR设置的值。例如，响应于TAP值超过TAP阈值T2，媒体管理器组件113可使用VPASSR元数据表940将块族中的块的直通电压从高VPASSR设置识别的值设置为中等设置识别的值。
在示例性实例中，用调整后的直通电压执行的读取操作可能导致读取错误。作为响应，媒体管理器组件113可将直通电压值重置为在对块进行编程之后立即分配的基本直通电压值(例如，“高”VPASSR设置)或移除任何分配的直通电压偏移值。这确保错误处理流程不受未选定字线无法由过低的直通电压接通的影响。具体而言，降低直通电压会产生直通电压变得低到足以接通未选定字线的风险，从而读取未选定字线上的数据并生成读取错误。例如，纠错操作可以是纠错码(ECC)操作或用于检测和纠正错误的另一类型的检错和纠错操作。
随着直通阈值的值被调整到较低值，与读取干扰相关联的影响可以减小。因此，在一些实施例中，媒体管理器组件113可基于直通电压值调整与媒体管理操作(例如，折叠操作)相关的读取操作计数器。具体而言，媒体管理器组件113可使用读取操作计数器来跟踪读取操作。对存储器装置130、140的块执行的每个读取操作可将该块的读取操作计数器值递增1。响应于读取操作计数器值满足扫描阈值标准(例如，超过10,000个读取操作、100,000个读取操作等)，媒体管理器组件113可触发对块的媒体管理操作(例如，折叠操作)或数据完整性检查。数据完整性检查可识别块的一或多个字线的数据状态度量值(例如，残余或原始位错误率(RBER)值)。RBER对应于存储在块中的数据包含错误的每单位时间的位错误数。响应于数据状态度量值超过刷新阈值标准，媒体管理器组件113可触发媒体管理操作。在实例中，媒体管理操作可将存储在字线或块处的数据写入到新块以刷新由存储器子系统110存储的数据。
媒体管理器组件113可使用读取计数器乘数来调整与媒体管理操作相关的读取操作计数器，如VPASSR元数据表910至940中所示。读取计数器乘数可以是用于修改读取操作计数器递增的速率的值。例如，使用VPASSR元数据表920，可以将块族分配给分档0，使用由高VPASSR设置识别的直通电压(基本直通电压)，并应用读取计数器乘数1(例如，读取计数器增量未改变)。然后可以将块族分配给分档2以调整读取阈值电压。然后，媒体管理器组件113可以使用VPASSR元数据表920，将块族中的块的直通电压设置为与中等设置相关的直通电压，并鉴于具有中等直通电压的读取操作引起较少的读取干扰，将读取计数器乘数值0.8应用于每个读取操作计数器增量1。因此，每次读取操作都会使读取操作计数器增加0.8的值。因此，需要更多的读取操作来达到扫描阈值标准并触发对块的媒体管理操作或数据完整性检查。应当注意，读取计数器乘数值仅用于示例性目的，且可使用读取计数器乘数值的任何值。
SCL和TVS是PEC的函数，使得SCL在较早的周期比在较晚的周期更慢。此外，由于例如块耐久性方差，分布可能随着PEC而扩大。因此，在一些实施例中，媒体管理器组件113可以维护具有类似数量的PEC的块的数据库。在一些实施例中，媒体管理器组件113可以使用损耗均衡算法对块进行分组。损耗均衡算法可以响应于块的PEC超过阈值标准而对块进行分组。例如，具有1000个或更少PEC的块可放入组1中，具有多于1000个PEC和2000个或更少PEC的块可放入组2中，具有多于2000个PEC和3000个或更少PEC的块可放入组3中，等等。在一些实施例中，如关于元数据表910和930所讨论的，可以为每个组分配对应的偏移值(OV1、OV2…OV5)和计数器乘数。在其它实施例中，每个组可以被分配VPASSR设置和计数器乘数，如关于元数据表920和940所讨论的。因此，媒体管理器组件113可基于块的PEC值(例如，对块执行的PEC的量、块放入哪一组等)确定块的直通电压。例如，媒体管理器组件113可使用例如元数据表来确定块的PEC值或检测块的PEC值是否超过阈值标准，并基于元数据表确定块的直通电压，该元数据表可指示作为块的PEC值的函数的直通电压。
图10是根据本公开的一些实施例的用于调整直通电压的实例方法1000的流程图。方法1000可由可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑来执行。在一些实施例中，方法1000由图1的媒体管理器组件113执行。尽管以特定的顺序或次序示出，但除非另有说明，否则可以修改过程的次序。因此，所示出的实施例应仅被理解为实例，且所示出的过程可以不同次序执行，且一些过程可并行执行。此外，在各种实施例中可以省略一或多个过程。因此，不是在每个实施例中都需要所有过程。其它过程流程也是可能的。
在操作1010处，处理逻辑接收对存储器装置的块执行读取操作的读取命令。
在操作1020处，处理逻辑基于元数据表确定块的直通电压。在一些实施例中，确定直通电压包含确定直通电压偏移值并将直通电压偏移值应用于基本直通电压值。在一些实施例中，确定直通电压包含确定直通电压设置和基于直通电压设置(例如，VPASSR设置)确定直通电压。
在操作1030处，处理逻辑通过将读取参考电压施加到块的选定字线且将直通电压施加到块的多个未选定字线来执行读取操作。
在操作1040处，处理逻辑基于直通电压值调整读取操作计数器。在一些实施例中，可使用读取计数器乘数来调整读取操作计数器。读取操作计数器可以与触发媒体管理操作相关联。
在一些实施例中，处理逻辑可检测与存储器装置的块相关联的读取参考电压校准事件，并基于元数据表确定块的新的直通电压。在一些实施例中，读取参考电压校准事件可包含与正被分配给新的预定义阈值电压偏移分档的块相关联的块族。在一些实施例中，读取参考电压校准事件可包含响应于TAP值满足阈值标准(例如，超过TAP阈值)而调整块(或块所关联的块族)的读取参考电压。
图11是根据本公开的一些实施例的用于重置调整后的直通电压的实例方法1100的流程图。方法1100可由可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑来执行。在一些实施例中，方法1100由图1的媒体管理器组件113执行。尽管以特定的顺序或次序示出，但除非另有说明，否则可以修改过程的次序。因此，所示出的实施例应仅被理解为实例，且所示出的过程可以不同次序执行，且一些过程可并行执行。此外，在各种实施例中可以省略一或多个过程。因此，不是在每个实施例中都需要所有过程。其它过程流程也是可能的。
在操作1110处，处理逻辑执行读取操作。例如，媒体管理器组件113可识别或指示将由存储器装置130和/或存储器装置140使用以检索存储在存储器装置130、140的特定位置处的数据(例如，页)的读取操作。
在操作1120处，处理逻辑检测读取错误。
在操作1130处，处理逻辑将调整后的直通电压重置为基本直通电压。在一些实施例中，基本直通电压可以是在对块进行编程之后立即分配的值(例如，“高”VPASSR设置)。在其它实施例中，基本直通电压是不施加直通电压偏移值的电压。因此，基本直通电压大于调整后的直通电压。此时，处理逻辑可执行另一读取操作。如果再次检测到读取错误，则处理逻辑可进入错误处理和/或控制操作。
图12图示了计算机系统1200的实例机器，在该机器内可以执行用于使该机器执行本文讨论的任何一或多个方法的一组指令。在一些实施例中，计算机系统1200可对应于包含或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的媒体管理器组件113的操作)的主机系统(例如，图1的主机系统120)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可以在客户机-服务器网络环境中作为服务器或客户机、作为对等(或分布式)网络环境中的对等机器，或作为云计算基础设施或环境中的服务器或客户机来操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥，或能够执行指定所述机器要采取的动作的一组指令(顺序的或其它的)的任何机器。进一步地，尽管图示了单个机器，但术语“机器”还应当被理解为包含单独地或联合地执行一组(或多组)指令以执行本文所讨论的方法中的任何一或多种的机器的任何集合。
实例计算机系统1200包含经由总线1230彼此通信的处理装置1202、主存储器1204(例如，只读存储器(ROM)、闪速存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等的动态随机存取存储器(DRAM))、静态存储器1206(例如，闪速存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统1218。处理装置1202表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置1202也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置1202经配置以执行用于执行本文讨论的操作和步骤的指令1226。计算机系统1200可以进一步包含网络接口装置1208，以通过网络1220进行通信。
数据存储系统1218可以包含机器可读存储媒体1224(也被称为计算机可读媒体)，在其上存储了体现本文描述的任何一或多种方法或功能的一或多组指令1226或软件。在计算机系统1200执行指令1226期间，指令也可以完全或至少部分地驻留在主存储器1204内和/或处理装置1202内，主存储器1204和处理装置1202也构成机器可读存储介质。机器可读存储媒体1224、数据存储系统1218和/或主存储器1204可以对应于图1的存储器子系统110。
在一个实施例中，指令1226包含实现对应于图1的媒体管理器组件113的功能的指令。虽然机器可读存储媒体1224在实例实施例中被示为单个媒体，但是术语“机器可读存储媒体”应当被理解为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应当被理解为包含能够存储或编码一组指令以供机器执行并且使机器执行本公开的任何一或多种方法的任何媒体。因此，术语“机器可读存储媒体”应理解为包含但不限于固态存储器、光学媒体和磁性媒体。
根据对计算机存储器内的数据位的操作的算法和符号表示来呈现前面详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用来最有效地将他们工作的实质传达给本领域的其它技术人员的方式。算法在本文通常被认为是导致所需结果的自相一致的操作序列。操作是需要物理量的物理操纵的那些操作。通常，尽管不是必须的，这些量采取能够被存储、组合、比较和以其它方式操纵的电或磁信号的形式。主要出于通用的原因，将这些信号称为位、值、元素、符号、字符、项、数字等有时被证明是方便的。
然而，应当记住，所有这些和类似的术语将与适当的物理量相关联，并且仅仅是应用于这些量的方便标记。本公开可以涉及计算机系统或类似的电子计算装置的动作和过程，所述计算机系统或类似的电子计算装置将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和转换为类似地表示为计算机系统存储器或寄存器或其它这样的信息存储系统内的物理量的其它数据。
本公开还涉及一种用于执行本文操作的设备。这种设备可以被专门构造用于预期目的，或者它可以包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可以存储在计算机可读存储媒体中，例如但不限于，包含软盘、光盘、CD-ROM和磁光盘的任何类型的盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文呈现的算法和显示本质上与任何特定的计算机或其它设备无关。各种通用系统可以与根据本文的教导的程序一起使用，或者可以证明构造更专用的设备来执行这种方法是方便的。各种这些系统的结构将在下面的描述中阐述。此外，不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含其上存储有指令的机器可读媒体，指令可用于对计算机系统(或其它电子装置)编程以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。例如，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
在前述说明书中，本公开的实施例已经参考其特定实例实施例进行描述。显而易见的是，在不脱离如所附权利要求中阐述的本公开的实施例的更宽范围和精神的情况下，可以对其进行各种修改。因此，应以说明性意义而不是限制性意义来理解本说明书和附图。

Claims (20)

1.一种系统，其包括：
存储器装置；以及
处理装置，其可操作地耦合到所述存储器装置，以执行包括以下各项的操作：
接收对所述存储器装置的块执行读取操作的读取命令；
基于元数据表确定所述块的直通电压；以及
通过将读取参考电压施加到所述块的选定字线且将所述直通电压施加到所述块的多个未选定字线来执行所述读取操作。
2.根据权利要求1所述的系统，其中确定所述直通电压包括所述处理装置执行包括以下各项的进一步操作：
确定直通电压偏移值；以及
将所述直通电压偏移值应用于基本直通电压值。
3.根据权利要求1所述的系统，其中确定所述直通电压包括所述处理装置执行包括以下各项的进一步操作：
确定直通电压设置；以及
基于所述直通电压设置确定所述直通电压。
4.根据权利要求1所述的系统，其中所述处理装置执行包括以下各项的进一步操作：
响应于对所述块执行所述读取操作，检测读取错误；以及
将所述直通电压设置为基本直通电压，其中所述基本直通电压大于所述直通电压。
5.根据权利要求1所述的系统，其中所述处理装置执行包括以下各项的进一步操作：
基于所述直通电压调整读取计数器。
6.根据权利要求1所述的系统，其中所述处理装置执行包括以下各项的进一步操作：
检测与所述存储器装置的所述块相关联的读取参考电压校准事件；以及
基于所述元数据表确定所述块的新的直通电压，所述元数据表指示作为所述读取参考电压校准事件的函数的所述新的直通电压。
7.根据权利要求6所述的系统，其中检测所述读取参考电压校准事件包括所述处理装置执行包括以下各项的进一步操作：
检测与所述块相关联的块族正被分配给新的预定义阈值电压偏移分档。
8.根据权利要求6所述的系统，其中检测所述读取参考电压校准事件包括所述处理装置执行包括以下各项的进一步操作：
检测所述块的编程后时间TAP值超过阈值标准。
9.根据权利要求6所述的系统，其中检测所述读取参考电压校准事件包括所述处理装置执行包括以下各项的进一步操作：
检测所述块的编程擦除周期PEC值超过阈值标准；以及
基于所述PEC值确定所述直通电压。
10.一种方法，其包括：
由处理器接收对与存储器装置的块族相关联的块执行读取操作的读取命令，其中所述块族与预定义阈值电压偏移分档相关联；
基于预定义阈值电压偏移分档确定所述块的直通电压；以及
通过将读取参考电压施加到所述块的选定字线且将所述直通电压施加到所述块的多个未选定字线来执行所述读取操作。
11.根据权利要求10所述的方法，其中确定所述直通电压包括：
确定直通电压偏移值；以及
将所述直通电压偏移值应用于基本直通电压值。
12.根据权利要求10所述的方法，其中确定所述直通电压包括：
确定直通电压设置；以及
基于所述直通电压设置确定所述直通电压。
13.根据权利要求10所述的方法，其进一步包括：
响应于对所述块执行所述读取操作，检测读取错误；以及
将所述直通电压设置为基本直通电压，其中所述基本直通电压大于所述直通电压。
14.根据权利要求10所述的方法，其进一步包括：
基于所述直通电压调整读取计数器。
15.一种包括指令的非暂时性计算机可读存储媒体，所述指令在由可操作地耦合到存储器的处理装置执行时执行包括以下各项的操作：
接收对所述存储器装置的块执行读取操作的读取命令；基于元数据表确定所述块的直通电压；以及
通过将读取参考电压施加到所述块的选定字线且将所述直通电压施加到所述块的多个未选定字线来执行所述读取操作。
16.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述处理装置执行包括以下各项的进一步操作：
确定直通电压偏移值；以及
将所述直通电压偏移值应用于基本直通电压值。
17.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述处理装置执行包括以下各项的进一步操作：
确定直通电压设置；以及
基于所述直通电压设置确定所述直通电压。
18.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述处理装置执行包括以下各项的进一步操作：
响应于对所述块执行所述读取操作，检测读取错误；以及
将所述直通电压设置为基本直通电压，其中所述基本直通电压大于所述直通电压。
19.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述处理装置执行包括以下各项的进一步操作：
检测与所述存储器装置的所述块相关联的读取参考电压校准事件；以及
基于所述元数据表确定所述块的新的直通电压，所述元数据表指示作为所述读取参考电压校准事件的函数的所述新的直通电压。
20.根据权利要求19所述的非暂时性计算机可读存储媒体，其中检测所述读取参考电压校准事件包括所述处理装置执行包括以下各项中的至少一个的进一步操作：
检测与所述块相关联的块族正被分配给新的预定义阈值电压偏移分档，检测所述块的编程后时间TAP值超过阈值标准，或检测所述块的编程擦除周期PEC值超过阈值标准以及基于所述PEC值确定所述直通电压。
CN202210177783.5A 2021-03-01 2022-02-25 基于阈值电压漂移调整直通电压 Withdrawn CN114999538A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/188,253 US11462280B2 (en) 2021-03-01 2021-03-01 Adjusting pass-through voltage based on threshold voltage shift
US17/188,253 2021-03-01

Publications (1)

Publication Number Publication Date
CN114999538A true CN114999538A (zh) 2022-09-02

Family

ID=83006552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210177783.5A Withdrawn CN114999538A (zh) 2021-03-01 2022-02-25 基于阈值电压漂移调整直通电压

Country Status (2)

Country Link
US (2) US11462280B2 (zh)
CN (1) CN114999538A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11693587B2 (en) * 2021-08-17 2023-07-04 Micron Technology, Inc. System driven pass-through voltage adjustment to improve read disturb in memory devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101828237A (zh) * 2007-10-18 2010-09-08 美光科技公司 感测nand快闪中的存储器单元
KR101030617B1 (ko) * 2010-04-22 2011-04-20 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US20150205664A1 (en) * 2014-01-17 2015-07-23 Fusion-Io, Inc. Determining a configuration parameter using a soft read command
US20160132256A1 (en) * 2014-11-07 2016-05-12 Bong-Kil Jung Operating method for nonvolatile memory device, memory controller, and nonvolatile memory system including them
CN110970074A (zh) * 2018-09-28 2020-04-07 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7440327B1 (en) * 2007-04-25 2008-10-21 Sandisk Corporation Non-volatile storage with reduced power consumption during read operations
US8051240B2 (en) * 2008-05-09 2011-11-01 Sandisk Technologies Inc. Compensating non-volatile storage using different pass voltages during program-verify and read
US8933500B2 (en) * 2010-09-15 2015-01-13 Aplus Flash Technology, Inc. EEPROM-based, data-oriented combo NVM design
US11282564B1 (en) * 2020-11-11 2022-03-22 Micron Technology, Inc. Selective wordline scans based on a data state metric

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101828237A (zh) * 2007-10-18 2010-09-08 美光科技公司 感测nand快闪中的存储器单元
KR101030617B1 (ko) * 2010-04-22 2011-04-20 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US20150205664A1 (en) * 2014-01-17 2015-07-23 Fusion-Io, Inc. Determining a configuration parameter using a soft read command
US20160132256A1 (en) * 2014-11-07 2016-05-12 Bong-Kil Jung Operating method for nonvolatile memory device, memory controller, and nonvolatile memory system including them
CN110970074A (zh) * 2018-09-28 2020-04-07 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
US20220392554A1 (en) 2022-12-08
US20220277798A1 (en) 2022-09-01
US11462280B2 (en) 2022-10-04
US11869605B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US11450391B2 (en) Multi-tier threshold voltage offset bin calibration
US11755478B2 (en) Block family combination and voltage bin selection
US11842772B2 (en) Voltage bin boundary calibration at memory device power up
US11107543B2 (en) Adjustment of read and write voltages using a space between threshold voltage distributions
US11704217B2 (en) Charge loss scan operation management in memory devices
CN114429778A (zh) 使用触发度量计分来管理用于存储器装置的块族的格仓放置
US11966616B2 (en) Voltage bin calibration based on a voltage distribution reference voltage
US11675511B2 (en) Associating multiple cursors with block family of memory device
CN115148267A (zh) 基于块族的电压分布参数来避免错误
CN115148266A (zh) 基于块的电压分布参数来避免错误
CN114520015A (zh) 存储器装置的块族的基于时间的组合
US11869605B2 (en) Adjusting pass-through voltage based on threshold voltage shift
US11823748B2 (en) Voltage bin calibration based on a temporary voltage shift offset
US11705192B2 (en) Managing read level voltage offsets for low threshold voltage offset bin placements
US11923031B2 (en) Tracking charge loss in memory sub-systems
CN115145754A (zh) 存储器装置中的错误处置流管理
CN114816238A (zh) 基于电力循环和通电时间的块分组
CN114842898A (zh) 基于电压分布参数的错误避免
US11442641B2 (en) Voltage based combining of block families for memory devices
US11837307B2 (en) Managing error-handling flows in memory devices
CN117242525A (zh) 确定存储器读取操作的电压偏移

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220902

WW01 Invention patent application withdrawn after publication