CN114429778A - 使用触发度量计分来管理用于存储器装置的块族的格仓放置 - Google Patents

使用触发度量计分来管理用于存储器装置的块族的格仓放置 Download PDF

Info

Publication number
CN114429778A
CN114429778A CN202111279905.3A CN202111279905A CN114429778A CN 114429778 A CN114429778 A CN 114429778A CN 202111279905 A CN202111279905 A CN 202111279905A CN 114429778 A CN114429778 A CN 114429778A
Authority
CN
China
Prior art keywords
bins
bin
voltage
trigger metric
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111279905.3A
Other languages
English (en)
Inventor
S·诺埃尔
M·N·凯纳克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114429778A publication Critical patent/CN114429778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及使用触发度量计分来管理用于存储器装置的块族的格仓放置。存储器子系统的处理装置被配置成在多个预定时间段中的第一时间段期间，选择与存储器装置相关联的多个电压格仓中的第一电压格仓，其中所述多个电压格仓中的每个电压格仓与对应的读取电平偏移集相关联；在第二时间段期间，使用与所述第一电压格仓相关联的第一读取电平偏移集执行所述存储器装置的块的读取操作；确定与所述第一读取电平偏移集相关联的触发度量；和响应于确定所述触发度量未能满足预定义条件，选择第二电压格仓，其中与所述第二电压格仓相关联的第二读取电平偏移集与满足所述预定义条件的第二触发度量相关联。

Description

使用触发度量计分来管理用于存储器装置的块族的格仓放置
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及基于触发度量值，管理用于存储器装置的块族的格仓(bin)放置。
背景技术
存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。
发明内容
根据本申请案的一方面，提供一种方法。所述方法包括：在多个预定时间段中的第一时间段期间，选择与存储器装置相关联的多个电压格仓中的第一电压格仓，其中所述多个电压格仓中的每个电压格仓与对应的读取电平偏移集相关联；在所述多个预定时间段中的第二时间段期间，执行所述存储器装置的块的读取操作，其中使用与所述第一电压格仓相关联的第一读取电平偏移集执行所述读取操作；基于所述读取操作，确定与所述第一格仓的所述第一读取电平偏移集相关联的触发度量；和响应于确定所述触发度量未能满足预定义条件，选择所述多个电压格仓中的第二电压格仓，其中与所述第二电压格仓相关联的第二读取电平偏移集与满足所述预定义条件的第二触发度量相关联。
根据本申请案的另一方面，提供一种系统。所述系统包括：存储器装置；和处理装置，其以操作方式耦合到所述存储器装置，所述处理装置执行包括以下各项的操作：识别与存储器装置相关联的经放置格仓集；确定所述经放置格仓集中的格仓的数目是否匹配所述存储器装置的经放置格仓的目标数目；和响应于确定所述经放置格仓集中的所述格仓数目不匹配所述经放置格仓目标数目：修改与所述存储器装置相关联的触发度量阈值；在对应的多个时间段处执行多个读取操作以基于所述经修改触发度量阈值确定第二经放置格仓集；和使所述第二经放置格仓集与所述存储器装置相关联。
根据本申请案的另一方面，提供一种非暂时性计算机可读存储媒体。所述非暂时性计算机可读存储媒体包括在由处理装置执行时致使所述处理装置执行包括以下各项的操作的指令：在多个预定时间段中的第一时间段期间，选择与存储器装置相关联的多个电压格仓中的第一电压格仓，其中所述多个电压格仓中的每个电压格仓与对应的读取电平偏移集相关联；在所述多个预定时间段中的第二时间段期间，执行所述存储器装置的块的读取操作，其中使用与所述第一电压格仓相关联的第一读取电平偏移集执行所述读取操作；基于所述读取操作，确定与所述第一格仓的所述第一读取电平偏移集相关联的触发度量；和响应于确定所述触发度量未能满足预定义条件，选择所述多个电压格仓中的第二电压格仓，其中与所述第二电压格仓相关联的第二读取电平偏移集与满足所述预定义条件的第二触发度量相关联。
附图说明
从下文给出的详细描述和本公开的一些实施例的附图更充分理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2示意性地说明根据本公开的一些实施例的因三层级存储器单元所展现的缓慢电荷损失导致的时间性电压移位。
图3描绘说明根据本公开的一些实施例的阈值电压偏移对编程后时间(即，从块经编程起经过的时间段)的相依性的实例曲线图。
图4示意性地说明根据本公开的实施例的预定义阈值电压格仓集。
图5示意性地说明由根据本公开的实施例操作的存储器子系统控制器的块族管理器组件实施的块族管理操作。
图6示意性地说明根据本公开的实施例的选择块族进行校准。
图7示意性地说明根据本公开的实施例的由存储器子系统控制器维持来将块和/或分区与块族关联的实例元数据。
图8描绘说明根据本公开的一或多个方面的通过基于触发度量值从原格仓初始集选择格仓来产生经放置格仓集的实例方法的事件流程的序列图。
图9是根据本公开的一些实施例的通过修改存储器装置的触发度量阈值来改变经放置格仓集中的格仓的数目以匹配经放置格仓的目标数目的实例方法的流程图。
图10是根据本公开的一些实施例的基于与经放置格仓相关联的触发度量值管理存储器装置的块族的格仓放置的实例方法的流程图。
图11是根据本公开的一些实施例的选择满足相邻格仓的读取电平偏移之间的最小格仓间距准则的经放置格仓的实例方法的流程图。
图12是其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的实施例针对于管理用于存储器装置的块族的格仓放置。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。
存储器子系统可以利用一或多个存储器装置(包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合)来存储由主机系统提供的数据。在一些实施例中，非易失性存储器装置可以由与非(NAND)类型快闪存储器装置提供。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每一裸片可由一或多个平面组成。平面可分组为逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND装置)，每个平面由物理块集组成。“块”在本文中将指代连续或不连续存储器页集。“块”的实例为“可擦除块”，其是存储器的最小可擦除单元，而“页”是存储器的最小可写入单元。每一页包含存储器单元集。存储器单元是存储信息的电子电路。
数据操作可由存储器子系统执行。数据操作可以是主机发起的操作。举例来说，主机系统可在存储器子系统上起始数据操作(例如写入、读取、擦除等)。主机系统可将存取请求(例如，写入命令、读取命令)发送到存储器子系统，以便将数据存储在存储器子系统处的存储器装置上，且从存储器子系统上的存储器装置读取数据。如由主机请求指定的待读取或写入的数据在下文中被称作“主机数据”。主机请求可包含用于主机数据的逻辑地址信息(例如，逻辑块地址(LBA)、名字空间)，其是主机系统与主机数据相关联的位置。逻辑地址信息(例如，LBA、名字空间)可为主机数据的元数据的部分。元数据还可包括错误处理数据(例如，ECC码字、奇偶检验码)、数据版本(例如，用于区分所写入数据的期限)、有效位图(其LBA或逻辑传输单元含有有效数据)等。
存储器装置包含多个存储器单元，其中的每一者可取决于存储器单元类型存储一或多个信息位。可通过将某一电压施加到存储器单元来编程存储器单元(向其写入)，这导致电荷由存储器单元保持，从而允许调制存储器单元所产生的电压分布。此外，精确地控制存储器单元所存储的电荷的量允许建立对应于不同逻辑电平的多个阈值电压电平，从而有效地允许单个存储器单元存储多个信息位：以2n个不同阈值电压电平操作的存储器单元能够存储n个信息位。“读取阈值电压”在本文中将指代定义对应于两个逻辑电平的两个相邻电压分布之间的边界的电压电平。因此，可通过将存储器单元所展现的测得电压与一或多个参考电压电平进行比较以便区分用于单层级单元的两个逻辑电平以及用于多电层级单元的多个逻辑电平以此来执行读取操作。
归因于被称为缓慢电荷损失的现象，存储器单元的阈值电压随着单元的电荷降级而及时改变，其被称作“时间性电压移位”(因为使电荷降级导致电压分布沿电压轴朝较低电压电平移位)。阈值电压首先快速改变(紧接在存储器单元被编程之后)，且接着相对于从单元编程事件开始经过的时间以大致对数线性方式减慢。因此，未能减轻缓慢电荷损失所导致的时间性电压移位可导致读取操作中增加的位错误率。
然而，各种常见实施方案无法充分解决时间性电压移位，或使用导致高位错误率和/或展现其它缺点的低效策略。本公开的实施例通过实施使用基于块族的避错策略的存储器子系统来解决上述和其它不足，从而显著降低存储器子系统所展现的位错误率。根据本公开的实施例，针对按块族分组的经编程块选择性地跟踪时间性电压移位，且将基于具有某一块族的块隶属的适当的电压偏移施加到基础读取电平，以便执行读取操作。“块族”在本文中应指代可能不连续的存储器单元集(其可驻留在一或多个完整和/或部分块中，所述部分块在本文中被称作“分区”)，所述可能不连续的存储器单元集已在指定时间窗和规定温度窗内经编程，且因此预期在其针对缓慢电荷损失(SCL)的相应数据状态度量方面展现类似或相关改变。块族可以任何粒度制成，仅含有全部码字、全部页、全部超级页、或全部超级块或其任何组合。在耗损均衡可使编程/擦除循环在所有块上保持类似的条件下，在编程之后经过的时间和温度是影响时间性电压移位的主要因素，推测单个块族内的所有块和/或分区展现存储器单元中的类似阈值电压分布，且因此需要将相同电压偏移施加到基础读取电平以用于读取操作。“基础读取电平”在本文中应指代紧接在编程之后或在从编程存储器单元起经过的预定时间之后由存储器单元展现的每谷值的读取阈值电压电平。在一些实施方案中，基础读取电平可存储在存储器装置的元数据中。
可相对于块编程事件异步创建块族。在说明性实例中，每当从最后一个块族的创建开始已经过指定时间段(例如预定数目的分钟)或存储器单元的参考温度已改变了超过指定阈值，就可创建新的块族。存储器子系统控制器可维持作用中块族的识别符，其在一或多个块正在编程时与所述块相关联。
存储器子系统控制器可周期性地执行校准过程，以便使每个块族的每一裸片与预定义的阈值电压格仓中的一个相关联，所述预定义的阈值电压格仓又与将为读取操作施加的阈值电压格仓相关联。在一些实施方案中，每个电压格仓可每谷值，即在数据状态之间具有一个偏移。举例来说，对于存储3个位的三层级单元(TLC)块，可存在8个数据状态(即，电平)和7个谷值。因此，用于TLC块的每一电压格仓具有7个偏移，每一谷值具有一个偏移。读取与页相关联且每个页类型对应于某些谷值。对于页读取，从已被指配块/块族的格仓读取适当偏移。可通过用以表示电平的格雷码确定对应于每个页类型的谷值。格雷码指代二进制数字系统，其中两个连续谷值仅相差一个位(例如二进制数字)。块与块族以及块族和裸片与阈值电压格仓的关联性可存储在存储器子系统控制器所维持的相应元数据表中。
更具体地，本公开赋予基于经放置格仓的触发度量值，产生存储器装置的经放置格仓集的能力。在给定时间/温度基于与每个格仓相关联的触发度量放置电压格仓会提供在维持相邻格仓之间的最小格仓间距的时间内有效且自动放置格仓的优点。触发度量指代指示由于存储器装置的不可校正单元而导致存储器装置可进入错误恢复的程度的测量。在一个实施方案中，触发度量可以是触发率，其表示具有在错误处置过程之外读取时存储器装置的不可校正的高错误率的码字的百分比。高错误率可以是由于使用错误偏移格仓、由于将块指配给错误格仓，或因为格仓内的偏移为次优的。
根据本公开的实施例，可产生初始电压格仓集，可从所述初始电压格仓集中选择经放置格仓的子集以用于存储器子系统内的格仓放置。初始电压格仓中的每个格仓可与读取电平偏移相关联，所述读取电平偏移可用于与格仓相关联的块的读取操作。虽然每一格仓可与多个读取电平偏移相关联，但可出于基于读取操作确定触发度量的目的来使用具有相关联的读取电平偏移的代表性页类型。在一实施例中，可产生初始电压格仓集，使得用于每一谷值的格仓的读取电平偏移在阈值电压的电压分布内相等地间隔开。可在预定时间段执行存储器块的读取操作以选择在预定时间段展现改进的触发度量值的初始电压格仓子集。作为实例，如果格仓的读取电平偏移当用于块的读取操作时可引起不超过预定触发度量阈值的触发度量，那么可选择所述格仓用于放置。随后可将所选电压格仓子集指定为经放置电压格仓并且可与存储器装置相关联。随后，可基于每一块族的编程后时间(TAP)，将存储器装置的块族指配给存储器装置的经放置电压格仓。
在某些实施例中，在选择经放置格仓集之后，如果经放置格仓的数目超过存储器装置的经放置格仓的目标数目，那么可修改存储器装置的触发度量阈值，且可基于经修改触发度量阈值重复上文所描述的格仓放置过程，以便产生更多或更少数目的经放置格仓，如本文中更细节描述。
在一个实施方案中，可在存储器装置的制造过程期间执行本文中所公开的格仓放置过程。可对单个装置或对某一类型的存储器装置的样本执行所述格仓放置过程，并且接着供应给某些类型的每个存储器装置。在另一实施例中，可基于预定频率或存储器装置的预定使用年限现场执行格仓放置过程。
因此，根据本公开的一些实施例实施的系统和方法的优点包含但不限于优化时间内的格仓放置过程，使得每个经放置格仓与一时间段相关联，其中在所述时间期间使用格仓的读取电平偏移执行的读取操作可引起具有最少错误处理或重复读取的成功结果。因为格仓放置过程还维持邻近格仓之间的最小间隔，所以使随时间推移使块族从一个格仓移动到下一个格仓的开销降到最低。另外，本公开提供用于放置格仓的自动过程而不需要手动放置的人力。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如台式计算机、手提式计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置(例如，处理器)的计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到……”或“与……耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1说明作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含(例如)二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。
虽然描述了非易失性存储器装置，例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以进行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。
存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程，包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然在图1中的实例存储器子系统110已说明为包含控制器115，但在本公开的另一个实施例中，存储器子系统110不包含控制器115，而是替代地可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，及与存储器装置130相关联的逻辑地址(如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
在一些实施方案中，存储器子系统110可使用条带化方案，根据此方案，每个数据有效负载(例如用户数据)利用存储器装置130(例如NAND型快闪存储器装置的多个裸片)，使得有效负载分布在整个裸片子集，而剩余的一或多个裸片用以存储错误校正信息(例如奇偶校验位)。因此，本文将跨使用条带化方案的存储器装置的裸片集分布的块集称为“超级块”。
存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可以包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其与存储器子系统控制器115结合操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其是与同一存储器装置封装内进行媒体管理的本地控制器(例如，本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统110包含根据本公开的实施例的格仓放置管理组件113，其可用以实施用于基于存储器子系统110内的最优触发度量值放置电压格仓的技术。在一些实施例中，格仓放置管理组件113可产生初始电压格仓集，可从初始电压格仓集选择格仓子集以用于存储器子系统110内的格仓放置。初始电压格仓中的每一格仓可以与读取电平偏移相关联，所述读取电平偏移可用于与对应于特定SCL区的格仓相关联的块的读取操作。在实施方案中，可产生初始电压格仓集，使得用于给定谷值的读取电平偏移在格仓内相等地间隔开(例如，初始电压格仓中的给定谷值的读取电平偏移与相同谷值的邻近格仓的读取电平偏移相距2个DAC)。对于不同读取电平偏移，鉴于用于每一谷值的SCL斜率是不同的，DAC递增可不同。举例来说，与较低层级相比，较高层级经历较多SCL。
在产生初始电压格仓之后，格仓放置管理组件113可在预定时间段(例如，时间片)执行存储器块的读取操作以选择在预定时间段展现改进的触发度量值的电压格仓子集，如本文中更详细地解释。所选电压格仓子集可指定为经放置电压格仓并且可与存储器装置相关联。随后可基于每一块族的编程后时间(TAP)，以及其它因素，将存储器装置的块族指配给存储器装置的经放置电压格仓，如本文中在下文更详细地解释。
在一个实施方案中，格仓放置管理组件113可在初期时间段期间，从所述初始电压格仓集选择一格仓并且可使用所选格仓的读取电平偏移执行存储器装置的块的读取操作。格仓放置管理组件113随后可基于所述读取操作，确定与所选格仓的读取电平偏移相关联的触发度量。可针对代表性/所选页类型或针对所有页类型进行读取操作。在确定与所选格仓相关联的触发度量之后，格仓放置管理组件113基于读取操作(例如，通过确定触发度量是否超过触发度量阈值)来确定所选格仓的读取电平偏移是否产生可接受触发度量。
如果触发度量超过触发度量阈值，那么格仓放置管理组件113可从所述初始电压格仓集中选择另一格仓，并且可使用新格仓的读取电平偏移执行另一读取操作以确定与新格仓相关联的触发度量。在一实施方案中，格仓放置管理组件113可继续选择初始格仓集的新格仓，执行读取操作，并且确定触发度量直到确定不超过触发度量阈值的触发度量为止。格仓放置管理组件113随后可使对应于所确定的触发度量的新格仓与特定SCL区相关联并且可在存储器装置的经放置电压格仓集中包含新格仓和相关联的时间段。SCL区是与格仓相关联的每个读取电平偏移的一系列SCL值。由于SCL可针对特定存储器页基于温度改变、编程后时间和/或编程擦除循环发生改变，因此经放置格仓可当与各自表示不同谷值的SCL区相关联时提供更准确的读取电平偏移。
在预定时间段的下一时间段期间，格仓放置管理组件113可使用先前选择的格仓的读取电平偏移执行读取操作以基于所述读取操作确定与格仓相关联的触发度量。如果触发度量不超过触发度量阈值，那么格仓放置管理组件113可确定先前选择的格仓在下一时间段具有可接受的读取电平偏移且无需另外的动作。替代地，如果触发度量超过触发度量阈值，那么格仓放置管理组件113可从所述初始电压格仓集选择另一格仓，并且可使用新近选择的格仓的读取电平偏移执行另一读取操作以确定与新格仓相关联的触发度量。在一实施方案中，格仓放置管理组件113可继续选择初始格仓集的新格仓，执行读取操作，并且确定触发度量直到确定不超过触发度量阈值的触发度量为止。
在某些实施例中，格仓放置管理组件113可在预定时间段的每个时间段执行至少一个读取操作以便产生覆盖不同SCL区的经放置电压格仓集。经放置格仓集随后可与存储器装置相关联。
在某些实施方案中，格仓放置管理组件113可确定经放置格仓的数目超过存储器装置的经放置格仓的目标数目。随后，格仓放置管理组件113可修改触发度量阈值并且重复上文所描述的格仓放置过程(例如，通过在预定时间段执行读取操作并且基于触发度量值将电压格仓指配给经放置格仓集)。作为实例，如果经放置格仓的数目大于格仓的目标数目，那么格仓放置管理组件113可将触发度量阈值修改为没有现有触发度量阈值严格并且接着重复所述格仓放置过程。在此情况下，较不严格的触发度量阈值可产生较少数目的经放置格仓，原因是每个格仓相较于具有更严格触发度量阈值的经放置格仓可在更多时间段内有效。类似地，如果经放置格仓的数目小于格仓的目标数目，那么格仓放置管理组件113可将触发度量阈值修改为比现有触发度量阈值更严格并且接着重复格仓放置过程。更严格的触发度量阈值可产生更大数目的经放置格仓，原因是每个格仓相较于具有较不严格的触发度量阈值的经放置格仓可在更少时间段内有效。较高数目的格仓产生较细粒度的格仓，进而引起较低RBER，而较低数目的格仓产生较粗粒度的格仓，进而引起相对较高RBER。
在一个实施方案中，当选择满足触发度量阈值的新格仓时，格仓放置管理组件113可检测到所述初始电压格仓集的多个格仓具有可满足触发度量阈值的读取电平偏移。在此情况下，格仓放置管理组件113可从多个格仓中选择具有最大读取电平偏移(量值上)的格仓，使得所选格仓可在尽可能多的时间段内有效。另一方面，如果格仓放置管理组件113在给定时间段期间确定初始格仓集中没有新格仓可产生改进的触发度量(例如，与当前触发度量相比更远离触发度量阈值的触发度量)，那么格仓放置管理组件113可确定格仓放置过程完成。格仓放置管理组件113可确定当前包含在经放置电压格仓中的格仓是整组经放置格仓并且可将经放置电压格仓集与存储器装置相关联。
图2说明根据本公开的实施例的至少部分地因三层级存储器单元所展现的缓慢电荷损耗导致的时间性电压移位。虽然图2的说明性实例利用三层级单元，但可进行相同观测，且因此，相同的补救措施可适用于单层级单元和具有多个层级的任何存储器单元。
可通过将某一电压(例如，编程电压)施加到存储器单元来编程存储器单元(对其进行写入)，从而产生存储器单元所存储的电荷。精确控制存储器单元所存储的电荷的量允许存储器单元具有对应于不同逻辑电平的多个阈值电压电平，因此有效地允许单个存储器单元存储多个信息位。以2n个不同阈值电压电平操作的存储器单元能够存储n个信息位。
图表210和230中的每一个说明通过相应写入电平(其可被假设处于编程分布的中点处)编程以编码对应的逻辑电平的存储器单元的编程电压分布220A-420N(在本文中也被称作“编程分布”或“电压分布”或“分布”或“电平”)。编程分布220A到220N可说明用于以相应写入电平(例如编程电压)编程的存储器单元的阈值电压的范围(例如阈值电压的正态分布)。为了区分邻近编程分布(对应于两个不同逻辑电平)，定义读取阈值电压电平(由竖直虚线所展示)，使得低于读取阈值电平的任何所测量的电压与所述对邻近编程分布中的一个编程分布相关联，而大于或等于读取阈值电平的任何所测量的电压与所述对相邻分布中的另一编程分布相关联。
在图表210中，在对应的编程分布下方展示存储器单元的八个状态(除了经标记为ER的状态以外，所述经标记为ER的状态是经擦除状态，不展示所述状态的分布)。每一状态对应于逻辑电平。读取阈值电压电平经标记为Va-Vh。如所展示，低于Va的任何所测量的电压与ER状态相关联。经标记为P1、P2、P3、P4、P5、P6和P7的状态分别地对应于分布22A-220N。
编程后时间(TAP)在本文中将指代从单元经写入起经过的时间且是时间性电压移位(TVS)的主要驱动器。TVS捕获SCL以及其它电荷损失机制。可估计(例如，从数据状态度量推断)或直接测量(例如，从控制器时钟)TAP。单元、块、页、块族等在其具有(相对)小TAP的情况下是新的(或相对较新)，且在其具有(相对)较大TAP的情况下是旧的(或相对较旧)。时间片是两个TAP点之间的持续时间，在此持续时间期间，可进行测量(例如在编程之后的X到Y分钟或小时执行参考校准)。时间片可被其中心点引用。
如根据比较分别反映编程后时间(TAP)0(紧接在编程之后)和T小时TAP(其中T为小时数)的实例图表210和230而看出，编程分布主要由于缓慢的电荷损耗而随时间推移改变。为了降低读取位错误率，调整对应的读取阈值电压以补偿由竖直虚线展示的编程分布的移位。在本公开的各种实施例中，基于在裸片群组的一或多个代表性裸片处执行的测量针对裸片群组选择性地跟踪时间性电压移位。基于在裸片群组的代表性裸片上进行的表征裸片群组的裸片的时间性电压移位和操作温度的测量，用于读取裸片群组的裸片的存储器单元的读取阈值电压偏移经更新且施加到基础读取阈值电平以执行读取操作。
图3描绘说明阈值电压偏移310对编程后时间320(即，从块经编程起经过的时间段)的相依性的实例曲线图300。如由图3示意性地说明，将存储器装置的块分组成块族330A-330N，使得每一块族包含已在指定时间窗和指定温度窗内编程的一或多个块。如本文中在上文已提及，在耗损均衡可使编程/擦除循环在所有块上保持类似的条件下，编程后经过的时间和温度是影响时间性电压移位的主要因素。因此，推测块族310内的所有块和/或分区展现存储器单元中的类似阈值电压分布，且因此需要将相同电压偏移施加到基础读取电平以用于读取操作。
可相对于块编程事件异步创建块族。在说明性实例中，每当从最后一个块族的创建开始已经过指定时间段(例如预定分钟数)，或每当从当前块族的创建开始，存储器单元的参考温度(其以指定时间间隔更新)已改变了超过指定阈值，那么图1的存储器子系统控制器115可创建新的块族。
新创建的块族可与格仓0相关联。接着，存储器子系统控制器可周期性地执行前台或后台校准过程，以便使每个块族的每一裸片与预定义阈值电压格仓(在图3的说明性实例中，格仓0-7)中的一个相关联，所述格仓又与将对读取操作施加的电压偏移相关联。块与块族以及块族和裸片与阈值电压格仓的关联性可存储在存储器子系统控制器所维持的相应元数据表中。
图4示意性地说明根据本公开的实施例的针对所选谷值的经放置阈值电压格仓集(格仓0到格仓9)。在一实施方案中，可基于图8中所描述的格仓放置过程来确定经放置格仓集。如图4示意性地说明，可将阈值电压偏移曲线图细分为多个阈值电压格仓，使得每一格仓对应于阈值电压偏移的预定范围。虽然图4的说明性实例定义了十个格仓，但在其它实施方案中，可使用各种其它数目的格仓(例如64个格仓)。基于周期性地执行的校准过程，存储器子系统控制器使每个块族的每一裸片与阈值电压格仓关联，所述阈值电压格仓定义将施加到基础电压读取电平以便执行读取操作的阈值电压偏移集，如本文在下文更详细描述。
图5示意性地说明由根据本公开的实施例操作的存储器子系统控制器的块族管理器组件实施的块族管理操作。如图5示意性地说明，块族管理器510可在存储器变量中维持作用中块族的识别符520，其与光标530A-530K被编程时所述光标的一或多个块相关联。本文中的“光标”应广泛地指代存储器装置上的数据被写入到的方位。
存储器子系统控制器可利用通电分钟(POM)时钟来跟踪块族的创建时间。在一些实施方案中，除POM时钟之外，可利用当控制器处于各种低电力状态时继续运行的较不准确的时钟，使得在控制器从低电力状态唤醒后，即刻基于较不准确的时钟来更新POM时钟。
因此，在每一块族的初始化后，当前时间540作为块族开始时间550存储在存储器变量中。当编程所述块时，将当前时间540与块族开始时间550进行比较。响应于检测到当前时间540与块族开始时间550的差大于或等于指定时间段(例如预定分钟数)，更新存储作用中块族识别符520的存储器变量，以存储下一块族数目(例如下一循序整数数目)，且更新存储块族开始时间550的存储器变量以存储当前时间540。
块族管理器510还可维持两个存储器变量，以用于存储每一存储器装置的选定裸片的高参考温度和低参考温度。在初始化每一块族之后，高温560和低温570变量存储存储器装置的选定裸片的当前温度的值。在操作中，在作用中块族识别符520保持相同时，周期性地获得温度测量值，并将其与相应地更新的所存储的高温560和低温570值进行比较：若发现温度测量值大于或等于高温变量560所存储的值，则将高温变量560所存储的值更新以存储所述温度测量值；相反地，若发现温度测量值降到低温变量570所存储的值以下，则将低温变量570所存储的值更新以存储所述温度测量值。
块族管理器510可进一步周期性地计算高温560与低温570之间的差。响应于确定高温560与低温570之间的差大于或等于指定温度阈值，块族管理器510可创建新的作用中块族：存储作用中块族识别符520的存储器变量经更新以存储下一块族数目(例如下一循序整数数目)，存储块族开始时间550的存储器变量经更新以存储当前时间540，且高温560和低温570变量经更新以存储存储器装置的所选裸片的当前温度的值。
在编程块时，存储器子系统控制器使块与当前作用中的块族相关联。每一块与对应块族的关联性是由块族元数据580反映，如下文参考图7更详细地描述。
如本文在上文中所述，基于周期性地执行的校准过程，存储器子系统控制器使每个块族的每一裸片与一阈值电压格仓关联，所述阈值电压格仓定义将施加到基础电压读取电平以便执行读取操作的阈值电压偏移集。校准过程涉及相对于正校准的块族内指定数目的所选块，利用不同阈值电压偏移(即，格仓偏移)执行读取操作，以及选择使读取操作的错误率降到最低的格仓。可随机地选择或基于符合特定准则(例如在块族中是最旧的)而选择块族内的块。
图6示意性地说明根据本公开的实施例的选择块族进行校准。如图6示意性地说明，存储器子系统控制器可将校准操作限制到每一格仓中的最旧块族(例如格仓0中的块族610和格仓1中的块族620)，由于其为最旧块族，归因于缓慢电荷损耗，在当前格仓的任何其它块族之前偏移到下一格仓。
图7示意性地说明根据本公开的实施例的由存储器子系统控制器维持来将块和/或分区与块族关联的实例元数据。如由图7示意性地说明，存储器子系统控制器可维持超级块表710、族表720和偏移表730。
超级块表710的每一记录指定与指定超级块和分区组合相关联的块族。在一些实施方案中，超级块表记录可另外包含与指定超级块和分区组合相关联的时间和温度值。
族表720由块族数目作索引，使得族表720的每一记录为所述记录的索引所参考的块族指定与块族的相应裸片相关联的阈值电压格仓集。换句话说，族表720的每一记录包含向量，其每一元素指定与所述向量元素的索引所参考的裸片相关联的阈值电压格仓。将与块族裸片相关联的阈值电压格仓可由校准过程确定，如本文在上文更详细描述。
最后，偏移表730由格仓数目作索引。偏移表730的每一记录指定与阈值电压格仓相关联的阈值电压偏移集(例如针对TLC、MLC和/或SLC)。
当例如通过将第一块族的块合并成第二块族来组合两个块族，接着删除第一块族时，元数据表710-730可由于组合两个块族而经更新。举例来说，所述超级块表710可经更新以反映第一块族的超级块和分区组合应与第二块族相关联。类似地，族表720可经更新以删除与来自族表720的第一块族相关联的记录。
元数据表710-730可存储在图1的一或多个存储器装置130上。在一些实施方案中，元数据表的至少一部分可高速缓存在图1的存储器子系统控制器115的本地存储器119中。
在操作中，在接收到读取命令后，存储器子系统控制器确定对应于读取命令所指定的逻辑块地址(LBA)的物理地址。物理地址的分量(例如物理块编号和裸片识别符)用于执行元数据表遍历：首先，超级块表710用于识别对应于物理块编号的块族识别符；接着，块族识别符用作族表720的索引以便确定与块族和裸片相关联的阈值电压格仓；最终，经识别阈值电压格仓用作偏移表730的索引以便确定对应于格仓的阈值电压偏移。存储器子系统控制器可接着将所识别的阈值电压偏移叠加地施加到基础电压读取层级，以便执行所请求的读取操作。
在图7的说明性实例中，超级块表710将超级块0的分区0映射到块族4，其用作族表720的索引以便确定裸片0经映射到格仓3。将后一值用作偏移表的索引，以便确定格仓3的阈值电压偏移值。
图8描绘说明根据本公开的一或多个方面的通过基于触发度量值从原格仓初始集选择格仓来产生经放置格仓集的实例方法800的事件流程的序列图。方法800可由处理逻辑执行，所述处理逻辑包含硬件(例如电路系统、专用逻辑、可编程逻辑、微码等)、软件(例如在处理器上运行以执行硬件模拟的指令)或其一组合。在一些实施例中，方法800由图1的格仓放置管理组件113执行。
方法800在操作805处开始。在操作805处，处理逻辑产生初始格仓集，所述格仓为包含原格仓PB 1-PB 10的原格仓820。每一原格仓与对应的读取电平偏移V1(v)-V10(v)相关联，其中v是用于谷值的索引，所述读取电平偏移可基于页类型用于与原格仓相关联的块的读取操作，如在上文更详细地解释。对于TLC，可存在7个谷值，且因此每一原格仓将具有7个偏移，每一谷值具有一个偏移，例如图7的偏移表730中的TLC1-TLC7。在805中，V1(v)-V10(v)各自是用于TLC系统的7个值的向量。在一实施方案中，可产生原格仓820，使得代表性谷值V1(v)-V10(v)的读取电平偏移在阈值电压的电压分布内相等地间隔开。作为一实例，V1(v)-V10(v)的每一读取电平偏移与代表性谷值的相邻读取电平偏移相距2个DAC。可选择代表性谷值以具有最高SCL信号，其通常是具有最高阈值电压(例如图2中的最右两个电压分布)的两个电平之间的谷值。
在操作810处，处理逻辑在时间T0开始从原格仓820选择格仓以在预定时间片集T0-T7内填充经放置格仓集830。时间片T0-T7是指在编程存储器块之后经过的连续时间段。作为实例，每当片T0-T7可对应于日志时间中的不同时间间隔，例如1分钟、10分钟、100分钟、1000分钟等。在T0期间，处理逻辑可从原格仓820选择PB1作为初始经放置格仓B0。在一实施方案中，处理逻辑可使用PB1的读取偏移执行存储器块的读取操作并且可基于所述读取操作确定触发度量。在说明性实例中，触发度量可为表示存储器装置的具有高错误率的存储器单元的百分比的触发率，其基于存储器块的读取操作的结果。处理逻辑随后可将触发度量与触发度量阈值进行比较。如果触发度量不超过触发度量阈值，那么处理逻辑可将PB1指定为经放置格仓830的B0并且可另外使B0与经放置格仓830中的T0相关联。在一实施方案中，经放置格仓830可为可存储格仓与对应时间段(例如，时间片T0-T7)之间的关联性的数据结构。
在操作811处，处理逻辑在下一时间片T1期间可使用格仓B0(最近放置的格仓)的V1(v)执行存储器块的另一读取操作，并且可基于所述读取操作确定触发度量，以便确定V1(v)在T1期间是否是有效的读取电平偏移。处理逻辑可确定触发度量是否超过触发度量阈值。在确定与V1相关联的触发度量超过触发度量阈值后，处理逻辑在时间片T1期间从原格仓820选择另一格仓PB3作为经放置格仓B1。在一实施方案中，处理逻辑可响应于使用PB3的V3(v)执行存储器块的第二读取操作并确定基于第二读取操作的触发度量不超过触发度量阈值而选择PB3。因此，处理逻辑将PB3指定为经放置格仓830的B1并且可另外使B1与经放置格仓830中的T1相关联。
在时间片T2期间，处理逻辑可使用格仓B1(最近放置的格仓)的V3(v)执行存储器块的另一读取操作，并且可基于所述读取操作确定触发度量，以便确定B1的V3(v)在T2期间是否是有效的读取电平偏移。处理逻辑随后可确定触发度量是否超过触发度量阈值。在确定触发度量不超过触发度量阈值后，处理逻辑可确定B1的读取偏移在T2处是有效读取电平偏移。处理逻辑可等到使用B1的V3执行另一读取操作的下一时间片。
类似于操作811，在操作812处，处理逻辑在时间片T3期间可使用格仓B1(最近经放置格仓)的V3(v)执行存储器块的读取操作，并且可基于所述读取操作确定触发度量。处理逻辑可确定触发度量是否超过触发度量阈值。在确定与V3相关联的触发度量超过触发度量阈值后，处理逻辑在时间片T3期间从原格仓820选择另一格仓PB6作为经放置格仓B2。在一实施方案中，处理逻辑可响应于使用PB6的V6(v)执行存储器块的第二读取操作并确定基于第二读取操作的触发度量不超过触发度量阈值而选择PB6。因此，处理逻辑将PB6指定为经放置格仓830的B2并且可另外使B2与经放置格仓830中的T3相关联。
在时间片T4期间，处理逻辑可使用B2(最近经放置格仓)的V6(v)执行存储器块的另一读取操作，并且可基于读取操作确定触发度量，以便确定B2的V6(v)在T4期间是否是有效的读取电平偏移。处理逻辑随后可确定触发度量是否超过触发度量阈值。在确定触发度量不超过触发度量阈值后，处理逻辑可确定B2的读取偏移在T4处是有效的读取电平偏移。处理逻辑可等到使用B2的V6(v)执行另一读取操作的下一时间片。
类似于操作811和操作812，在操作813处，处理逻辑在时间片T5期间可使用V6(v)格仓B2执行存储器块的读取操作，并且可基于所述读取操作确定触发度量。在确定与B2的读取偏移(PB6的读取偏移)相关联的触发度量超过触发度量阈值后，处理逻辑在时间片T5期间从原格仓820选择另一格仓PB10作为经放置格仓B3。在一实施方案中，处理逻辑可响应于使用PB10的V10(v)执行存储器块的第二读取操作并确定基于第二读取操作的触发度量不超过触发度量阈值而选择PB10。因此，处理逻辑将PB10指定为经放置格仓830的B3并且可另外使B3与经放置格仓830中的T5相关联。
在时间片T6期间，处理逻辑可使用B3的V10(v)执行存储器块的另一读取操作，并且可基于读取操作确定触发度量，以便确定B3(PB10的读取偏移)在T6期间是否是有效的读取电平偏移。处理逻辑随后可确定触发度量是否超过触发度量阈值。在确定触发度量不超过触发度量阈值后，处理逻辑可确定B3的V10(v)在T6处是有效的读取电平偏移。处理逻辑可等到使用B3的V10(v)执行另一读取操作的下一时间片为止。
在操作814处，在时间片T7期间，处理逻辑可使用B3的V10(v)执行存储器块的读取操作，并且可基于所述读取操作确定触发度量，以便确定B3的读取偏移在T7期间是否是有效的读取电平偏移。处理逻辑随后可确定触发度量是否超过触发度量阈值。在确定触发度量超过触发度量阈值后，处理逻辑尝试查找原格仓820的具有可产生不超过触发度量阈值的触发度量的读取电平偏移的另一原格仓。在另一实例中，处理逻辑可尝试查找原格仓820的具有可产生比与B3的读取偏移相关联的触发度量更佳的触发度量(例如，以较小余量超过阈值的触发度量)的读取电平偏移的另一原格仓。在814处，处理逻辑未能查找到原格仓820的可产生比与B3相关联的触发度量更佳的触发度量的原格仓。在此情况下，处理逻辑可确定格仓放置过程完成，并且可在后续时间片停止执行另外读取操作。处理逻辑可另外使含有格仓B0-B3的经放置格仓830与存储器装置相关联。
图9是根据本公开的一些实施例的通过修改存储器装置的触发度量阈值来改变经放置格仓集中的格仓的数目以匹配经放置格仓的目标数目的实例方法的流程图。所述方法900可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法900由图1的格仓放置管理组件113执行。虽然以特定序列或次序来示出，但是除非另外规定，否则可修改操作的次序。因此，应理解，所说明的实施例仅为实例，且所说明的操作可以不同次序执行，且一些操作可并行地执行。另外，在一些实施例中，可省略一或多个操作。因此，在每一实施例中并不要求所说明的全部操作，且其它处理流程是可能的。
在操作910处，处理逻辑识别与存储器装置相关联的经放置格仓集。在实施方案中，经放置格仓集可供存储器装置的块族使用，使得指配给经放置格仓的块族可基于所指配的经放置格仓的读取电平偏移执行块的读取操作。在此情况下，可基于与块族相关联的TAP将所述块族指配给经放置格仓，如在上文更详细地解释。
在操作930处，处理逻辑确定经放置格仓集中的格仓的数目是否大于格仓的目标数目。在某些实施方案中，处理逻辑可接受大于格仓的目标数目的数目的经放置格仓并且可相应地调整存储器装置的读取电平电压的校准过程。在其它实施方案中，处理逻辑可确定修改在产生经放置格仓集的过程期间使用的触发度量阈值，使得可改变经放置格仓的数目，如下所述。
在操作940处，处理逻辑确定经放置格仓集中的格仓的数目大于格仓的目标数目。处理逻辑随后可修改与存储器装置相关联的触发度量阈值并且接着重复格仓放置产生过程，使得经放置格仓的数目小于经放置格仓的当前数目。在一实施方案中，当经放置格仓的数目大于格仓的目标数目时，可将触发度量阈值修改为没有当前触发度量阈值严格。在此情况下，较不严格的触发度量阈值可产生较少数目的经放置格仓，原因是每个格仓相较于具有更严格触发度量阈值的经放置格仓可在更多时间片内有效。类似地，如果经放置格仓的数目小于格仓的目标数目，那么可将触发度量阈值修改为比当前触发度量阈值更严格。更严格的触发度量阈值可产生更大数目的经放置格仓，原因是每个格仓相较于具有较不严格的触发度量阈值的经放置格仓可在更少时间片内有效。
在操作950处，在将触发度量阈值修改为较不严格之后，处理逻辑可通过以下操作重复格仓放置过程：在对应时间片期间执行读取操作以基于经修改触发度量阈值确定新经放置格仓集，并且可基于经修改触发度量阈值确定经放置格仓的数目。在一实施方案中，处理逻辑可重复修改触发度量阈值的过程，重复经放置格仓选择过程，并且将经放置格仓的数目与经放置格仓的目标数目进行比较直到经放置格仓的目标数目与经放置格仓的实际数目之间的差满足特定阈值(例如，精确匹配)为止。
在操作960处，当经放置格仓的目标数目与经放置格仓的实际数目之间的差满足特定阈值时，处理逻辑可使产生的经放置格仓与存储器装置相关联，进而替换与存储器装置相关联的原始经放置格仓集。
图10是根据本公开的一些实施例的基于与经放置格仓相关联的触发度量值管理存储器装置的块族的格仓放置的实例方法的流程图。所述方法1000可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法1000由图1的格仓放置管理组件113执行。虽然以特定序列或次序来示出，但是除非另外规定，否则可修改操作的次序。因此，应理解，所说明的实施例仅为实例，且所说明的操作可以不同次序执行，且一些操作可并行地执行。另外，在一些实施例中，可省略一或多个操作。因此，在每一实施例中并不要求所说明的全部操作，且其它处理流程是可能的。
在操作1010处，处理逻辑开始从初始格仓集选择经放置格仓的过程。处理逻辑在来自预定时间段集的第一时间段期间，选择与存储器装置相关联的初始电压格仓集的第一格仓。初始电压格仓集的每个格仓与对应读取电平偏移相关联，每一谷值一个读取电平偏移。在实施方案中，每谷值的初始电压格仓集的读取电平偏移可在阈值电压的电压空间内相等地间隔开，且初始格仓集可具有比经放置格仓的目标数目更多的格仓，如本文中更详细地解释。
在操作1020处，处理逻辑在第二时间段期间使用第一格仓的读取电平偏移执行存储器装置的块的读取操作。在一个实施方案中，可针对对SCL最敏感的特定页类型执行读取操作。在另一实施方案中，可针对所有页类型使用给定格仓的所有读取电平偏移执行读取操作。处理逻辑使用与最近经放置格仓相关联的读取电平偏移执行读取操作。在操作1040处，为了确定第一格仓是否在第二时间段处产生有效的读取结果，处理逻辑基于读取操作，确定与第一格仓的读取电平偏移相关联的触发度量。举例来说，触发度量可为指示由于存储器装置的不可校正单元而导致存储器装置应进入错误恢复的程度的触发率，如本文中在上文更详细地解释。
在操作1050处，响应于确定基于读取操作的触发度量未能满足预定义的条件(例如，超过触发度量阈值)，处理逻辑可选择初始格仓集的第二格仓，使得第二格仓的读取电平偏移与满足预定义条件(例如，低于触发度量阈值)的触发度量相关联。在实例中，处理逻辑可通过使用第二格仓的读取电平偏移执行第二读取操作并确定与第二读取操作相关联的触发度量不超过触发度量阈值来做出此确定，如本文中在上文更详细地解释。
图11是根据本公开的一些实施例的选择满足每谷值的相邻格仓的读取电平偏移之间的最小格仓间距准则的经放置格仓的实例方法的流程图。所述方法1100可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法1100由图1的格仓放置管理组件113执行。虽然以特定序列或次序来示出，但是除非另外规定，否则可修改操作的次序。因此，应理解，所说明的实施例仅为实例，且所说明的操作可以不同次序执行，且一些操作可并行地执行。另外，在一些实施例中，可省略一或多个操作。因此，在每一实施例中并不要求所说明的全部操作，且其它处理流程是可能的。
在操作1110处，处理逻辑在时间片T1期间使用格仓B1的读取电平偏移执行存储器装置的块的读取操作。在一个实施方案中，B1可为在选择用于存储器装置的经放置格仓集的过程期间的最近经放置格仓。在操作1120处，处理逻辑确定基于读取操作的触发度量是否超过触发度量阈值，以便确定B1在时间片T1是否是有效的格仓。
在操作1130处，当处理逻辑确定触发度量不超过触发度量阈值时，处理逻辑确定B1的读取电平偏移在时间片T1期间是有效的，并且可使B1与经放置格仓集中的时间片T1相关联。
在操作1140处，当处理逻辑确定基于读取操作的触发度量超过触发度量阈值，指示B1的读取电平偏移在时间片T1期间无效时，处理逻辑可从初始电压格仓集选择另一格仓B2。在一实施方案中，B2可经选择以使得与B2相关联的读取电平偏移可产生比与B1相关联的触发度量更佳的触发度量(例如，B2的触发度量不超过触发度量阈值)。
在操作1150处，处理逻辑可另外确定B1的读取电平偏移和B2的读取电平偏移之间的增量是否满足每谷值的最小格仓间距条件。作为实例，处理逻辑可确定如果两个读取电平偏移之间的增量小于给定谷值的5个DAC，那么可将B1和B2视为太接近彼此。处理逻辑随后可尝试通过重复选择新格仓作为B2的操作1140，选择另一满足触发度量以及格仓间距度量的格仓。
另一方面，在操作1160处，当处理逻辑确定针对给定谷值的B1的读取电平偏移和B2的读取电平偏移之间的增量满足最小格仓间距条件(例如，等于或大于5个DAC)时，处理逻辑可使B2与时间片T1相关联。处理逻辑可另外将B2添加到与存储器装置相关联的经放置格仓集，如本文中在上文更详细地解释。
图12说明计算机系统1200的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任一或多种方法的指令集。在一些实施例中，计算机系统1200可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用以执行控制器的操作(例如，运行操作系统以执行对应于图1的格仓放置管理组件113的操作)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂巢式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
实例计算机系统1200包含处理装置1202、主存储器1204(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或RDRAM等)、静态存储器1206(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统1218，其经由总线1230彼此通信。
处理装置1202表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置1202也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置1202被配置成执行指令1226以用于执行本文中所论述的操作和步骤。计算机系统1200可另外包含网络接口装置1208以在网络1220上通信。
数据存储系统1218可包含机器可读存储媒体1224(也称为计算机可读媒体)，其上存储有一或多组指令1226或体现本文中所描述的方法或功能中的任一或多种的软件。指令1226还可在由计算机系统1200执行期间完全或至少部分地驻存在主存储器1204内和/或处理装置1202内，主存储器1204和处理装置1202也构成机器可读存储媒体。机器可读存储媒体1224、数据存储系统1218和/或主存储器1204可对应于图1的存储器子系统110。
在一个实施例中，指令1226包含用于实施对应于图1的格仓放置管理组件113的功能性的指令。虽然机器可读存储媒体1224在实例实施例中展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM以及磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自连接到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。
在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种方法，其包括：
在多个预定时间段中的第一时间段期间，选择与存储器装置相关联的多个电压格仓中的第一电压格仓，其中所述多个电压格仓中的每个电压格仓与对应的读取电平偏移集相关联；
在所述多个预定时间段中的第二时间段期间，执行所述存储器装置的块的读取操作，其中使用与所述第一电压格仓相关联的第一读取电平偏移集执行所述读取操作；
基于所述读取操作，确定与所述第一格仓的所述第一读取电平偏移集相关联的触发度量；和
响应于确定所述触发度量未能满足预定义条件，选择所述多个电压格仓中的第二电压格仓，其中与所述第二电压格仓相关联的第二读取电平偏移集与满足所述预定义条件的第二触发度量相关联。
2.根据权利要求1所述的方法，其另外包括：
使所述第一电压格仓与第一缓慢电荷损失SCL区相关联；
使所述第二电压格仓与第二SCL区相关联；和
将所述第一电压格仓和所述第二电压格仓指配给与所述存储器装置相关联的经放置格仓集。
3.根据权利要求2所述的方法，其另外包括：
确定所述经放置格仓集中的格仓的数目是否匹配经放置格仓的目标数目；和
响应于确定所述经放置格仓集中的所述格仓数目不匹配所述经放置格仓目标数目：
确定与所述预定义条件相关联的触发度量阈值；
修改所述触发度量阈值；
在对应的多个时间段处执行多个读取操作以基于所述经修改触发度量阈值确定第二经放置格仓集；和
使所述第二经放置格仓集与所述存储器装置相关联。
4.根据权利要求1所述的方法，其另外包括：
使用所述第二格仓的所述第二读取电平偏移集执行所述块的第二读取操作；和
确定基于所述第二读取操作的第二触发度量满足所述预定义条件。
5.根据权利要求1所述的方法，其另外包括：
响应于确定所述触发度量满足所述预定义条件，在第三时间段期间，使用所述第一格仓的所述第一读取电平偏移集执行第二读取操作。
6.根据权利要求1所述的方法，其中所述触发度量是表示所述存储器装置的具有高错误率的存储器单元的百分比的触发率。
7.根据权利要求1所述的方法，其另外包括：
响应于确定所述触发度量未能满足所述预定义条件，确定所述读取操作是使用对应于每个谷值的不正确读取电平偏移集执行的。
8.根据权利要求1所述的方法，其中选择所述第二格仓另外包括：
响应于确定所述多个格仓的子集与满足所述预定义条件的触发度量相关联，选择所述格仓的所述子集的一格仓作为所述第二格仓，其中所述格仓针对代表性层级在所述格仓子集当中具有最大读取电平偏移集。
9.一种系统，其包括：
存储器装置；和
处理装置，其以操作方式耦合到所述存储器装置，所述处理装置执行包括以下各项的操作：
识别与存储器装置相关联的经放置格仓集；
确定所述经放置格仓集中的格仓的数目是否匹配所述存储器装置的经放置格仓的目标数目；和
响应于确定所述经放置格仓集中的所述格仓数目不匹配所述经放置格仓目标数目：
修改与所述存储器装置相关联的触发度量阈值；
在对应的多个时间段处执行多个读取操作以基于所述经修改触发度量阈值确定第二经放置格仓集；和
使所述第二经放置格仓集与所述存储器装置相关联。
10.根据权利要求9所述的系统，其中在所述相应多个时间段处执行所述多个读取操作另外包括：
在所述多个预定时间段中的第一时间段期间，选择与存储器装置相关联的多个电压格仓中的第一电压格仓，其中所述多个电压格仓中的每个电压格仓与对应的读取电平偏移集相关联；
在第二时间段期间，使用所述第一电压格仓的第一读取电平偏移集执行所述存储器装置的块的所述多个读取操作中的一读取操作；
基于所述读取操作，确定与所述第一电压格仓的所述第一读取电平偏移集相关联的触发度量；和
响应于确定所述触发度量超过所述经修改触发度量阈值，选择所述多个格仓中的第二电压格仓，其中所述第二电压格仓的第二读取电平偏移集与低于所述经修改触发度量阈值的第二触发度量相关联。
11.根据权利要求10所述的系统，其中所述处理装置执行包括以下各项的另外操作：
使所述第一电压格仓与所述第一时间段相关联；
使所述第二电压格仓与所述第二时间段相关联；和
将所述第一电压格仓和所述第二电压格仓指配给与所述存储器装置相关联的所述第二经放置格仓集。
12.根据权利要求9所述的系统，其中所述触发度量是表示具有高错误率的存储器单元的百分比的触发率。
13.根据权利要求9所述的系统，其中所述经放置格仓集中的每个格仓与读取电平偏移集相关联，且其中所述读取电平偏移集中的每个读取电平偏移与电压谷值相关联。
14.根据权利要求13所述的系统，其中所述存储器装置的块族指配给所述经放置格仓集，且每一块族基于所述经指配格仓的对应读取电平偏移集执行读取操作。
15.一种包括指令的非暂时性计算机可读存储媒体，所述指令在由处理装置执行时致使所述处理装置执行包括以下各项的操作：
在多个预定时间段中的第一时间段期间，选择与存储器装置相关联的多个电压格仓中的第一电压格仓，其中所述多个电压格仓中的每个电压格仓与对应的读取电平偏移集相关联；
在所述多个预定时间段中的第二时间段期间，执行所述存储器装置的块的读取操作，其中使用与所述第一电压格仓相关联的第一读取电平偏移集执行所述读取操作；
基于所述读取操作，确定与所述第一格仓的所述第一读取电平偏移集相关联的触发度量；和
响应于确定所述触发度量未能满足预定义条件，选择所述多个电压格仓中的第二电压格仓，其中与所述第二电压格仓相关联的第二读取电平偏移集与满足所述预定义条件的第二触发度量相关联。
16.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述处理装置执行包括以下各项的另外操作：
使所述第一电压格仓与所述第一时间段相关联；
使所述第二电压格仓与所述第二时间段相关联；和
将所述第一电压格仓和所述第二电压格仓指配给与所述存储器装置相关联的经放置格仓集。
17.根据权利要求16所述的非暂时性计算机可读存储媒体，其中所述处理装置执行包括以下各项的另外操作：
确定所述经放置格仓集中的格仓的数目是否匹配经放置格仓的目标数目；和
响应于确定所述经放置格仓集中的所述格仓数目不匹配所述经放置格仓目标数目：
确定与所述预定义条件相关联的触发度量阈值；
修改所述触发度量阈值；
在对应的多个时间段处执行多个读取操作以基于所述经修改触发度量阈值确定第二经放置格仓集；和
使所述第二经放置格仓集与所述存储器装置相关联。
18.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述处理装置执行包括以下各项的另外操作：
使用所述第二格仓的所述第二读取电平偏移集执行所述块的第二读取操作；和
确定基于所述第二读取操作的第二触发度量满足所述预定义条件。
19.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述处理装置执行包括以下各项的另外操作：
响应于确定所述触发度量满足所述预定义条件，在第三时间段期间，使用所述第一格仓的所述第一读取电平偏移集执行第二读取操作。
20.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述触发度量是表示所述存储器装置的有缺陷存储器单元的百分比的触发率。
CN202111279905.3A 2020-10-29 2021-10-28 使用触发度量计分来管理用于存储器装置的块族的格仓放置 Pending CN114429778A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/084,549 US11372545B2 (en) 2020-10-29 2020-10-29 Managing bin placement for block families of a memory device based on trigger metric values
US17/084,549 2020-10-29

Publications (1)

Publication Number Publication Date
CN114429778A true CN114429778A (zh) 2022-05-03

Family

ID=81310996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111279905.3A Pending CN114429778A (zh) 2020-10-29 2021-10-28 使用触发度量计分来管理用于存储器装置的块族的格仓放置

Country Status (2)

Country Link
US (2) US11372545B2 (zh)
CN (1) CN114429778A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11372545B2 (en) * 2020-10-29 2022-06-28 Micron Technology, Inc. Managing bin placement for block families of a memory device based on trigger metric values
US11587627B2 (en) * 2021-04-16 2023-02-21 Micron Technology, Inc. Determining voltage offsets for memory read operations
US20230396270A1 (en) * 2022-06-02 2023-12-07 Micron Technology, Inc. Dynamic decoding for memory systems
US20240070003A1 (en) * 2022-08-30 2024-02-29 Western Digital Technologies, Inc. Data retention management after power off
US20240069997A1 (en) * 2022-08-31 2024-02-29 Micron Technology, Inc. Caching lookup tables for block family error avoidance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11023172B2 (en) * 2019-07-26 2021-06-01 Micron Technology, Inc. Selecting read voltage using write transaction data
US11211128B1 (en) * 2020-10-02 2021-12-28 Micron Technology, Inc. Performing threshold voltage offset bin selection by package for memory devices
US11372545B2 (en) * 2020-10-29 2022-06-28 Micron Technology, Inc. Managing bin placement for block families of a memory device based on trigger metric values
US11282564B1 (en) * 2020-11-11 2022-03-22 Micron Technology, Inc. Selective wordline scans based on a data state metric
US11222704B1 (en) * 2020-12-17 2022-01-11 Micron Technology, Inc. Power state aware scan frequency

Also Published As

Publication number Publication date
US20220326851A1 (en) 2022-10-13
US11847317B2 (en) 2023-12-19
US20220137815A1 (en) 2022-05-05
US11372545B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
US11847317B2 (en) Managing bin placement for block families of a memory device based on trigger metric valves
US11263134B1 (en) Block family combination and voltage bin selection
US11842772B2 (en) Voltage bin boundary calibration at memory device power up
US11704217B2 (en) Charge loss scan operation management in memory devices
US11664080B2 (en) Bin placement according to program-erase cycles
US11676664B2 (en) Voltage bin selection for blocks of a memory device after power up of the memory device
CN114981891A (zh) 用于存储器装置的基于块族的错误避免
US11941277B2 (en) Combination scan management for block families of a memory device
US11928347B2 (en) Managing voltage bin selection for blocks of a memory device
CN115148267A (zh) 基于块族的电压分布参数来避免错误
CN115148266A (zh) 基于块的电压分布参数来避免错误
EP4002129A1 (en) Time-based combining for block families of a memory device
CN115083456A (zh) 基于电压分布参考电压的电压分档校准
CN113539335A (zh) 针对存储器装置的块族跟踪
US11791004B2 (en) Threshold voltage offset bin selection based on die family in memory devices
US20220129154A1 (en) Managing bin placement for block families of a memory device using trigger metric scores
US11675509B2 (en) Multiple open block families supporting multiple cursors of a memory device
CN114639402A (zh) 管理用于低阈值电压偏移区间放置的读取电平电压偏移
CN115004303A (zh) 存储器子系统中的电荷损失跟踪
US11823722B2 (en) Determining voltage offsets for memory read operations
CN114512169A (zh) 用于存储器装置的基于电压的块族组合
CN115223642A (zh) 用于校准存储器装置的电压块组的阈值电压确定

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination