CN115004303A - 存储器子系统中的电荷损失跟踪 - Google Patents

存储器子系统中的电荷损失跟踪 Download PDF

Info

Publication number
CN115004303A
CN115004303A CN202080051414.0A CN202080051414A CN115004303A CN 115004303 A CN115004303 A CN 115004303A CN 202080051414 A CN202080051414 A CN 202080051414A CN 115004303 A CN115004303 A CN 115004303A
Authority
CN
China
Prior art keywords
blocks
threshold voltage
memory
family
adjustment value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080051414.0A
Other languages
English (en)
Inventor
沈光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115004303A publication Critical patent/CN115004303A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

公开一种系统，其包括存储器装置和处理装置，所述处理装置与所述存储器装置以操作方式耦合，以执行包含识别包括所述存储器装置的多个块的块族的操作。由所述处理装置执行的所述操作进一步包含使所述块族与阈值电压偏移相关联。由所述处理装置执行的所述操作进一步包含计算所述阈值电压偏移的调整值，其中所述调整值反映从触发事件以来已经过的时间周期以及携载所述多个块中的一或多个块的存储器组件的温度。

Description

存储器子系统中的电荷损失跟踪
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及跟踪存储器子系统中的电荷损失。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。
附图说明
根据下文给出的详细描述并且根据本公开的各种实施例的附图将更加充分地理解本公开。然而，附图不应视为将本公开限制于特定实施例，而是仅用于解释和理解。
图1示出根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2示意性地示出根据本公开的一些实施例的能够通过将存储器单元编程为八个电荷状态而存储三个数据位的三层级存储器单元的时间电压移位，所述八个电荷状态不同于单元的浮动栅极上的电荷量。
图3描绘示出根据本公开的一些实施例的阈值电压偏移对编程之后的时间(即，从块已经编程以来经过的时间周期)的相依性的实例曲线图。
图4示意性地示出根据本公开的实施例的一组预定义阈值电压偏移区间。
图5示意性地示出根据本公开的实施例操作的由存储器子系统的块族管理器组件实施的块族管理操作。
图6示意性地示出根据本公开的实施例的由存储器子系统控制器维持以用于使块和/或分区与块族相关联的实例元数据。
图7为根据本公开的一些实施例操作的由存储器子系统控制器实施的跟踪电荷损失的实例方法700的流程图。
图8为根据本公开的一些实施例的由存储器子系统控制器实施的跟踪电荷损失的实例方法800的流程图。
图9为本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及跟踪存储器子系统中的电荷损失。存储器子系统可为存储装置、存储器模块，或存储装置和存储器模块的组合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供将存储在存储器子系统处的数据，且可请求将从存储器子系统检索的数据。
存储器子系统可利用一或多个存储器装置(包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合)来存储由主机系统提供的数据。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由一组物理块组成。每一块由一组页组成。每一页由一组存储器单元(“单元”)组成。单元为存储信息的电子电路。
数据操作可由存储器子系统执行。数据操作可为主机起始的操作。举例来说，主机系统可起始存储器子系统上的数据操作(例如，写入、读取、擦除等等)。主机系统可存取对存储器子系统的请求(例如，写入命令、读取命令)，以便将数据存储在存储器子系统处的存储器装置上并从存储器子系统上的存储器装置读取数据。如由主机请求指定，待读取或写入的数据在下文中被称为“主机数据”。主机请求可包含用于主机数据的逻辑地址信息(例如，逻辑块地址(LBA)、名称空间)，其为主机系统与主机数据相关联的位置。逻辑地址信息(例如，LBA、名称空间)可为主机数据的元数据的部分。元数据还可包含错误处理数据(例如，ECC码字、奇偶检验码)、数据版本(例如，用于区分所写入数据的期限)、有效位图(其LBA或逻辑传送单元含有有效数据)等等。
存储器装置包含能够取决于存储器单元类型而存储一或多个位的信息的多个存储器单元。可通过将某一电压施加到存储器单元来编程(写入到)存储器单元，这导致电荷由存储器单元保持，从而确定电压信号VCG，所述电压信号VCG必须施加到单元的控制电极以使单元在源极电极与漏极电极之间对跨单元的电流开放。更具体地说，对于每一个别存储器单元(具有存储于其上的电荷Q)，可存在阈值控制栅极电压VT(在本文中也被称为“阈值电压”或简单地为“阈值”)，使得对于VCG<VT，源极-漏极电流较低。一旦控制栅电压超出阈值电压，VCG>VT，电流显著地增加。由于电极和栅极的实际几何形状在单元与单元之间变化，因此阈值电压VT甚至对于实施于同一裸片上的单元也可不同。因此，存储器单元可表征为阈值电压的分布P，P(Q,VT)＝dW/dVT，其中dW表示当电荷Q置于单元上时，任何给定单元的阈值电压在区间[VT,VT+dVT]内的概率。
高质量存储器装置可具有与装置的单元所容许的控制电压的工作范围相比较窄的分布P(Q,VT)。因此，多个非重叠分布P(Qk,VT)(“谷线”)可以拟合到工作范围，从而允许存储和可靠地检测多个电荷值Qk，k＝1、2、3…。分布(谷线)穿插有电压间隔(谷线容限)，其中装置的存储器单元没有(或极少)具有其阈值电压。因此，此类谷线容限可用于分离各种电荷状态Qk—可通过在读取操作期间检测单元的相应阈值电压VT存在于哪两个谷线容限之间来确定单元的逻辑状态。此有效地允许单个存储器单元存储多个位的信息：以2N-1个定义明确的谷线容限和2N个谷线操作的存储器单元能够可靠地存储N个位的信息。具体来说，可通过比较由存储器单元展现的所测量的阈值电压VT与对应于存储器装置的已知谷线容限(例如，容限的中心)的一或多个参考电压电平来执行读取操作。
由于被称为缓慢电荷损失(SCL)的现象，随着单元的电荷减少，存储器单元的阈值电压VT可随时间而变化，过程有时被称为“时间电压移位”(TVS)。由于典型单元存储带负电的粒子(电子)，因此电子的损失使得电压阈值沿着电压轴线朝向较低电压阈值VT移位。阈值电压可首先快速改变(紧接在存储器单元经编程之后)，同时相对于从单元编程事件以来经过的时间t，以大致幂律方式在较大时间减缓，ΔVT(t)＝-C*tb。在本公开的一些实施例中，可通过跟踪从编程事件以来经过的时间以及特定存储器分区(框、平面等等)的环境条件且关联待在读取操作期间使用的电压偏移ΔVT来减轻TVS，其中标准“基础读取电平”阈值电压VT(紧接在编程之后由单元显示)由电压偏移修改：VT→VT+ΔVT。尽管TVS为连续过程且补偿校正ΔVT(t)可为时间的连续函数，但在一些实施例中，可以利用离散数目个偏移“区间”来实现偏移的足够准确度。每一区间可与在指定时间窗口内且在类似环境(例如，温度)条件下经编程的块(或任何其它存储器分区)的“族”相关联。由于从编程以来经过的时间和温度条件在影响TVS的量的主要因素当中，因此可假定单个块族内的不同分区以展现其存储器单元的阈值电压的类似分布，且因此将需要将相同电压偏移施加到用于读取操作的基础读取电平。
可相对于块编程事件异步地创建块族。在说明性实例中，每当从上一块族创建以来已经过指定时间周期Δt(例如，预定数分钟)时或每当存储器单元的参考温度已改变超过指定阈值ΔΘ(例如，10K、5K或任何其它值)时，可创建(“打开”)新族。类似地，在从创建族以来已经过时间周期Δt之后或当参考温度(在任一方向上)已改变超过ΔΘ时，可“关闭”族(且可创建新族)。存储器子系统控制器可维持活动块族的识别符，其在一或多个块经编程时与所述一或多个块相关联。
存储器子系统控制器可周期性地执行校准操作，以便使各个族的分区与区间中的一者相关联。每一区间又可与待施加用于读取操作的一组电压偏移相关联。分区与族以及族与区间的关联在本文中被称为辅助读取元数据(ARM)，其表示存储器装置的较广泛状态度量的部分。状态度量还可包含弃用物理存储器块(或其它分区)的数目、各种物理块已被擦除的次数、各种存储器分区的单元的配置类型(例如，单层级单元与多层级单元)或表示存储器装置的状态的任何其它类型的信息。ARM可存储在由存储器子系统控制器维持的元数据表中。
根据本公开的实施例，可针对分组成族的经编程分区选择性地跟踪TVS。基于分区到族的分组，在读取操作中将适当的区间特定读取(电压)偏移施加到基础读取(电压)电平。基础读取电平还可存储在存储器装置的元数据中。在接收到读取命令之后，存储器子系统控制器可执行以下操作：(1)识别与由读取命令中指定的逻辑地址识别的存储器分区相关联的族；(2)识别与所识别的族相关联的电流区间；(3)确定所识别的区间的一组读取偏移；(4)通过将与所识别的区间相关联的读取偏移叠加地施加到基础读取电平而计算新读取电压；及(5)使用新读取电压执行读取电压，如下文更详细地描述。
然而，各种实施方案可能无法充分地解决时间电压移位或相对于在存储器子系统控制器必须频繁地执行校准操作时所产生的对性能和功率的影响而采用低效策略，以便使块族与因TVS所致的数据操作中应用的电压偏移相关联。
本公开的各方面通过实施存储器子系统控制器来解决上文所提到的和其它缺陷，所述存储器子系统控制器通过对与块族相关联的阈值电压偏移累积影响而跟踪块族中的电荷损失，以便将存储器子系统控制器应执行的校准操作的量降至最低。在一些实施例中，存储器子系统控制器可通过引入待施加到读取操作的阈值电压偏移来考虑存储器装置的块中的电荷损失，使得阈值电压偏移取决于从上一编程事件以来经过的时间以及存储器组件的相关部分所经历的环境(例如，温度)条件。存储器子系统控制器可在一段时间内累积阈值电压偏移的变化。一旦所累积的阈值电压偏移达到阈值电压标准，则存储器子系统控制器可执行一或多个校准操作以便确定经更新的新阈值电压。因此，校准将由所累积的阈值电压偏移达到阈值电压值触发，这导致校准操作的频率减小。
因此，本公开的优点包含但不限于通过减小校准操作的频率来改进存储器子系统的性能及功率消耗。
图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或此类装置的组合。
存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的组合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为例如以下各项的计算装置：台式计算机、手提式计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或连网市售装置中的计算机)，或这类包含存储器和处理装置(例如，处理器)的计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的多个存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与…耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等连接。
主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如以将数据写入存储器子系统110和从存储器子系统110读取数据。
主机系统120可以经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、低功率双数据速率(LPDDR)等等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1示出存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器单元的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器形成对比，交叉点非易失性存储器可进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一者可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如，多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC、PLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器信元可以分组为可指代用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，页可经分组以形成块。
虽然描述了例如非易失性存储器单元的3D交叉点阵列以及NAND类型快闪存储器(例如，2D NAND、3D NAND)的非易失性存储器组件，但是存储器装置130可以基于任何其它类型的非易失性存储器，例如，只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，或电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或简单起见，控制器115)可与存储器装置130通信以执行操作，例如，在存储器装置130处读取数据、写入数据或擦除数据，以及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。硬件可包含具有用以执行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等等)或其它合适的处理器。
存储器子系统控制器115可包含处理装置，所述处理装置包含经配置以执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所示的实例中，存储器子系统控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可实际上依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可以从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115还可包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置130，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
在一些实施方案中，存储器子系统110可使用分条方案，根据此方案，每个数据有效负载(例如，用户数据)利用存储器装置130(例如，NAND类型快闪存储器装置)的多个裸片，使得有效负载分布在整个裸片子集上，而其余的一或多个裸片用以存储错误校正信息(例如，奇偶校验位)。因此，本文将使用分条方案跨存储器装置的一组裸片分布的一组块称为“超级块”。
存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含可以从存储器子系统控制器115接收地址并将地址解码以存取存储器装置130的高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110为受管理存储器装置，其为具有在裸片上的控制逻辑(例如，本地控制器132)和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例为受管理NAND(MNAND)装置。
根据本公开的实施例，存储器子系统110包含块族管理器组件113，所述块族管理器组件可用于通过对阈值电压偏移累积时间和温度的影响来跟踪存储器单元中的电荷损失。在一些实施例中，存储器子系统控制器115包含块族管理器组件113的至少一部分。在一些实施例中，块族管理器组件113是主机系统110、应用程序或操作系统的部分。在其它实施例中，本地媒体控制器135包含块族管理器组件113的至少一部分，且经配置以执行本文中所描述的功能性。块族管理器组件113可基于与存储器装置130相关联的块族的时间和温度而管理阈值电压偏移的累积，如下文中更详细地描述。
图2示意性地示出根据本公开的一些实施例的能够通过将存储器单元编程为八个电荷状态Qk而存储三个数据位的三层级存储器单元(TLC)的时间电压移位(TVS)，所述八个电荷状态不同于单元的浮动栅极上的电荷量。阈值电压P(VT,Qk)的分布与7个谷线容限VMn分开。编程为第k个电荷状态(Qk)的单元可存储3位的特定组合。举例来说，电荷状态Qk可存储二进制组合101，如所描绘。此电荷状态Qk可以在读出操作期间通过检测出谷线容限VMk内的控制栅极电压VCG足以使单元向源极-漏极电流开放而前一谷线容限VMk-1内的控制栅极电压不足以使单元向源极-漏极电流开放而确定。存储器单元可经配置以存储N＝1个位(SLC)、N＝2个位(MLC)、N＝3个位(TLC)、N＝4个位(QLC)等，这取决于在控制栅极电压的工作范围内可拟合多少分布(且散布有足够大小的谷线容限)。即使图2描绘TLC，本公开中所描述的操作可应用于任何N位存储器单元。
存储器单元通常由字线(电连接到单元的控制栅极的导线)接合，并在一种设置下(通过选择连接到单元的源极电极和漏极电极的连续位线)一起编程为存储器页(例如，16KB或32KB页)。在三个编程遍之后，三层级单元的字线可存储多达三个页：下部页(LP)、上部页(UP)和额外页(XP)。举例来说，在第一编程遍之后，可将单元驱动到电荷状态Q1、Q2、Q3、Q4中的一者(对应于LP位值1，如图2中所展示)或电荷状态Q5、Q6、Q7、Q8中的一者(对应于LP位值0)。在第二路径之后，当UP经编程到同一字线中时，可调整存储器单元的电荷状态，使得单元的阈值电压的可能位置的范围进一步变窄。举例来说，在电荷状态Q1、Q2、Q3或Q4中的一者中的单元(LP位值1)可驱动到两个状态Q1或Q2中的仅一者(对应于UP位值1)或驱动到两个状态Q3或Q4中的一者(对应于UP位值0)。类似地，在第三编程路径之后，存储器单元的电荷状态可经进一步微调。举例来说，可以将处于逻辑状态10(即，UP位存储值1和LP位存储值0)和处于电荷状态Q7或Q8中的一者的单元驱动到状态Q7(对应于XP位值0)或驱动到状态Q8(对应于XP位值1)。相反地，在读取操作期间，存储器控制器115可确定第六谷线容限VM6内所施加的控制栅电压VCG足以使单元对源极-漏极电流开放，而第七谷线容限VM7内的控制栅电压足以使单元开放。因此，存储器控制器115可确定单元处于对应于逻辑状态010的电荷状态Q7中(即，XP:0,UP:1,LP:0)。
用图2中的实线所描绘的阈值电压的分布为存储器单元紧接在编程之后具有的分布。随着时间的推移，由于缓慢的电荷损失，分布会发生移位(通常朝向VT的较低值)，如用虚线指示的经移位谷线所展示。因此，各种存储器单元的阈值电压经移位一定值ΔVT，所述值可取决于从编程以来经过的时间、环境条件(例如，环境温度)等等。对于最优读取操作，控制器115(或SSC 113)可因此用对应偏移VR→VR+ΔV来调整基础读取电平，所述对应偏移与时间电压移位相同(或大致相同)。在一个实施例中，可将偏移确定(或估计)为紧接在编程之后的谷线容限的中心(例如，VM7的中心202)与稍后某一时刻相同—但经移位的—谷线容限的中心(例如，新中心204)之间的差。如在图2中示意性地描绘，不同分布(谷线)和谷线容限的TVS可彼此不同。在图2中描绘的典型情境中，对于较大电荷Q，TVS较大；且对于较小电荷，TVS较小。
如图2中所展示，存储器装置中的TVS为连续过程。然而，在一些实施例中，可以使用一组离散的区间以及相应地一组离散的电压偏移ΔV来实现电压偏移的足够准确度。在此类实施例中，可以通过设置与各种存储器分区相关联的数个离散区间(例如，五个、八个、二十个等等)来解决TVS现象。可将区间相关的数据存储在元数据表210中。各种存储器分区(分组到族中，如下文更详细地描述)与区间的关联可存储在族-区间关联212中；族-区间关联可随时间的推移而动态地改变。举例来说，当存储器单元随时间继续失去电荷时，相应的存储器分区(分组到族中)可以连续方式从初级区间移动到具有较大电压偏移的较高级区间。区间-偏移关联214还可存储在元数据表210中。在一些实施例中，区间-偏移关联214可为静态的，而可(基于存储器分区的校准)调整族-区间关联212以考虑相应分区的存储器单元的实际电荷损失。在一些实施例中，族-区间关联212可存储存储器分区的逻辑地址，例如相应块的LBA，而LBA与相应物理块地址(PBA)的关联可存储在元数据表210外部，例如，分开存储在本地存储器119或存储器装置130、140中的一者中的存储器转换表内。然而，在一些实施例中，族-区间关联212可另外包含LBA到PBA转换或存储直接PBA到区间关联。如在图2中用弯曲箭头示意性地描绘，区间的编号、区间-偏移关联214、分区-区间关联可基于存储器装置(或类似类型的存储器装置，例如，在设计和制造期间)的校准，以用于在读取操作期间使性能达到最大且使读取错误降至最低。
图3描绘示出阈值电压偏移310对编程之后的时间320(即，从块已经编程以来经过的时间周期)的相依性的实例曲线图300。如由图3示意性地示出，将存储器装置的块分组成块族330A-330N，使得每一块族包含已在指定时间窗口和指定温度窗口内编程的一或多个块。如上文所提及，由于编程之后经过的时间和温度是影响时间电压移位的主要因素，因此假定单个块族310内的所有块和/或分区在存储器单元中展现类似的阈值电压分布，且因此读取操作将需要相同的电压偏移。
可相对于块编程事件异步地创建块族。在说明性实例中，每当从上一块族的创建以来已经过指定时间周期(例如，预定数分钟)，或每当从当前块族的创建以来以指定时间间隔更新的存储器单元的参考温度已改变超过指定阈值，则图1的存储器子系统控制器115可创建新块族。
新创建的块族可与区间0相关联。接着，存储器子系统控制器可周期性地执行校准操作，以便使每一块族的每一裸片与预定义阈值电压偏移区间(在图3的说明性实例中为区间0-7)中的一者相关联，其又与待施加用于读取操作的电压偏移相关联。块与块族以及块族和裸片与阈值电压偏移区间的关联可存储在存储器子系统控制器所维持的相应元数据表中。在本公开的各种实施例中，块族管理器组件113可跟踪与任何块族330A-330N相关联的阈值电压偏移的累积，且在阈值电压偏移达到阈值电压标准后执行校准操作。
图4示意性地示出根据本公开的实施例的一组预定义阈值电压偏移区间(区间0到区间9)。如图4示意性地示出，可将阈值电压偏移曲线图细分为多个阈值电压偏移区间，使得每一区间对应于阈值电压偏移的预定范围。虽然图4的说明性实例限定了十个区间，但在其它实施方案中，可使用各种其它数目的区间(例如，64个区间)。基于所执行的校准操作，存储器子系统控制器将每一块族的每一裸片与阈值电压偏移区间相关联，所述阈值电压偏移区间限定待施加到基础电压读取电平以便执行读取操作的一组阈值电压偏移，如下文中更详细地描述。
图5示意性地示出根据本公开的实施例操作的由存储器子系统控制器的块族管理器组件实施的块族管理操作。如图5示意性地示出，块族管理器510可在存储器变量中维持活动块族的识别符520，所述识别符与光标530A-530K被编程时所述光标的一或多个块相关联。“光标”在本文中将广泛地指代存储器装置上向其写入数据的位置。
存储器子系统控制器可利用通电分钟(POM)时钟来跟踪块族的创建时间。在一些实施方案中，除POM时钟之外，还可利用当控制器处于各种低功率状态时继续运行的较不准确的时钟，使得在控制器从低功率状态唤醒后，即刻基于较不准确的时钟来更新POM时钟。
因此，在初始化每一块族后，当前时间540作为块族开始时间550存储在存储器变量中。当块经编程时，将当前时间540与块族开始时间550进行比较。响应于检测到当前时间540与块族开始时间550的差大于或等于指定时间周期(例如，预定数分钟)，更新存储活动块族识别符520的存储器变量，以存储下一块族编号(例如，下一循序整数编号)，且更新存储块族开始时间550的存储器变量以存储当前时间540。块族管理器510还可使用当前时间540，以便通过累积对阈值电压偏移的时间的影响来跟踪与块族相关联的电荷损失。
块族管理器510还可维持一组存储器变量，所述一组存储器变量用于存储例如每一存储器装置的选定裸片的高参考温度和低参考温度，以及每一存储器装置的选定裸片在某一时间周期期间的各种温度。在初始化每一块族之后，高温560和低温570变量存储存储器装置的选定裸片的当前温度的值。在操作中，在活动块族识别符520保持相同时，周期性地获得温度测量值，并将其与相应地更新的所存储的高温560和低温570值进行比较：如果发现温度测量值大于或等于由高温变量560存储的值，则更新由高温变量560存储的值以存储所述温度测量值；相反地，如果发现温度测量值降到低于由低温变量570存储的值，则更新由低温变量570存储的值以存储所述温度测量值。
块族管理器510可进一步周期性地计算高温560与低温570之间的差。响应于确定高温560与低温570之间的差大于或等于指定温度阈值，块族管理器510可创建新的活动块族：存储活动块族识别符520的存储器变量经更新以存储下一块族编号(例如，下一循序整数编号)，存储块族开始时间550的存储器变量经更新以存储当前时间540，且高温560和低温570变量经更新以存储存储器装置的选定裸片的当前温度的值。
块族管理器510还可通过在特定时间周期期间使用给定裸片的所存储的温度值来计算在经过的时间周期期间的平均温度。在经过的时间周期期间的平均温度可例如用于计算阈值电压偏移的调整值，如下文参考图7更详细地描述。
在编程块时，存储器子系统控制器使块与当前活动块族相关联。每一块与对应块族的关联是由块族元数据580反映，如下文参考图6更详细地描述。
如上文所提及，基于可由达到阈值电压标准的累积阈值电压偏移触发的校准操作，存储器子系统控制器将每一块族的每一裸片与阈值电压偏移区间相关联，所述阈值电压偏移区间限定待施加到基础电压读取电平的一组阈值电压偏移以便执行读取操作。校准操作涉及相对于正被校准的块族内指定数目的随机选定块，利用不同阈值电压偏移执行读取操作，以及选择使读取操作的错误率降至最低的阈值电压偏移。
图6示意性地示出根据本公开的实施例的由存储器子系统控制器维持以用于使块和/或分区与块族相关联的实例元数据。如由图6示意性地示出，存储器子系统控制器可维持超级块表610、族表620、偏移表630和累积阈值电压偏移表640。
超级块表610的每一记录指定与指定超级块和分区组合相关联的块族。在一些实施方案中，超级块表记录可进一步包含与指定超级块和分区组合相关联的时间和温度值。
族表620由块族编号索引，使得族表620的每一记录为记录的索引所参考的块族指定与块族的相应裸片相关联的一组阈值电压偏移区间。换句话说，族表620的每一记录包含向量，所述向量的每一元素指定与向量元素的索引所参考的裸片相关联的阈值电压偏移区间。可通过校准过程确定待与块族裸片相关联的阈值电压偏移区间，如上文更详细地描述。
偏移表630由区间编号索引。偏移表630的每一记录指定与阈值电压偏移区间相关联的一组阈值电压偏移(例如，针对TLC、MLC和/或SLC)。
最后，所累积的阈值电压偏移表640由块族编号索引，使得所累积的阈值电压偏移表640的每一记录为记录的索引所参考的块族指定与块族的相应裸片相关联的阈值电压偏移以及基于时间和温度的影响计算的所累积的阈值偏移电压。
元数据表610-630可存储在图1的一或多个存储器装置130上。在一些实施方案中，元数据表的至少一部分可高速缓存在图1的存储器子系统控制器115的本地存储器119中。
在操作中，在接收到读取命令后，存储器子系统控制器确定对应于读取命令所指定的逻辑块地址(LBA)的物理地址。例如物理块编号和裸片识别符的物理地址的组件用于执行元数据表遍历：首先，超级块表610用于识别对应于物理块编号的块族识别符；接着，块族识别符用作到族表620的索引，以便确定与块族和裸片相关联的阈值电压偏移区间；所识别的阈值电压偏移区间用作到偏移表630的索引，以便确定对应于区间的阈值电压偏移；最后，所累积的阈值电压偏移表640用于基于所累积的阈值电压偏移是否达到阈值电压标准而识别是否执行校准操作以确定阈值电压偏移。存储器子系统控制器可接着将所识别的阈值电压偏移叠加地施加到基础电压读取电平，以便执行所请求的读取操作。
图7为根据本公开的一些实施例的由存储器子系统控制器实施的跟踪电荷损失的实例方法700的流程图。方法700可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法700由图1的块族管理器组件113执行。虽然以特定顺序或次序来展示，但是除非另外指定，否则可修改过程的次序。因此，所说明的实施例应理解为仅作为实例，且所说明的过程可以不同次序执行，并且一些过程可并行执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每一实施例中需要所有过程。其它过程流程是可能的。
在操作710处，处理逻辑识别块族。块族可包括存储器装置的多个块。在说明性实例中，识别块族可包括从存储器装置的多个块随机选择块族。
在操作715处，处理逻辑使块族与阈值电压偏移相关联。在说明性实例中，处理逻辑利用图6的块族表620，以便确定对应于块族识别符和裸片识别符的组合的区间识别符。处理逻辑接着利用图6的偏移表630，以便确定所识别的阈值电压偏移区间的阈值电压偏移。
在操作720处，处理逻辑确定从触发事件以来已经过的时间周期。触发事件可为例如相对于由操作710所识别的块族的一或多个块的编程或校准操作。在说明性实例中，处理逻辑可利用块族管理器510和当前时间540来确定从触发事件以来经过的时间周期。举例来说，块族管理器510可计算当前时间540与块族开始时间550之间的差，以便获得从触发事件以来已经过的时间周期。
在操作725处，处理逻辑在所识别的块族的选定裸片处接收温度测量值。温度测量值可为从触发事件以来已经过的时间周期期间的平均温度，如由块族管理器510所计算，如本文更详细地解释。
在操作730处，处理逻辑计算阈值电压偏移的调整值。在一些实施例中，可基于处理逻辑在操作720处确定的经过的时间周期和处理逻辑在操作725处接收到的温度测量值而计算调整值。调整值可由自乘到第一系数的幂且乘以第二系数的时间函数表示。时间函数可反映处理逻辑在操作720处确定的经过的时间周期。第一系数和第二系数中的至少一者可反映存储器组件的温度，例如处理逻辑在操作725处接收到的温度测量值。可叠加地累积调整值直到调整值满足阈值电压标准为止。响应于第一触发事件，叠加地累积调整值可包括将第一调整值存储为所累积的阈值电压偏移。响应于第二触发事件，可如上文所描述计算第二调整值。第二调整值可叠加地施加到所累积的阈值电压偏移。如上文所提及，可将反映温度测量值、经过的时间周期、调整值和所累积地阈值电压偏移的元数据维持在存储在图1的一或多个存储器装置130上的一或多个元数据表610-630中。
在操作735处，处理逻辑确定调整值是否满足阈值电压标准。在一些实施例中，调整值可反映为所累积的阈值电压偏移，如上文所描述。阈值电压标准可为例如对应于存储器装置的已知谷线容限(例如，容限的中心)的一或多个参考电压电平，如上文所描述。响应于确定所计算的调整值满足阈值电压标准电压，处理在操作740处继续；否则，处理循环回到操作715。
在操作740处，处理逻辑针对所识别的块族执行一或多个校准操作，以便使所识别的块族的每一裸片与预定义阈值电压偏移区间中的一者相关联，其又与待施加用于读取操作的电压偏移相关联。块与块族以及块族和裸片与阈值电压偏移区间的关联可存储在图的一或多个存储器装置130上的一或多个元数据表610-630中。
在操作745处，处理逻辑基于所计算的调整值而更新与块族相关联的阈值电压偏移。经更新的阈值电压偏移可随接着后由存储器子系统控制器使用以用于相对于块族的一或多个块执行读取操作。
图8为根据本公开的一些实施例的由存储器子系统控制器实施的跟踪电荷损失的实例方法800的流程图。方法800可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法800由图1的块族管理器组件113执行。虽然以特定顺序或次序来展示，但是除非另外指定，否则可修改过程的次序。因此，所说明的实施例应理解为仅作为实例，且所说明的过程可以不同次序执行，并且一些过程可并行执行。另外，可以在各种实施例中省略一或多个过程。因此，并非在每一实施例中需要所有过程。其它过程流程是可能的。
在操作810处，处理逻辑识别块族。块族可包括存储器装置的多个块。在说明性实例中，识别块族可包括从存储器装置的多个块随机选择块族。
在操作815处，处理逻辑使块族与阈值电压偏移相关联。在说明性实例中，处理装置利用图6的块族表620，以便确定对应于块族识别符和裸片识别符的组合的区间识别符。处理装置接着利用图6的偏移表630，以便确定所识别的阈值电压偏移区间的阈值电压偏移。
在操作820处，处理逻辑确定从触发事件以来已经过的时间周期。触发事件可为例如相对于由操作810所识别的块族的一或多个块的编程或校准操作。在说明性实例中，处理逻辑可利用块族管理器510和当前时间540来确定从触发事件以来经过的时间周期。举例来说，块族管理器510可计算当前时间540与块族开始时间550之间的差，以便获得从触发事件以来已经过的时间周期。
在操作825处，处理逻辑确定在从所识别的块族的选定裸片处的触发事件以来已经过的时间周期期间的平均温度测量值。可通过块族管理器510计算温度测量值，如上文所提及。
在操作830处，处理逻辑计算阈值电压偏移的调整值。在一些实施例中，可基于处理逻辑在操作820处确定的经过的时间周期和处理逻辑在操作825处接收到的温度测量值而计算调整值。调整值可由自乘到第一系数的幂且乘以第二系数的时间函数表示。时间函数可反映处理逻辑在操作820处确定的经过的时间周期。第一系数和第二系数中的至少一者可反映存储器组件的温度，例如处理逻辑在操作825处接收到的温度测量值。可叠加地累积调整值直到调整值满足阈值电压标准为止。响应于第一触发事件，叠加地累积调整值可包括将第一调整值存储为所累积的阈值电压偏移。响应于第二触发事件，可如上文所描述计算第二调整值。第二调整值可叠加地施加到所累积的阈值电压偏移。如上文所提及，可将反映温度测量值、经过的时间周期、调整值和所累积地阈值电压偏移的元数据维持在存储在图1的一或多个存储器装置130上的一或多个元数据表610-630中。
在操作835处，处理逻辑确定调整值是否满足阈值电压标准。在一些实施例中，调整值可反映为所累积的阈值电压偏移，如上文所描述。阈值电压标准可为例如对应于存储器装置的已知谷线容限(例如，容限的中心)的一或多个参考电压电平，如上文所描述。响应于确定所计算的调整值等于阈值电压标准电压，处理逻辑在操作840处继续；否则，处理逻辑循环回到操作815。
在操作840处，处理逻辑针对所识别的块族执行一或多个校准操作，以便使所识别的块族的每一裸片与预定义阈值电压偏移区间中的一者相关联，其又与待施加用于读取操作的电压偏移相关联。块与块族以及块族和裸片与阈值电压偏移区间的关联可存储在图的一或多个存储器装置130上的一或多个元数据表610-630中。
在操作845处，处理逻辑基于调整值而确定是否更新与所识别的块族相关联的阈值电压偏移。在说明性实例中，处理逻辑确定调整值是否满足阈值电压标准，如上文所描述。处理逻辑接着对所识别的块族执行一或多个校准操作，如上文所描述。在校准操作期间，存储器子系统控制器使每一块族的每一裸片与阈值电压偏移区间相关联。阈值电压偏移区间限定待施加到基础电压读取电平以便执行读取操作的一组阈值电压偏移。因此，在一些实施例中，处理逻辑可在校准操作之后基于与块族的每一裸片相关联的阈值电压偏移区间而更新阈值电压偏移。经更新的阈值电压偏移可由存储器子系统控制器使用以用于相对于块族的一或多个块执行读取操作。举例来说，可将经更新的阈值电压偏移叠加地施加到“基础读取电平”阈值电压，以便获得所识别的块族的新读取电压。
图9示出计算机系统900的实例机器，在所述机器内可执行一组指令以用于使机器执行本文中所论述的方法中的任何一或多个。在一些实施例中，计算机系统900对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用以执行控制器的操作(例如，以执行操作系统来执行对应于图1的块族管理器组件113的操作)。在替代实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中进行操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定待由所述机器采取的动作的一组指令的任何机器。此外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多个。
实例计算机系统900包含处理装置902、主存储器904(例如，只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或RDRAM等等动态随机存取存储器(DRAM))、静态存储器906(例如，快闪存储器、静态随机存取存储器(SRAM)等等)，以及数据存储系统918，其经由总线930彼此通信。
处理装置902表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置902也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置902经配置以执行用于执行本文中所论述的操作和步骤的指令926。计算机系统900可进一步包含网络接口装置908以经由网络920通信。
数据存储系统918可包含机器可读存储媒体924(也称为计算机可读媒体)，其上存储有一或多组指令926或体现本文中所描述的方法或功能中的任一或多种的软件。指令926还可在由计算机系统900执行期间完全或至少部分地驻存在主存储器904内和/或处理装置902内，主存储器904和处理装置902也构成机器可读存储媒体。机器可读存储媒体924、数据存储系统918和/或主存储器904可对应于图1的存储器子系统110。
在一个实施例中，指令926包含用以实施对应于块族管理器组件(例如，图1的块族管理器组件113)的功能性的指令。尽管在实例实施例中机器可读存储媒体924展示为单个媒体，但应认为术语“机器可读存储媒体”包含存储一组指令的单个媒体或存储多组指令的多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令且使机器执行本公开的方法中的任何一或多个的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其他技术人员的方式。本文的算法通常是指产生所需结果的操作的自洽序列。操作为要求对物理量进行物理控制的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数字等有时是便利的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅为应用于这些量的方便标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)量的数据为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文中所呈现的算法和显示本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是便利的。将如下文描述中所示呈现用于各种这些系统的结构。另外，不参考任何特定编程语言描述本公开。将了解，可使用各种编程语言来实施如本文中所描述的本公开的教示。
本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于存储呈机器(例如，计算机)可读形式的信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，本公开的实施例已经参考其具体实例实施例进行描述。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本发明进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

Claims (20)

1.一种系统，其包括：
存储器装置；及
处理装置，其与所述存储器装置以操作方式耦合，以执行包括以下各项的操作：
识别包括所述存储器装置的多个块的块族；
使所述块族与阈值电压偏移相关联；及
计算所述阈值电压偏移的调整值，其中所述调整值反映从触发事件以来已经过的时间周期以及携载所述多个块中的一或多个块的存储器组件的温度。
2.根据权利要求1所述的系统，其中所述操作进一步包括：
响应于确定所述调整值满足阈值电压标准，扫描所述块族；及
基于所述调整值而更新与所述块族相关联的所述阈值电压偏移。
3.根据权利要求1所述的系统，其中触发事件为与所述块族相关联的存储器单元编程事件。
4.根据权利要求1所述的系统，其中所述调整值由自乘到第一系数的幂且乘以第二系数的时间函数表示，其中所述第一系数和所述第二系数中的至少一者反映所述存储器组件的所述温度。
5.根据权利要求1所述的系统，其中所述操作进一步包括：
在所述存储器装置上存储反映所述调整值和所述阈值电压偏移的元数据。
6.根据权利要求1所述的系统，其中计算所述阈值电压偏移的所述调整值由硬件加速器执行。
7.根据权利要求1所述的系统，其中从所述存储器装置的所述多个块随机识别包括所述存储器装置的所述多个块的所述块族。
8.一种方法，其包括：
通过处理装置识别包括存储器装置的多个块的块族，其中所述块族与阈值电压偏移相关联；
通过所述处理装置确定携载所述多个块中的一或多个块的存储器组件的平均温度；
计算所述阈值电压偏移的调整值，其中所述调整值反映从触发事件以来已经过的时间周期以及所述存储器组件的所述平均温度；
响应于确定所述调整值满足阈值电压标准，扫描所述块族的一或多个块；及
基于所述调整值而更新与所述块族相关联的所述阈值电压偏移。
9.根据权利要求8所述的方法，其进一步包括：
响应于确定所述调整值满足阈值电压标准，扫描所述块族；及
基于所述调整值而更新与所述块族相关联的所述阈值电压偏移。
10.根据权利要求8所述的方法，其中触发事件包括与所述块族相关联的存储器单元编程事件。
11.根据权利要求8所述的方法，其中所述调整值由自乘到第一系数的幂且乘以第二系数的时间函数表示，其中所述第一系数和所述第二系数中的至少一者反映所述存储器组件的所述温度。
12.根据权利要求8所述的方法，其进一步包括在所述存储器装置处存储反映所述调整值和所述阈值电压偏移的元数据。
13.根据权利要求8所述的方法，其中计算所述阈值电压偏移的所述调整值是由硬件加速器执行。
14.根据权利要求8所述的方法，其中从所述存储器装置的所述多个块随机识别包括所述存储器装置的所述多个块的所述块族。
15.一种非暂时性计算机可读存储媒体，其包括指令，所述指令在由处理装置执行时使得所述处理装置执行包括以下各项的操作：
识别包括存储器装置的多个块的块族；
使所述块族与阈值电压偏移相关联；及
计算所述阈值电压偏移的调整值，其中所述调整值反映从触发事件以来已经过的时间周期以及携载所述多个块中的一或多个块的存储器组件的温度。
16.根据权利要求15所述的非暂时性计算机可读存储媒体，其进一步包括：
响应于确定所述调整值满足阈值电压标准，扫描所述块族；及
基于所述调整值而更新与所述块族相关联的所述阈值电压偏移。
17.根据权利要求15所述的非暂时性计算机可读存储媒体，其中触发事件包括与所述块族相关联的存储器单元编程事件。
18.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述调整值由自乘到第一系数的幂且乘以第二系数的时间函数表示，其中所述第一系数和所述第二系数中的至少一者反映所述存储器组件的所述温度。
19.根据权利要求15所述的非暂时性计算机可读存储媒体，其进一步包括在所述存储器装置处存储反映所述调整值和所述阈值电压偏移的元数据。
20.根据权利要求15所述的非暂时性计算机可读存储媒体，其中计算所述阈值电压偏移的所述调整值是由硬件加速器执行。
CN202080051414.0A 2020-12-18 2020-12-18 存储器子系统中的电荷损失跟踪 Pending CN115004303A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/137603 WO2022126595A1 (en) 2020-12-18 2020-12-18 Tracking charge loss in memory sub-systems

Publications (1)

Publication Number Publication Date
CN115004303A true CN115004303A (zh) 2022-09-02

Family

ID=82059972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080051414.0A Pending CN115004303A (zh) 2020-12-18 2020-12-18 存储器子系统中的电荷损失跟踪

Country Status (3)

Country Link
US (1) US11923031B2 (zh)
CN (1) CN115004303A (zh)
WO (1) WO2022126595A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116954524A (zh) * 2023-09-20 2023-10-27 深圳市爱普特微电子有限公司 一种抗干扰的flash数据读取方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210286549A1 (en) * 2021-05-21 2021-09-16 Intel Corporation Variable width column read operations in 3d storage devices with programmable error correction code strength
US20240242774A1 (en) * 2021-06-28 2024-07-18 Micron Technology, Inc. Tracking charge loss in memory sub-systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9025393B2 (en) 2013-03-25 2015-05-05 Seagate Technology Llc Method of optimizing solid state drive soft retry voltages
US9122626B2 (en) 2013-05-13 2015-09-01 Seagate Technology Llc Linearly related threshold voltage offsets
US10475523B2 (en) 2013-05-31 2019-11-12 Western Digital Technologies, Inc. Updating read voltages triggered by the rate of temperature change
KR102211865B1 (ko) * 2014-05-20 2021-02-04 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US9996281B2 (en) * 2016-03-04 2018-06-12 Western Digital Technologies, Inc. Temperature variation compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116954524A (zh) * 2023-09-20 2023-10-27 深圳市爱普特微电子有限公司 一种抗干扰的flash数据读取方法及装置

Also Published As

Publication number Publication date
US11923031B2 (en) 2024-03-05
WO2022126595A1 (en) 2022-06-23
US20230017602A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US11231863B2 (en) Block family-based error avoidance for memory devices
US11217320B1 (en) Bin placement according to program-erase cycles
US11704217B2 (en) Charge loss scan operation management in memory devices
US20220326851A1 (en) Managing bin placement for block families of a memory device based on trigger metric valves
US11923031B2 (en) Tracking charge loss in memory sub-systems
US11676664B2 (en) Voltage bin selection for blocks of a memory device after power up of the memory device
US11693745B2 (en) Error-handling flows in memory devices based on bins
EP4002129A1 (en) Time-based combining for block families of a memory device
CN114639402A (zh) 管理用于低阈值电压偏移区间放置的读取电平电压偏移
CN113539335A (zh) 针对存储器装置的块族跟踪
US11675509B2 (en) Multiple open block families supporting multiple cursors of a memory device
US20220129154A1 (en) Managing bin placement for block families of a memory device using trigger metric scores
CN115145754A (zh) 存储器装置中的错误处置流管理
US20240242774A1 (en) Tracking charge loss in memory sub-systems
US11823722B2 (en) Determining voltage offsets for memory read operations
US11675529B2 (en) Threshold voltage determination for calibrating voltage bins of a memory device
US11768619B2 (en) Voltage based combining of block families for memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination