CN110943112A - 一种阵列基板及其制备方法、显示面板 - Google Patents

一种阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN110943112A
CN110943112A CN201911171392.7A CN201911171392A CN110943112A CN 110943112 A CN110943112 A CN 110943112A CN 201911171392 A CN201911171392 A CN 201911171392A CN 110943112 A CN110943112 A CN 110943112A
Authority
CN
China
Prior art keywords
layer
light
substrate
transparent
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911171392.7A
Other languages
English (en)
Other versions
CN110943112B (zh
Inventor
蔡振飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911171392.7A priority Critical patent/CN110943112B/zh
Publication of CN110943112A publication Critical patent/CN110943112A/zh
Application granted granted Critical
Publication of CN110943112B publication Critical patent/CN110943112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提供了一种阵列基板及其制备方法、显示面板，阵列基板包括衬底基板；透明导体层、缓冲层及第一有源层，依次层叠形成于衬底基板上，以形成透明电容；薄膜晶体管单元，形成于缓冲层上并与透明导体层连接；发光器件层，形成于薄膜晶体管单元上并与薄膜晶体管单元连接，发光器件层与透明电容在衬底基板上的投影至少部分重叠，以使得发光器件层在背离衬底基板的方向上发光的同时，发光器件层发出的光线依次透过透明电容及衬底基板射出，从而实现双面显示。

Description

一种阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示面板。
背景技术
目前透明显示面板设计大多采用显示区域与透明区域分离的设计进行，其中显示区域采取顶发射结构，在像素电路上(包括薄膜晶体管和存储电容)制作像素电极和像素发光区，然后在此区域蒸镀或者打印有机发光材料，当像素通入电压信号，此区域的有机发光材料发光，光线透过透明阴极材料到达人眼，但是此种透明显示装置只能实现单侧显示，光线受到显示区域像素电路走线的遮挡不能从背面透过，所以只能实现单侧显示。
发明内容
本申请主要是提供一种阵列基板及其制备方法、显示面板，能够实现双面显示。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板，所述阵列基板包括：衬底基板；透明导体层、缓冲层及第一有源层，依次层叠形成于所述衬底基板上，以形成透明电容；薄膜晶体管单元，形成于所述缓冲层上并与所述透明导体层连接；发光器件层，形成于所述薄膜晶体管单元上并与所述薄膜晶体管单元连接，所述发光器件层与所述透明电容在所述衬底基板上的投影至少部分重叠，以使得所述发光器件层在背离所述衬底基板的方向上发光的同时，所述发光器件层发出的光线依次透过所述透明电容及所述衬底基板射出。
在其中一个实施例中，所述薄膜晶体管单元包括：第二有源层、栅极绝缘层及栅极图案层，依次层叠形成于所述缓冲层上；介电层，形成于所述缓冲层上并覆盖所述第二有源层、所述栅极绝缘层及所述栅极图案层，所述介电层形成有分别连通所述第二有源层的两个第一过孔；源极图案层及漏极图案层，形成于所述介电层上并分别通过所述两个第一过孔与所述第二有源层连接。
在其中一个实施例中，所述介电层及所述缓冲层形成有连通所述透明导体层的第二过孔，所述源极图案层通过所述第二过孔与所述透明导体层连接。
在其中一个实施例中，所述第一有源层与所述第二有源层同层间隔设置。
在其中一个实施例中，所述薄膜晶体管单元还包括平坦层，所述平坦层形成于所述介电层上并覆盖所述源极图案层及所述漏极图案层，所述发光器件层包括：色阻层，形成于所述平坦层上；像素电极层，形成于所述平坦层上并覆盖所述色阻层；像素定义层，形成于所述平坦层上并覆盖所述像素电极层，所述像素定义成形成有像素发光区；发光器件，形成于所述像素发光区中；透明电极层，形成于所述像素定义层上。
在其中一个实施例中，所述平坦层形成有连通所述源极图案层的第三过孔，所述像素电极层通过所述第三过孔与所述源极图案层连接。
在其中一个实施例中，所述透明导体层包括第一部分及第二部分，所述第一部分形成于所述衬底基板上以用于形成所述透明电容，所述衬底基板上还形成有遮光层，所述第二部分与所述第一部分连接并形成于所述遮光层上，以与所述源极图案层连接。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示面板，所述显示面板包括彩膜基板及上述的阵列基板，所述彩膜基板与所述阵列基板相对设置，以使得所述发光器件层在朝向所述彩膜基板发光的同时，所述发光器件发出的光线依次透过所述透明电容及所述衬底基板射出。
在其中一个实施例中，，所述显示面板包括相邻设置的显示区及透明区，所述透明电容形成于所述显示区。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种阵列基板的制备方法，所述方法包括：提供一衬底基板；在所述衬底基板上依次形成层叠的透明导体层、缓冲层及第一有源层，以形成透明电容；在所述缓冲层上形成薄膜晶体管单元，所述薄膜晶体管单元与所述透明导体层连接；在所述薄膜晶体管单元上形成发光器件层，所述发光器件层与所述薄膜晶体管单元连接，且所述发光器件层与所述透明电容在所述衬底基板上的投影至少部分重叠，以使得所述发光器件层在背离所述衬底基板的方向上发光的同时，所述发光器件层发出的光线依次透过所述透明电容及所述衬底基板射出。
本申请的有益效果是：区别于现有技术的情况，本申请实施例提供的阵列基板包括衬底基板；透明导体层、缓冲层及第一有源层，依次层叠形成于衬底基板上，以形成透明电容；薄膜晶体管单元，形成于缓冲层上并与透明导体层连接；发光器件层，形成于薄膜晶体管单元上并与薄膜晶体管单元连接，发光器件层与透明电容在衬底基板上的投影至少部分重叠，以使得发光器件层在背离衬底基板的方向上发光的同时，发光器件层发出的光线依次透过透明电容及衬底基板射出，从而实现双面显示。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本申请提供的阵列基板实施例的结构示意图；
图2是本申请提供的显示面板实施例的平面结构示意图；
图3是图2中II-II向的截面示意图；
图4是本申请提供的阵列基板的制备方法实施例的流程示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1，图1是本申请提供的阵列基板10实施例的结构示意图，本实施例中的阵列基板10包括衬底基板11、透明导体层12、缓冲层13、第一有源层14、薄膜晶体管单元15及发光器件层16。
其中，衬底基板11为透明基板，在本实施例中，该衬底基板11可选用玻璃基板。
透明导体层12、缓冲层13及第一有源层14依次层叠形成于衬底11上，以形成透明电容110。
具体的，透明导体层12形成于衬底基板11上，在一具体实施方式中，可通过物理气相沉积法或等离子体气相沉积法在衬底基板11上沉积透明导电材料层，然后通过光阻涂布、曝光、显影及剥离的光刻工艺形成图案化的透明导体层12。
可选的，透明导体层12的透明导电材料可选用ITO(铟锡氧化物)。
其中，在本实施例中，透明导体层12包括第一部分121及第二部分122，第一部分121形成于衬底基板11上，衬底基板11上还形成有遮光层17，第二部分122与第一部分连接并形成于遮光层17上，也即在本实施例中，透明导体层12在形成之前，可先通过物理气相沉积法或等离子体气相沉积法在衬底基板11上沉积遮光材料，并通过光阻涂布、曝光、显影及剥离的光刻工艺形成遮光层17，然后在衬底基板11上形成覆盖遮光层17的透明导电材料层，并通过光阻涂布、曝光、显影及剥离的光刻工艺形成包括第一部分121及第二部分122的透明导体层12。
可选的，遮光层17为金属遮光层。
进一步的，缓冲层13形成于透明导体层12上，且缓冲层13为透明绝缘层，在一具体实施方式中，可通过物理气相沉积法或等离子体气相沉积法在透明导体层12上沉积透明绝缘材料，以形成缓冲层13。
进一步的，第一有源层14形成于缓冲层13上，在一具体实施方式中，可通过物理气相沉积法或等离子体气相沉积法在缓冲层13上沉积半导体氧化物层，然后通过光阻涂布、曝光、显影及剥离的光刻工艺形成图案化的半导体氧化物层，再对图案化的半导体氧化物层进行退火处理，以降低图案化的半导体氧化物层的电阻，从而形成第一有源层14，进而使得第一有源层14、缓冲层13及透明导体层12形成一个透明电容110，在本实施例中，第一有源层14、缓冲层13与透明导体层12的第一部分形成该透明电容110。
可选的，上述的半导体氧化物可选用IGZO(铟镓锌氧化物)。
薄膜晶体管单元15形成于缓冲层13上。
其中，薄膜晶体管单元15包括第二有源层151、栅极绝缘层152、栅极图案层153、介电层154、源极图案层155及漏极图案层156。
具体的，第二有源层151、栅极绝缘层152及栅极图案层153依次层叠形成于缓冲层13上，在一具体实施方式中，可通过物理气相沉积法或等离子体气相沉积法在缓冲层13上沉积半导体氧化物层，并通过光阻涂布、曝光、显影及剥离的光刻工艺形成图案化的半导体氧化物层，然后在图案化的半导体氧化物层上依次沉积形成绝缘材料层及金属材料层，并通过光阻涂布、曝光、显影及剥离的光刻工艺对绝缘材料层及金属材料层进行图案化处理，以形成栅极绝缘层152及栅极图案层153，最后对图案化的半导体氧化物层中未被栅极绝缘层152及栅极图案层153遮盖的部分进行退火处理，以形成第二有源层151。
可选的，上述的金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种金属材料的组合物。
其中，第一有源层14与第二有源层151同层间隔设置，在一具体实施方式中，如上述的，在通过物理气相沉积法或等离子体气相沉积法在缓冲层13上沉积半导体氧化物层，并通过光阻涂布、曝光、显影及剥离的光刻工艺形成图案化的半导体氧化物层的过程中，形成两个图案化的半导体氧化物层，然后如上述的形成栅极绝缘层152及栅极图案层153的过程中，在其中一个图案化的半导体氧化物层上形成栅极绝缘层152及栅极图案层153，最后对其中一个图案化的半导体氧化物层中未被栅极绝缘层152及栅极图案层153遮盖的部分以及另一个图案化的半导体氧化物层进行退火处理，以形成第二有源层151及第一有源层14。
进一步的，介电层154形成于缓冲层13上并覆盖二有源层151、栅极绝缘层152及栅极图案层153，在一具体实施方式中，可通过物理气相沉积法或化学气相沉积法在缓冲层13上沉积绝缘透明材料以形成覆盖二有源层151、栅极绝缘层152及栅极图案层153的介电层154。
其中，介电层154形成有分别连通第二有源层151的两个第一过孔1541，在一具体实施方式中，在介电层154上通过光阻涂布、曝光之后形成图案化的过孔，然后对该图案化的过孔进行蚀刻，并在剥离之后即可得到第一过孔1541。
进一步的，源极图案层155及漏极图案层156形成于介电层154上并分别通过两个第一过孔1541与第二有源层151连接，在一具体实施方式中，在介电层154及两个第一过孔1541中沉积金属材料以形成金属材料层，并通过光阻涂布、曝光、显影及剥离的光刻工艺对金属材料层进行图案化处理，以形成源极图案层151及漏极图案层156。
可选的，上述的金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种金属材料的组合物。
进一步的，薄膜晶体管单元15与透明导体层12连接。
具体的，上述的缓冲层13与介电层14形成有连通透明导体层12的第二过孔1542，薄膜晶体管单元15中的源极图案层151通过第二过孔15421与透明导体层12连接，在一具体实施方式中，如上述的形成第一过孔1541的过程中，以相同的方法形成贯穿缓冲层13与介电层14以连通透明导体层12的第二过孔1542，进而在如上述的形成源极图案层151的过程中，同时在第二过孔1542中沉积金属材料，以使得形成的源极图案层151通过第二过孔1542中的金属材料与透明导体层12连接，在本实施例中，源极图案层151通过第二过孔1542与透明导体层12的第二部分122连接。
进一步的，本实施例中的薄膜晶体管单元15还包括平坦层157，平坦层157形成于介电层154上并覆盖源极图案层155及漏极图案层156。
其中，平坦层157形成有连通源极图案层155的第三过孔1571。
发光器件层16形成薄膜晶体管单元15上。
其中，发光器件层16包括色阻层161、像素电极层162、像素定义层163、发光器件164及透明电极层165。
具体的，色阻层161形成于平坦层157上，在一具体实施方式中，可通过涂布的方式在平坦层157上涂布色阻，然后通过光阻涂布、曝光、显影及剥离的光刻工艺进行图案化处理，以形成色阻层161。
像素电极层162形成于平坦层157上并覆盖色阻层161，在一具体实施方式中，通过物理气相沉积法或等离子体气相沉积法在平坦层157上沉积透明导电材料，并通过光阻涂布、曝光、显影及剥离的光刻工艺进行图案化处理，以形成像素电极层162。
可选的，透明导电材料可选用ITO(铟锡氧化物)。
像素定义层163形成于平坦层157上并覆盖像素电极层162，在一具体实施方式中，可通过涂布的方式在平坦层157上涂布覆盖像素电极层162的绝缘材料，并通过光阻涂布、曝光、显影及剥离的光刻工艺进行图案化处理，以形成像素定义层163。
其中，像素定义层163形成有像素发光区(图中未标示)。
发光器件164形成像素发光区中，在一具体实施方式中，可通过蒸镀或打印的方式在像素发光区中形成OLED(Organic Light-Emitting Diode，有机发光二极管)发光器件。
透明电极层165形成于像素定义层163上，在一具体实施方式中，可通过蒸镀的方式在像素定义层163上形成透明电极层165。
可选的，透明电极层165的材料可选用镁、银或氧化铟锌。
进一步的，发光器件层16与薄膜晶体管单元15连接，具体的，发光器件层16的像素电极层162通过第三过孔1571与薄膜晶体管单元15的源极图案层155连接。
进一步的，发光器件层16与透明电容110在衬底基板11上的投影至少部分重叠，以使得发光器件层16在背离衬底基板11的方向上发光的同时，发光器件层16发出的光线依次透过透明电容110及衬底基板11射出。
具体的，发光器件层16与透明电容110如图1中所示的竖直方向上至少部分重叠，以使得发光器件层16中的发光器件164向如图1所示的A向发光时，光线透过透明电极层165射出，发光器件164向如图1所示的B向发光时，光线依次透过像素电极层162、色阻层161、平坦层157、介电层154、透明电容110及衬底基板11射出，进而实现A向与B向上的双面显示。
请共同参阅图2及图3，图2是本申请提供的显示面板20实施例的平面结构示意图，图3是图2中II-II向的截面示意图，其中，本实施例中的显示面板20包括彩膜基板21及上述实施例中的阵列基板10，关于阵列基板10的描述可参阅上述实施例以及图1，在此不再赘述。
其中，彩膜基板21与阵列基板10相对设置，以使得发光器件层16朝向彩膜基板21发光的同时，发光器件层16发出的光线依次透过透明电容110及衬底基板11射出，进而使得显示面板20实现双面显示。
可选的，本实施例中的显示面板20包括相邻设置的显示区201及透明区202，上述的透明电容110形成于显示区201，从而使得显示区201实现双面显示，而透明区202可使得显示面板20相对的两侧均呈可视状态。
其中，在本实施例中，显示区201包括第一显示部2011及第二显示部2012，上述的透明电容110形成于第一显示部2011，以使得第一显示部实现双面显示，而第二显示部2012则在发光器件层16朝向彩膜基板21发光时，实现单面显示。
请参阅图4，图4是本申请提供的阵列基板的制备方法实施例的流程示意图，本实施例中的制备方法包括：
S110：提供一衬底基板；
S120：在衬底基板上依次形成层叠的透明导体层、缓冲层及第一有源层，以形成透明电容；
S130：在缓冲层上形成薄膜晶体管单元，薄膜晶体管单元与透明导体层连接；
S140：在薄膜晶体管单元上形成发光器件层，发光器件层与薄膜晶体管单元连接，且发光器件层与透明电容在衬底基板上的投影至少部分重叠，以使得发光器件层在背离衬底基板的方向上发光的同时，发光器件层发出的光线依次透过透明电容及衬底基板射出。
可以理解的，本实施例中关于步骤S110～S140的相关描述可具体参阅上述阵列基板10的相应描述，在此不再赘述。
区别于现有技术，本申请实施例提供的阵列基板包括衬底基板；透明导体层、缓冲层及第一有源层，依次层叠形成于衬底基板上，以形成透明电容；薄膜晶体管单元，形成于缓冲层上并与透明导体层连接；发光器件层，形成于薄膜晶体管单元上并与薄膜晶体管单元连接，发光器件层与透明电容在衬底基板上的投影至少部分重叠，以使得发光器件层在背离衬底基板的方向上发光的同时，发光器件层发出的光线依次透过透明电容及衬底基板射出，从而实现双面显示。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
透明导体层、缓冲层及第一有源层，依次层叠形成于所述衬底基板上，以形成透明电容；
薄膜晶体管单元，形成于所述缓冲层上并与所述透明导体层连接；
发光器件层，形成于所述薄膜晶体管单元上并与所述薄膜晶体管单元连接，所述发光器件层与所述透明电容在所述衬底基板上的投影至少部分重叠，以使得所述发光器件层在背离所述衬底基板的方向上发光的同时，所述发光器件层发出的光线依次透过所述透明电容及所述衬底基板射出。
2.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管单元包括：
第二有源层、栅极绝缘层及栅极图案层，依次层叠形成于所述缓冲层上；
介电层，形成于所述缓冲层上并覆盖所述第二有源层、所述栅极绝缘层及所述栅极图案层，所述介电层形成有分别连通所述第二有源层的两个第一过孔；
源极图案层及漏极图案层，形成于所述介电层上并分别通过所述两个第一过孔与所述第二有源层连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述介电层及所述缓冲层形成有连通所述透明导体层的第二过孔，所述源极图案层通过所述第二过孔与所述透明导体层连接。
4.根据权利要求2所述的阵列基板，其特征在于，所述第一有源层与所述第二有源层同层间隔设置。
5.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管单元还包括平坦层，所述平坦层形成于所述介电层上并覆盖所述源极图案层及所述漏极图案层，所述发光器件层包括：
色阻层，形成于所述平坦层上；
像素电极层，形成于所述平坦层上并覆盖所述色阻层；
像素定义层，形成于所述平坦层上并覆盖所述像素电极层，所述像素定义成形成有像素发光区；
发光器件，形成于所述像素发光区中；
透明电极层，形成于所述像素定义层上。
6.根据权利要求5所述的阵列基板，其特征在于，所述平坦层形成有连通所述源极图案层的第三过孔，所述像素电极层通过所述第三过孔与所述源极图案层连接。
7.根据权利要求3所述的阵列基板，其特征在于，所述透明导体层包括第一部分及第二部分，所述第一部分形成于所述衬底基板上以用于形成所述透明电容，所述衬底基板上还形成有遮光层，所述第二部分与所述第一部分连接并形成于所述遮光层上，以与所述源极图案层连接。
8.一种显示面板，其特征在于，所述显示面板包括彩膜基板及权利要求1～7中任一项所述的阵列基板，所述彩膜基板与所述阵列基板相对设置，以使得所述发光器件层在朝向所述彩膜基板发光的同时，所述发光器件发出的光线依次透过所述透明电容及所述衬底基板射出。
9.根据权利要求8所述的显示面板，其特征在于，所述显示面板包括相邻设置的显示区及透明区，所述透明电容形成于所述显示区。
10.一种阵列基板的制备方法，其特征在于，所述方法包括：
提供一衬底基板；
在所述衬底基板上依次形成层叠的透明导体层、缓冲层及第一有源层，以形成透明电容；
在所述缓冲层上形成薄膜晶体管单元，所述薄膜晶体管单元与所述透明导体层连接；
在所述薄膜晶体管单元上形成发光器件层，所述发光器件层与所述薄膜晶体管单元连接，且所述发光器件层与所述透明电容在所述衬底基板上的投影至少部分重叠，以使得所述发光器件层在背离所述衬底基板的方向上发光的同时，所述发光器件层发出的光线依次透过所述透明电容及所述衬底基板射出。
CN201911171392.7A 2019-11-26 2019-11-26 一种阵列基板及其制备方法、显示面板 Active CN110943112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911171392.7A CN110943112B (zh) 2019-11-26 2019-11-26 一种阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911171392.7A CN110943112B (zh) 2019-11-26 2019-11-26 一种阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN110943112A true CN110943112A (zh) 2020-03-31
CN110943112B CN110943112B (zh) 2022-07-29

Family

ID=69908290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911171392.7A Active CN110943112B (zh) 2019-11-26 2019-11-26 一种阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN110943112B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584558A (zh) * 2020-05-07 2020-08-25 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111613654A (zh) * 2020-05-27 2020-09-01 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法
CN111668242A (zh) * 2020-07-02 2020-09-15 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN112086576A (zh) * 2020-09-07 2020-12-15 武汉华星光电半导体显示技术有限公司 一种显示面板及制程方法
CN112086488A (zh) * 2020-09-07 2020-12-15 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112117311A (zh) * 2020-09-03 2020-12-22 深圳市华星光电半导体显示技术有限公司 Oled面板的制作方法、oled面板
CN112599568A (zh) * 2020-12-03 2021-04-02 福建华佳彩有限公司 一种激光切割的面板结构及其制备方法
CN112713179A (zh) * 2020-12-30 2021-04-27 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
WO2021159566A1 (zh) * 2020-02-10 2021-08-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006232A (ja) * 2016-07-06 2018-01-11 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN109585520A (zh) * 2018-12-28 2019-04-05 深圳市华星光电半导体显示技术有限公司 显示面板及显示模组、电子装置
CN109755281A (zh) * 2019-01-14 2019-05-14 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN110610964A (zh) * 2019-08-22 2019-12-24 深圳市华星光电半导体显示技术有限公司 有机发光显示面板及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006232A (ja) * 2016-07-06 2018-01-11 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN109585520A (zh) * 2018-12-28 2019-04-05 深圳市华星光电半导体显示技术有限公司 显示面板及显示模组、电子装置
CN109755281A (zh) * 2019-01-14 2019-05-14 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN110610964A (zh) * 2019-08-22 2019-12-24 深圳市华星光电半导体显示技术有限公司 有机发光显示面板及其制备方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856813B2 (en) 2020-02-10 2023-12-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel including transparent conductive member and manufacturing method thereof
WO2021159566A1 (zh) * 2020-02-10 2021-08-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN111584558A (zh) * 2020-05-07 2020-08-25 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111613654B (zh) * 2020-05-27 2023-11-28 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法
CN111613654A (zh) * 2020-05-27 2020-09-01 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法
CN111668242A (zh) * 2020-07-02 2020-09-15 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
US11957004B2 (en) 2020-07-02 2024-04-09 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and fabrication method thereof
US12022686B2 (en) 2020-09-03 2024-06-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of OLED panel and OLED panel
CN112117311A (zh) * 2020-09-03 2020-12-22 深圳市华星光电半导体显示技术有限公司 Oled面板的制作方法、oled面板
WO2022048044A1 (zh) * 2020-09-03 2022-03-10 深圳市华星光电半导体显示技术有限公司 Oled 面板的制作方法、 oled 面板
CN112086576A (zh) * 2020-09-07 2020-12-15 武汉华星光电半导体显示技术有限公司 一种显示面板及制程方法
CN112086488B (zh) * 2020-09-07 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112086488A (zh) * 2020-09-07 2020-12-15 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112599568A (zh) * 2020-12-03 2021-04-02 福建华佳彩有限公司 一种激光切割的面板结构及其制备方法
CN112713179A (zh) * 2020-12-30 2021-04-27 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN110943112B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN110943112B (zh) 一种阵列基板及其制备方法、显示面板
CN109103231B (zh) 显示基板及其制造方法、显示装置
CN109599502B (zh) 显示基板及其制备方法和显示面板
US10002847B2 (en) OLED pixel unit, transparent display device, method for fabricating the same, display apparatus
US20190074338A1 (en) Display panel, display apparatus, and method for producing display panel
CN110400810B (zh) 显示基板及其制作方法、和显示装置
CN113299859B (zh) 显示面板、显示面板制备方法及显示装置
WO2020200168A1 (zh) Amoled显示屏、显示设备及移动终端
CN106997893B (zh) 有机发光显示装置及其制造方法
CN111682052B (zh) 显示基板及其制备方法、显示面板、显示装置
CN109166889B (zh) 显示基板及其制造方法、显示装置
WO2021093681A1 (zh) 显示背板及其制作方法和显示装置
CN113097408B (zh) 一种显示面板及其制备方法
CN112420784A (zh) 一种阵列基板及其制备方法与显示面板
KR20220088634A (ko) 디스플레이 기판 및 이의 제작 방법, 디스플레이 장치
CN103794633A (zh) 一种阵列基板及其制作方法、显示装置
CN112713179A (zh) 显示面板及显示装置
CN110828518B (zh) 显示装置、显示面板及其制造方法
CN113363282B (zh) 一种显示面板及其制备方法、显示装置
EP3506379B1 (en) Oled device and manufacturing method therefor, display panel, and display apparatus
US10573843B2 (en) Light-emitting device having an electrode with varying sheet resistance
US11723261B2 (en) Light-emitting component, manufacturing method therefor, mask, and display device
CN109755281B (zh) Oled显示面板及其制作方法
CN116322180A (zh) 显示面板、显示装置及显示面板的制备方法
CN112068732B (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant